JPH01183163A - High electron mobility field effect transistor - Google Patents

High electron mobility field effect transistor

Info

Publication number
JPH01183163A
JPH01183163A JP772588A JP772588A JPH01183163A JP H01183163 A JPH01183163 A JP H01183163A JP 772588 A JP772588 A JP 772588A JP 772588 A JP772588 A JP 772588A JP H01183163 A JPH01183163 A JP H01183163A
Authority
JP
Japan
Prior art keywords
layer
compound
group
electron
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP772588A
Other languages
Japanese (ja)
Inventor
Tomonori Ishikawa
石川 知則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP772588A priority Critical patent/JPH01183163A/en
Publication of JPH01183163A publication Critical patent/JPH01183163A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To prevent a time-wise reduction of a drain current at the time of operating at a low temperature by providing a GaAs channel layer and an electron supply layer made of strained superlattice of group II-VI compound. CONSTITUTION:ZnTe is selected as first group II-VI compound having smaller electron affinity than that of gallium arsenide single crystal, and ZnSe is selected as second group II-VI compound having larger electron affinity than that of the group II-VI compound having substantially equal lattice constant to that of the GaAs single crystal, a thin layer having 100Angstrom or less of thickness made of nondoped ZnTe and a thin layer having 100Angstrom or less of thickness made of ZnSe added with an N-type impurity are alternately repeatedly epitaxially grown on a high purity GaAs channel layer 2 thereby to form a superlattice structure, and which is used as an electron supply layer 10. Thus, the time-wise reduction of a drain current is eliminated at the time of operating it at a low temperature.

Description

【発明の詳細な説明】 〔概 要〕 HEMTと称されている高電子移動度電界効果型トラン
ジスタに関し。
[Detailed Description of the Invention] [Summary] This invention relates to a high electron mobility field effect transistor called HEMT.

低温動作時にドレイン電流の時間的減少が生じないHE
MTを提供することを目的とし。
HE that does not cause a temporal decrease in drain current during low temperature operation
The purpose is to provide MT.

高純度のガリウム砒素単結晶から成るチャネル層と、各
々が100オングストローム以下の厚さを有し該チャネ
ル層上に交互に堆積された複数のノンドーブのテルル化
亜鉛単結晶の薄層とn型不純物を含有するセレン化亜鉛
単結晶の薄層がら成る多層構造を有する電子供給層とを
備えることにより構成される。
A channel layer consisting of a high-purity gallium arsenide single crystal, a plurality of thin layers of non-doped zinc telluride single crystals each having a thickness of 100 angstroms or less and deposited alternately on the channel layer, and an n-type impurity. and an electron supply layer having a multilayer structure consisting of a thin layer of zinc selenide single crystal containing.

〔産業上の利用分野〕[Industrial application field]

本発明は高速半導体素子として実用化が進められている
HEMT (旧gh Electron Mobili
ty Transis−tor :高電子移動度トラン
ジスラダ)に関する。
The present invention is applicable to HEMT (formerly known as gh Electron Mobili), which is being put into practical use as a high-speed semiconductor device.
ty Transis-tor (high electron mobility transistor).

〔従来の技術〕[Conventional technology]

先に1本出願人によりH[!MTと称される半導体素子
構造が提案されている。(特開昭57−007165.
昭和57年1月14付) HEMTは高性能半導体集積回路を構成する高速素子の
一つとして期待されており、特性向上のための種々の改
良が行われている。本発明の前提となるHEMTの原理
的構造を第2図の断面図に示す。
H [! A semiconductor device structure called MT has been proposed. (Unexamined Japanese Patent Publication No. 57-007165.
(January 14, 1982) HEMTs are expected to be one of the high-speed elements that make up high-performance semiconductor integrated circuits, and various improvements have been made to improve their characteristics. The principle structure of the HEMT, which is the premise of the present invention, is shown in the sectional view of FIG.

例えば、半絶縁性のガリウム砒素(GaAs)単結晶か
ら成る基板1上に、実質的に不純物を含有しない、すな
わち、ノンドープのGaAs単結晶から成るチャネル層
2と、不純物としてシリコン(si)カ添加されたn型
アルミニウム・ガリウム砒素(AIXGa、4 As、
但しX=0.2〜0.3)単結晶から成る電子供給層3
とが形成されている。電子供給層3の表面には、 AI
等から成るゲート電極4と、ゲート電極4の両側に金・
ゲルマニウム(AuGe)から成るソース電極5および
ドレイン電極6が形成されている。ソース電極5および
ドレイン電極6のそれぞれの下には、コンタクト抵抗を
低減するためのn型GaAs単結晶から成るコンタクト
層8が設けられている。なお、このようなソース、ドレ
インを形成する領域には、これらの電極を構成するAu
−Geの一部が電子供給層3およびチャネル層2の一部
に達するまで拡散して形成されたアロイ領域7が存在す
る。このようにして、ソース電極5およびドレイン電極
6と、後述するようにしてチャネル層2内に生成される
2次元電子ガス層9との間のオーミック接続が構成され
る。
For example, on a substrate 1 made of semi-insulating gallium arsenide (GaAs) single crystal, a channel layer 2 made of substantially no impurities, that is, made of undoped GaAs single crystal, and silicon (si) added as an impurity. n-type aluminum gallium arsenide (AIXGa, 4 As,
However, X = 0.2 to 0.3) Electron supply layer 3 made of single crystal
is formed. On the surface of the electron supply layer 3, AI
The gate electrode 4 consists of gold and gold on both sides of the gate electrode 4.
A source electrode 5 and a drain electrode 6 made of germanium (AuGe) are formed. A contact layer 8 made of n-type GaAs single crystal is provided under each of the source electrode 5 and drain electrode 6 to reduce contact resistance. Note that in the regions where such sources and drains are formed, there is Au that constitutes these electrodes.
There is an alloy region 7 formed by partially diffusing -Ge to reach part of the electron supply layer 3 and channel layer 2. In this way, an ohmic connection is established between the source electrode 5 and drain electrode 6 and the two-dimensional electron gas layer 9 generated within the channel layer 2 as described below.

電子供給層3を構成するAlXGa+−x Asが有す
る電子親和力は、チャネル層2を構成するGaAsが有
する電子親和力より小さいために、電子供給層3に存在
するドナーからチャネル層2に電子が流れこみ、この電
子がへテロ界面近傍のチャネル層2中に蓄積され、2次
元電子ガス層9を形成する。−ゲート電極4の電位を変
化させることにより2次元電子ガス層9の濃度が制御さ
れる結果、電界効果トランジスタとしての機能が得られ
る。
Since the electron affinity of AlXGa+-x As constituting the electron supply layer 3 is smaller than that of GaAs constituting the channel layer 2, electrons flow into the channel layer 2 from the donors present in the electron supply layer 3. , these electrons are accumulated in the channel layer 2 near the hetero interface, forming a two-dimensional electron gas layer 9. - As a result of controlling the concentration of the two-dimensional electron gas layer 9 by changing the potential of the gate electrode 4, a function as a field effect transistor is obtained.

上記構造のH[!MTにおいては、ソース電極5−ドレ
イン電極6間を流れる電流のキャリアは、高純度のGa
Asから成るチャネル層2中の2次元電子ガスであるた
めに、不純物による散乱を受けない。
H[! of the above structure In the MT, carriers of the current flowing between the source electrode 5 and the drain electrode 6 are made of high-purity Ga.
Since it is a two-dimensional electron gas in the channel layer 2 made of As, it is not scattered by impurities.

その結果、 HEMTにおける電流キャリアは通常の電
界効果型トランジスタにおけるそれよりも高い移動度を
示す。この高移動度を利用して、超高速トランジスタの
形成が可能となる。
As a result, current carriers in HEMTs exhibit higher mobility than in conventional field-effect transistors. Utilizing this high mobility, it becomes possible to form ultrahigh-speed transistors.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第2図に示す構造のHEMTを1例えば液体窒素温度の
ような低温で動作させた場合、ドレイン電流が時間とと
もに減少する現象が生じる。この現象はコラップスと呼
ばれ、電子供給層3を構成している八lx Gar−x
 AsがX≧0.15の組成領域において有するDXセ
ンターに起因するものと考えられている。 (A、Ka
stalsky et al、、 IEEE、 HD−
33(1986)p、414) すなわち、 DXセンターはAIX Gar−x As
中のドナー原子に起因するが、上記へテロ界面近傍にお
けるAlx Gar−x As中のイオン化したDXセ
ンターは。
When the HEMT having the structure shown in FIG. 2 is operated at a low temperature such as the temperature of liquid nitrogen, a phenomenon occurs in which the drain current decreases with time. This phenomenon is called collapse, and the 8lx Gar-x that constitutes the electron supply layer 3
This is thought to be due to the DX center that As has in the composition region where X≧0.15. (A, Ka
stalsky et al., IEEE, HD-
33 (1986) p, 414) In other words, the DX center is AIX Gar-x As
The ionized DX centers in Alx Gar-x As near the above-mentioned heterointerface are due to the donor atoms inside.

ソース電極5−ドレイン電極6間に印加された電圧によ
って加速された2次元電子ガスがへテロ界面のポテンシ
ャルバリヤを乗り越えて電子供給層3に侵入した場合に
これを捕獲し、低温においては再放出しにくいためと説
明されている。
When the two-dimensional electron gas accelerated by the voltage applied between the source electrode 5 and the drain electrode 6 overcomes the potential barrier at the hetero interface and enters the electron supply layer 3, it is captured and re-emitted at low temperatures. It is explained that this is because it is difficult to do.

AJX Gar−x As電子供給層においてX<0.
15の場合には上記DXセンターは生じない。したがっ
て。
In the AJX Gar-x As electron supply layer, X<0.
In the case of 15, the above DX center does not occur. therefore.

n型のAI。、 +5Gao、 asAsを電子供給層
とし、高純度のIno、 zGao、 aAs歪入9層
をチャネル層にした構造。
n-type AI. , +5Gao, and asAs as the electron supply layer, and a highly purified Ino, zGao, and aAs strained nine layer as the channel layer.

すなわち、 n−Alo、 +5Ga6. esAs/
Ino、 zGaa、aAs/GaAs構造(GaAs
はバッファ層) (A、Ketterson et a
l。
That is, n-Alo, +5Ga6. esAs/
Ino, zGaa, aAs/GaAs structure (GaAs
is the buffer layer) (A, Ketterson et a
l.

IEEE trans、  electron dev
ices、  EDL6+  No、12+1985.
 p、628 ) 、あるいは、 GaAsと格子定数
が近似しているAlAs薄層とn−GaAs薄層を交互
に積層した超格子(超ドープ構造)を電子供給層とし、
これを高純度GaAsチャネル層と格子整合させた構造
(T、Baba et al、、 Jap、 Jour
、 Appl、 Phys、+ 23+1984、 P
L654)が提案されている。
IEEE trans, electron dev
ices, EDL6+ No, 12+1985.
p, 628), or a superlattice (superdoped structure) in which AlAs thin layers and n-GaAs thin layers whose lattice constants are similar to those of GaAs are alternately laminated as an electron supply layer,
A structure in which this is lattice-matched with a high-purity GaAs channel layer (Baba et al., Jap, Jour
, Appl, Phys, +23+1984, P
L654) has been proposed.

しかしながら、前者においては+ Alo、+5Gao
、5sAs電子供給層とGaAsチャネル層間のΔEc
 (伝導帯不連続値)が0.25eV程度と小さいため
に、高い2次元電子ガス濃度が得られない、一方、後者
においては、製造時の耐熱性が充分でなく、さらに。
However, in the former case, +Alo, +5Gao
, ΔEc between the 5sAs electron supply layer and the GaAs channel layer
(Conduction band discontinuity value) is as small as about 0.25 eV, so a high two-dimensional electron gas concentration cannot be obtained.On the other hand, in the latter case, the heat resistance during manufacturing is insufficient.

AlAs層を用いているために、ソース抵抗が高い。Since the AlAs layer is used, the source resistance is high.

等の問題がある。There are other problems.

また、前記DXセンターが生じない材料を用いて電子供
給層を形成することが考えられる。この例としては、n
型AlInAs電子供給層とInGaAsチャネル層の
系(大畑他、信学会マイクロ波M1185−124(1
986) 、  n型InP電子供給層とInGaAs
チャネル層の系が挙げられる。しかしながら、これらの
系においては、バッファ層としてGaAsを用いること
ができないため、 InP基板上に形成する必要がある
。このこめに高価になること、また、 InP基板と格
子整合をさせるために+ InGaAsやAlInAs
の組成を精密に制御する必要があり、量産技術上の難点
がある。
It is also conceivable to form the electron supply layer using a material in which the DX center does not occur. For example, n
System of type AlInAs electron supply layer and InGaAs channel layer (Ohata et al., IEICE Microwave M1185-124 (1)
986), n-type InP electron supply layer and InGaAs
An example is a channel layer system. However, in these systems, GaAs cannot be used as the buffer layer, so it must be formed on an InP substrate. This makes it expensive, and in order to achieve lattice matching with the InP substrate, + InGaAs or AlInAs is used.
It is necessary to precisely control the composition of the material, which poses difficulties in mass production technology.

本発明は、上記従来の問題点を解決し、低温動作時にお
いて、実用上の支障となる前記コラップスが生じないH
EMTを提供可能とすることを目的とする。
The present invention solves the above-mentioned conventional problems and provides an H
The purpose is to make it possible to provide EMT.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、高純度のガリウム砒素単結晶から成るチャ
ネル層上に形成された電子供給層が、ガリウム砒素単結
晶が有する電子親和力より小さな電子親和力を有すると
ともにノンドープの第1のn−Vl族化合物単結晶から
成る厚さ100オングストローム以下の第1の薄層と、
ガリウム砒素単結晶の格子定数に近似した格子定数を有
するとともに該第1のII−VI族化合物が有する電子
親和力より大きな電子親和力を有しn型不純物を含有す
る第2のn−−VI族化合物単結晶から成る厚さ100
オングストローム以下の第2の薄層とが該チャネル層上
に交互に堆積された多層構造から構成されていることを
特徴とする1本発明に係るHEMT構造の高電子移動度
電界効果型トランジスタによって達成される。
The above object is to provide an electron supply layer formed on a channel layer made of a high-purity gallium arsenide single crystal, which has an electron affinity smaller than that of a gallium arsenide single crystal, and which is made of a non-doped first n-Vl group compound. a first thin layer having a thickness of less than 100 angstroms and consisting of a single crystal;
A second n--VI group compound that has a lattice constant similar to that of a gallium arsenide single crystal, has an electron affinity larger than that of the first II-VI group compound, and contains an n-type impurity. 100mm thick made of single crystal
Achieved by the high electron mobility field effect transistor of the HEMT structure according to the present invention, characterized in that it is composed of a multilayer structure in which second thin layers of angstrom or less are alternately deposited on the channel layer. be done.

〔作 用〕[For production]

ガリウム砒素単結晶が有する電子親和力より小さな電子
親和力を有する第1のn−VI族化合物としてZnTe
を、 GaAs単結晶とほぼ等しい格子定数を有し前記
n−Vl族化合物より大きな電子親和力を −有する第
2のn−VI族化合物としてZn5eをそれぞれ選択し
、高純度GaAsチャネル層上に、ノンドープZnTe
から成る厚さ100Å以下の薄層とn型不純物が添加さ
れたZn5eから成る厚さ100Å以下の薄層を交互に
繰り返してエピタキシャル成長させることにより超格子
構造を形成し、これを電子供給層として用いることによ
り、前記ドレイン電流のコラップスが生じないHEMT
が製造可能となる。
ZnTe is used as the first n-VI group compound having an electron affinity smaller than that of gallium arsenide single crystal.
Zn5e is selected as a second n-VI group compound having a lattice constant approximately equal to that of the GaAs single crystal and a larger electron affinity than the n-Vl group compound, and a non-doped layer is formed on the high purity GaAs channel layer. ZnTe
A superlattice structure is formed by epitaxially growing a thin layer with a thickness of 100 Å or less consisting of Zn5e doped with n-type impurities and a thin layer with a thickness of 100 Å or less consisting of Zn5e doped with n-type impurities, and this is used as an electron supply layer. By this, the HEMT does not cause the collapse of the drain current.
can be manufactured.

〔実施例〕〔Example〕

以下本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図(alは本発明に係るHEMTの構造を示す要部
断面図であって、第2図におけるのと同じ部分は同一符
号を付しである。
FIG. 1 (al) is a sectional view of a main part showing the structure of a HEMT according to the present invention, and the same parts as in FIG. 2 are given the same reference numerals.

従来と同様に、半絶縁性のGaAs単結晶から成る基板
1上に、高純度のGaAs単結晶から成る厚さが1μm
程度のチャネル層2が形成されている。
As in the past, a substrate 1 made of semi-insulating GaAs single crystal has a thickness of 1 μm made of high purity GaAs single crystal.
A channel layer 2 of about 100 mL is formed.

チャネル層2上には、ノンドープZnTe (i−Zn
Te:電子親和力3.53eV)から成る厚さ10〜2
0人程度の度板とn型不純物を含有するZn5e (電
子親和力4.09eV)から成る厚さ20人程度の薄層
が交互に数層ないし数10層ずつ堆積されたZnTe/
n−Zn5e超格子から構成される電子供給層10が形
成されている。
On the channel layer 2, non-doped ZnTe (i-Zn
Te: thickness 10~2 consisting of electron affinity 3.53eV)
A thin layer of about 20 layers consisting of Zn5e containing n-type impurities (electron affinity 4.09 eV) and several to several tens of layers alternately deposited in ZnTe/
An electron supply layer 10 made of an n-Zn5e superlattice is formed.

この場合、 1−ZnTeの電子親和力とGaAsの電
子親和力(4,07eV)との差は0.54eVである
ので、エネルギー的にみれば、 n−ZnTe電子供給
層とノンドープのGaAsチャネル層とは選択ドープヘ
テロ構造に適した組合せである。しかしながら、 Zn
Teの格子定数は6.104人であり、 GaAsの格
子定数に比べて8%程度大きく、格子不整合ががなり大
きい。これに対して、 Zn5eの格子定数は5.66
9人であり+ GaAsの格子定数5.642人との差
は0.4%とがなり小さい。
In this case, the difference between the electron affinity of 1-ZnTe and the electron affinity of GaAs (4.07 eV) is 0.54 eV, so in terms of energy, the difference between the n-ZnTe electron supply layer and the non-doped GaAs channel layer is This is a suitable combination for selectively doped heterostructures. However, Zn
The lattice constant of Te is 6.104, which is about 8% larger than that of GaAs, and the lattice mismatch is much larger. On the other hand, the lattice constant of Zn5e is 5.66
9, and the difference from the lattice constant of +GaAs, which has a lattice constant of 5.642, is 0.4%, which is small.

そこで、上記のように、各1−ZnTe薄層とn−Zn
5e薄層の厚さを100Å以下とすれば、 1−ZnT
e薄層とn−Zn5eはいわゆる歪入り超格子構造とな
り、 GaAs基板l上に良好な状態でエピタキシャル
成長することができる。しかも、この超格子構造はn−
Zn5e薄層のみに不純物がドープされた。いわゆる超
ドープ構造である。
Therefore, as mentioned above, each 1-ZnTe thin layer and n-Zn
If the thickness of the 5e thin layer is 100 Å or less, 1-ZnT
The e thin layer and n-Zn5e have a so-called strained superlattice structure, and can be epitaxially grown on the GaAs substrate l in good condition. Moreover, this superlattice structure is n-
Only the Zn5e thin layer was doped with impurities. This is a so-called super-doped structure.

上記1−ZnTe/n−Zn5e超格子は、公知のMB
E (分子線エピタキシ)法またはMOCVD (金属
有機化学気相堆積)法により形成することができる。な
お、n型の不純物としては、アルミニウム(AI)、ガ
リウム(Ga)あるいはインジウム(In)を用いる。
The above 1-ZnTe/n-Zn5e superlattice is a well-known MB
It can be formed by the E (molecular beam epitaxy) method or the MOCVD (metal organic chemical vapor deposition) method. Note that aluminum (AI), gallium (Ga), or indium (In) is used as the n-type impurity.

1−ZnTe/n−Zn5e超格子から成る電子供給層
lo上に、従来の構造と同様にして、ゲート電極4.ソ
ース電極5.ドレイン電極6およびアロイ領域7゜コン
タクト層8が設けられている。
On the electron supply layer lo consisting of the 1-ZnTe/n-Zn5e superlattice, a gate electrode 4. is formed in the same manner as in the conventional structure. Source electrode5. A drain electrode 6 and an alloy region 7° contact layer 8 are provided.

上記のようにして、 GaAsチャネル層2と1−Zn
Te/n−Zn5e超格子電子供給層10から成る。前
記DXセンターのないl(EMT構造が完成される。こ
の構造におけるエネルギーバンド図を第1図(b)に示
す。同図において、符号13はn型のドーピングを4F
はフェルミレベルを示す。
As described above, GaAs channel layer 2 and 1-Zn
It consists of a Te/n-Zn5e superlattice electron supply layer 10. The L (EMT structure) without the DX center is completed. The energy band diagram in this structure is shown in FIG.
indicates the Fermi level.

第1図(blに図示するように、 GaAsチャネル層
2と1−ZnTe/n−Zn5e超格子電子供給層10
の間のへテロ界面において、 GaAsチャネル層2と
1−ZnTe薄層11との間には0.6 eV程度のエ
ネルギーバリヤが形成されており1通常のGaAsチャ
ネル層/n−AI)(Ga1−X As電子供給層(X
〜0.2)間におけるエネルギーバリヤ約0.2eVに
比べ大きい。したがって、 GaAsチャネル層2から
電子供給層10への前記2次元電子ガスのしみ出しが抑
制され、2次元電子ガスの高移動度が維持される。なお
、上記構造においては、第1図に示すように、最初の1
−ZnTe)31層11がGaAsチャネル層に接する
ように形成する必要がある。
As shown in FIG. 1 (bl), a GaAs channel layer 2 and a 1-ZnTe/n-Zn5e superlattice electron supply layer 10
An energy barrier of about 0.6 eV is formed between the GaAs channel layer 2 and the 1-ZnTe thin layer 11 at the hetero-interface between the GaAs channel layer 2 and the 1-ZnTe thin layer 11. -X As electron supply layer (X
~0.2), which is larger than the energy barrier of about 0.2 eV. Therefore, seepage of the two-dimensional electron gas from the GaAs channel layer 2 to the electron supply layer 10 is suppressed, and high mobility of the two-dimensional electron gas is maintained. In addition, in the above structure, as shown in FIG.
-ZnTe) 31 layer 11 must be formed so as to be in contact with the GaAs channel layer.

一方、前記へテロ界面近傍におけるn−Zn5e薄層1
2の伝導帯の底はGaAs層2のそれと同程度のレベル
に位置するが、超格子構造においてはドナー順位がより
高い位置に形成されるため(前記T、Babaet a
l、、の文献参照)+ n−Zn5e 薄層12からG
aAsチャネル層2に電子が流れ込み、2次元電子ガス
層9が形成される。したがって、 1−ZnTe/n−
Zn5e超格子から成る電子供給層10は9通常の81
!MTにおけるn型AIX Ga+−)+ As電子供
給層と同様に機能する。
On the other hand, the n-Zn5e thin layer 1 near the hetero interface
The bottom of the conduction band of GaAs layer 2 is located at the same level as that of GaAs layer 2, but in the superlattice structure, the donor order is formed at a higher position (T, Baba et al.
1) + n-Zn5e thin layer 12 to G
Electrons flow into the aAs channel layer 2, forming a two-dimensional electron gas layer 9. Therefore, 1-ZnTe/n-
The electron supply layer 10 made of Zn5e superlattice has 9 ordinary 81
! It functions similarly to the n-type AIX Ga+-)+As electron supply layer in MT.

しかも、この電子供給層lOには、前記DXセンターが
形成されないので、ドレイン電流のコラップスが生じな
い。
Moreover, since the DX center is not formed in this electron supply layer IO, no collapse of drain current occurs.

以上述べたように9本発明のHEMT構造においては、
 DXセンターのないn−VI族化合物の超格子を用い
て電子供給層が形成され、 GaAsチャネル層との間
に充分な高さのエネルギーバリヤを確保されているとと
もに、低欠陥密度の高品質のへテロ接合が形成されてい
る。これは、歪入り超格子を用いたn−Alo、 + 
5Gao、 asAs/Ino、 zGao、 aAs
/GaAs構造から成る従来のHEMTのごと(、Ga
Asチャネル層中にInk、 zGao、eAs等の薄
層を導入したものとは異なる概念に基づくものである。
As mentioned above, in the HEMT structure of the present invention,
The electron supply layer is formed using a superlattice of an n-VI group compound without DX centers, which ensures a sufficiently high energy barrier with the GaAs channel layer and a high quality layer with low defect density. A heterojunction is formed. This is an n-Alo using a strained superlattice, +
5Gao, asAs/Ino, zGao, aAs
/GaAs structure (,GaAs structure)
This is based on a different concept from those in which a thin layer of Ink, zGao, eAs, etc. is introduced into the As channel layer.

なお1本発明におよび歪入り超格子から構成される電子
供給層は、上記実施例において用いられた1−ZnTe
/n−Zn5e超格子に限らず、その他の■−■族化合
物の適当な組合せによって構成可能であることは言うま
でもない。
Note that in the present invention, the electron supply layer composed of a strained superlattice is made of 1-ZnTe used in the above embodiments.
Needless to say, the structure is not limited to the /n-Zn5e superlattice, but can be constructed using an appropriate combination of other ■-■ group compounds.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、 GaAsチャネル層とn−VI族化
合物の歪入り超格子から成る電子供給層を備えることに
より、 HEMTの低温動作時におけるドレイン電流の
経時的減少を防止可能とし、 HEMTを用いた高性能
半導体集積回路の実用化を促進する効果がある。
According to the present invention, by providing an electron supply layer consisting of a GaAs channel layer and a strained superlattice of an n-VI group compound, it is possible to prevent the drain current from decreasing over time during low-temperature operation of the HEMT, and the HEMT can be used. This has the effect of promoting the practical application of high-performance semiconductor integrated circuits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(alおよび第1図(blは、それぞれ9本発明
に係るHEMTの構造を示す要部断面図およびエネルギ
ーバンド図。 第2図は従来の)IBMTの構造を示す要部断面図であ
る。 図において。 1は基板。 2はチャネル層。 3とは電子供給層。 4はゲート電極。 5はソース電極。 6はドレイン電極。 7はアロイ領域。 8はコンタクト層。 9は2次元電子ガス層。 10は1−ZnTe/n−Zn5e超格子電子供給層1
1は1−ZnTe)3層。 12はn−Zn5e薄層。 13はn型ドーピング
Figure 1 (al) and Figure 1 (bl) are a cross-sectional view of a main part showing the structure of a HEMT according to the present invention and an energy band diagram, respectively. Figure 2 is a cross-sectional view of a main part showing the structure of a conventional IBMT. In the figure. 1 is the substrate. 2 is the channel layer. 3 is the electron supply layer. 4 is the gate electrode. 5 is the source electrode. 6 is the drain electrode. 7 is the alloy region. 8 is the contact layer. 9 is the two-dimensional structure. Electron gas layer. 10 is 1-ZnTe/n-Zn5e superlattice electron supply layer 1
1 is 1-ZnTe) 3 layers. 12 is an n-Zn5e thin layer. 13 is n-type doping

Claims (2)

【特許請求の範囲】[Claims] (1)高純度のガリウム砒素単結晶から成るチャネル層
と、該チャネル層上に形成された電子供給層と、該電子
供給層の表面の一部に設けられた制御電極と、該電子供
給層の表面の一部に該制御電極を間に置いて互いに対向
する領域に設けられ該チャネル層にオーミック接続され
た二つの電極を有する高電子移動度電界効果型トランジ
スタであって、該電子供給層は、 ガリウム砒素単結晶が有する電子親和力より小さな電子
親和力を有するノンドープの第1のII−VI族化合物単結
晶から成り100オングストローム以下の厚さを有する
第1の薄層と、 ガリウム砒素単結晶が有する格子定数に近似した格子定
数を有し該第1のII−VI族化合物が有する電子親和力よ
り大きな電子親和力を有するとともにn型不純物を含有
する第2のII−VI族化合物単結晶から成り100オング
ストローム以下の厚さを有する第2の薄層 とが該チャネル層上に交互に堆さされて成る多層構造を
有することを特徴とする高電子移動度電界効果型トラン
ジスタ。
(1) A channel layer made of high-purity gallium arsenide single crystal, an electron supply layer formed on the channel layer, a control electrode provided on a part of the surface of the electron supply layer, and the electron supply layer. A high electron mobility field effect transistor having two electrodes provided in regions facing each other with the control electrode in between and ohmically connected to the channel layer on a part of the surface of the electron supply layer. a first thin layer consisting of an undoped first II-VI compound single crystal having an electron affinity smaller than that of the gallium arsenide single crystal and having a thickness of 100 angstroms or less; a second group II-VI compound single crystal having a lattice constant similar to that of the first group II-VI compound, having an electron affinity larger than that of the first group II-VI compound, and containing an n-type impurity; A high electron mobility field effect transistor having a multilayer structure in which second thin layers having a thickness of angstroms or less are alternately deposited on the channel layer.
(2)該第1のII−VI族化合物はテルル化亜鉛であり、
該第2のII−VI族化合物はセレン化亜鉛であることを特
徴とする特許請求の範囲第1項記載の高電子移動度電界
効果型トランジスタ。
(2) the first Group II-VI compound is zinc telluride;
2. The high electron mobility field effect transistor according to claim 1, wherein said second group II-VI compound is zinc selenide.
JP772588A 1988-01-18 1988-01-18 High electron mobility field effect transistor Pending JPH01183163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP772588A JPH01183163A (en) 1988-01-18 1988-01-18 High electron mobility field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP772588A JPH01183163A (en) 1988-01-18 1988-01-18 High electron mobility field effect transistor

Publications (1)

Publication Number Publication Date
JPH01183163A true JPH01183163A (en) 1989-07-20

Family

ID=11673689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP772588A Pending JPH01183163A (en) 1988-01-18 1988-01-18 High electron mobility field effect transistor

Country Status (1)

Country Link
JP (1) JPH01183163A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158183A (en) * 1984-12-29 1986-07-17 Fujitsu Ltd Electrical field effect type semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158183A (en) * 1984-12-29 1986-07-17 Fujitsu Ltd Electrical field effect type semiconductor device

Similar Documents

Publication Publication Date Title
JP2537852B2 (en) High mobility semiconductor device
US5001536A (en) Semiconductor device
JPH07101739B2 (en) Semiconductor device
US4558337A (en) Multiple high electron mobility transistor structures without inverted heterojunctions
US4772925A (en) High speed switching field effect transistor
JPH07120790B2 (en) Semiconductor device
Mimura High mobility electrons in selectively doped GaAs/n-AlGaAs heterostructures grown by MBE and their application to high-speed devices
US4559547A (en) Semiconductor device
JPH08306909A (en) Ingaas field effect transistor
US4860067A (en) Semiconductor heterostructure adapted for low temperature operation
JPS63278277A (en) Compound semiconductor device
JPH01183163A (en) High electron mobility field effect transistor
US4823171A (en) Compound semiconductor device
US8575595B2 (en) P-type semiconductor devices
EP0250886A2 (en) Semiconductor heterostructure adapted for low temperature operation
JPH04343438A (en) Field effect transistor
JPH0260225B2 (en)
JPS63228763A (en) Semiconductor device
JPH01183164A (en) High electron mobility field effect transistor
JP2567730B2 (en) Heterojunction field effect transistor
JP2800457B2 (en) Semiconductor device
JP3156252B2 (en) Field effect transistor
JPH06151469A (en) Compound semiconductor device
JPH06196507A (en) Semiconductor device
JPH04324645A (en) Semiconductor transistor