JPH0117626B2 - - Google Patents

Info

Publication number
JPH0117626B2
JPH0117626B2 JP57004280A JP428082A JPH0117626B2 JP H0117626 B2 JPH0117626 B2 JP H0117626B2 JP 57004280 A JP57004280 A JP 57004280A JP 428082 A JP428082 A JP 428082A JP H0117626 B2 JPH0117626 B2 JP H0117626B2
Authority
JP
Japan
Prior art keywords
digital signal
signal
circuit
synchronization
strings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57004280A
Other languages
Japanese (ja)
Other versions
JPS58121846A (en
Inventor
Shoichi Mizoguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57004280A priority Critical patent/JPS58121846A/en
Publication of JPS58121846A publication Critical patent/JPS58121846A/en
Publication of JPH0117626B2 publication Critical patent/JPH0117626B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691Synchronisation in a TDM node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明はデイジタル信号列の同期信号を再生す
る方式、さらに詳しくいえば互いに同期した複数
箇のデイジタル信号列に共通な同期信号を再生
し、これによつてデイジタル信号列に処理を施す
同期信号再生方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for reproducing a synchronization signal of a digital signal string, and more specifically, a method for reproducing a synchronization signal common to a plurality of digital signal strings that are synchronized with each other. The present invention relates to a synchronization signal regeneration method that performs processing.

従来から互いに同期した複数箇のデイジタル信
号列を多重伝送路内の各チヤネルを介して個々に
伝送し、受信端において合成処理することは多く
の装置やシステム等において広く実施されてい
る。しかし、この場合には個々のデイジタル信号
列に同期したタイミング信号、または同期信号を
独立したチヤネルへ導びき、このチヤネルを介し
て受信端に伝送する方式が採用されてきた。
2. Description of the Related Art Conventionally, it has been widely practiced in many devices and systems to individually transmit a plurality of mutually synchronized digital signal streams through each channel in a multiplex transmission path and to combine them at a receiving end. However, in this case, a method has been adopted in which a timing signal synchronized with each digital signal train or a synchronization signal is guided to an independent channel and transmitted to the receiving end via this channel.

第1図に示した同期信号再生方式は、従来から
採用されてきた方式である。以下、まず従来方式
の概要を第1図を参照して説明する。第1図にお
いて同期信号再生方式を含む装置は受信端におか
れ、デイジタル信号処理回路101と同期信号発
生回路102から構成されている。デイジタル信
号処理回路101には3箇のデイジタル信号列
1,2,3が伝送路内の独立したチヤネルを介し
て加えられ、デイジタル信号処理回路101から
はデイジタル信号列5,6,7が出力される。デ
イジタル信号列1とデイジタル信号列5、デイジ
タル信号列2とデイジタル信号列6、デイジタル
信号列3とデイジタル信号列7とがそれぞれ対応
してる。デイジタル信号列5,6,7はそれぞれ
デイジタル信号列1,2,3に処理を加えて得ら
れた信号である。一方、同期信号発生回路102
にはタイミング信号4がデイジタル信号列と同
一、または別の伝送路内の独立したチヤネルを介
して加えられている。同期信号発生回路102で
は入力されたタイミング信号4から同期信号8を
発生し、デイジタル信号処理回路101へ加えて
いる。デイジタル信号処理回路101では入力さ
れたデイジタル信号列1,2,3と同期信号8か
らデイジタル信号列5,6,7を発生させてい
る。したがつて、タイミング信号4の伝送路が何
らかの原因で切断されるとデイジタル信号列1,
2,3が正常に受信されている場合でも同期信号
8が存在しないためにデイジタル信号処理回路1
01が正常に動作せず、デイジタル信号列5,
6,7が正常に得られない欠点があり、同期信号
発生方式の信頼度が低かつた。
The synchronization signal regeneration method shown in FIG. 1 is a method that has been employed conventionally. Hereinafter, an overview of the conventional method will first be explained with reference to FIG. In FIG. 1, a device including a synchronizing signal reproducing system is placed at the receiving end, and is composed of a digital signal processing circuit 101 and a synchronizing signal generating circuit 102. Three digital signal strings 1, 2, and 3 are applied to the digital signal processing circuit 101 via independent channels in the transmission path, and digital signal strings 5, 6, and 7 are output from the digital signal processing circuit 101. Ru. Digital signal string 1 corresponds to digital signal string 5, digital signal string 2 corresponds to digital signal string 6, and digital signal string 3 corresponds to digital signal string 7, respectively. Digital signal strings 5, 6, and 7 are signals obtained by processing digital signal strings 1, 2, and 3, respectively. On the other hand, the synchronization signal generation circuit 102
A timing signal 4 is applied to the digital signal train via an independent channel in the same or separate transmission path. The synchronization signal generation circuit 102 generates a synchronization signal 8 from the input timing signal 4 and applies it to the digital signal processing circuit 101. The digital signal processing circuit 101 generates digital signal trains 5, 6, and 7 from the input digital signal trains 1, 2, and 3 and the synchronization signal 8. Therefore, if the transmission path of the timing signal 4 is disconnected for some reason, the digital signal string 1,
Even if signals 2 and 3 are received normally, the synchronization signal 8 is not present, so the digital signal processing circuit 1
01 does not operate normally, and the digital signal strings 5,
6 and 7 cannot be obtained normally, and the reliability of the synchronization signal generation method is low.

本発明の目的は、互いに同期した複数箇のデイ
ジタル信号列から合成信号を形成し、合成信号か
らタイミング関係を抽出し、タイミング関係から
同期信号を再生し、これをデイジタル信号処理回
路に使用できるように構成した方式を提供するこ
とにある。
An object of the present invention is to form a composite signal from a plurality of mutually synchronized digital signal trains, extract a timing relationship from the composite signal, reproduce a synchronized signal from the timing relationship, and use this signal in a digital signal processing circuit. The objective is to provide a system structured to

前記目的を達成するために本発明による同期信
号再生方式は、デイジタル信号処理回路のほかに
合成回路、タイミング抽出回路、ならびに同期信
号発生回路を具備し、複数箇のデイジタル信号列
に対して処理を施すように構成したものである。
既に説明したように、デイジタル信号処理回路は
複数箇のデイジタル信号列を伝送路内の独立した
チヤネルから個々に受信し、これら複数箇のデイ
ジタル信号列へ個々に処理を施して再び送出する
ものである。合成回路はデイジタル信号処理回路
と同様に複数箇のデイジタル信号列を伝送路内の
独立したチヤネルから個々に受信し、これらのデ
イジタル信号列と同期したひとつの合成信号を形
成して送出する。タイミング抽出回路は合成回路
の出力からいずれのデイジタル信号列にも共通し
た同期タイミング関係を抽出する。同期信号発生
回路は、タイミング抽出回路から得られたタイミ
ング信号をもとにして、すべてのデイジタル信号
列に共通な同期信号を発生させる。デイジタル信
号処理回路は同期信号発生回路から得られた同期
信号を使つて、入力されたデイジタル信号列に処
理を施す。依つて、発明した方式によつてデイジ
タル信号列の処理を行つた場合には、従来方式に
みられたようなタイミング信号が切断されたため
にデイジタル信号処理回路の動作が不完全になる
ような現象はない。さらに、複数箇のデイジタル
信号列のうち、いくつかが切断された場合であつ
ても、少くとも一つのデイジタル信号列が受信さ
れていれば受信されているデイジタル信号列から
同期信号を再生することができる。
In order to achieve the above object, the synchronization signal regeneration method according to the present invention includes a synthesis circuit, a timing extraction circuit, and a synchronization signal generation circuit in addition to a digital signal processing circuit, and processes a plurality of digital signal sequences. It is configured so that it can be used.
As already explained, a digital signal processing circuit receives multiple digital signal streams individually from independent channels in a transmission path, processes these multiple digital signal streams individually, and sends them out again. be. Similar to the digital signal processing circuit, the combining circuit individually receives a plurality of digital signal trains from independent channels in a transmission path, forms a single combined signal synchronized with these digital signal trains, and sends it out. The timing extraction circuit extracts the synchronization timing relationship common to any digital signal string from the output of the synthesis circuit. The synchronization signal generation circuit generates a synchronization signal common to all digital signal trains based on the timing signal obtained from the timing extraction circuit. The digital signal processing circuit processes the input digital signal string using the synchronization signal obtained from the synchronization signal generation circuit. Therefore, when a digital signal string is processed using the invented method, there is a phenomenon that the operation of the digital signal processing circuit becomes incomplete due to disconnection of the timing signal, which occurs in the conventional method. There isn't. Furthermore, even if some of the digital signal strings are disconnected, if at least one digital signal string is received, the synchronization signal can be regenerated from the received digital signal string. Can be done.

次に図面を参照して本発明方式をさらに詳細に
説明する。
Next, the system of the present invention will be explained in more detail with reference to the drawings.

第2図は本発明による同期信号再生方式を実現
するための装置の実施例を示すブロツク図であ
る。第2図において、同期信号再生方式はデイジ
タル信号処理回路101、合成回路201、タイ
ミング抽出回路202、および同期信号発生回路
203によつて実現される。デイジタル信号処理
回路101は従来のデイジタル信号処理方式に採
用されているデイジタル信号処理回路と同様のも
のであり、第1図におけるデイジタル信号処理回
路101に対応する。同様に第2図のデイジタル
信号処理回路101に入力されるデイジタル信号
列1,2,3およびデイジタル信号処理回路10
1から得られるデイジタル信号列5,6,7もそ
れぞれ第1図における入力信号列、および出力信
号列と同様のものである。依つて、第2図におい
てもデイジタル信号列1とデイジタル信号列5、
デイジタル信号列2とデイジタル信号列6、デイ
ジタル信号列3とデイジタル信号列7とがそれぞ
れ対応している。合成回路201はデイジタル信
号処理回路101と同様にデイジタル信号列1,
2,3を伝送路内の独立したチヤネルから個々に
受信する。今、これらのデイジタル信号列1,2
および3の例として第3図a,bおよびcにそれ
ぞれ示すデイジタル信号列を考えると、合成回路
201ではこれらのデイジタル信号列1,2およ
び3をアナログ加算することによりデイジタル信
号列1,2および3に同期した一つの信号10
(第3図d)を発生させる。タイミング抽出回路
202の入力端子は合成回路201の出力端子に
接続され、合成信号10を受ける。タイミング抽
出回路202は第3図eに示すように入力された
合成信号10の立ち上がりを検出してデイジタル
信号列1,2および3に共通したタイミング成分
を抽出し、トリガパルス形をしたタイミング信号
11を出力する。タイミング信号11は同期信号
発生回路203の入力端子に加えられ、同期信号
発生回路203では第3図fに示すようにタイミ
ング信号11に同期した同期信号12を発生す
る。
FIG. 2 is a block diagram showing an embodiment of a device for realizing the synchronization signal regeneration method according to the present invention. In FIG. 2, the synchronization signal regeneration method is realized by a digital signal processing circuit 101, a synthesis circuit 201, a timing extraction circuit 202, and a synchronization signal generation circuit 203. The digital signal processing circuit 101 is similar to the digital signal processing circuit employed in the conventional digital signal processing method, and corresponds to the digital signal processing circuit 101 in FIG. Similarly, digital signal strings 1, 2, and 3 input to the digital signal processing circuit 101 in FIG. 2 and the digital signal processing circuit 10
Digital signal strings 5, 6, and 7 obtained from 1 are also similar to the input signal string and output signal string in FIG. 1, respectively. Therefore, also in FIG. 2, digital signal string 1, digital signal string 5,
Digital signal string 2 and digital signal string 6 correspond to each other, and digital signal string 3 and digital signal string 7 correspond to each other. Similar to the digital signal processing circuit 101, the synthesis circuit 201 processes the digital signal strings 1, 1,
2 and 3 are received individually from independent channels within the transmission path. Now, these digital signal sequences 1 and 2
Considering the digital signal strings shown in FIGS. 3a, b, and 3 as examples of FIG. One signal 10 synchronized to 3
(Fig. 3d) is generated. The input terminal of the timing extraction circuit 202 is connected to the output terminal of the synthesis circuit 201 and receives the synthesis signal 10. The timing extraction circuit 202 detects the rising edge of the input composite signal 10 as shown in FIG. Output. The timing signal 11 is applied to the input terminal of a synchronization signal generation circuit 203, and the synchronization signal generation circuit 203 generates a synchronization signal 12 synchronized with the timing signal 11 as shown in FIG. 3f.

以上の説明から明らかなように同期信号12は
デイジタル信号列1,2および3のパルス周期T
に同期しており、また、第1図において得られた
同期信号8と同じ位相関係を有し、同じレベル関
係を有することが可能な信号である。第2図にお
けるデイジタル信号処理回路101は同期信号1
2に同期して動作し、デイジタル信号列1,2,
3に処理を施す。処理されたデイジタル信号列
5,6,7はそれぞれ入力されたデイジタル信号
列1,2,3に対応して出力される。したがつ
て、発明した同期信号再生方式によれば入力され
たデイジタル信号列1,2,3のうち少なくとも
一つのデイジタル信号列が正常であれば、合成信
号10は正常なタイミング情報を与える、これに
よつてタイミング抽出回路202と同期信号発生
回路203は正常に動作するので、正常に同期信
号12が得られる。
As is clear from the above explanation, the synchronizing signal 12 has a pulse period T of the digital signal trains 1, 2, and 3.
It is a signal that is synchronized with the synchronization signal 8 obtained in FIG. 1, and has the same phase relationship and can have the same level relationship as the synchronization signal 8 obtained in FIG. The digital signal processing circuit 101 in FIG.
2, and operates in synchronization with digital signal strings 1, 2,
Process 3. Processed digital signal sequences 5, 6, and 7 are output corresponding to input digital signal sequences 1, 2, and 3, respectively. Therefore, according to the invented synchronization signal regeneration method, if at least one of the input digital signal sequences 1, 2, and 3 is normal, the composite signal 10 provides normal timing information. As a result, the timing extraction circuit 202 and the synchronization signal generation circuit 203 operate normally, so that the synchronization signal 12 can be obtained normally.

本発明方式に依れば受信されるべきデイジタル
信号列がすべて切断されない限り正常な同期信号
が得られるので、デイジタル信号処理回路は正常
に動作する、このため最悪状態でも処理が満足に
行われる効果がある。
According to the method of the present invention, a normal synchronization signal can be obtained as long as the digital signal string to be received is not completely disconnected, so the digital signal processing circuit operates normally. Therefore, the processing can be performed satisfactorily even under the worst conditions. There is.

本発明に依る同期信号再生方式は、複数箇のデ
イジタル信号列を受信し、同期信号を使つて処理
を行つたのち再送出するすべての装置に適用され
るものである。
The synchronization signal reproducing method according to the present invention is applicable to all devices that receive a plurality of digital signal sequences, perform processing using the synchronization signals, and then retransmit them.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来形式の同期信号再生方式を実現す
るための構成を示すブロツク図、第2図は本発明
に依る同期信号再生方式を実現するための装置の
実施例を示すブロツク図である。第3図は、第2
図の回路の動作を説明するための波形図である。 101……デイジタル信号処理回路、201…
…合成回路、202……タイミング抽出回路、2
03……同期信号発生回路、1,2,3,5,
6,7……デイジタル信号列、8,12……同期
信号、10……合成信号、4,11……タイミン
グ信号。
FIG. 1 is a block diagram showing a configuration for realizing a conventional synchronizing signal reproducing method, and FIG. 2 is a block diagram showing an embodiment of an apparatus for implementing a synchronizing signal reproducing method according to the present invention. Figure 3 shows the second
FIG. 3 is a waveform diagram for explaining the operation of the circuit shown in the figure. 101...Digital signal processing circuit, 201...
... Synthesis circuit, 202 ... Timing extraction circuit, 2
03...Synchronization signal generation circuit, 1, 2, 3, 5,
6, 7... Digital signal string, 8, 12... Synchronization signal, 10... Combined signal, 4, 11... Timing signal.

Claims (1)

【特許請求の範囲】[Claims] 1 互いに同期した複数箇のデイジタル信号列を
受信して処理したのち送出するためのデイジタル
信号処理回路を含む装置において、前記複数箇の
デイジタル信号列を個々に受信して前記複数箇の
デイジタル信号列の各々に同期したひとつの合成
信号を発生するための合成回路と、前記合成回路
に接続され、前記合成信号から前記複数箇のデイ
ジタル信号列に共通したタイミング関係を抽出す
るためのタイミング抽出回路と、前記タイミング
抽出回路に接続され、前記タイミング関係を有す
る同期信号を発生させるための同期信号発生回路
とを具備し、前記同期信号によつて前記複数箇の
デイジタル信号列に対して処理を施すように構成
した同期信号再生方式。
1 In a device including a digital signal processing circuit for receiving and processing a plurality of mutually synchronized digital signal strings and then transmitting the same, the device receives the plurality of digital signal strings individually and processes the plurality of digital signal strings. a synthesis circuit for generating one composite signal synchronized with each of the digital signal sequences; and a timing extraction circuit connected to the synthesis circuit for extracting a timing relationship common to the plurality of digital signal sequences from the composite signal. , a synchronization signal generation circuit connected to the timing extraction circuit for generating a synchronization signal having the timing relationship, and processing the plurality of digital signal strings using the synchronization signal. Synchronous signal reproduction method configured as follows.
JP57004280A 1982-01-14 1982-01-14 Synchronizing signal reproducing system Granted JPS58121846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57004280A JPS58121846A (en) 1982-01-14 1982-01-14 Synchronizing signal reproducing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004280A JPS58121846A (en) 1982-01-14 1982-01-14 Synchronizing signal reproducing system

Publications (2)

Publication Number Publication Date
JPS58121846A JPS58121846A (en) 1983-07-20
JPH0117626B2 true JPH0117626B2 (en) 1989-03-31

Family

ID=11580120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004280A Granted JPS58121846A (en) 1982-01-14 1982-01-14 Synchronizing signal reproducing system

Country Status (1)

Country Link
JP (1) JPS58121846A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115713A (en) * 1974-02-22 1975-09-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115713A (en) * 1974-02-22 1975-09-10

Also Published As

Publication number Publication date
JPS58121846A (en) 1983-07-20

Similar Documents

Publication Publication Date Title
US4689661A (en) Method of simultaneously transmitting a plurality of television signals on a single radio link and apparatus adapted to carry out said method
JPS6124338A (en) Multi-direction multiplex communication system
JPS61135243A (en) Multiplex transmission method
GB2181325A (en) Synchronising audio and video signals of a television transmission
JPH0117627B2 (en)
JPH0117626B2 (en)
JPH04361438A (en) Video signal multiplexing system and its device
JPH07123247B2 (en) Digital data transmission method
JP2953500B2 (en) Digital signal transmission system
JPH02260734A (en) Serial data transmission system
JP2654609B2 (en) Multiplex converter
JP2751672B2 (en) Digital wireless transmission system
JP2502712B2 (en) Data transmission equipment
JPS5810947A (en) Relay system for signal transmission and reproduction
JPH01130686A (en) Method and receiver for time information transmission
JPH03286639A (en) Digital data transmitter
JPS59223038A (en) Data transmitting system
JPH0834642B2 (en) Communication system between digital exchanges
JPS5820046A (en) Staff synchronizing system
JPH077950B2 (en) Clock transmission type synchronous data transmission system
JPH0126597B2 (en)
JPS63160441A (en) Signaling transfer system
JPS58197963A (en) Picture signal transmitting and receiving device
JPH0230292A (en) Sampling clock reproducing circuit
JPH02135946A (en) System for transmitting information of terminal station in optical submarine relay system