JPH01174194A - Line concentration distribution system - Google Patents

Line concentration distribution system

Info

Publication number
JPH01174194A
JPH01174194A JP33474987A JP33474987A JPH01174194A JP H01174194 A JPH01174194 A JP H01174194A JP 33474987 A JP33474987 A JP 33474987A JP 33474987 A JP33474987 A JP 33474987A JP H01174194 A JPH01174194 A JP H01174194A
Authority
JP
Japan
Prior art keywords
signal
line concentration
transmission
concentration distribution
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33474987A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Ozawa
小澤 和義
Hideo Haruyama
秀朗 春山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33474987A priority Critical patent/JPH01174194A/en
Publication of JPH01174194A publication Critical patent/JPH01174194A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate need for the control of transmission timing with high accuracy at a single line distribution terminal equipment by using plural high speed clocks with different phase at the center equipment, sampling the reception signal and selecting a reception signal with a low bit error rate among them. CONSTITUTION:A signal received via an incoming line 3 is led from a diplexer 11 to a demodulator 12 and demodulated. A sampling circuit 13 uses plural high speed clocks with different phase generated by plural phase clock generators 14, and samples the signal received by the demodulator 12. Then an ASG/RSP processing section 18 sending/receiving an ASG/RSP signal with line concentration distribution terminal equipment checks each bit error to the sampled signal, obtains a clock obtaining a signal received and reproduced correctly and a selector 15 applies the control to obtain the signal reproduced by the clock.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は各所に配置された複数の端末機器を集線分配端
末を介して中央装置に接続してなる集線分配方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a line concentration distribution system in which a plurality of terminal devices located at various locations are connected to a central unit via a line concentration distribution terminal.

(従来の技術) 電話機等の複数の端末機器を構内電話交換機(PtlX
)に接続してネットワークを構成する場合、各端末機器
と上記構内電話交換機(PBX)とを゛それぞれ直接的
に配線接続することは多大な労力を要し、またその設備
経費が多大に掛かる。即ち、これらの端末機器は、−膜
内に複数の建屋や同じ建屋であっても複数の階床に分散
して配置されることが殆んどである。これ故、これらの
分散配置された各端末機器と構内電話交換機(PBX)
との間で個々に信号ケーブルを布設するには、大掛りな
工事を伴い、膨大な設備経費を必要とする。
(Prior technology) Multiple terminal devices such as telephones are connected to a private branch exchange (PtlX).
) to form a network, it takes a lot of effort to directly connect each terminal device to the private branch exchange (PBX) by wiring, and the equipment costs are also large. That is, in most cases, these terminal devices are arranged in a plurality of buildings within the same building, or even in the same building, in a distributed manner on a plurality of floors. Therefore, each of these distributed terminal equipment and private branch exchange (PBX)
Laying individual signal cables between the two stations involves large-scale construction work and requires enormous equipment costs.

そこで第5図に示すように、例えば慢数の建屋毎に、或
いは異なる階床毎に集線分配端末2a、 2b。
Therefore, as shown in FIG. 5, for example, line concentration and distribution terminals 2a and 2b are provided for each building or for each different floor.

〜2nを設け、これらの集線分配端末2a、 2b、〜
2nと前記構内電話交換機(PBX)を含む中央装置1
とを信号ケーブル(第1の伝送路3と第2の伝送路4)
を介して接続しておく。そして端末機器5をその設置場
所に一番近い集線分配端末2に接続することにより、該
端末機器5を集線分配端末2を介して前記中央装置1に
接続することが考えられている。
~2n are provided, and these line concentration distribution terminals 2a, 2b, ~
2n and the central equipment 1 including the private branch exchange (PBX)
and the signal cable (first transmission line 3 and second transmission line 4)
Connect via. It is considered that the terminal device 5 is connected to the central device 1 via the line concentration and distribution terminal 2 by connecting the terminal device 5 to the line concentration and distribution terminal 2 closest to its installation location.

このようなシステム構成によれば、基幹となる中央装置
lと複数の集線分配端末2との間の信号ケーブルの布設
工事が容易となることのみならず、端末機器5を最寄り
の集線分配分配端末2に接続するたけで良いので、ネッ
トワークを柔軟に構築することが可能となる等の効果が
奏せられる。
According to such a system configuration, not only is it easy to install signal cables between the core central device l and the plurality of concentration distribution terminals 2, but also the terminal equipment 5 can be connected to the nearest concentration distribution distribution terminal. Since it is only necessary to connect to 2, it is possible to flexibly construct a network.

さてこのように構成されたシステムにあっては、前記重
数の集線分配端末2と中央装置lとの間で」二連した共
通の伝送路3,4を介して次のようにして時分割に信号
伝送が行われるようになっている。
In the system configured as described above, time sharing is carried out between the multiplexed line concentration distribution terminals 2 and the central unit 1 via two common transmission lines 3 and 4 as follows. Signal transmission is now performed.

即ち、中央装置1は第2の伝送路4を介して、例えば第
6図(a)に示す如きフレーム構成で、各集線分配端末
2a、 2b、〜2nに対する伝送データDo    
、 Do    、〜Do、   を図中斜if、 I
I    12.12     +n、 In線部で示
すダミーデータを挟んで時分割に伝送する。ここで各デ
ータDoに付した添字1xは集線分配端末のアドレスを
示し、1xはその送信データを示している。またASG
は中央装置lから各集線分配端末2a、 2b、〜2n
に与える制御信号である。
That is, the central device 1 transmits the transmission data Do to each of the line concentration distribution terminals 2a, 2b, to 2n via the second transmission path 4, for example, in a frame structure as shown in FIG. 6(a).
, Do, ~Do, in the figure if, I
I 12.12 +n, dummy data indicated by the In line portion is sandwiched between the data and is transmitted in a time-division manner. Here, the subscript 1x attached to each data Do indicates the address of the line concentration distribution terminal, and 1x indicates the transmission data. Also ASG
is from the central device l to each concentration distribution terminal 2a, 2b, ~2n
This is a control signal given to

この制御信号ASGを用いて呼接続制御や遅延制御等が
行われる。そしてこのようなASG信号と上記伝送デー
タとに所定のウィンドウフレームを加えて下り伝送路の
1フレームが構成される。
Call connection control, delay control, etc. are performed using this control signal ASG. One frame of the downlink transmission path is constructed by adding a predetermined window frame to such ASG signal and the transmission data.

一方、各集線分配端末2a、 2b、〜2nは上り用の
第1の伝送路3を介し、例えば第4図(b)に示す如き
構成のフレーム構成で、中央装置1に対する伝送データ
DI    、  DI    、〜DI。
On the other hand, each of the line concentration distribution terminals 2a, 2b, to 2n transmits transmission data DI, DI to the central device 1 via the first uplink transmission line 3, with a frame configuration as shown in FIG. 4(b), for example. ,~DI.

II、 11   12.12     +n、Inを
時分割に伝送する。これらの伝送データに所定のウィン
ドウフレームを加えて上り伝送路の1フレームが構成さ
れる。このウィンドフレーム中で送信されるR3Pは、
前記ASG信号に呼応してその指定された集線分配端末
が後述する呼接続制御や伝送遅延時間計測等の為に送信
する応答信号である。
II, 11 12.12 +n, In are transmitted in a time-division manner. One frame of the uplink transmission path is constructed by adding a predetermined window frame to these transmission data. The R3P transmitted in this wind frame is
This is a response signal transmitted by the designated line concentration distribution terminal in response to the ASG signal for purposes such as call connection control and transmission delay time measurement, which will be described later.

ところで前記各集線分配端末2は−に紀伝送路3゜4の
異なる位置にそれぞれ接続される。この為、各集線分配
端末2と中央装置1との間の伝送路長が上記各集線分配
端末2毎に異なり、この伝送路長の差異に起因して前記
各集線分配端末2と中央装置1との間で伝送される信号
の信号伝送時間に差が生じることが否めない。これ故、
この伝送遅延時間の差異を考慮することなく信号伝送を
行なうと、上述したように時分割にタイムスロットが割
当てられて各集線分配端末2と中央装置1との間で伝送
される信号が伝送路上で衝突すると云う不具合が発生す
る。
By the way, each of the above-mentioned line concentration distribution terminals 2 is connected to different positions of the transmission line 3.4. For this reason, the transmission path length between each concentration distribution terminal 2 and the central device 1 is different for each concentration distribution terminal 2, and due to the difference in transmission path length, the transmission path length between each concentration distribution terminal 2 and the central device 1 is different. It is undeniable that there will be a difference in the signal transmission time of the signals transmitted between the two. Therefore,
If signal transmission is performed without considering the difference in transmission delay time, time slots are allocated in a time-division manner as described above, and the signals transmitted between each concentrator distribution terminal 2 and the central equipment 1 are transmitted over the transmission path. A problem occurs when a collision occurs.

そこで本発明者等は、特願昭59−288824号等(
こて各集線分配端末2と中央装置1との間での信号伝送
における伝送遅延時間を、前述したASGとR5Pとを
用いて計重1し、その計測結果に基いて各集線分配端末
2から中央装置1に対して送信する信号の送信タイミン
グを制御し、これによって伝送路上での信号衝突を回避
することを提唱した。
Therefore, the present inventors have proposed patent application No. 59-288824, etc.
The transmission delay time in signal transmission between each concentration distribution terminal 2 and the central equipment 1 is measured using the ASG and R5P described above, and based on the measurement results, the transmission delay time is calculated from each concentration distribution terminal 2. It was proposed that the transmission timing of signals sent to the central device 1 be controlled to avoid signal collisions on the transmission path.

この手法は、基本的には前記ASG信号を呼制御用のモ
ードと遅延時間計測用のモードとに切替えるようにし、
先ず前記ASG信号のモードを遅延時間計測用のモード
に設定する。そして■ 中央装置1から複数の集線分配
端末2に対して順次集線分配端末を指定する信号ACを
送出する。
This method basically switches the ASG signal between a call control mode and a delay time measurement mode,
First, the mode of the ASG signal is set to a mode for measuring delay time. (2) The central device 1 sequentially sends a signal AC to a plurality of line concentration/distribution terminals 2 to designate the line concentration/distribution terminal.

■ そしてこの指定を受けた集線分配端末2では、その
次のフレームにおける前述したウィンドウフレーム期間
を利用して上記中央装置1に所定の応答信号RSPを送
信する。
(2) The line concentration distribution terminal 2 that has received this designation transmits a predetermined response signal RSP to the central device 1 using the window frame period described above in the next frame.

■ 中央装置1ではこの応答信号RPSが該中央装置1
に実際に到着するタイミングと、遅延制御を行なった後
に上記R3Pが到着すべき基準タイミングとのずれを伝
送遅延時間りとして計測する。
■ In the central device 1, this response signal RPS is sent to the central device 1.
The difference between the timing at which R3P actually arrives and the reference timing at which R3P should arrive after delay control is measured as the transmission delay time.

■ そしてこの伝送遅延時間りに基いてその集線分配端
末2から中央装置lに対して送信する信号の送出タイミ
ングを調整・制御するようにしたものである。
(2) Based on this transmission delay time, the transmission timing of the signal transmitted from the line concentration/distribution terminal 2 to the central unit 1 is adjusted and controlled.

しかし、このようにして各集線分配端末2a、 2b。However, in this way, each concentration distribution terminal 2a, 2b.

〜2nにおいて、上記中央装置lに対して送信すべき信
号の送出タイミングを調整・制御し、各集線分配端末2
a、 2b、〜2nからそれぞれ伝送される信号を中央
装置1が同じクロックを用いてそれぞれ受信再生するに
は、例えば前記各集線分配端末2a。
~2n, adjusts and controls the sending timing of the signal to be transmitted to the central device l, and each concentration distribution terminal 2
In order for the central device 1 to receive and reproduce signals respectively transmitted from the terminals a, 2b, to 2n using the same clock, for example, each of the line concentration distribution terminals 2a.

2b、〜2nはその信号伝送速度の16倍の速さのクロ
ックを用いて送信信号の送出タイミングを調整・制御す
ることが必要となる。具体的には、第1の伝送路3を用
いて伝送される信号の伝送速度が4.096Mボーであ
る場合、各集線分配端末2a、 2b。
2b and 2n need to adjust and control the sending timing of the transmission signal using a clock that is 16 times faster than the signal transmission speed. Specifically, when the transmission rate of the signal transmitted using the first transmission line 3 is 4.096 Mbaud, each line concentration distribution terminal 2a, 2b.

〜2nにおいて送信信号の送出タイミングを制御する為
のサンプリング用クロックの周波数としては、65.5
3GMHzもの高い周波数を必要とすることになる。
~2n, the frequency of the sampling clock for controlling the sending timing of the transmission signal is 65.5.
This would require a frequency as high as 3GMHz.

また伝送遅延時間りを計測するべく中央装置lにて各集
線分配端末2a、 2b、〜2nからそれぞれ伝送され
てくる信号の受信タイミングを検出する際、或いは各集
線分配端末2’a、 2b、〜2nが中央装置1から送
られてくる信号の受信タイミングを検出して送信信号の
送出タイミングを調整・制御する場合、第1および第2
の伝送路3,4を介してそれぞれ伝送されてくる伝送速
度の4.098Mボーの信号を、その16倍の周波数で
ある65.53[iMIIzのクロックを用いてサンプ
リングを行なう必要が生じる。
In order to measure the transmission delay time, when the central device l detects the reception timing of the signals transmitted from each concentration distribution terminal 2a, 2b, to 2n, or each concentration distribution terminal 2'a, 2b, ~2n detects the reception timing of the signal sent from the central device 1 and adjusts and controls the sending timing of the transmission signal, the first and second
It becomes necessary to sample the signals having a transmission rate of 4.098 Mbaud transmitted via the transmission lines 3 and 4, respectively, using a clock of 65.53 [iMIIz, which is 16 times that frequency.

しかしこのような高い周波数で動作し得るように中央装
置1および各集線分配端末2a、 2b、〜2nをそれ
ぞれ構成するには、例えばECL回路を採用する必要が
あり、徒にその構成の複雑化を招き、また消費電力の増
大化を招来する等の不具合がある。
However, in order to configure the central unit 1 and each concentration distribution terminal 2a, 2b, to 2n so as to operate at such a high frequency, it is necessary to employ, for example, an ECL circuit, which unnecessarily complicates the configuration. There are problems such as an increase in power consumption and an increase in power consumption.

しかも中央装置1や各集線分配端末2a、 2b、〜2
nにてこのような高い周波数のクロ・ツクを用いて受信
タイミングを検出する際には、それぞれ1クロック分(
約14nscc)の量子化誤差が生じ、最悪の場合には
これらの量子化誤差が加算されて2クロック分(約28
nScc)の誤差となる。そしてこの誤差に起因して、
例えば1クロック分の誤差が発生した場合、再生ディジ
タル信号のビット誤り率が10倍以上にも劣化する虞れ
がある。
Moreover, the central equipment 1 and each concentration distribution terminal 2a, 2b, ~2
When detecting the reception timing using such a high frequency clock at
A quantization error of approximately 14 nscc) occurs, and in the worst case, these quantization errors are added together to produce a total of 2 clocks (approximately 28 nscc).
The error will be nScc). And due to this error,
For example, if an error of one clock occurs, there is a possibility that the bit error rate of the reproduced digital signal will deteriorate by a factor of 10 or more.

(発明が解決しようとする問題点) このように本発明者等が先に提唱した集線分配方式にあ
っては種々の利点を云うするものの、その動作に、例え
ば65.536MHzもの高速なりロックを必要とする
。これ故、ECL回路を採用して装置を構成する必要が
生じ、その構成が徒に複雑化したり、また消費電力の増
大を招来する等の不具合があった。またこのような高速
クロックを用いて動作するにも拘らず、その量子化誤差
に起因するビット誤り率の劣化が生じる等の問題があっ
た。
(Problems to be Solved by the Invention) As described above, although the line concentration and distribution method proposed by the present inventors has various advantages, its operation is limited to high speeds such as 65.536 MHz and locking. I need. Therefore, it becomes necessary to configure the device using an ECL circuit, which causes problems such as making the configuration unnecessarily complicated and increasing power consumption. Furthermore, despite operating using such a high-speed clock, there is a problem in that the bit error rate deteriorates due to the quantization error.

本発明はその後の研究開発により上述した問題点を解決
するべくなされたもので、その目的とするところは、集
線分配端末側での高速クロ・ツクを不要とし、また量子
化誤差に起因するビット誤り率の劣化を効果的に防止す
ることのできる集線分配方式を提供することにある。
The present invention was made in order to solve the above-mentioned problems through subsequent research and development, and its purpose is to eliminate the need for high-speed clocks on the line concentration and distribution terminal side, and to eliminate bits caused by quantization errors. It is an object of the present invention to provide a line concentration distribution system that can effectively prevent deterioration of error rate.

[発明の構成コ (問題点を解決するだめの手段) 本発明は、第1および第2の伝送路を介して中央装置と
複数の集線分配端末との間で時分割で信号伝送する集線
分配方式において、 前記中央装置に、■位相の異なる段数のクロックを発生
する手段と、■前記各集線分配端末から前記第1の伝送
路を介して伝送されてくる信号を上記位相の異なる複数
のクロックを用いてそれぞれサンプリングする手段と、
■これらの各クロックを用いてサンプリングされた信号
に対する誤りチェックを行い、誤り検出された信号を排
除する等して上記各クロックにてそれぞれサンプリング
された信号中の1つを選択して受信信号とする手段とを
設けたことを特徴とするものである。
[Configuration of the Invention (Means for Solving Problems)] The present invention provides a line concentration distribution system that transmits signals in a time-division manner between a central device and a plurality of line concentration distribution terminals via first and second transmission paths. In the method, the central device includes: (1) a means for generating a number of stages of clocks with different phases; and (2) a means for generating a plurality of clocks with different phases to generate a signal transmitted from each of the line concentration distribution terminals via the first transmission path. means for sampling each using
■ Check for errors in the signals sampled using each of these clocks, eliminate the signals in which errors are detected, and select one of the signals sampled with each of the above clocks as the received signal. The present invention is characterized in that it is provided with means for.

(作用) 本発明によれば、中央装置にて位相の異なる複数の高速
クロックを用いて受信信号をそれぞれサンプリングし、
その中から、例えばビット誤り率の低い信号を選択して
受信信号とするので、各集線分配端末においてそれぞれ
高精度に信号の送出タイミングを制御する必要がなくな
り、集線分配端末における高速クロックの必要性をなく
すことが可能となる。この結果、各集線分配端末の構成
の簡略化を図り、その低廉化を図ることができる。
(Function) According to the present invention, each received signal is sampled in the central device using a plurality of high-speed clocks having different phases,
From among them, for example, a signal with a low bit error rate is selected as the received signal, so there is no need to control the signal transmission timing with high precision at each concentration distribution terminal, and the need for a high-speed clock at the concentration distribution terminal is eliminated. It becomes possible to eliminate As a result, the configuration of each line concentration and distribution terminal can be simplified and the cost can be reduced.

しかも上述したように中央装置ではビット誤り率の低い
信号を選択するので、従来問題となった遅延時間計測や
信号送出タイミング制御の際に生じる量子化誤差に起因
するビット誤り率を最小に抑えることが可能となり、こ
こに効率的な信号伝送を実現することが可能となる。
Moreover, as mentioned above, since the central unit selects signals with a low bit error rate, it is possible to minimize the bit error rate caused by quantization errors that occur during delay time measurement and signal transmission timing control, which were problems in the past. This makes it possible to realize efficient signal transmission.

(実施例) 以下、図面を参照して本発明の一実施例につき説明する
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

本方式は、第5図に示す如く構築されたシステムにおい
て、中央装置1を第1図に示すように構成し、また各集
線分配端末2a、 2b、〜2nを第2図に示すように
構成したことを特徴とするものである。
In this method, in a system constructed as shown in FIG. 5, the central unit 1 is configured as shown in FIG. 1, and each concentration distribution terminal 2a, 2b, to 2n is configured as shown in FIG. It is characterized by the fact that

第1図に示す中央装置1において、11は伝送路3.4
に接続されたダイプレクサであり、上り線路3を介して
受信される信号はこのグイプレクサ11から復調器12
に導かれて復調される。サンプリング回路13は複数位
相クロック発生器14が発生した位相の異なる複数の高
速クロックを用いて上記復調器12にて受信された信号
をそれぞれサンプリングしており、複数のクロックによ
りそれぞれサンプリングされた信号の1つがセレクタ1
5を介してフレーム分解部18に択一的に取込まれるよ
うになっている。
In the central device 1 shown in FIG. 1, 11 is a transmission line 3.4
The signal received via the uplink line 3 is transmitted from this diplexer 11 to the demodulator 12.
is guided and demodulated. The sampling circuit 13 samples the signals received by the demodulator 12 using a plurality of high-speed clocks with different phases generated by the multi-phase clock generator 14, and samples the signals respectively sampled by the plurality of clocks. One is selector 1
5 to be alternatively taken into the frame disassembly section 18.

ここで上記複数位相クロック発生器14は、例えば本発
明者等が先に特願昭62−175051号等にて提唱し
た位相差制御装置を用いて構成されるもので、例えば第
3図に示すように複数の位相差制御モジュール31a、
31b、〜31nにて、第4図に示すように人力信号V
iから複数の位相の異なるクロックφ1.φ2.〜φn
を生成する如く構成される。即ち、この複数位相クロッ
ク発生器14を構成する複数のモジュール31a、 3
1b、 〜31nは、入力信号V[の位相を制御信号に
応じた量だけ移相する移相器32と、この移相器32の
出力信号を波形成形するバッファ・アンプ33、このバ
ッファ・アンプ33の出力信号と前記移相器32への入
力信号との位相差を検出する位相比較器34と、この位
相比較器34の出力信号電圧と位相差制御信号電圧V 
 とを比較して前「Or。
Here, the multi-phase clock generator 14 is configured using, for example, a phase difference control device previously proposed by the present inventors in Japanese Patent Application No. 175051/1984, as shown in FIG. A plurality of phase difference control modules 31a,
31b to 31n, the human power signal V as shown in FIG.
i to a plurality of clocks φ1.i with different phases. φ2. ~φn
It is configured to generate . That is, a plurality of modules 31a, 3 forming this multi-phase clock generator 14
1b, to 31n are a phase shifter 32 that shifts the phase of the input signal V[ by an amount corresponding to the control signal, a buffer amplifier 33 that shapes the output signal of this phase shifter 32, and this buffer amplifier. a phase comparator 34 that detects the phase difference between the output signal of the phase shifter 33 and the input signal to the phase shifter 32;
Compared to the previous “Or.

記移相器32に対する制御信号を生成し、これによって
前記移を口器32による位相量を帰還制御する差動増幅
器35とによって構成される。
A differential amplifier 35 generates a control signal for the phase shifter 32, and thereby feedback-controls the amount of phase caused by the shifter 32.

このように構成された位相差制御モジュール31によっ
て、その人力信号の位相から前記位相差制御信号電圧V
  によって示される位相量だけ遅rer。
The phase difference control module 31 configured in this manner adjusts the phase difference control signal voltage V from the phase of the human input signal.
retarded by a phase amount indicated by rer.

延された信号が生成され、複数の位相差制御モジュール
31a 、 31b、〜31nが直列に多段接続されて
前記クロックφl、φ2.〜φnが順次生成される。
A plurality of phase difference control modules 31a, 31b, to 31n are connected in series in multiple stages to generate the clocks φl, φ2 . ~φn are generated sequentially.

尚、これらの位相の異なる1隻数のクロ・ツクφ1゜φ
2.〜φnの周期は、前記伝送路3,4を介して伝送さ
れる信号Φの1ピント長と等しく定められる。
In addition, the number of ships with different phases is φ1゜φ.
2. The period of ~φn is determined to be equal to the length of one pin point of the signal Φ transmitted via the transmission lines 3 and 4.

前記サンプリング回路13は、このような複数の位相の
異なるクロックφ1.φ2.〜φnを用いて前記復:A
器12を介して受信された信号RSをそれぞれサンプリ
ングする。そして前記集線分配端末2a。
The sampling circuit 13 receives a plurality of clocks φ1 . φ2. 〜Repeat the above using φn: A
The signals RS received through the receivers 12 are each sampled. and the line concentration distribution terminal 2a.

2b、〜2nとの間でASG/RSP信号を送受信する
ASG/R3P処理部18は、上記複数の位相の各クロ
ックを用いてそれぞれサンプリングされた信号に対して
そのビット誤りチェックを行い、ビット誤り率の高い信
号を排除する等して正しく受信再生される信号を得るク
ロックの位相を求め、前記セレクタ15を介する受信デ
ータの選択抽出を制御している。
The ASG/R3P processing unit 18, which transmits and receives ASG/RSP signals between 2b and 2n, performs a bit error check on each sampled signal using the clocks of the plurality of phases, and detects bit errors. The phase of the clock that obtains a signal that is correctly received and reproduced by excluding signals with a high rate is determined, and selective extraction of received data via the selector 15 is controlled.

尚、この中央装@1からの信号送信は、交換機19から
送られてくるデータとASG/RSP処理部18からの
ASG信号とをフレーム合成部20にて前記第6図(a
)に示すフレーム構成に合成される。
The signal transmission from the central unit @1 is performed by combining the data sent from the exchange 19 and the ASG signal from the ASG/RSP processing section 18 in the frame synthesis section 20 as shown in FIG. 6 (a).
) is synthesized into the frame structure shown below.

その後、このフレーム構成の信号を変調器21を介して
変調した後、前記タイプレクサ11を介して第2の伝送
路4に送出される。そして伝送遅延時間計1111部1
7は、このASG信号に対して集線分配端末から送られ
てくるRSP信号に従い、例えば65.5HMIIzの
基準クロックを用いて上記R3P信号の到着タイミング
が基準タイミングからどれだけずれているかを計測して
いる。この上記遅延時間の計測結果は、前記複数の位相
の異なるクロックに従ってそれぞれサンプリングされた
信号のフレーム・チェック−シーケンスに基づく誤り検
出結果と合せて、集線分配端末からの信号送出タイミン
グの最適値の計算に供される。そしてその計算結果は、
前述したASG信号として集線分配端末に通知される。
Thereafter, this frame-structured signal is modulated via the modulator 21 and then sent to the second transmission path 4 via the typeplexer 11. And transmission delay time meter 1111 section 1
7 measures how far the arrival timing of the R3P signal deviates from the reference timing, using a reference clock of 65.5HMIIz, for example, according to the RSP signal sent from the line concentration distribution terminal in response to this ASG signal. There is. The above delay time measurement results are combined with the error detection results based on the frame check sequence of the signals sampled according to the plurality of clocks with different phases to calculate the optimal value of the signal transmission timing from the concentrator distribution terminal. served. And the calculation result is
The line concentration distribution terminal is notified as the above-mentioned ASG signal.

一方、複数の集線分配端末は、第2図に示すように伝送
路に対してダイプレクサ22を介して接続され、このダ
イプレクサ22を介して受信される中央装置1からの受
信信号を復調器23にて復調する。
On the other hand, the plurality of line concentration and distribution terminals are connected to the transmission path via a diplexer 22 as shown in FIG. demodulate.

そしてこの復調した信号をASG/R3P処理部24に
導いて呼設定制御や遅延時間計測制御を実行すると共に
、フレーム分解部25にて受信信号フレームを分解し、
これを加入者回路26を介して電話機等の端末機器5に
出力している。
The demodulated signal is guided to the ASG/R3P processing section 24 to perform call setting control and delay time measurement control, and the received signal frame is disassembled by the frame disassembly section 25.
This is outputted to a terminal device 5 such as a telephone via a subscriber circuit 26.

また端末機器5から加入者回路26を介して与えられる
送信信号については、上記ASG/R8P処理部24か
ら与えられるRSP信号と共にフレーム合成部28にて
前述した第6図(b)に示す如き構成のフレーム信号と
して生成される。そして送信タイミング制御部27によ
り送信タイミング制御され、変調器29から前記ダイプ
レクサ22を介して第1の伝送路3から中央装置1に向
けて送信出力するものとなっている。
Further, regarding the transmission signal given from the terminal device 5 via the subscriber circuit 26, the frame composition section 28, together with the RSP signal given from the ASG/R8P processing section 24, is configured as shown in FIG. 6(b). is generated as a frame signal. Then, the transmission timing is controlled by the transmission timing control section 27, and the signal is transmitted from the modulator 29 via the diplexer 22 to the first transmission path 3 toward the central device 1.

かくしてこのように構成された中央装置1および複数の
集線分配端末2a、 2b、〜2nとにより構成される
本システムによれば、各集線分配端末2a。
According to this system constituted by the central device 1 and the plurality of line concentration and distribution terminals 2a, 2b, to 2n configured in this way, each line concentration and distribution terminal 2a.

2b、〜2n毎に、その端末での最適な信号送出タイミ
ングと中央装置lでのサンプリング用クロックを選択す
ることが可能となる。またこのようにして各音声タイム
スロット毎にそれを使用する集線分配端末の為の最適な
サンプリング用クロックを選べる為、サンプリング用ク
ロックの異なる受信データ中から最適なものだけを受信
処理することが可能となる。
It becomes possible to select the optimum signal sending timing at the terminal and the sampling clock at the central unit 1 for each terminal 2b to 2n. In addition, in this way, it is possible to select the optimal sampling clock for the line concentration distribution terminal that uses it for each audio time slot, so it is possible to receive and process only the optimal data from among the received data with different sampling clocks. becomes.

また中央装置lでは上述したように、位相の異なる複数
のクロックによるサンプリング・データ中から常に最適
なものだけを受信処理するので、集線分配端末から中央
装置lに送られてくる信号の送出タイミングの制御精度
は、例えば信号の伝送速度4.09[iM Hzの倍程
度の精度で十分であり、4.096M Hzのクロック
の立上がりと立下がりとを使い分けるだけによってもそ
の制御が可能なので。
In addition, as mentioned above, the central unit always receives and processes only the optimal data from among the sampling data from multiple clocks with different phases, so the timing of sending the signal sent from the concentrator and distribution terminal to the central unit is For example, the control accuracy is sufficient to be twice as high as the signal transmission rate of 4.09 [iMHz], and the control can be performed by simply using the rising and falling edges of the 4.096 MHz clock.

集線分配端末に要求される動作速度を上記信号の伝送速
度程度に低く抑えることが可能となる。そして高速動作
が要求される装置を中央装置lだけとすることができる
ので、複数の集線分配端末のそれぞれの構成の簡易化・
低廉化を図り、ひいてはシステム全体の構成の簡易化と
、安定化を図ることが可能となる。
It becomes possible to suppress the operating speed required of the line concentration distribution terminal to a level as low as the signal transmission speed. In addition, since the central unit can be the only device that requires high-speed operation, the configuration of each of the multiple line concentration and distribution terminals can be simplified and
It is possible to reduce the cost and, in turn, simplify and stabilize the overall system configuration.

更には前述した如(位相の異なるクロックを用いて受信
信号をサンプリングシ、その中の最適なものを選択する
ので、伝送信号に対する量子化誤差を抑え、これに起因
するビット誤り率の低減を図って安定した信号伝送を可
能とする等の効果が奏せられる。また集線分配端末にお
ける送出タイミングの制御を、その信号伝送速度より十
分に高い周波数のクロックを用いて行なうようにすれば
、例えば中央装置1にて同程度以上の精度の複数の位相
差クロックによるサンプリング・データのビットエラー
・レイトの監視を行なうことで、より精密な制御が可能
となる等の効果が奏せられる。
Furthermore, as mentioned above (the received signal is sampled using clocks with different phases and the optimal one is selected, it is possible to suppress quantization errors for the transmitted signal and reduce the bit error rate caused by this). In addition, if the transmission timing at the concentrator and distribution terminal is controlled using a clock with a frequency sufficiently higher than the signal transmission speed, for example, the central By monitoring the bit error rate of the sampling data using a plurality of phase difference clocks having the same or higher precision in the device 1, effects such as more precise control can be achieved.

尚、本発明は上述した実施例に限定されるものではない
。例えば1フレーム中に設定する複数の音声データ・チ
ャンネルの数や複数のシステム制御用チャンヤネルの数
は、そのシステム仕様に応じて定めれば良いものである
。またシステムに接続される集線分配端末の数も特に制
限されるものではない。
Note that the present invention is not limited to the embodiments described above. For example, the number of audio data channels and the number of system control channels set in one frame may be determined according to the system specifications. Furthermore, the number of line concentration and distribution terminals connected to the system is not particularly limited.

また信号の伝送速度に比較してどの程度高速なりロック
にて遅延時間計測を行なうか、更には位相の異なる複数
のクロックを幾つ生成して受信信号のサンプリングを個
別に行なうかは、システムに要求される仕様に応じて定
めれば良いものである。また位相の異なる複数のクロッ
クの生成手段も特に限定されない。要するに本発明はそ
の要旨を逸脱しない範囲で種々変形して実施することが
可能である。
In addition, the system requires how fast the signal transmission speed is compared to the signal transmission speed, how much lock is used to measure the delay time, and how many clocks with different phases are generated and the received signal is individually sampled. It may be determined according to the specifications to be used. Furthermore, the means for generating a plurality of clocks having different phases is not particularly limited. In short, the present invention can be implemented with various modifications without departing from the gist thereof.

C発明の効果コ 以上説明したように本発明によれば、集線分配端末に要
求される動作周波数を高くすることなく中央装置にて高
精度に伝送遅延時間計測を行い、また量子化誤差に起因
するビット誤り率の低減を図った効率の良い信号伝送を
効果的に実現し得る等の実用上多大なる効果が奏せられ
る。
C. Effects of the Invention As explained above, according to the present invention, transmission delay time can be measured with high precision in the central device without increasing the operating frequency required for the line concentration distribution terminal, and transmission delay time caused by quantization error can be measured with high accuracy. This provides great practical effects, such as effectively realizing efficient signal transmission with reduced bit error rates.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例方式を適用して構成される集
線分配システムにおける中央装置の構成例を示す図、第
2図は同実施例システムにおける集線分配端末の構成例
を示す図、第3図は実施例に係る中央装置における1、
S2数位相クロック発生器の構成例を示す図、第4図は
位相の異なる複数のクロックを示す図、第5図は集線分
配システムの概略的な構成図、第6図は中央装置と複数
の集線分配端末との間で送受される信号の基本的なフレ
ーム構成を示す図である。 ■・・・中央装置、2a、 2b、〜2n・・・集線分
配端末、3.4・・・伝送路、5・・・端末機器、13
・・・サンプリング回路、I4・・複数位相クロック発
生器、I5・・・セレクタ、17・・・伝送遅延時間計
測部、18.24・・・ASG/R3P処理部、27・
・・送信タイミング制御部。 出願人代理人 弁理士 鈴江武彦 m5  ロ
FIG. 1 is a diagram showing an example of the configuration of a central device in a line concentration and distribution system configured by applying an embodiment of the present invention, and FIG. 2 is a diagram showing an example of the configuration of a line concentration and distribution terminal in the same embodiment system. FIG. 3 shows 1 in the central device according to the embodiment.
Figure 4 is a diagram showing a configuration example of an S2 multi-phase clock generator, Figure 4 is a diagram showing multiple clocks with different phases, Figure 5 is a schematic configuration diagram of a concentration distribution system, and Figure 6 is a diagram showing a central unit and multiple FIG. 2 is a diagram showing a basic frame structure of a signal transmitted and received with a line concentration distribution terminal. ■...Central device, 2a, 2b, ~2n...Line concentration distribution terminal, 3.4...Transmission line, 5...Terminal equipment, 13
...Sampling circuit, I4...Multi-phase clock generator, I5...Selector, 17...Transmission delay time measuring section, 18.24...ASG/R3P processing section, 27.
...Transmission timing control section. Applicant's agent Patent attorney Takehiko Suzue m5 b

Claims (2)

【特許請求の範囲】[Claims] (1)第1の伝送路を介して複数の集線分配端末から中
央装置に対して時分割に信号伝送すると共に、第2の伝
送路を介して上記中央装置から前記複数の集線分配端末
に時分割で信号伝送する集線分配方式において、 前記中央装置は、位相の異なる複数のクロックを発生す
る手段と、これらの複数のクロックを用いて前記各集線
分配端末から前記第1の伝送路を介して伝送される信号
をそれぞれサンプリング抽出する手段と、前記各クロッ
クを用いてサンプリングされた信号の中の1つを選択し
て受信信号とする手段とを具備してなることを特徴とす
る集線分配方式。
(1) Time-divisionally transmitting signals from a plurality of line concentration distribution terminals to a central device via a first transmission path, and time-sharing signals from the central device to the plurality of line concentration and distribution terminals via a second transmission path. In the line concentration and distribution method in which signals are transmitted by division, the central device includes means for generating a plurality of clocks having different phases, and uses these multiple clocks to transmit signals from each line concentration and distribution terminal through the first transmission path. A line concentration distribution system comprising means for sampling and extracting each of the signals to be transmitted, and means for selecting one of the signals sampled using each of the clocks and making it a received signal. .
(2)受信信号の選択は、位相の異なるクロックにてそ
れぞれサンプリングされた信号に対する誤りチェックを
行い、誤り検出された信号を排除して行われるものであ
る特許請求の範囲第1項記載の集線分配方式。
(2) The line concentrator according to claim 1, wherein the selection of the received signal is performed by checking the signals sampled by clocks having different phases for errors and excluding signals in which errors are detected. Distribution method.
JP33474987A 1987-12-28 1987-12-28 Line concentration distribution system Pending JPH01174194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33474987A JPH01174194A (en) 1987-12-28 1987-12-28 Line concentration distribution system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33474987A JPH01174194A (en) 1987-12-28 1987-12-28 Line concentration distribution system

Publications (1)

Publication Number Publication Date
JPH01174194A true JPH01174194A (en) 1989-07-10

Family

ID=18280797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33474987A Pending JPH01174194A (en) 1987-12-28 1987-12-28 Line concentration distribution system

Country Status (1)

Country Link
JP (1) JPH01174194A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265535A (en) * 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> Clock asynchronizing data detection system
JPS62188441A (en) * 1986-02-13 1987-08-18 Nec Corp Multi-direction multiplex radio communication system
JPS62230136A (en) * 1985-12-11 1987-10-08 Toshiba Corp Line concentration distribution system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265535A (en) * 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> Clock asynchronizing data detection system
JPS62230136A (en) * 1985-12-11 1987-10-08 Toshiba Corp Line concentration distribution system
JPS62188441A (en) * 1986-02-13 1987-08-18 Nec Corp Multi-direction multiplex radio communication system

Similar Documents

Publication Publication Date Title
US4773065A (en) Data framing system for time division multiplexing transmission
JPS62241451A (en) Line concentration and distribution system
JPH0586715B2 (en)
RU2273965C2 (en) Method for transferring data along circuit of connecting panel with multiplexing with time separation and a bridge connector
JP3029343B2 (en) TDMA frame synchronization between base stations in mobile communication
JPH0750895B2 (en) Signal synchronization method
JPH01174194A (en) Line concentration distribution system
JPS62230136A (en) Line concentration distribution system
JPS6327133A (en) System for synchronizing phase of transmission signal from plural stations
JPH05236576A (en) Clock synchronization system for transmission terminal station equipment
JPH09200335A (en) Digital continuity testing system
JPH0265498A (en) Line connection system
KR100366338B1 (en) The testing Device for fax modem in the fax mailing system
JPS6276339A (en) Local area network having line exchange function
JPH0530126A (en) Automatic setting system for data transmission timing
JP2001274817A (en) Communication system performing transmission delay time control
JPS63237636A (en) Concentration/distibution system
JPH0514374A (en) Data transmission equipment
JPH0754936B2 (en) Concentration distribution system
JPH039666B2 (en)
JPH098758A (en) Frame synchronization system
JPH03104437A (en) Digital signal multiplex transmission system
JPS6384331A (en) Remote loop-back system for digital multiplex converting device
JPH0884136A (en) Communication method and device for correcting delay of transmission line
JPH0555974A (en) Transmission timing control circuit