JPH01170040A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01170040A JPH01170040A JP62328637A JP32863787A JPH01170040A JP H01170040 A JPH01170040 A JP H01170040A JP 62328637 A JP62328637 A JP 62328637A JP 32863787 A JP32863787 A JP 32863787A JP H01170040 A JPH01170040 A JP H01170040A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- input circuits
- output
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野］
本発明は半導体集積回路装置に関し、特に、大規模論理
回路を有する半導体集積回路装置に関する。
回路を有する半導体集積回路装置に関する。
［従来の技術］
論理回路を有する従来の半導体集積回路装置においては
、その入力端子に接続されている入力回路の閾値特性を
判別する場合には、各入力端子に入力回路に保証された
最大低レベル入力電圧（ＶＬＭＡＸ）又は最小高レベル
入力電圧（ＶＨＭＩＮ）に設定されるテストパターンを
入力する。そして、入力端子に印加されたレベルに基い
た論理機能動作がなされたか否かを、出力端子のレベル
を測定することにより判断する。これにより、各入力回
路が正常にローレベルか又はハイレベルを出力したこと
を推定して入力回路の閾値特性を判別している。
、その入力端子に接続されている入力回路の閾値特性を
判別する場合には、各入力端子に入力回路に保証された
最大低レベル入力電圧（ＶＬＭＡＸ）又は最小高レベル
入力電圧（ＶＨＭＩＮ）に設定されるテストパターンを
入力する。そして、入力端子に印加されたレベルに基い
た論理機能動作がなされたか否かを、出力端子のレベル
を測定することにより判断する。これにより、各入力回
路が正常にローレベルか又はハイレベルを出力したこと
を推定して入力回路の閾値特性を判別している。
［発明が解決しようとする問題点コ
しかしながら、上述した従来の半導体集積回路装置にお
いては、近時の集積回路の大規模化に伴い多端子化され
ていることと、動作速度の高速化に伴いその出力回路が
高駆動能力を有すること等のために、その特性を測定す
る場合の雑音による影響が顕著となり、入力閾値特性を
正確に判別することが困難となっている。
いては、近時の集積回路の大規模化に伴い多端子化され
ていることと、動作速度の高速化に伴いその出力回路が
高駆動能力を有すること等のために、その特性を測定す
る場合の雑音による影響が顕著となり、入力閾値特性を
正確に判別することが困難となっている。
即ち、集積回路の特性は、通常、自動測定装置（以下、
ＩＣテスタという）により測定している。
ＩＣテスタという）により測定している。
多種多様の集積回路を効率よ（測定するために、ＩＣテ
スタは必然的に多機能を有するものとなり、その信号端
子は信号発生器、比較器及び負荷切替スイッチ類等の多
様な機能の切替が可能になるように構成されている。こ
のため、ＩＣテスタの信号端子の寄生容量は極めて大き
な値となる。この寄生容量は集積回路が実使用される場
合の集積回路の寄生容量に比して数倍の値を有する。
スタは必然的に多機能を有するものとなり、その信号端
子は信号発生器、比較器及び負荷切替スイッチ類等の多
様な機能の切替が可能になるように構成されている。こ
のため、ＩＣテスタの信号端子の寄生容量は極めて大き
な値となる。この寄生容量は集積回路が実使用される場
合の集積回路の寄生容量に比して数倍の値を有する。
集積回路、特に、高駆動能力及び多出力端子を有する集
積回路の動作試験をするために、このようなＩＣテスタ
を集積回路の出力端子に接続すると、この出力端子部に
発生する電流変化に基く急峻なスパイク性充放電電流に
より、電源ラインに大幅な変動が発生する。入力閾値電
圧の特性は入力端子と電源端子との間の電位差に係る特
性であり、その特性値を高精度に測定するためには、電
源ラインが安定していることが前提である。しかしなが
ら、上述したように、従来の半導体集積回路装置におい
ては、その閾値特性を判別する場合の電源ラインの変動
が大きいので、正確な判別が困難であるという問題点が
ある。
積回路の動作試験をするために、このようなＩＣテスタ
を集積回路の出力端子に接続すると、この出力端子部に
発生する電流変化に基く急峻なスパイク性充放電電流に
より、電源ラインに大幅な変動が発生する。入力閾値電
圧の特性は入力端子と電源端子との間の電位差に係る特
性であり、その特性値を高精度に測定するためには、電
源ラインが安定していることが前提である。しかしなが
ら、上述したように、従来の半導体集積回路装置におい
ては、その閾値特性を判別する場合の電源ラインの変動
が大きいので、正確な判別が困難であるという問題点が
ある。
本発明はかかる問題点に鑑みてなされたものであって、
その入力回路の閾値特性を正確且つ効率よく判別するこ
とができる半導体集積回路装置を提供することを目的と
する。
その入力回路の閾値特性を正確且つ効率よく判別するこ
とができる半導体集積回路装置を提供することを目的と
する。
［問題点を解決するための手段］
本発明に係る半導体集積回路装置は、複数の入力回路を
有する半導体集積回路装置において、この複数の入力回
路にローレベルか又はハイレベルを入力したときにその
出力がローレベルか又はハイレベルであることを判別す
る判別手段を有することを特徴とする。
有する半導体集積回路装置において、この複数の入力回
路にローレベルか又はハイレベルを入力したときにその
出力がローレベルか又はハイレベルであることを判別す
る判別手段を有することを特徴とする。
［作用］
本発明においては、入力回路の閾値特性を判別する場合
、例えば、入力回路にその間値電圧の入力信号を入力す
る。そうすると、入力回路の出力は、その閾値特性が正
常であれば、入力信号のローレベルか又はハイレベルと
同一となる。そこで、判別手段により入力回路の出力が
ローレベルか又はハイレベルであることを判別すること
により、入力回路の閾値特性が入力回路に入力する入力
信号のローレベルか又はハイレベルを数パターン変化す
ることのみにより判別することができる。このため、半
導体集積回路装置の出力端子の反転動作が減少するので
、これに伴う電源ラインの変動が抑制されて閾値特性を
正確に判別することができる。
、例えば、入力回路にその間値電圧の入力信号を入力す
る。そうすると、入力回路の出力は、その閾値特性が正
常であれば、入力信号のローレベルか又はハイレベルと
同一となる。そこで、判別手段により入力回路の出力が
ローレベルか又はハイレベルであることを判別すること
により、入力回路の閾値特性が入力回路に入力する入力
信号のローレベルか又はハイレベルを数パターン変化す
ることのみにより判別することができる。このため、半
導体集積回路装置の出力端子の反転動作が減少するので
、これに伴う電源ラインの変動が抑制されて閾値特性を
正確に判別することができる。
［実施例］
以下、添付の図面を参照して本発明の実施例について説
明する。第１図は本発明の第１の実施例に係る半導体集
積回路装置を示す回路図である。
明する。第１図は本発明の第１の実施例に係る半導体集
積回路装置を示す回路図である。
入力端子工１乃至Ｉｎ（ｎは正の整数）は夫々入力回路
Ｂ１乃至Ｂｎを介して論理回路１に接続されていると共
に、夫々入力回路Ｂ１乃至Ｂｎを介して入力回路スイッ
チング動作判別回路６にも接続されている。なお、第１
図においては、図面の簡略化のために、入力回路Ｂｌ、
Ｂ２．Ｂ３゜Ｂｎと入力回路スイッチング動作判別回路
６とが接続されている様子のみ示している。論理回路１
は出力端子０１乃至Ｏｎに接続されている。
Ｂ１乃至Ｂｎを介して論理回路１に接続されていると共
に、夫々入力回路Ｂ１乃至Ｂｎを介して入力回路スイッ
チング動作判別回路６にも接続されている。なお、第１
図においては、図面の簡略化のために、入力回路Ｂｌ、
Ｂ２．Ｂ３゜Ｂｎと入力回路スイッチング動作判別回路
６とが接続されている様子のみ示している。論理回路１
は出力端子０１乃至Ｏｎに接続されている。
論理回路１には入力端子１１乃至Ｉｎから入力される入
力信号が入力回路Ｂ１乃至Ｂｎを介して入力され、論理
回路１の論理動作に基く出力信号が出力端子０１乃至Ｏ
ｎに出力される。
力信号が入力回路Ｂ１乃至Ｂｎを介して入力され、論理
回路１の論理動作に基く出力信号が出力端子０１乃至Ｏ
ｎに出力される。
ＡＮＤ回路２及びＮＯＲ回路３の出力端はＯＲ回路４の
入力端に接続されており、ＯＲ回路４の出力端は出力端
子５に接続されている。ＡＮＤ回路２及びＮＯＲ回路３
には入力回路Ｂ１乃至Ｂｎの出力信号が入力され、ＡＮ
Ｄ回路２は入力回路Ｂ１乃至Ｂｎの出力信号が全て高レ
ベル（以下、“ＨＩ＋という）である場合に“Ｈ”を出
力し、ＮＯＲ回路３は入力回路Ｂ１乃至Ｂｎの出力信号
が全て低レベル（以下、“Ｌｏ“という）の場合に“°
Ｈ”°を出力する。ＯＲ回路４はＡＮＤ回路２及びＮＯ
Ｒ回路３のいずれか一方が“Ｈ”を出力する場合に出力
端子５に“Ｈ”を出力する。
入力端に接続されており、ＯＲ回路４の出力端は出力端
子５に接続されている。ＡＮＤ回路２及びＮＯＲ回路３
には入力回路Ｂ１乃至Ｂｎの出力信号が入力され、ＡＮ
Ｄ回路２は入力回路Ｂ１乃至Ｂｎの出力信号が全て高レ
ベル（以下、“ＨＩ＋という）である場合に“Ｈ”を出
力し、ＮＯＲ回路３は入力回路Ｂ１乃至Ｂｎの出力信号
が全て低レベル（以下、“Ｌｏ“という）の場合に“°
Ｈ”°を出力する。ＯＲ回路４はＡＮＤ回路２及びＮＯ
Ｒ回路３のいずれか一方が“Ｈ”を出力する場合に出力
端子５に“Ｈ”を出力する。
次に、このように構成された半導体集積回路装置の動作
について説明する。入力回路Ｂ１乃至Ｂｎに保証された
最小高レベル入力電圧をＶＨＭＩＮとし、入力回路Ｂ１
乃至Ｂｎに保証された最大低レベル入力電圧をＶＬＭＡ
Ｘとする。いま、入力端子１１乃至Ｉｎに最小高レベル
入力電圧Ｖ）ＩＭＩＮを印加する。そうすると、もし、
入力回路Ｂ１乃至Ｂｎが全て正常な閾値特性を有してい
る場合には、ＡＮＤ回路２の出力は“Ｈ′”になり、Ｏ
Ｒ回路４は出力端子５にＨＩＩを出力する。そして、入
力回路Ｂ１乃至Ｂｎのうち最小高レベル入力電圧■□１
Ｎを“Ｌ“として動作する不良の回路が１つでもあれば
、ＡＮＤ回路２及びＮＯＲ回路３の出力はいずれも“Ｌ
”となり、ＯＲ回路４は出力端子５に“Ｌ １１を出力
する。
について説明する。入力回路Ｂ１乃至Ｂｎに保証された
最小高レベル入力電圧をＶＨＭＩＮとし、入力回路Ｂ１
乃至Ｂｎに保証された最大低レベル入力電圧をＶＬＭＡ
Ｘとする。いま、入力端子１１乃至Ｉｎに最小高レベル
入力電圧Ｖ）ＩＭＩＮを印加する。そうすると、もし、
入力回路Ｂ１乃至Ｂｎが全て正常な閾値特性を有してい
る場合には、ＡＮＤ回路２の出力は“Ｈ′”になり、Ｏ
Ｒ回路４は出力端子５にＨＩＩを出力する。そして、入
力回路Ｂ１乃至Ｂｎのうち最小高レベル入力電圧■□１
Ｎを“Ｌ“として動作する不良の回路が１つでもあれば
、ＡＮＤ回路２及びＮＯＲ回路３の出力はいずれも“Ｌ
”となり、ＯＲ回路４は出力端子５に“Ｌ １１を出力
する。
一方、入力端子１１乃至Ｉｎに最大低レベル入力電圧Ｖ
ＬＭＡＸを入力した場合には、もし、入力回路Ｂ１乃至
Ｂｎが全て正常な閾値特性を有していればＮＯＲ回路３
の出力は“°Ｈ°゛となり、ＯＲ回路４は出力端子５に
“ト■”を出力する。そして、入力回路Ｂ１乃至Ｂｎの
うち最大低レベル入力電圧ＶＬＭＡＸを’Ｈ”として動
作する不良の回路が１つでもあれば、ＡＮＤ回路２及び
ＮＯＲ回路３の出力はいずれもＬ”となり、ＯＲ回路４
は出力端子５に“Ｌ”を出力する。
ＬＭＡＸを入力した場合には、もし、入力回路Ｂ１乃至
Ｂｎが全て正常な閾値特性を有していればＮＯＲ回路３
の出力は“°Ｈ°゛となり、ＯＲ回路４は出力端子５に
“ト■”を出力する。そして、入力回路Ｂ１乃至Ｂｎの
うち最大低レベル入力電圧ＶＬＭＡＸを’Ｈ”として動
作する不良の回路が１つでもあれば、ＡＮＤ回路２及び
ＮＯＲ回路３の出力はいずれもＬ”となり、ＯＲ回路４
は出力端子５に“Ｌ”を出力する。
従って、入力端子１１乃至Ｉｎに電圧Ｖ）ＩＭＩＮ又は
電圧ＶＬＭＡＸを入力して、出力端子５のレベルを測定
すれば、入力回路Ｂ１乃至Ｂｎの閾値特性を一括して判
別することができる。このため、本実施例に係る半導体
集積回路装置においては、その入力回路の機能試験に際
し、膨大なテストパターンを走行させる必要はなく、大
幅に簡略化されたテストパターンを使用して試験をする
ことができる。従って、閾値特性の判別中に走行するテ
ストパターンのパターン数が大幅に減少するので、その
期間内に反転動作する出力端子の数が極めて減少する。
電圧ＶＬＭＡＸを入力して、出力端子５のレベルを測定
すれば、入力回路Ｂ１乃至Ｂｎの閾値特性を一括して判
別することができる。このため、本実施例に係る半導体
集積回路装置においては、その入力回路の機能試験に際
し、膨大なテストパターンを走行させる必要はなく、大
幅に簡略化されたテストパターンを使用して試験をする
ことができる。従って、閾値特性の判別中に走行するテ
ストパターンのパターン数が大幅に減少するので、その
期間内に反転動作する出力端子の数が極めて減少する。
これにより、出力端子の反転動作に起因する電源ライン
の変動が極めて低減され、正確な閾値特性の判別が可能
である。
の変動が極めて低減され、正確な閾値特性の判別が可能
である。
また、簡略化されたテストパターンを使用して試験をす
ることができるから、テストパターンの不足によりその
閾値特性を判別をすることができない入力回路が存在す
る等の問題はなく、全入力回路の閾値特性を短時間に効
率よく判別することができる。
ることができるから、テストパターンの不足によりその
閾値特性を判別をすることができない入力回路が存在す
る等の問題はなく、全入力回路の閾値特性を短時間に効
率よく判別することができる。
第２図は本発明の第２の実施例に係る半導体集積回路装
置を示す回路図である。第２図において第１図と同一物
には同一符号を付して説明を省略する。この第２の実施
例は第１の実施例において、制御信号入力端子７、入力
回路８及びＡＮＤ回路Ａ１乃至Ａｎを付加した点が異な
る。つまり、入力回路Ｂ１乃至Ｂｎの出力端は夫々入力
回路スイッチング動作判別回路６に接続されると共に、
ＡＮＤ回路Ａ１乃至Ａｎの一方の入力端に接続され、制
御信号入力端子７が入力回路８を介してＡＮＤ回路Ａ１
乃至Ａｎの他方の入力端に接続される。
置を示す回路図である。第２図において第１図と同一物
には同一符号を付して説明を省略する。この第２の実施
例は第１の実施例において、制御信号入力端子７、入力
回路８及びＡＮＤ回路Ａ１乃至Ａｎを付加した点が異な
る。つまり、入力回路Ｂ１乃至Ｂｎの出力端は夫々入力
回路スイッチング動作判別回路６に接続されると共に、
ＡＮＤ回路Ａ１乃至Ａｎの一方の入力端に接続され、制
御信号入力端子７が入力回路８を介してＡＮＤ回路Ａ１
乃至Ａｎの他方の入力端に接続される。
ＡＮＤ回路Ａ１乃至Ａｎの出力端は論理回路１に接続さ
れる。
れる。
次に、このように構成された半導体集積回路装置の動作
について説明する。実使用時には、制御信号入力端子７
に“°Ｈ′の制御信号を入力する。
について説明する。実使用時には、制御信号入力端子７
に“°Ｈ′の制御信号を入力する。
そうすると、各入力回路Ｂ１乃至Ｂｎの出力は夫々ＡＮ
Ｄ回路Ａ１乃至Ａｎを通過して論理回路１に入力される
。
Ｄ回路Ａ１乃至Ａｎを通過して論理回路１に入力される
。
一方、閾値特性を判別する場合には、制御信号入力端子
７に“Ｌ ”の制御信号を入力する。そうすると、入力
回路Ｂ１乃至Ｂｎの出力の“Ｌ １１、“Ｈ”に拘らず
、ＡＮＤ回路Ａ１乃至Ａｎの出力はＬ”となるから、論
理回路１から出力端子０１乃至Ｏｎに出力される出力信
号は変化しない。
７に“Ｌ ”の制御信号を入力する。そうすると、入力
回路Ｂ１乃至Ｂｎの出力の“Ｌ １１、“Ｈ”に拘らず
、ＡＮＤ回路Ａ１乃至Ａｎの出力はＬ”となるから、論
理回路１から出力端子０１乃至Ｏｎに出力される出力信
号は変化しない。
このため、閾値特性の判別時に反転動作する出力端子は
判別回路６の出力端子５のみであり、第１の実施例に比
して、更に、−層、電源ラインの変。
判別回路６の出力端子５のみであり、第１の実施例に比
して、更に、−層、電源ラインの変。
動が低減され、−層正確な閾値特性の判別が可能である
。
。
なお、第１及び第２の実施例においては、全ての入力回
路の出力信号を判別回路６に入力して全入力回路の閾値
特性を一括して判別しているが、各入力回路の出力信号
を個別的に判別回路６に入力し、判別回路６のＡＮＤ回
路２及びＮＯＲ回路３の出力レベルを測定することによ
り、各入力回路の同値特性を個別的に判別することもで
き、この場合にも閾値特性を正確に判別することができ
ることは明らかである。
路の出力信号を判別回路６に入力して全入力回路の閾値
特性を一括して判別しているが、各入力回路の出力信号
を個別的に判別回路６に入力し、判別回路６のＡＮＤ回
路２及びＮＯＲ回路３の出力レベルを測定することによ
り、各入力回路の同値特性を個別的に判別することもで
き、この場合にも閾値特性を正確に判別することができ
ることは明らかである。
［発明の効果］
以上説明したように、本発明によれば、判別手段が入力
回路の出力がローレベルか又はハイレベルであることを
判別することから、入力回路の閾値特性の判別が簡略化
されるので、半導体集積回路装置の電源ラインにおける
変動を抑制することができ、正確な閾値特性の判別が可
能である。このため、高品質の集積回路装置を選別する
ことができる。
回路の出力がローレベルか又はハイレベルであることを
判別することから、入力回路の閾値特性の判別が簡略化
されるので、半導体集積回路装置の電源ラインにおける
変動を抑制することができ、正確な閾値特性の判別が可
能である。このため、高品質の集積回路装置を選別する
ことができる。
第１図は本発明の第１の実施例に係る半導体集積回路装
置を示す回路図、第２図は本発明の第２の実施例に係る
半導体集積回路装置を示す回路図である。
置を示す回路図、第２図は本発明の第２の実施例に係る
半導体集積回路装置を示す回路図である。
Claims (3)
- （１）複数の入力回路を有する半導体集積回路装置にお
いて、この複数の入力回路にローレベルか又はハイレベ
ルを入力したときにその出力がローレベルか又はハイレ
ベルであることを判別する判別手段を有することを特徴
とする半導体集積回路装置。 - （２）前記判別手段は複数の入力回路の出力がローレベ
ルか又はハイレベルであることを一括して判別すること
を特徴とする特許請求の範囲第１項に記載の半導体集積
回路装置。 - （３）前記判別手段は複数の入力回路の出力がローレベ
ルか又はハイレベルであることを個別的に判別すること
を特徴とする特許請求の範囲第１項に記載の半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328637A JPH01170040A (ja) | 1987-12-25 | 1987-12-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328637A JPH01170040A (ja) | 1987-12-25 | 1987-12-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170040A true JPH01170040A (ja) | 1989-07-05 |
Family
ID=18212486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328637A Pending JPH01170040A (ja) | 1987-12-25 | 1987-12-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011240776A (ja) * | 2010-05-17 | 2011-12-01 | Nissan Motor Co Ltd | 車両用リアアウトレット構造 |
-
1987
- 1987-12-25 JP JP62328637A patent/JPH01170040A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011240776A (ja) * | 2010-05-17 | 2011-12-01 | Nissan Motor Co Ltd | 車両用リアアウトレット構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0318814B1 (en) | Digital circuit testing apparatus | |
| US5418470A (en) | Analog multi-channel probe system | |
| US5844909A (en) | Test pattern selection method for testing of integrated circuit | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| US4743842A (en) | Tri-state circuit tester | |
| US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
| US20010019274A1 (en) | Current detecting circuit and current detecting method | |
| US4876501A (en) | Method and apparatus for high accuracy measurment of VLSI components | |
| JPH0322949B2 (ja) | ||
| JPH01170040A (ja) | 半導体集積回路装置 | |
| US6587976B1 (en) | Semiconductor device tester for measuring skew between output pins of a semiconductor device | |
| JPS645461B2 (ja) | ||
| KR20000053622A (ko) | 반도체 시험 장치 | |
| US20020180414A1 (en) | Tester and testing method for differential data drivers | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| EP0133215B1 (en) | Circuit for dc testing of logic circuits | |
| JP2960247B2 (ja) | 集積回路 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| SU673940A1 (ru) | Устройство контрол надежности омических контактов полупроводниковых диодов | |
| JPH07198795A (ja) | 入出力バッファテスト回路 | |
| EP0286920A2 (en) | Method and apparatus for high accuracy measurement of VLSI components | |
| JPH05264655A (ja) | 判定装置 | |
| JPS6087500A (ja) | 半導体集積回路 | |
| JPH0326972A (ja) | アレイテスタ |