JPH01164265A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源回路に係わり、特にスイッチングレギュ
レータの制御用電源に関する。

〔従来の技術〕

第３図はこの種の電源回路を一般的に示したブロック図
である。入力電源制御電源部１２とスイッチングレギュ
レータ１３の入力端子に供給され、共用されている。制
御電源部１２は入力電源Ｖ＋１１を制御電圧■。１４と
して制御部１５に供給し、これにより制御部１５はスイ
ッチングレギュレータ１３を制御し、スイッチングレギ
ュレータ１３は一定電圧Ｅ。１６を出力する。しかしな
がら、このように入力電源Ｖ＋１１がスイッチングレギ
ュレータ１３と制御電源部１２とに共用されていると、
入力電源Ｖ＋１１を投入したとき、制御電源部１２は入
力電源Ｖ＋１１が低い時点からその制御電圧■。１４を
出力する。その結果、スイッチングレギュレータ１３が
作動され、入力電源１１から大きな入力電流がこれに流
入するようになる。このため、入力側のヒユーズやサー
キットブレーカが断路するという問題があった。

第４図はこれを解決するための従来の電源回路の制御電
源回路を示したもので第３図の制御電源部１２に対応し
ている。第５図はこの制御電源回路の入出力特性を示す
図である。

第４図において、入力電源電圧Ｖ＋１８は抵抗１９とツ
ェナーダイオード２１に印加される。このツェナーダイ
オード２１が基準電圧■２２２になるまではトランジス
タ２３は導通せず、従って出力電圧■。２４は０である
。入力電圧■、１８が、ツェナーダイオード２１の基準
電圧■２２２になり、さらにこれとトランジスタ２３の
ベース・エミッタ間電圧ＶＢＥ２６との和、すなわち■
２＋■、になると、トランジスタ２３のベースにはツェ
ナーダイオード２１と抵抗２０を通してベース電流が流
れる。この結果、トランジスタ２３が導通し、第５図に
示したようにこのトランジスタ２３から出力電圧■。２
４が与えられる。なお、抵抗２９はトランジスタ２３の
漏れ電流に対するバイパス抵抗である。

この場合の出力電圧Ｖｏ２４と入力電源電圧■、１８の
間には、トランジスタ２３のコレクタ・エミッタ間電圧
を■。Ｅ３１とすると Ｖｏ　＝Ｖ＋　　　ＶＣ！ の関係がある。すなわち、入力電源電圧■１１８がＶ、
＋Ｖ、、以上になると、出力電圧■。２４もこれと共に
大きくなる。従って、この従来の電源回路ではスイッチ
ングレギュレータ用制御ＩＣの許容印加電圧を越えない
ように最大入力電圧を制限しなければならないという問
題があった。さらに、この従来の電源回路は、入力電源
電圧がそのリップル等により規定電圧の前後で上下して
いると、制御部１５とスイッチングレギュレータ１３は
作動と停止を繰り返し、極めて不安定にな′るという欠
点があった。

この点を解消するため従来種々の方式が検討されて来た
。第６図はそのうち実用上有効と思われる従来の制御電
源回路を示したものである。第７図はこの制御電源回路
の入出力特性を示す図である。

第６図において、入力電圧■１３５はバイアス抵抗３６
およびツェナーダイオード３７に印加される。トランジ
スタ３８のエミッタからの出力電圧■。３９は、第７図
に示したように、入力電源電圧Ｖ＋３５がツェナーダイ
オード３７で決まる基準電圧■２　に達するまでは直線
的に増加し、基準電圧■２　に達した後は、トランジス
タ３８のベース・エミッタ間電圧を■、とすると一定値
■ｚ　　　ＶＢ□になる。この場合は、第４図とは異な
り、出力電圧ｖ０３９は入力電源電圧■１３５が増加す
ると一定値ＶＺ　　ＶＩＬＨに保たれるが、入力電源電
圧■、３５が、小さい時点から出力電圧を与えるという
欠点がある。

〔発明が解決しようとする問題点３ 以上説明したように、従来の電源回路のうち第１のタイ
プのものは入力電圧がツェナーダイオードとトランジス
タで決まるある値までは出力は０であるが、この値を越
えると、入力電圧に比例して増加するという欠点があっ
た。さらに、人カ電漏電圧にリップル成分が含まれたり
すると、スイッチングレギュレータの出力が極めて不安
定になるという欠点があった。また、第２のタイプのも
のは、第１のタイプとは逆に、入力電源電圧がツェナー
ダイオードで決まるある値以上では一定となるが、入力
電源電圧が小さい段階から出力が生じてしまうという欠
点があった。

そこで本発明の目的は、入力端子がある規定電圧に達す
るまでは出力電圧が０で、この規定電圧以上では一定の
安定化電圧を出力でき、さらに電源切断時に入力電源電
圧が上記規定電圧を下まわりその付近でふらついてもス
イッチングレギュレータが不安定にならないようにでき
る電源回路を提供することにある。

〔問題点を解決するための手段〕

本発明の電源回路は、スイッチングレギュレータと、こ
のスイッチングレギュレータを制御する制御部と、上記
スイッチングレギュレータに対する入力電源から上記制
御部に制御用電源を供給する制御電源部とを備え、この
制御電源部は、コレクタが前記スイッチングレギュレー
タに対する入力電源の正端子に接続され、かつ第１抵抗
を介してベースに接続されて出力電圧を制御する制御用
のＮＰＮ型第１トランジスタを有する。さらに、ＮＰＮ
型第１トランジスタのベースにカンード端子が接続され
、かつアノード端子が第２抵抗を介して上記スイッチン
グレギュレータに対する入力電源の負端子に接続されて
一定の基準電圧を与える第１ツェナーダイオードと、こ
のツェナーダイオードの上記アノード端子にベースが接
続され、かつエミッタが上記スイッチングレギュレータ
に対する入力電源の負端子に接続されて上記ＮＰＮ型第
１トランジスタをクランプするように作用するＮＰＮ型
第２トランジスタと、このＮＰＮ型第２トランジスタの
コレクタに第３抵抗を介してベースが接続され、エミッ
タが上記ＮＰＮ型第１トランジスタのエミッタに直結さ
れ、エミッタとベースが第４抵抗を介して接続され、コ
レクタと上記入力電源の負端子との間で上記制御部に対
する出力電圧を与えるＰＮＰ型第３トランジスタと、上
記第３抵抗にカソードが接続されて一定の基準電圧を与
える第２ツェナーダイオードと、この第２ツェナーダイ
オードのアノードにコレクタが接続され、エミッタが上
記スイッチングレギュレータの入力電源の負端子に接続
され、上記ＰＮＰ型第３トランジスタのコレクタと上記
入力電源の負端子の間に接続された第５右よび第６抵抗
の間にベースが接続されて出力電圧を安定化するＮＰＮ
型第４トランジスタとを具備している。

従って、本発明の電源回路によると、入力電源が第１ツ
ェナーダイオードで決まる第１規定電圧に達するまでは
第２トランジスタにはベース電流が流れず、このトラン
ジスタは非導通状態にある。

このため第３トランジスタも導通せず、出力電圧は０の
ままである。入力電源電圧がこの第１規定電圧より大き
くなると、第２トランジスタにベース電流が流れ、この
トランジスタは導通する。これと共に第３トランジスタ
にベース電流が流れ、このトランジスタも導通する。こ
のとき、第１トランジスタのエミッタ電位は第１ツェナ
ーダイオードのため一定値にクランプされる。これによ
り出力電圧を一定にすることができる。ここで、この一
定出力電圧のため第４トランジスタも導通する。このと
き第２トランジスタも導通しているので、第３トランジ
スタのベース電流は第４トランジスタには流れず第２ト
ランジスタを流れる。

この時点で入力電源電圧が上記の第１規定電圧より小さ
くなると第２トランジスタにはそのベース電流が流れな
くなり、このトランジスタは非導通になる。しかし、第
２ツェナーダイオードで決まる第２の規定電圧が第１の
ものより小さく設定しであるので、この第２規定電圧に
なるまでは、第３トランジスタのベース電流は流れ続け
る。この結果、入力電源電圧が第１規定電圧付近で変動
しても出力電圧をスイッチングレギュレータのコントロ
ールＩＣの許容動作電圧以上に保持することができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

本実施例の電源回路も、第３図に示したように、制御電
源部１２とスイッチングレギコレータ１３、および制御
部１５から構成されている。

第１図は本実施例の電源回路の制御電源部１２を示すブ
ロック図、第２図は第１図の実施例の入出力電圧特性を
示す図である。

第１図において、ＮＰＮ型第１トランジスタ４１のコレ
クタは、入力電源４２の正端子に接続され、また第１抵
抗４３を介して自身のベースに接続される。このＮＰＮ
型第１トランジスタ４１０ベースにはツェナーダイオー
ド４４のカソード端子が接続される。このツェナーダイ
オード４４のアノード端子は第２抵抗４５を介して入力
電源４２の負端子に接続される。さらに、このツェナー
ダイオード４４のアノード端子はＮＰＮ型第２トランジ
スタ４６のベースに接続される。このＮＰＮ型第２トラ
ンジスタ４６のエミッタは入力電源４２の負端子に接続
される。また、このＮＰＮ型第２トランジスタ４６のコ
レクタは第３抵抗４８を介してＰＮＰ型第３トランジス
タ４９のベースに接続される。このＰＮＰ型第３トラン
ジスタ４９のエミッタはＮＰＮ型第１トランジスタ４１
のエミッタに接続され、さらにこのエミッタとベースが
第４抵抗５１を通して接続される。このＰＮＰ型１３）
ランジスタ４９のコレクタと入力電源４２の負端子との
間には第５および第６抵抗５２と５３が直列に接続され
る。このＰＮＰ型第３トランジスタ４９のコレクタと入
力電源４２の負端子の間から出力電圧５５が取り出され
る。さらに、第５抵抗５２と第６抵抗５３の間にベース
が接続され、エミッタが入力電源４２の負端子に接続さ
れたＮＰＮ型第４トランジスタ５７が設けられる。

このＮＰＮ型第４トランジスタ５７のコレクタは第２ツ
ェナーダイオード５８のアノード端子に接続され、この
第２ツェナーダイオード５８のカソード端子はＮＰＮ型
第２トランジスタ４６のコレクタに、従って第３抵抗４
８の一方の端子に接続される。

次に、第１図右よび第２図を参照してこの電源回路の動
作について説明する。

ＮＰＮ型第１トランジスタ４１に入力電源４２から電圧
■１　が印加されるが、第１ツェナーダイオード４４の
ツェナー電圧ＶＺ＋に関係する第１規定電圧Ｖ＋　＝　
Ｖｚ＋　＋Ｖｓｘｚ　まではＮＰＮ型第２トランジスタ
４６のベースには電流は流れない。但し、ｖａｔ２　は
ＮＰＮ型第２トランジスタ４６のベース・エミッタ間電
圧である。従って、このＮＰＮ型第２トランジスタ４６
は非導通状態にある。

このため、ＰＮＰ型第３トランジスタ４９も非導通状態
で、出力電圧５５は０である。入力電源４２電圧■１　
が上記第１規定値Ｖ２１＋ＶＢＥ２　より大きくなると
、第１抵抗４３および第１ツェナーダイオード４４を通
してＮＰＮ型第２トランジスタ４６０ベースに電流が流
れ、このトランジスタ４６は導通する。これに伴って、
ＰＮＰ型第３トランジスタ４９のベース電流が第３抵抗
４８を通して流れ、このトランジスタ４９も導通ずる。

このとき、ＮＰＮ型第１トランジスタ４１のエミッタ電
位は一定値にクランプされる。すなわち、ＮＰＮ型第１
トランジスタ４６のベース・エミッタ間電圧をＶＢＥＩ
　　とすると、Ｖｚ＋　＋　ＶＢｌ１２　　　Ｖ＋ｌ！
：＋　　にクランプされる。これにより、ＰＮＰ型第３
トランジスタ４９からの出力電圧５５も、第２図に示し
たように、ＰＮＰ型第３トランジスタ４９のコレクタ・
エミッタ間電圧を■。２３　　とすると、一定値Ｖ、＋
　＋　ＶＢＥ２　　　ＶＢＩ！ｌ　　　Ｖ。！！、とな
る。さらに、この出力電圧により、ＮＰＮ型第４トラン
ジスタ５７にはベース電流が流され、このトランジスタ
は導通する。このとき、ＮＰＮ型第２トランジスタ４６
も導通しているので、ＰＮＰ型第３トランジスタ４９０
ベース電流は、ＮＰＮ型第４トランジスタ５７には流れ
ず、ＮＰＮ型第２トランジスタ４６を流れている。ここ
で、入力電源４２電圧■１　が上記第１規定電圧Ｖ＋　
　＝　Ｖｚ＋　＋　Ｖ＋＋ｔ２　よりも小さくなると、
ＮＰＮ型第２トランジスタ４６にはそのベース電流が流
れなくなり、このトランジスタ４６は非導通になる。こ
こで、第１および第２ツェナーダイオード４４．５８の
ツェナー電圧Ｖ　ｚ　Ｉ、■、を適当に選び、第４トラ
ンジスタ５７のコレクタ・エミッタ間電圧をＶｃＥ＜　
、第３トランジスタ４９のベース・エミッタ間電圧を■
。

３　、ｌ　１　）ランジスク４１のコレクタ・エミッタ
間電圧を■。Ｅｌ　　として第２規定電圧Ｖ２　＝　Ｖ
ｚ２　＋　ＶＣＥ４　＋　ＶａＩ！ｓ　＋　ＶＣＬ！１
を定め、 第１規定電圧■１〉第２規定電圧■２ を満足するようにする。このようにすれば、入力電源４
２電圧■、が第２規定電圧■２　になるまでは、第３ト
ランジスタ４９のベース電流は第３抵抗４８、第２ツェ
ナーダイオード５８、第４トランジスタ５７を通して流
れる。この結果、出力電圧■。５５は入力電源４２電圧
Ｖｉ　の降下につれて若干減少するが、依然としてコン
トロールＩＣの許容動作電圧値６０以内にある。入力電
源４２電圧■、がさらに下がって第２規定電圧■２　よ
り小さくなると、第３トランジスタ４９は、そのベース
電流が遮断され、非導通になる。かくして、出力電圧は
０になり、制御部１５とスイッチングレギュレータ１３
は動作を停止する。

〔発明の効果〕

以上説明したように本発明の電源回路は、入力電源の投
入時に、入力電源電圧がある規定値に達するまでは制御
電圧出力を発生せず、かつ規定電圧以上になっても安定
化された制御出力電圧を出力することにより、入力電源
電圧が低い段階におけるヒユーズやサーキットブレーカ
の断路を防止できる効果がある。さらに入力電源の切断
時に上記規定電圧以下になっても出力電圧をほぼ一定に
保持するように入出力電圧特性にヒステリシスをもたせ
ることにより、入力電源電圧が上記規定電圧近傍でふら
ついても、スイッチングレギュレータが作動と停止を繰
り返すことなく安定した動作を保証できる効果がある。

【図面の簡単な説明】

第１図は本発明による電源回路の制御電源部の一実施例
を示すブロック図、第２図は第１図の実施例における入
出力電圧特性を与える図、第３図は本発明に関わる電源
回路の一般的構成を示すブロック図、第４図は従来の電
源回路の制御電源部を示すブロック図、第５図は第４図
の入出力電圧特性を示す図、第６図は他の従来の電源回
路の制御電源部を示すブロック図、第７図は第６図の入
出力電圧特性を示す図である。 １２・・・・・・制御電源部、 １３・・・・・・スイッチングレギュレータ、１５・・
・・・・制御部、 ４１・・・・・・ＮＰＮ型第１トランジスタ、４３・・
・・・・第１抵抗、 ４４・・・・・・第１ツェナーダイオード、４５・・・
・・・第２抵抗、 ４６・・・・・・ＮＰＮ型第２トランジスタ、４８・・
・・・・第３抵抗、 ４９・・・・・・ＰＮＰ型第３トランジスタ、５１・・
・・・・第４抵抗、 ５２・・・・・・第５抵抗、 ５３・・・・・・第６抵抗、 ５５・・・・・・出力電圧、 ５７・・・・・・ＮＰＮ型第４トランジスタ、５８・・
・・・・第２ツェナーダイオード。 出願人　　　　　　　　日本電気株式会社代理人　　　
　　　　　弁理士　山内梅雄第４図 第６図 第５図 第７図

Claims (1)

【特許請求の範囲】
1. スイッチングレギュレータと、このスイッチングレギュ
   レータを制御する制御部と、前記スイッチングレギュレ
   ータに対する入力電源から前記制御部に制御用電源を供
   給する制御電源部とを備え、この制御電源部は、コレク
   タが前記スイッチングレギュレータに対する入力電源の
   正端子に接続され、かつ第１抵抗を介してベースに接続
   されて出力電圧を制御する制御用のＮＰＮ型第１トラン
   ジスタと、このＮＰＮ型第１トランジスタのベースにカ
   ソード端子が接続され、かつアノード端子が第２抵抗を
   介して前記スイッチングレギュレータに対する入力電源
   の負端子に接続されて一定の基準電圧を与える第１ツェ
   ナーダイオードと、このツェナーダイオードの前記アノ
   ード端子にベースが接続され、かつエミッタが前記スイ
   ッチングレギュレータに対する入力電源の負端子に接続
   されて前記ＮＰＮ型第１トランジスタをクランプするよ
   うに作用するＮＰＮ型第２トランジスタと、このＮＰＮ
   型第２トランジスタのコレクタに第３抵抗を介してベー
   スが接続され、エミッタが前記ＮＰＮ型第１トランジス
   タのエミッタに直結され、エミッタとベースが第４抵抗
   を介して接続され、コレクタと前記スイッチングレギュ
   レータの入力電源の負端子との間で前記制御部に対する
   出力電圧を与えるＰＮＰ型第３トランジスタと、前記第
   ３抵抗にカソードが接続されて一定の基準電圧を与える
   第２ツェナーダイオードと、この第２ツェナーダイオー
   ドのアノードにコレクタが接続され、エミッタが前記ス
   イッチングレギュレータの入力電源の負端子に接続され
   、前記ＰＮＰ型第３トランジスタのコレクタと前記入力
   電源の負端子の間に接続された第５および第６抵抗の間
   にベースが接続されて出力電圧を安定化するＮＰＮ型第
   ４トランジスタとを具備することを特徴とする電源回路
   。