JPH01160312A - Digital processor - Google Patents

Digital processor

Info

Publication number
JPH01160312A
JPH01160312A JP62317687A JP31768787A JPH01160312A JP H01160312 A JPH01160312 A JP H01160312A JP 62317687 A JP62317687 A JP 62317687A JP 31768787 A JP31768787 A JP 31768787A JP H01160312 A JPH01160312 A JP H01160312A
Authority
JP
Japan
Prior art keywords
switched capacitor
relay
signal
filter
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62317687A
Other languages
Japanese (ja)
Inventor
Mitsuyasu Kido
三安 城戸
Tomio Chiba
千葉 富雄
Hiroyuki Kudo
博之 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62317687A priority Critical patent/JPH01160312A/en
Publication of JPH01160312A publication Critical patent/JPH01160312A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B28/00Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements
    • C04B28/02Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements containing hydraulic cements other than calcium sulfates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00034Physico-chemical characteristics of the mixtures
    • C04B2111/00198Characterisation or quantities of the compositions or their ingredients expressed as mathematical formulae or equations
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/56Compositions suited for fabrication of pipes, e.g. by centrifugal casting, or for coating concrete pipes
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2201/00Mortars, concrete or artificial stone characterised by specific physical values
    • C04B2201/10Mortars, concrete or artificial stone characterised by specific physical values for the viscosity
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2201/00Mortars, concrete or artificial stone characterised by specific physical values
    • C04B2201/50Mortars, concrete or artificial stone characterised by specific physical values for the mechanical strength

Abstract

PURPOSE:To improve reliability and to reduce size of a device, by modifying operation sequence of an analog switch of a switched capacitor filter thereby inverting the phase of an output signal and inspecting the device. CONSTITUTION:When inspecting operation is performed by inverting an input signal, polarity of a clock signal to be applied onto switched capacitor filters 1, 2 is inverted based on a phase inversion signal fed from a phase inversion control section 13 so as to modify driving sequence of an analog switch thus inverting the phase of output signals from the filters 1, 2. Then filtered data are employed in a relay operation processing section for operating detection of fault and function of a relay is checked based on the fault operation result. If the relay does not function, it is judged that an A/D converter 6, a processing section 12 or the filters 1, 2 is abnormal and the abnormality is displayed. If the relay functions, it is judged that the converter 6, the processing section 12 and the filters 1, 2 are functioning normally.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル演算処理装置に係り、特にスイツチト
・キャパシタフィルタ回路を入力回路に用いた電力系統
のデジタル形保護リレーに好適な点検手段に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital arithmetic processing device, and particularly to inspection means suitable for a digital protection relay for a power system using a switched capacitor filter circuit as an input circuit.

〔従来の技術〕[Conventional technology]

従来のデジタル形保護リレーは、入力部の点検を行なう
場合、特開昭61−227628号公報に記載のように
、スイツチト・キャパシタフィルタのクロック周波数を
変更してスイツチト・キャパシタフィルタの特性を変更
することにより、入力に対するスイツチト・キャパシタ
フィルタ出力の大きさを判定してスイツチト・キャパシ
タフィルタの異常及び保護リレーの異常を検出していた
In conventional digital protection relays, when inspecting the input section, the characteristics of the switched capacitor filter are changed by changing the clock frequency of the switched capacitor filter, as described in Japanese Patent Laid-Open No. 61-227628. Accordingly, abnormalities in the switched capacitor filter and the protective relay are detected by determining the magnitude of the output of the switched capacitor filter relative to the input.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術は、入力部の点検を行なう場合に、バンド
パスフィルタについては、クロック信号を高くすると、
中心周波数が高くなり、点検時の入力信号に対する出力
信号は小さくなり、異常の検出は可能である。しかしロ
ーパスフィルタについては、クロック周波数を高くして
も、点検時の入力信号に対する出力信号は小さくならず
、異常検出ができない問題があった。さらに、異常検出
の対象とするリレー要素が、過電流及び不足電圧リレー
要素しかできなく、リアクタンスリレーについては異常
検出ができない問題があった。
In the above conventional technology, when inspecting the input section, when the clock signal is set high for the bandpass filter,
The center frequency becomes higher, the output signal becomes smaller relative to the input signal during inspection, and abnormalities can be detected. However, with regard to low-pass filters, even if the clock frequency is increased, the output signal relative to the input signal during inspection does not become smaller, and there is a problem that abnormality detection cannot be performed. Furthermore, there is a problem in that the relay elements targeted for abnormality detection are only overcurrent and undervoltage relay elements, and abnormality detection cannot be performed on reactance relays.

本発明の目的は、スイツチト・キャパシタフィルタを入
力信号のフィルタリングとして備えるデジタル演算処理
装置の点検において1点検指令により前記スイツチト・
キャパシタフィルタがバンドパスフィルタ、ローパスフ
ィルタとにかがねらずフィルタの入力信号に対する出方
信号を変化させることでフィルタを含めた点検のできる
デジタル演算処理装置を提供することにある。
An object of the present invention is to perform the switch capacitor filter in accordance with an inspection command during inspection of a digital arithmetic processing device equipped with a switch capacitor filter for input signal filtering.
It is an object of the present invention to provide a digital arithmetic processing device that can inspect the filter including the capacitor filter by changing the output signal with respect to the input signal of the filter, regardless of whether the capacitor filter is a band pass filter or a low pass filter.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、所定周波数のクロック信号により所定の
駆動順序で駆動されるアナログスイッチとコンデンサと
から成り抵抗と等価な回路を構成するスイツチト・キャ
パシタ回路を用いたスイツチト・キャパシタフィルタを
入力信号のフィルタリング用として備え、該スイツチト
・キャパシタフィルタの出力信号をデジタル量に変換し
所定の演算アルゴリズムに基づいた処理を行なうデジタ
ル演算処理装置において、前記アナログスイッチの前記
駆動順序を変更して前記スイツチト・キャパシタフィル
タの前記出力信号の位相を反転する位相反転制御手段を
備えることにより解決される。
The above problem is solved by using a switched capacitor filter that uses a switched capacitor circuit, which consists of an analog switch and a capacitor that are driven in a predetermined drive order by a clock signal of a predetermined frequency, and constitutes a circuit equivalent to a resistor. In a digital arithmetic processing device that converts the output signal of the switched capacitor filter into a digital quantity and performs processing based on a predetermined arithmetic algorithm, the driving order of the analog switches is changed to convert the output signal of the switched capacitor filter into a digital quantity. The present invention is solved by providing a phase inversion control means for inverting the phase of the output signal.

〔作用〕[Effect]

前記構成において、位相反転制御手段はスイツチト・キ
ャパシタフィルタの等価抵抗回路を構成するスイツチト
・キャパシタ回路のアナログスイッチを駆動する所定周
波数のクロック信号の極性を反転したクロック信号を出
方し、前記スイツチト・キャパシタフィルタは前記クロ
ック信号と前記反転したクロック信号に基づいて前記ア
ナログスイッチの駆動順序を変更して出方信号の位相を
反転する。
In the above configuration, the phase inversion control means outputs a clock signal in which the polarity of a clock signal of a predetermined frequency that drives the analog switch of the switched capacitor circuit constituting the equivalent resistance circuit of the switched capacitor filter is inverted. The capacitor filter changes the driving order of the analog switches based on the clock signal and the inverted clock signal to invert the phase of the output signal.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図〜第9b図を用いて説
明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 9b.

第1図は本発明をデジタル保護リレー(デジタル演算処
理装置)に適用した一実施例の構成を示すブロック図で
ある。第1図においてスイツチト・キャパシタフィルタ
1,2はそれぞれ電圧入力信号V20、電流入力信号I
21を入力し、入力信号の高調波成分の除去及びサンプ
リングの折返し誤差を防止するものである。第1図にお
いて、入力信号とフィルタは2組のみ図示しているが、
複数設置することもできる。サンプリングホールド回路
(S/H)3.4は前段のスイツチト・キャパシタフィ
ルタ1,2の出力信号をサンプリング周期tごとにサン
プルし、ホールドするものである。マルチプレクサ5は
、複数のサンプリングホールド回路からの出力信号を入
力しその中の1つを順次切換えて選択するものである。
FIG. 1 is a block diagram showing the configuration of an embodiment in which the present invention is applied to a digital protection relay (digital processing unit). In FIG. 1, switched capacitor filters 1 and 2 are connected to a voltage input signal V20 and a current input signal I, respectively.
21 to remove harmonic components of the input signal and prevent sampling aliasing errors. In Figure 1, only two sets of input signals and filters are shown, but
It is also possible to install more than one. The sampling and holding circuit (S/H) 3.4 samples and holds the output signals of the switched capacitor filters 1 and 2 in the previous stage at every sampling period t. The multiplexer 5 receives output signals from a plurality of sampling and holding circuits and sequentially switches and selects one of them.

アナログ・デジタル変換器(A/D)6は、アナログデ
ータをデジタルデータに変換するものである。リレー演
算処理部12は、入力信号に基づいて演算を行ない保護
リレーの動作を定めるもので以下のものから成る。整定
部7は、保護リレーの整定値を設定するものである。デ
ジタル入出力回路(Ilo)8は、デジタルデータを入
出力するものである。CPU9は、演算アルゴリズムに
従った処理を施すものである。RAMl0は、入力デー
タ及び演算データを記憶するものである。ROMIIは
、CPU9を動作させるプログラム及びデータを記憶す
るものであり、読出し専用のメモリである。以上のもの
でリレー演算処理部12を構成している。位相反転制御
部13(位相反転制御手段)は、スイツチト・キャパシ
タフィルタ1,2の出力信号の位相を反転させる制御信
号を送出する。
An analog/digital converter (A/D) 6 converts analog data into digital data. The relay arithmetic processing section 12 performs arithmetic operations based on input signals to determine the operation of the protection relay, and is comprised of the following components. The setting section 7 sets the setting value of the protection relay. The digital input/output circuit (Ilo) 8 inputs and outputs digital data. The CPU 9 performs processing according to an arithmetic algorithm. RAMl0 stores input data and calculation data. The ROMII stores programs and data for operating the CPU 9, and is a read-only memory. The above components constitute the relay calculation processing section 12. The phase inversion control section 13 (phase inversion control means) sends out a control signal for inverting the phase of the output signals of the switched capacitor filters 1 and 2.

第1図の動作の詳細について説明する前に、スイツチト
・キャパシタ回路とこれを用いたスイツチト・キャパシ
タフィルタ、及び位相反転制御について詳細な説明を行
なう。
Before explaining the details of the operation shown in FIG. 1, a detailed explanation will be given of a switched capacitor circuit, a switched capacitor filter using the same, and phase inversion control.

第2図(a)〜(b)は、スイツチト・キャパシタによ
って如何に等価抵抗が得られるかを原理的に説明するた
めのものである。第2図において、端子■、■での電圧
をそれぞれVl 、V2として第2図(a)のようにス
イッチS2をオンとした状態では、キャパシタCには、
Q z = CV 2で表わされる電荷Q2が充電され
ていることになる。この状態で次に第2図(b)のよう
にスイッチs1をオンさせると、キャパシタCの電荷は
Q1=CV 1 となり、Ql とQ2との差の電荷Δ
Qが端子■より流れ込むことになる。即ち、電荷ΔQは
以下のようになる。
FIGS. 2(a) and 2(b) are intended to explain in principle how an equivalent resistance can be obtained by a switched capacitor. In FIG. 2, when the voltages at terminals ■ and ■ are Vl and V2, respectively, and switch S2 is turned on as shown in FIG. 2(a), capacitor C has:
This means that a charge Q2 expressed by Q z =CV 2 is being charged. In this state, when switch s1 is turned on as shown in FIG. 2(b), the charge on capacitor C becomes Q1=CV 1 , and the charge Δ is the difference between Ql and Q2.
Q will flow from terminal ■. That is, the charge ΔQ is as follows.

ΔQ=Q工 Qz=C(Vt−Vz)     ・=(
1)ここで再び第2図(C)に示すようにスイッチS2
がオンされれば、キャパシタCの電荷Qz=CV2とな
り式(1)に示す電荷ΔQと同量の電荷がキャパシタC
から端子■に流出することは明らかである。したがって
周期Tで上記動作を繰り返すようにすれば、周期Tで電
荷ΔQがキャパシタCを介して移動することになり、結
果的に端子■から端子■には式(2)で示される電流i
が平均的に流れることになるものである。
ΔQ=Q engineering Qz=C(Vt-Vz) ・=(
1) Now, switch S2 again as shown in FIG. 2(C).
is turned on, the charge Qz of the capacitor C = CV2, and the same amount of charge as the charge ΔQ shown in equation (1) is transferred to the capacitor C.
It is clear that it flows from the terminal ■ to the terminal ■. Therefore, if the above operation is repeated at a period T, the charge ΔQ will move through the capacitor C at a period T, and as a result, a current i shown by equation (2) will flow from the terminal ■ to the terminal ■.
will flow on average.

i = A Q/ T = C(Vz  Vz)/ T
    −(2)−力筒2図(d)に示すように抵抗R
の両端各各における電圧がそれぞれVl 、Vxである
場合。
i = A Q/T = C(Vz Vz)/T
-(2)-Resistance R as shown in Figure 2 (d)
If the voltages at each end of are Vl and Vx, respectively.

抵抗Rに流れる電流i、は以下のようになる。The current i flowing through the resistor R is as follows.

1r=(Vt−Vz)/R−−・(3)ここでi=i、
とすれば、式(2)、 (3)より以下の式(4)が得
られる。
1r=(Vt-Vz)/R-- (3) where i=i,
Then, the following equation (4) can be obtained from equations (2) and (3).

R=T/C=1/(f −C)     ・(4)但し
fはスイッチング周波数である。
R=T/C=1/(f − C) (4) where f is the switching frequency.

即ち、スイツチト・キャパシタによる等価抵抗はキャパ
シタCの容量値Cとスイッチングの周期Tとの比で決定
され、周期Tを変えることによりキャパシタCの容量を
変えることなく等価抵抗を自由に変化させ得るものであ
る。
That is, the equivalent resistance of a switched capacitor is determined by the ratio between the capacitance value C of the capacitor C and the switching period T, and by changing the period T, the equivalent resistance can be freely changed without changing the capacitance of the capacitor C. It is.

以上述べたスイツチト・キャパシタ回路は基本的な回路
であるが、実際には寄生容量の影響を受けにくい第2図
(e)、(f)に示す回路などが用いられる。第2図(
e)、(f)の中の7はクロックφの反転されたものを
示し、それぞれスイッチS l−84を駆動するもので
ある。
The switched capacitor circuit described above is a basic circuit, but in reality, circuits such as those shown in FIGS. 2(e) and 2(f), which are less susceptible to the influence of parasitic capacitance, are used. Figure 2 (
7 in e) and (f) indicates an inverted version of the clock φ, which respectively drives the switch S1-84.

次にスイツチト・キャパシタフィルタについて説明する
Next, the switched capacitor filter will be explained.

第3図はスイツチト・キャパシタフィルタの回路構成を
示す図で、アナログスイッチ101〜116とスイツチ
ト・キャパシタ等価抵抗用キャパシタ121〜124か
ら成るスイツチト・キャパシタ等価抵抗151〜154
と、積分用キャパシタ131,132と、演算増幅器(
opアンプ)141.142とから構成されている。
FIG. 3 is a diagram showing the circuit configuration of a switched capacitor filter, in which switched capacitor equivalent resistances 151 to 154 are composed of analog switches 101 to 116 and switched capacitor equivalent resistance capacitors 121 to 124.
, integrating capacitors 131, 132, and operational amplifier (
OP amplifier) 141 and 142.

第4図は、第3図のスイツチト・キャパシタフィルタを
動作させるためのクロックの波形例を示す図である。
FIG. 4 is a diagram showing an example of the waveform of a clock for operating the switched capacitor filter of FIG. 3.

第3図に示したスイツチト・キャパシタフィルタにおい
て、アナログスイッチ101,102゜105.106
,109,110,113及び116は、第4図に示し
たクロックφがgg Hllレベルのときオンし、11
 L llレベルのときオフするようにする。またアナ
ログスイッチ103,104゜107.108,111
,112,114及び115は、第4図に示したクロッ
ク7が゛′H″レベルのときオンし、ILL”レベルの
ときオフするようにする。これら一連の動作を周期TF
ごとに繰り返すことにより、第3図のV o u i 
s及びV o u t 2には以下に示す伝達関数で表
わされる出力を得ることができる。
In the switched capacitor filter shown in FIG.
, 109, 110, 113 and 116 are turned on when the clock φ shown in FIG.
It is set to turn off when the L ll level is reached. Also, analog switches 103, 104° 107, 108, 111
, 112, 114 and 115 are turned on when the clock 7 shown in FIG. 4 is at the "H" level, and are turned off when the clock is at the "ILL" level. These series of operations are expressed as period TF
By repeating each time, V o u i in Fig. 3
Outputs expressed by the transfer functions shown below can be obtained from s and Vout 2.

尚V o u c 1はバンドパスフィルタ(B P 
F)出方を示し、Voutzはローパスフィルタ (L
PF)出力を示している。
Note that V o u c 1 is a band pass filter (B P
F) Shows the output, Voutz is a low pass filter (L
PF) shows the output.

(Voutt) 〔V o u t 2.) 但し、 H:利得係数 ω0:角周波数 Q:選択度 また第3図に示したスイツチト・キャパシタ等価抵抗用
キャパシタ121〜124及び積分用キャパシタ131
,132を、Crt 、Crz 。
(Voutt) [Voutt 2. ) However, H: Gain coefficient ω0: Angular frequency Q: Selectivity Also, the switched capacitor equivalent resistance capacitors 121 to 124 and the integrating capacitor 131 shown in FIG.
, 132, Crt, Crz.

Cra 、Cra +及びCt p C2とすると、フ
ィルタの特性定数は以下の式で表わすことができる。
Assuming Cra, Cra + and Ct p C2, the characteristic constant of the filter can be expressed by the following equation.

(Voutl) Crz (V o u t z )  r4 但し、fo:中心周波数 Q:選択度 H:利得係数 次にスイツチト・キャパシタフィルタの位相反転制御に
ついて説明する。
(Voutl) Crz (Voutz) r4 However, fo: center frequency Q: selectivity H: gain coefficient Next, phase inversion control of the switched capacitor filter will be explained.

第5図は、第3図に示したスイツチト・キャパシタフィ
ルタとこれに位相反転制御部13を付加した構成を示す
図である。位相反転制御部13は、インバータ161と
スイッチ171とから成る。
FIG. 5 is a diagram showing a configuration in which the switched capacitor filter shown in FIG. 3 and a phase inversion control section 13 are added thereto. The phase inversion control section 13 includes an inverter 161 and a switch 171.

次に第5図に示すスイツチト・キャパシタフィルタの位
相反転の動作について説明する。第5図においてスイッ
チ171は、通常a側に接続しておくことによりスイツ
チト・キャパシタ等価抵抗151〜154には全べて同
一のクロック信号φを印加する。従ってスイツチト・キ
ャパシタフィルタの出力v o u t を及びV o
 u t 2には(5)及び(6)式で示される出力を
得る。
Next, the phase inversion operation of the switched capacitor filter shown in FIG. 5 will be explained. In FIG. 5, the switch 171 is normally connected to the a side so that the same clock signal φ is applied to all the switched capacitor equivalent resistances 151 to 154. Therefore, the outputs of the switched capacitor filter v o ut and V o
At u t 2, outputs shown by equations (5) and (6) are obtained.

スイツチト・キャパシタフィルタの出力の位相を反転さ
せるためには、スイッチ171をb側に接続し、インバ
ータ161を経由して、クロック信号を送出する。即ち
スイツチト・キャパシタフィルタ等価抵抗151内のC
に示すアナログスイッチ102,104に極性を反転し
たクロック信号を印加するようにする。上記の動作によ
りアナログスイッチ102は、クロック信号φが“L”
のときオンし l(H”のときオフする。またアナログ
スイッチ104は、クロック信号TがパL′″のときオ
ンし、′H″のときオフする。このことにより、スイツ
チト・キャパシタ等価抵抗内のアナログスイッチ101
及び104が同時にオン。
In order to invert the phase of the output of the switched capacitor filter, the switch 171 is connected to the b side and the clock signal is sent out via the inverter 161. That is, C in the switched capacitor filter equivalent resistance 151
A clock signal with inverted polarity is applied to the analog switches 102 and 104 shown in FIG. Due to the above operation, the analog switch 102 causes the clock signal φ to go “L”.
The analog switch 104 turns on when the clock signal T is low and turns off when the clock signal T is high. analog switch 101
and 104 are turned on at the same time.

オフして、アナログスイッチ102及び103が同時に
オン、オフする。
analog switches 102 and 103 are turned on and off simultaneously.

従って、このような動作の結果、スイツチト・キャパシ
タフィルタの出力の位相が反転することとなる。
Therefore, as a result of this operation, the phase of the output of the switched capacitor filter is reversed.

第6図は第5図に示したスイツチト・キャパシタ等価抵
抗151の各アナログスイッチに印加するクロックの波
形に示す図である。即ちアナログスイッチ101〜10
4には、クロック信号φ1〜φ4を印加する。第6図に
おいて信号Sは、第5図のスイッチ171を動作させる
ための位相反転指令信号である。第6図より信号Sが″
H′″レベルになると、クロック信号φ3及びφ4の極
性が反転することがわかる。
FIG. 6 is a diagram showing the waveform of the clock applied to each analog switch of the switched capacitor equivalent resistance 151 shown in FIG. That is, analog switches 101 to 10
4, clock signals φ1 to φ4 are applied. In FIG. 6, signal S is a phase inversion command signal for operating switch 171 in FIG. From Figure 6, signal S is
It can be seen that the polarities of clock signals φ3 and φ4 are inverted when they reach H''' level.

次に第1図に示した本発明による一実施例の動作につい
て詳細に説明する。これは複数の入力信号に基づいて保
護動作を行なうデジタル保護リレーの入力信号を反転さ
せることで行なう点検動作をフロー図を用いて説明する
が、フロー図は第7図に示すものである。第7図のブロ
ック201では、第1図に示した位相反転制御部13に
よりスイツチト・キャパシタフィルタ1.2の位相反転
を行なうものである。その動作は先に第5図を用いて説
明したように、位相反転指令信号により、スイツチト・
キャパシタフィルタ1,2に印加するクロック信号の極
性を反転させて、スイツチト・キャパシタフィルタ1,
2の出力信号の位相を反転するものである。ここで反転
するスイツチト・キャパシタフィルタは、まず電圧信号
V20を入力するスイツチト・キャパシタフィルタ1側
のみとし、電流信号I21を入力するスイツチト・キャ
パシタフィルタ2側は反転しないものとする。
Next, the operation of the embodiment of the present invention shown in FIG. 1 will be described in detail. The inspection operation performed by inverting the input signals of a digital protection relay that performs protection operations based on a plurality of input signals will be explained using a flow diagram, and the flow diagram is shown in FIG. In block 201 of FIG. 7, the phase inversion control section 13 shown in FIG. 1 inverts the phase of the switched capacitor filter 1.2. As explained earlier using FIG.
By inverting the polarity of the clock signal applied to the capacitor filters 1 and 2, the switched capacitor filters 1 and 2
This is to invert the phase of the second output signal. Here, the switched capacitor filter that is inverted is only the switched capacitor filter 1 side to which the voltage signal V20 is input, and the switched capacitor filter 2 side to which the current signal I21 is input is not inverted.

次に第7図のブロック202では、フィルタリングした
データを用いて、第1図に示すリレー演算処理部12に
おいて事故検出演算を行なう。事故検出演算の1例とし
て下記に示すような式とする。
Next, in block 202 of FIG. 7, the filtered data is used to perform an accident detection calculation in the relay calculation processing section 12 shown in FIG. As an example of accident detection calculation, the following formula is used.

5=(I −Z−V)I −Z       −(13
)但し I:電流 V:電圧 2:整定値 このようにして事故演算周期毎のSを求めて、所定の値
Kに対してΣS≧Kが成立するとリレー動作となる。ブ
ロック203では、以上のようにしてブロック202で
行なわれた事故演算の結果により、リレー(例えばリア
クタンスリレーによるリアクタンス要素)が動作したか
どうかを判定する。本フローは点検動作を行なうもので
、ブロック202でリレーを強制的に動作する条件をつ
くっており、もし不動作ならば、アナログ・デジタル変
換器(A/D)6.リレー演算処理部12、又はスイツ
チト・キャパシタフィルタ1,2に異常がある。従って
不動作時にはブロック204に移り異常表示を行なう、
リレーが動作すれば、アナログ・デジタル変換器(A/
D)6、リレー演算処理部12、及びスイツチト・キャ
パシタフィルタ1,2ともに正常に動作していることを
示している。
5=(I −Z−V)I −Z −(13
) However, I: Current V: Voltage 2: Set value In this way, S is determined for each fault calculation cycle, and when ΣS≧K holds true for a predetermined value K, the relay operates. In block 203, based on the result of the accident calculation performed in block 202 as described above, it is determined whether a relay (for example, a reactance element using a reactance relay) has operated. This flow is to perform a check operation, and in block 202, conditions are created to forcibly operate the relay, and if it does not operate, the analog-to-digital converter (A/D) 6. There is an abnormality in the relay arithmetic processing section 12 or the switched capacitor filters 1 and 2. Therefore, when there is no operation, the process moves to block 204 and displays an abnormality.
If the relay operates, the analog/digital converter (A/
D) 6, the relay arithmetic processing unit 12, and the switched capacitor filters 1 and 2 are both operating normally.

以上の動作により、スイツチト・キャパシタフィルタ1
,2を含めたデジタル保護リレーの自動点検が容易にで
きる。
By the above operation, switch capacitor filter 1
, 2, and other digital protection relays can be easily automatically inspected.

第8図は、点検動作を説明するための第1図に示した各
ブロックの波形例である。第8図において点検入力は、
電力系統からの電圧入力信号V20と電流入力信号I2
1を示している。1側フィルタ出力は電流入力信号I2
1のフィルタ出力を、V側フィルタ出力は電圧入力信号
V20のフィルタ出力を示している。ここで点検指令と
して位相反転指令信号を出力する。この場合電圧入力信
号V2O側のみとする。従って位相反転指令信号の出力
後、V側フィルタ出力は位相が反転する。このことによ
りリレー出力は位相反転指令信号が出力されてから所定
後に“動作”となる。この場合は正常に動作しているこ
とを示すものである。第9a図と第9b図は本実施例の
点検方法を説明するために、R−X座標にて演算により
求めたインピーダンスで示したリレー特性である。30
1はリアクタンスリレーの特性を示し、これを境に動作
域、不動作域を有し、Zは整定値を示し、302゜30
3は演算処理後求めたインピーダンスを示している。第
9a図は点検指令として位相反転指令信号の出力される
前のインピーダンス302を示し、このとき不動作域に
あるので、リレーは動作しない。第9b図は点検指令と
して位相反転指令信号出力後のインピーダンス303を
示すもので、V側フィルタ出力を強制的に位相を反転さ
せることで、インピーダンス303は動作域に入り、リ
レーは動作となる。このリレーの動作信号を検出して、
リレーの点検(正常動作)を終了する。
FIG. 8 is a waveform example of each block shown in FIG. 1 for explaining the inspection operation. In Fig. 8, the inspection input is
Voltage input signal V20 and current input signal I2 from the power grid
1 is shown. 1 side filter output is current input signal I2
1, and the V-side filter output shows the filter output of voltage input signal V20. Here, a phase reversal command signal is output as an inspection command. In this case, only the voltage input signal V2O side is used. Therefore, after the phase inversion command signal is output, the phase of the V-side filter output is inverted. As a result, the relay output becomes "operational" a predetermined time after the phase inversion command signal is output. In this case, it indicates that it is operating normally. FIGS. 9a and 9b show relay characteristics expressed as impedances calculated using R-X coordinates in order to explain the inspection method of this embodiment. 30
1 indicates the characteristics of a reactance relay, which has an operating range and a non-operating range, Z indicates a setting value, and is 302°30
3 indicates the impedance obtained after the arithmetic processing. FIG. 9a shows the impedance 302 before the phase reversal command signal is outputted as the inspection command, and since it is in the non-operating region at this time, the relay does not operate. FIG. 9b shows the impedance 303 after the phase reversal command signal is output as an inspection command. By forcibly reversing the phase of the V-side filter output, the impedance 303 enters the operating range and the relay becomes operational. Detecting the operating signal of this relay,
Finish checking the relay (normal operation).

以上に述べた点検方法を周期TNごと−に、 CPU9
の管理で行なうことにより、フィルタを含めたリレーの
自動点検を容易に行なうことができる。
The above-mentioned inspection method is carried out every cycle TN,
By managing this, automatic inspection of relays including filters can be easily performed.

また以上述べた方法について、この逆についても行なう
。すなわち、V側のフィルタはそのままとし、■側のフ
ィルタの出力の位相を反転させ同様の点検を行なうこと
により、更に高信頼度的な自動点検ができる。さらにI
側のフィルタの出力の位相を反転のままとし、V側のフ
ィルタの出力の位相を反転させることで、リレーが動作
から不動作になるかどうかを点検する。
The reverse of the method described above is also performed. That is, by leaving the V side filter as it is and performing the same inspection by inverting the phase of the output of the ■ side filter, even more reliable automatic inspection can be achieved. Further I
Check whether the relay changes from active to inactive by leaving the phase of the output of the filter on the side inverted and inverting the phase of the output of the filter on the V side.

以上に述べた本実施例によれば、点検用の特別の点検入
力信号入力装置が不要であるため、回路の小形化、低コ
スト化がはかられる。さらに入力フィルタを含めた保護
リレーの自動点検が実現でき、保護リレーの高信頼度化
がはかれるといった効果がある。
According to the present embodiment described above, since a special inspection input signal input device for inspection is not required, the circuit can be made smaller and lower in cost. Furthermore, automatic inspection of the protection relay including the input filter can be realized, which has the effect of increasing the reliability of the protection relay.

第10図は本発明による他の一応用実施例を示すブロッ
ク図である。第10図は第1図の構成に点検入力信号の
入出力信号を管理するcpu14゜点検データをデジタ
ル・アナログ変換し点検入力信号とするデジタル・アナ
ログ変換器15、とスイツチト・キャパシタフィルタ1
,2の入力信号路を切換える切換スイッチ16.17を
付加したものである。
FIG. 10 is a block diagram showing another applied embodiment of the present invention. FIG. 10 shows the configuration of FIG. 1, including a CPU 14 that manages the input/output signals of the inspection input signal, a digital-to-analog converter 15 that converts inspection data into digital and analog and uses it as an inspection input signal, and a switch capacitor filter 1.
, 2 are added with changeover switches 16 and 17 for switching the input signal paths.

次に本応用実施例の点検動作について説明する。Next, the inspection operation of this applied example will be explained.

まず点検時には、切換スイッチ16.17をす。First, when inspecting, turn on the changeover switches 16 and 17.

b′側(点検入力信号側)に接続する。その後あらかじ
め設定しておいた点検データ、例えば電力系統の模擬デ
ータをCPU14の管理によりデジタル・アナログ変換
器15に転送し、アナログ変換された点検入力信号を切
換スイッチ16.17を介してスイツチト・キャパシタ
フィルタ1,2に印加する0以上のように、本応用実施
例によれば点検データを容易にソフトウェアでつくるこ
とができ、特別な点検入力信号入力装置を不要とするこ
とができる。また、点検データの周波数、振幅、オフセ
ット値、高調波成分の含有率等を任意に変更できるため
、高精度な点検ができ、さらに、特別な点検入力信号入
力装置を不必要とするために保護リレー装置の小形化が
はかれるといった効果がある。
Connect to b' side (inspection input signal side). Thereafter, preset inspection data, for example power system simulation data, is transferred to the digital-to-analog converter 15 under the control of the CPU 14, and the analog-converted inspection input signal is sent to the switched capacitor via the changeover switch 16.17. According to this applied example, the inspection data can be easily created using software, such as 0 or more applied to the filters 1 and 2, and a special inspection input signal input device can be made unnecessary. In addition, since the frequency, amplitude, offset value, content rate of harmonic components, etc. of inspection data can be changed arbitrarily, highly accurate inspection is possible.Furthermore, it is protected to eliminate the need for a special inspection input signal input device. This has the effect of reducing the size of the relay device.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、スイツチト・キャパシタフィルタを入
力信号のフィルタリング用として備えたデジタル演算処
理装置において、該スイツチト・キャパシタフィルタの
アナログスイッチの動作順序を変更することで、該スイ
ツチト・キャパシタフィルタの出力信号の位相を反転さ
せることによって、前記反転した出力信号に基づいて該
スイツチト・キャパシタフィルタを含めた前記デジタル
演算処理装置の点検ができるので装置の信頼性が向上で
き、点検のための特別な点検入力信号入力装置を用いる
ことがないので装置の小形化がはかれるといった優れた
効果がある。
According to the present invention, in a digital arithmetic processing device equipped with a switched capacitor filter for filtering an input signal, by changing the operating order of the analog switches of the switched capacitor filter, the output signal of the switched capacitor filter is By inverting the phase of the output signal, the digital arithmetic processing unit including the switched capacitor filter can be inspected based on the inverted output signal, thereby improving the reliability of the device and providing a special inspection input for inspection. Since no signal input device is used, there is an excellent effect that the device can be made smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による一実施例のブロック図、第2図(
a)〜(f)はスイツチト・キャパシタ等価抵抗回路構
成図、第3図はスイツチト・キャパシタフィルタの回路
構成図、第4図は第3図に示したスイツチト・キャパシ
タフィルタのアナログスイッチを駆動するクロック波形
を示す図、第5図は第1図に示したスイツチト・キャパ
シタフィルタとその位相反転制御部の回路構成図、第6
図は第5図に示したアナログスイッチを駆動するクロッ
ク波形を示す図、第7図は第1図の点検動作を示すフロ
ー図、第8図は点検時の各ブロックの波形図、第9a図
と第9b図はリレー特性図、第10図は本発明による異
なった他の一応用実施例のブロック図である。 1.2・・・スイツチト・キャパシタフィルタ、6・・
・アナログ・デジタル変換器、12・・・リレー演算処
理部、13・・・位相反転制御部。
FIG. 1 is a block diagram of an embodiment according to the present invention, and FIG. 2 (
a) to (f) are circuit diagrams of a switched capacitor equivalent resistance circuit, Figure 3 is a circuit diagram of a switched capacitor filter, and Figure 4 is a clock that drives the analog switch of the switched capacitor filter shown in Figure 3. Figure 5 is a diagram showing waveforms, and Figure 5 is a circuit configuration diagram of the switched capacitor filter and its phase inversion control section shown in Figure 1.
The figure shows the clock waveform that drives the analog switch shown in Figure 5, Figure 7 is a flowchart showing the inspection operation of Figure 1, Figure 8 is a waveform diagram of each block during inspection, and Figure 9a. and FIG. 9b are relay characteristic diagrams, and FIG. 10 is a block diagram of another different applied embodiment of the present invention. 1.2... switch capacitor filter, 6...
- Analog-to-digital converter, 12... Relay calculation processing section, 13... Phase inversion control section.

Claims (1)

【特許請求の範囲】[Claims] 1、所定周波数のクロック信号により所定の駆動順序で
駆動されるアナログスイッチとコンデンサとから成り抵
抗と等価な回路を構成するスイツチト・キャパシタ回路
を用いたスイツチト・キャパシタフィルタを入力信号の
フィルタリング用として備え、該スイツチト・キャパシ
タフィルタの出力信号をデジタル量に変換し所定の演算
アルゴリズムに基づいて処理を行なうデジタル演算処理
装置について、前記アナログスイッチの前記駆動順序を
変更して前記スイツチト・キャパシタフィルタの前記出
力信号の位相を反転する位相反転制御手段を備えたこと
を特徴とするデジタル演算処理装置。
1. Equipped with a switched capacitor filter for filtering the input signal, which uses a switched capacitor circuit that consists of an analog switch and a capacitor that are driven in a predetermined drive order by a clock signal of a predetermined frequency, and constitutes a circuit equivalent to a resistor. , regarding a digital arithmetic processing device that converts the output signal of the switched capacitor filter into a digital quantity and performs processing based on a predetermined arithmetic algorithm, the driving order of the analog switches is changed to change the output signal of the switched capacitor filter. A digital arithmetic processing device characterized by comprising phase inversion control means for inverting the phase of a signal.
JP62317687A 1987-12-16 1987-12-16 Digital processor Pending JPH01160312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62317687A JPH01160312A (en) 1987-12-16 1987-12-16 Digital processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62317687A JPH01160312A (en) 1987-12-16 1987-12-16 Digital processor

Publications (1)

Publication Number Publication Date
JPH01160312A true JPH01160312A (en) 1989-06-23

Family

ID=18090903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317687A Pending JPH01160312A (en) 1987-12-16 1987-12-16 Digital processor

Country Status (1)

Country Link
JP (1) JPH01160312A (en)

Similar Documents

Publication Publication Date Title
CN107835958B (en) Driver for electrochromic glass cell
JP3457091B2 (en) Voltage-current characteristic measuring device
US9322871B2 (en) Current measurement circuit and method of diagnosing faults in same
US20210208201A1 (en) Battery monitoring device
JPH05180881A (en) Time constant detecting circuit and time constant regulating circuit
JP2006526164A (en) Control system and control method for functional inspection of LCD display
US3801898A (en) Dc bus resistive path to ground fault detector
JPH10185970A (en) Capacity sensor device
JPH01160312A (en) Digital processor
JP2001183408A (en) Level measuring method coping with a plurality of measurement frequencies
JPH01152918A (en) Digital processing unit
JPH02264874A (en) Detecting method for disconnection of analog signal input circuit
JP2597861Y2 (en) Ion concentration measurement device
JPS59132371A (en) Resistance measuring circuit
JPH05101228A (en) Analog switch input card system
JPS63205572A (en) Error preventing circuit for voltage measurement
KR101791243B1 (en) Magnetic sensor apparatus
JPH02306177A (en) Apparatus for discriminating output level of digital circuit
SU902135A1 (en) Device for undirectional protection from single-phase earthing in network with insulated neutral wire
CN2358459Y (en) Fault detector for silicon controlled dc speed governing system
SU1522121A1 (en) Method of determining insulation resistance of d.c. network
SU1092613A1 (en) Storage battery testing device
JPH0332240A (en) Signal line monitor system
SU1017998A2 (en) Electronic coulorimeter having controlled potential
SU1567998A1 (en) Apparatus for measuring resistance of insulation of electric network