JPH01158531A - Displaying system for edition number of microprogram - Google Patents
Displaying system for edition number of microprogramInfo
- Publication number
- JPH01158531A JPH01158531A JP31802987A JP31802987A JPH01158531A JP H01158531 A JPH01158531 A JP H01158531A JP 31802987 A JP31802987 A JP 31802987A JP 31802987 A JP31802987 A JP 31802987A JP H01158531 A JPH01158531 A JP H01158531A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- version number
- control
- memory
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 62
- 238000012545 processing Methods 0.000 claims abstract description 30
- 238000012423 maintenance Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
制御記憶部のデータが書替え可能なマイクロプログラム
制御を用いた中央処理装置におけるマイクロプログラム
版数表示方式に関し、
マイクロプログラムの書替えに対応する版数（バージョ
ン）を設けて、その版数をリアルタイムに中央処理装置
外部へ表示することを目的とし、ｌｌ１６Ｉｌ記憶部の
データが外部から書替え可能であるマイクロプログラム
制御方式の中央処理装置において、マイクロプログラム
のメモリ空間の最終アドレス位置にそのマイクロプログ
ラムの版数を格納し、マイクロプログラムのロード終了
後、前記最終アドレスを制御記憶部へ与えて格納した版
数を読出す版数読出し手段を設け、中央処理装置の外部
に版数読出し手段により読出した版数を表示する版数表
示手段を設けて構成する。[Detailed Description of the Invention] Regarding a microprogram version number display method in a central processing unit using microprogram control in which data in a control storage section can be rewritten, a version number corresponding to rewriting of the microprogram is provided, In order to display the version number outside the central processing unit in real time, in a central processing unit using a microprogram control system in which the data in the ll16Il storage section can be rewritten externally, A version number reading means is provided which stores the version number of the microprogram and, after loading the microprogram, gives the final address to the control storage unit to read out the stored version number, and reads the version number externally from the central processing unit. A version number display means for displaying the version number read by the means is provided.
産業上の利用分野
本発明は制御記憶部のデータが書替え可能なマイクロプ
ログラム制御を用いた中央処理装置におけるマイクロプ
ログラム版数表示方式に関する。INDUSTRIAL APPLICATION FIELD The present invention relates to a microprogram version number display method in a central processing unit using microprogram control in which data in a control storage section can be rewritten.
電子計算機等の中央処理装置の制御方式として７１３口
命令１の集まりであるマイクロプログラムを制御記憶装
置に蓄え、１マイクロ命令ずつ実行するマイクロプログ
ラム制御力、式、論理−路の結線によるワイヤードロジ
ック制御方式等があるが、最近では高速ＩＣメモリの実
現及びその価格低下などにより、マイクロプログラム制
御方式が積極的に採用されてきている。また一般の電子
計算機のみならず、蓄積プログラム制御方式を用いた゛
電子交換機でも同様である。As a control method for central processing units such as electronic computers, microprograms, which are a collection of 713 instructions, are stored in a control storage device and executed one microinstruction at a time.Microprogram control power, formulas, and wired logic control based on the connection of logic and paths. There are various methods, but recently, with the realization of high-speed IC memories and their price reduction, microprogram control methods have been actively adopted. The same applies not only to general electronic computers but also to electronic exchanges using the storage program control method.
マイクロプログラム−制御方式において、マイクロプロ
グラムを格納する記憶装置は、読出し専用の不揮発性メ
モリ（半導体ＲＯＭ等）や書替え可能な不揮発性メモリ
（半導体ＥＰ−ＲＯＭ、ＲＡＭ等）を用いたものがよく
知られている。書替え可能な不揮発性メモリを使用した
場合、システム構成に応じたマイクロプログラムの書替
えによるハードウェアの共通化、制御部の高速化等が可
能であり、またデバッグも容易に行え、極めて融通性の
高い電子計算機となる。但し、このように記憶装置内の
”マイクロプログラムを書替えると現在使用しているマ
イクロプログラムはどのレベルのものであるかを表示す
る必要がある。In the microprogram-control system, the storage device that stores the microprogram is well known to use read-only nonvolatile memory (semiconductor ROM, etc.) or rewritable nonvolatile memory (semiconductor EP-ROM, RAM, etc.). It is being When using rewritable nonvolatile memory, it is possible to standardize hardware by rewriting microprograms according to the system configuration, speed up the control section, etc., and it is also easy to debug, making it extremely flexible. Becomes an electronic computer. However, when rewriting the microprogram in the storage device in this way, it is necessary to display the level of the microprogram currently in use.
従来の技術
書替え可能な制御記憶部を有するマイクロプログラム制
御方式の中央処理装置において、書替えられたマイクロ
プログラムがどのような種類でどのレベルのものである
かを知る場合、従来はマイクロプログラムのデータをす
べて読出して、他のマイクロプログラムの各種データと
比較して判別していた。Conventional technology In a microprogram control type central processing unit having a rewritable control storage section, in order to know what type and level of the rewritten microprogram, conventionally the data of the microprogram is All of them were read out and compared with various data from other microprograms to make a determination.
発明が解決しようとする問題点
従来のようにマイクロプログラムのデータをすべて読出
して各種のデータと比較しその判別を行うのでは、保守
及び製造のとき、その比較に膨大な手間が掛かり不便で
ある。またマイクロプログラムがどのような種類でどの
レベルであるかを中央処理装置の外部で容易に知ること
ができないという問題があった。Problems to be Solved by the Invention If all the data of a microprogram is read out and compared with various data to make a determination as in the past, it takes a huge amount of time and effort to make the comparisons during maintenance and manufacturing, which is inconvenient. . Another problem is that it is not possible to easily know what type and level the microprogram is outside the central processing unit.
本発明はこのような点に鑑みなされたものであり、その
目的とするところは、マイクロプログラムのｉｌ！えに
対応する版数（バージョン）を設けて、その版数をリア
ルタイムに中央処理装置外部へ表示するマイクロプログ
ラム版数表示方式を提供することである。
、“問題点を解決するための手段
第１図は本発明の原理ブロック図、第２図はマイクロプ
ログラムのメモリ空間の説明図である。The present invention has been made in view of these points, and its purpose is to improve the microprogram il! An object of the present invention is to provide a microprogram version number display method that sets a version number corresponding to each program and displays the version number outside a central processing unit in real time.
``Means for Solving the Problems'' FIG. 1 is a block diagram of the principle of the present invention, and FIG. 2 is an explanatory diagram of the memory space of a microprogram.
制御記憶部１０のデ＝りが外部から書替え一可能である
マイクロプログラム制御方式の中央処理装置１２におい
て、マイクロプログラムのメモリ空間の最終アドレス位
置にそのマイクロプログラムの版数１４を格納する（第
２図参照）。そしてマイクロプログラムのロード終了後
、前記最終アドレスを制御記憶部１０へ与えて格納した
版数１４を読出す版数読み出し手段１６を設け、中央処
理装置１２の外部に、版数読出し手段１６により読出し
た版数１４を表示する版数表示手段１８を設けて構成す
る。In a microprogram control type central processing unit 12 in which the control storage unit 10 can be rewritten externally, the version number 14 of the microprogram is stored at the final address position of the memory space of the microprogram (second (see figure). After the loading of the microprogram is completed, a version number reading means 16 is provided for giving the final address to the control storage unit 10 and reading out the stored version number 14. A version number display means 18 for displaying the version number 14 is provided.
作 用
中央処理装置１２の外部にあるマイクロプログラム格納
メモリ２２内のマイクロプログラムデータが制御記憶部
１０ヘロードされる。この日−ディング（データ転送）
が終了すると、版数読出し手段１６により制御記憶部１
０ヘマイクロプログラムの最終アドレスが与えられ、制
御記憶部１０に格納された版数１４が読み出される。読
み出された版数１４は版数表示手段１８により表示され
る。制御記憶部１０内のマイクロプログラムデータはデ
コーダ２４を介しで中央処理ＶＲ置１２の各部へ送出さ
れる。Operation Microprogram data in microprogram storage memory 22 external to central processing unit 12 is loaded into control storage 10 . This day - ding (data transfer)
When the process is completed, the version number reading means 16 reads the control storage unit 1.
The final address of the microprogram is given to 0, and the version number 14 stored in the control storage section 10 is read out. The read version number 14 is displayed by the version number display means 18. The microprogram data in the control storage section 10 is sent to each section of the central processing VR device 12 via the decoder 24.
友−厘−１
以下本発明を図面に示す実施例に基づいて詳細に説明す
ることにする。Friend-Rin-1 The present invention will be explained in detail below based on embodiments shown in the drawings.
第３図は本発明によるマイクロプログラム版数表示方式
の実施例ブロック図、第４図は第３図の実施例における
タイミングチャート、第５図は本実施例で用いたマイク
ロプログラムにおけるメモリ空間の説明図である。Fig. 3 is a block diagram of an embodiment of the microprogram version display method according to the present invention, Fig. 4 is a timing chart in the embodiment of Fig. 3, and Fig. 5 is an explanation of the memory space in the microprogram used in this embodiment. It is a diagram.
第５図に示すように本実施例では、マイクロプログラム
のメモリ空間が４にバイトの場合を示しており、その最
終アドレス（Ｆ”ＦＦ）の位置にマイクロプログラムデ
ータがどのような種類のどのレベルのものであるかを知
らせるための版数１４が記憶されている。As shown in FIG. 5, this embodiment shows the case where the memory space of the microprogram is 4 bytes, and the microprogram data is stored at the final address (F"FF) at the location of what type and level. The version number 14 is stored to let you know if it is the original version.
マイクロプログラム制御方式の中央処理装置１２内の制
御記憶部１０として、書替え可能な低速の不揮発性メモ
リＥＰ−ＲＯＭ等で形成されるバックアップメモリ１１
とマイクロプログラムを実際の制御に使用するために記
憶しておくコントロ−ルメモリ２０を用いている。この
コントロールメモリ２０は高速の揮発性メモ、すＲＡＭ
にて形成されている。従って、コントロールメモリ２０
をＲＡＭで構成した場合は、ＲＡＭ内のデータは消去さ
れてしまう可能性があるため、バックアップメモリ１１
を中央処理装置１２に設け、データ消去等の障害発生時
にバックアップメモリ１１からコントロールメモリ２０
へこのデータをロードして復旧が計られる。２２は中央
処理装置１２の外部にあるマイクロプログラム格納メモ
リであり、電源等の投入によりそのメモリ内容が中央処
理装置１２のバックアップメモリ１１へ転送される（イ
ニシャルプログラムロードＩ ＰＬ）。なおコントロー
ルメモリ２０のデータ消去時、外部のマイクロプログラ
ム格納メモリ２２から再びＩＰＬを行いデータの復旧を
計ることもできるが、一般にＩＰＬはオンライン状態で
実施できず、′且つ時間も掛かる。このため、本実施例
では中央処理装置１２の内部にバックアップメモリ１１
を設け、データエラー発生後、直ちに正常なデータを再
生できるようにしている。２４はコントロールメモリ、
２０から出力されたマイクロプログラムデータを中央処
理装置１２の各部へ送出するデコーダである。２６はマ
イクロプログラムのデータ転送を制御するマイクロロー
ド制御部、２８はロード中表示信号、３０はデータ方向
制御信号、３２はアドレス信号、３４．３６．３８．４
０はトライステートバッファであり、３８．４０により
双方向バッファ４１を形成している。４２はバックアッ
プメモリ１１へのアドレス入力をマイクロプログラムの
最終アドレスにするための抵抗である。４４は版数１４
を表示する表示器、４６はバックアップメモリ１１から
送られて来た版数１４のデータを表示器４４へ送出する
版数表示用デコーダである。A backup memory 11 formed of a rewritable low-speed nonvolatile memory EP-ROM or the like serves as the control storage unit 10 in the microprogram control central processing unit 12.
A control memory 20 is used to store microprograms for use in actual control. This control memory 20 is a high-speed volatile memory, RAM.
It is formed in Therefore, the control memory 20
If configured with RAM, the data in the RAM may be erased, so the backup memory 11
is provided in the central processing unit 12, and when a failure such as data deletion occurs, the control memory 20 is transferred from the backup memory 11 to the control memory 20.
The data will be loaded and recovery will be carried out. 22 is a microprogram storage memory located outside the central processing unit 12, and when the power is turned on, the contents of the memory are transferred to the backup memory 11 of the central processing unit 12 (initial program load IPL). Note that when data is erased from the control memory 20, it is also possible to restore the data by performing IPL again from the external microprogram storage memory 22, but generally IPL cannot be performed in an online state and takes time. Therefore, in this embodiment, the backup memory 11 is provided inside the central processing unit 12.
is provided so that normal data can be immediately reproduced after a data error occurs. 24 is control memory,
This is a decoder that sends the microprogram data output from 20 to each part of the central processing unit 12. 26 is a microload control unit that controls data transfer of the microprogram, 28 is a loading display signal, 30 is a data direction control signal, 32 is an address signal, 34.36.38.4
0 is a tristate buffer, and 38.40 forms a bidirectional buffer 41. 42 is a resistor for making the address input to the backup memory 11 the final address of the microprogram. 44 is version number 14
A display 46 is a version number display decoder that sends the version number 14 data sent from the backup memory 11 to the display 44.
以下上述したように構成された本実施例において、中央
処理装置１２の外部にあるマイクロプログラム格納メモ
リ２２内に記憶されているマイクロプログラムのロード
を行ったときの各構成部品の動作について説明する。In the present embodiment configured as described above, the operation of each component when a microprogram stored in the microprogram storage memory 22 outside the central processing unit 12 is loaded will be described below.
本実施例では、バックアップメモリ１１から版数データ
を読出すように構成することによって、常時版数データ
の表示を可能としている。In this embodiment, by configuring the version number data to be read from the backup memory 11, it is possible to display the version number data at all times.
マイクロプログラムをロード中は、ロード中表示信号２
８、データ方向制御信号３０がハイレベルであり（第４
図参照）、トライステートバッファ３４．３６、及び双
方向バッフ？４１を形成しているトライステートバッフ
７３８がオーブン状態となる。そしてマイクロロード制
御部２６からのアドレス信号３２は、マイクロプログラ
ム格納メモリ２２、バックアップメモリ１１、コントロ
ールメモリ２０に与えられ、マイクロプログラム格納メ
モリ２２内のマイクロプログラムダ−夕はバックアップ
メモリ１１へ転送され、バックアップメモリ１１のマイ
クロプログラムデータはコントロールメモリ２０へ転送
される。このようにマイクロプログラム格納メモリ２２
の内容がバックアップメモリ１１を経由してコントロー
ルメモリ２０内へ書き込まれる。While loading the microprogram, the loading display signal 2
8, the data direction control signal 30 is at high level (the fourth
), tristate buffers 34, 36, and bidirectional buffers? The tristate buffer 738 forming 41 is in an oven state. The address signal 32 from the microload control section 26 is given to the microprogram storage memory 22, the backup memory 11, and the control memory 20, and the microprogram data in the microprogram storage memory 22 is transferred to the backup memory 11. Microprogram data in backup memory 11 is transferred to control memory 20. In this way, the microprogram storage memory 22
The contents of are written into the control memory 20 via the backup memory 11.
マイクロプログラムのロードが終了すると、ロード中表
示信号２８、データ方向制御信号３０がローレベルとな
り（第４図参照）、トライステートバッフ７３４１．３
６はハイインピーダンス状態、双方向バッファ４１を形
成しているトライステートバッファ４０はオープン状態
となる。そしてバックアップメモリ１１のアドレス入力
は電圧が印加された抵抗４２によって吊り上げられて（
ＦＦＦ）Ｈとなり、第５図に示すＦＦＦ番地に格納した
版数１４がデータ線に送出される。この版数１４のデー
タは双方向バッファ４１を形成するトライステートバッ
ファ４０を通り版数表示用デコーダ４６へ送出されて表
示器４４にて版数１４が表示される。When the loading of the microprogram is completed, the loading display signal 28 and the data direction control signal 30 become low level (see FIG. 4), and the tristate buffer 7341.3
6 is in a high impedance state, and the tristate buffer 40 forming the bidirectional buffer 41 is in an open state. Then, the address input of the backup memory 11 is lifted by the resistor 42 to which voltage is applied (
FFF)H, and the version number 14 stored at the FFF address shown in FIG. 5 is sent to the data line. This version number 14 data passes through a tri-state buffer 40 forming a bidirectional buffer 41 and is sent to a version number display decoder 46, where the version number 14 is displayed on a display 44.
バックアップメモリ１１に接続されているデータ線とコ
ントロールメモリ２ｏに接続されているデータ線は、ト
ライステートバッフ７３６により分割されている。これ
により、マイクロロード制御部２６からコントロールメ
モリ２０へ通常動作によるマイクロアドレスが与えられ
て、コントロールメモリ２０内のマイクロプログラムデ
ータがデータ線、デコーダ２４を介し中央処理装置１２
の各部へ送出されるのと同時に、バックアップメモリ１
１に接続されているデータ線を介して版数出力を行うこ
とができる。The data line connected to the backup memory 11 and the data line connected to the control memory 2o are separated by a tristate buffer 736. As a result, the microaddress in normal operation is given from the microload control unit 26 to the control memory 20, and the microprogram data in the control memory 20 is transferred to the central processing unit 12 via the data line and the decoder 24.
At the same time, the data is sent to each part of the backup memory 1.
The version number can be output via the data line connected to 1.
第４図のタイミングチャートに示すようにロード中表示
信号２８がローレベルになると同時にデータ方向制御信
号３０はローレベル、バックアップメモリ１１のアドレ
ス入力は（ＦＦＦ） Ｈとなる。そして版数表示用デコ
ーダ４６の入力には版数１４のデータがあられれ、且つ
コントロールメモリ２０のアドレス入力には通常動作に
よるマイクロアドレスが与えられる。As shown in the timing chart of FIG. 4, at the same time as the loading display signal 28 becomes low level, the data direction control signal 30 becomes low level and the address input of the backup memory 11 becomes (FFF)H. Data for version number 14 is input to the input of the version number display decoder 46, and a microaddress for normal operation is applied to the address input of the control memory 20.
バックアップメモリ１１には、必ずコントロールメモリ
２０と同一のマイクロプログラムが格納されていること
になるため、誤り無くそのときのコントロールメモリ２
０に格納されているマイクロプログラムの版数１４を表
示することができる。Since the backup memory 11 always stores the same microprogram as the control memory 20, the control memory 2 at that time will be stored without error.
The version number 14 of the microprogram stored in 0 can be displayed.
上述した実施例においては、アドレス線１２本、データ
線３２本、版数データ線８本で構成し、各メモリがすべ
て同じ構成のものとなっているが、本発明はこれに限定
されるものではない。また表示器４６が専用に設けられ
ているが、既存のコンピュータ等のデイスプレィを用い
ても可能である。In the embodiment described above, each memory has the same configuration, consisting of 12 address lines, 32 data lines, and 8 version data lines, but the present invention is not limited to this. isn't it. Further, although a dedicated display device 46 is provided, it is also possible to use a display of an existing computer or the like.
Ｌ！Ｌｌ泳里
本発明のマイクロプログラム版数表示方式は以上詳述し
たように構成したので、中央処理装置の通常処理中でも
表示器を接続すればバックアップメモリ内のマイクロプ
ログラムの版数即ち、コントロールメモリ内のマイクロ
プログラムの版数を知ることができ、製造及び保守にお
ける版数管理や保守管理に利用することができるという
効果を奏する。L! Since the microprogram version number display method of the present invention is constructed as described above, by connecting the display device, even during normal processing of the central processing unit, the version number of the microprogram in the backup memory, that is, the version number in the control memory can be displayed. This has the advantage that the version number of the microprogram can be known and can be used for version number management and maintenance management in manufacturing and maintenance.
第１図は本発明の原理ブロック図、
第２図はマイクロプログラムのメモリ空間の説明図、
第３図は本発明によるマイクロプログラム版数表示方式
の実施例ブロック図、
第４図は第３図の実施例におけるタイミングチャート、
第５図は本実施例で用いたマイクロプログラムにおける
メモリ空間の説明図を示している。
１０・・・制御記憶部
１１・・・バックアップメモリ、
１２・・・中央処理装置、
１４・・・版数、
１６・・・版数読出し手段、
１８・・・版数表示手段、
２０・・・コントロールメモリ、
２２・・・マイクロプログラム格納メモリ、２４・・・
デコーダ、
２６・・・マイクロロード１Ｉ１１制御部、２８・・・
ロード中表示信号、
３０・・・データ方向制御信号、
３２・・・アドレス信号、
３４．３６．３８・・・トライステートバッファ、４２
・・・抵抗、 ４４・・・表示器、４６・・・
版数表示用デコーダ、
寸 江ｑ
−Φ
雫 １
発
）ｒ
ヒFigure 1 is a block diagram of the principle of the present invention, Figure 2 is an explanatory diagram of the memory space of a microprogram, Figure 3 is a block diagram of an embodiment of the microprogram version display method according to the present invention, and Figure 4 is Timing chart in this embodiment. FIG. 5 shows an explanatory diagram of the memory space in the microprogram used in this embodiment. DESCRIPTION OF SYMBOLS 10... Control storage unit 11... Backup memory, 12... Central processing unit, 14... Version number, 16... Version number reading means, 18... Version number display means, 20...・Control memory, 22... Microprogram storage memory, 24...
Decoder, 26... Microload 1I11 control unit, 28...
Loading display signal, 30... Data direction control signal, 32... Address signal, 34.36.38... Tri-state buffer, 42
...Resistance, 44...Display device, 46...
Decoder for displaying version number, 1 shot) r hi
Claims (1)
るマイクロプログラム制御方式の中央処理装置（１２）
において、 マイクロプログラムのメモリ空間の最終アドレス位置に
そのマイクロプログラムの版数（１４）を格納し、 マイクロプログラムのロード終了後、前記最終アドレス
を制御記憶部（１０）へ与えて格納した版数（１４）を
読出す版数読出し手段（１６）を設け、中央処理装置（
１２）の外部に版数読出し手段（１６）により読出した
版数（１４）を表示する版数表示手段（１８）を設けた
ことを特徴とするマイクロプログラム版数表示方式。[Claims] A microprogram-controlled central processing unit (12) in which data in a control storage unit (10) can be externally rewritten.
In this step, the version number (14) of the microprogram is stored in the final address location of the memory space of the microprogram, and after the loading of the microprogram is completed, the final address is given to the control storage unit (10) and the stored version number (14) is stored. 14) is provided, and the central processing unit (
12) A microprogram version number display system characterized in that a version number display means (18) for displaying the version number (14) read by the version number reading means (16) is provided outside of the microprogram version number display means (12).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318029A JPH0823817B2 (en) | 1987-12-15 | 1987-12-15 | Processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318029A JPH0823817B2 (en) | 1987-12-15 | 1987-12-15 | Processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01158531A true JPH01158531A (en) | 1989-06-21 |
| JPH0823817B2 JPH0823817B2 (en) | 1996-03-06 |
Family
ID=18094701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62318029A Expired - Fee Related JPH0823817B2 (en) | 1987-12-15 | 1987-12-15 | Processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823817B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254339A (en) * | 1985-09-03 | 1987-03-10 | Fujitsu Ltd | Control system for the number of editions of firmware of transmission equipment |
-
1987
- 1987-12-15 JP JP62318029A patent/JPH0823817B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254339A (en) * | 1985-09-03 | 1987-03-10 | Fujitsu Ltd | Control system for the number of editions of firmware of transmission equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823817B2 (en) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156358A (en) | Bus converter | |
| JPH0130161B2 (en) | ||
| US3699528A (en) | Address manipulation circuitry for a digital computer | |
| JPH01158531A (en) | Displaying system for edition number of microprogram | |
| JPS6019538B2 (en) | Program writing method | |
| JPS60123952A (en) | Input-output controlling system | |
| JPS6211369B2 (en) | ||
| JPS6331809B2 (en) | ||
| JPS60237503A (en) | High-speed processing system of sequence controller | |
| JPS6378233A (en) | Microprogram controller | |
| JP2961781B2 (en) | Data processing device | |
| JPH0120514B2 (en) | ||
| JPH0129639Y2 (en) | ||
| JPS62168241A (en) | Microprogram controller | |
| JPS61109143A (en) | Operating mode setting system | |
| JPH0588905A (en) | Microcontroller | |
| JPH01263819A (en) | Integrated circuit | |
| JPS5971510A (en) | Sequence control circuit | |
| JPH01223529A (en) | Semiconductor disk device | |
| JPH0155504B2 (en) | ||
| JPS5922150A (en) | Memory control system | |
| JPS617962A (en) | Programmable controller | |
| JPS6131494B2 (en) | ||
| JPS6180428A (en) | Data processor | |
| JPS62257531A (en) | Information processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |