JPH01156864A - ディレイタイム・シミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、素子の遅延時間を計算するためのデイレイ
タイム・シミュレータに関する。

［従来の技術］ 回路の検証を目的に、回路の遅延時間（タイミング）を
計算する際、従来は回路シミュレータや、論理シミュレ
ータを利用していた。

［発明が解決しようとする問題点１ ところが、回路シミュレータを利用する方法では、等価
回路として、メイヤー（Ｍａｙｅｒ）・ヤン・チャタジ
ー（Ｙ　ａｒｌｇ−ＣｈａＬｔｅｒｉｅｅ）、ワード・
デュトン（Ｗａｒｄ−ＤｕＬｔｏｎ）、〃ンメル・ブー
ン（Ｇｕｍｇｅｌ　・Ｐｏｏｎ）、エハーズ・モル（Ｅ
ｂｅｒｓ−Ｍｏｌｌ）等のモデルを使用しているので、
計算時間がかなり長くなる上、計算結果が収束しないこ
とがあり、シュミレーシ３ン結果が出力されない等の欠
点があった。

又、論理シミュレータを利用する方法では、回路中のタ
イミングがデフォルト値（例えばＯｎ５ｅｅや１　ｎ５
ｅｃ）になってしまうか、らしくは予めライブラリとし
て作成済みのフィックスした遅延時間を使用しなければ
ならず、回路に適した精度のよい遅延時間が計算できな
いという欠点があった。

この発明は、上述した問題点をなくすためになされたも
のであり、大規模な回路を高速にかつ精度良くタイミン
グの計算が行えるデイレイタイム・シミュレータを提供
することを目的とする。

［発明の概要１ この発明は、論理シミュレータ用のネットリスト中の各
トランジスタ毎に遅延時間を付していて、この遅延時間
の計算の際には、次段トランジスタの総ゲート容量９次
段トランジスタまでの配線容量・抵抗の総和、電源電圧
１周囲温度、各プロセスパラメータ等を考慮するため、
従来の論理シュミレーシコンよりも実製品に近いタイミ
ングチエツクが可能となる。

Ｅ問題点を解決するための手段］ この発明のデイレイタイム・シミュレータは、タイミン
グ計算を行うための計算式を格納する計算公式ファイル
と、各プロセスパラメータが記入されるパラメータファ
イルと、論理デートに対応したトランジスタレベルでの
接続情報を示すネットリストが格納されるライブラリフ
ァイルと、ユーザーによるデータが入力されるユーザ一
定義ファイルと、タイミング計算を行うネットリストを
格納するネットリストファイルと、ネットリスト内の各
トランジスタのタイプやサイズが記入されるレイアウト
データパラメータファイルと、上記各ファイル内のデー
タを上記計算公式に入力してタイミングの計算を行う計
ｔ［と、計算されたタイミングを付加したネットリスト
として出力するシミュレータ装置とからなることを特徴
とする。

［作用１ 上記構成によれば、計算公式に、上記の各ファイル内の
データが入力され、計算機にて回路のタイミング（遅延
時間）が計算され、計算されたタイミングを付加したネ
ットリストがシミュレータ装置より出力されるようにな
っている。

【実施例１ 第１図は、この発明のデイレイタイム・シミュレータの
１実施例を示すシステム構成図である。

１は、タイミング（遅延時間）を計算する計Ｋｔｆｉで
あり、２は、計Ｗ、機１でなされる計算の計算公式を格
納する計算公式ファイルであり、公式としては、Ｐタイ
プとＮタイプとの２式がある。

ｉ）Ｐタイプ １ｉ）Ｎタイプ Ｗ：トランジスタのゲート幅　　ｖｔｈ：ｔ、きい電圧
Ｌ：トランジスタのゲート長　　Ｖｃｃ：電源電圧μ：
モビリティ　　　　　　　　　　Ｃ：負荷容量Ｃｏｘ：
単位面積当たりのデージ容量　Ｔａ：周囲温度上式にお
ける時間ｔｒｙ　ｔｒは、第４図及び＄５図に示すよう
に、それぞれＰタイプとＮタイプとのトランジスタにお
ける出力波形立上り時の遅延時間ｔｒと、出力波形立下
り時の遅延時間ｔｒである。

３は、上記のモビリティμ、単位面積当たりのゲージ容
量Ｃｏｘ＊Ｌ−きい電圧ｖｔｈの各プロセスパラメータ
が記入されるパラメータファイルであり、４は、論理ゲ
ートに対応したトランジスタレベルにおける接続情報を
示すネッ）　ＩＪストが格納されるライブラリのファイ
ルである。５は、ユーザーに゛よる入力データとして、
計算時の電源電圧Ｖｃｃ。

周囲温度Ｔａｖ処理速度の高／中／低速のプロセス条件
等を入力するユーザ一定義ファイルであり、６は、タイ
ミングを計算したいネットリスト（または回路図）を格
納するネットリストファイルであり、７は、ネットリス
ト内の各ノードの容量値。

各トランジスタのゲート幅Ｗ、ゲート長し及び負荷容量
Ｃ等の、トランジスタのタイプやサイズなどが記載され
ているレイアウトデータパラメータファイルである。こ
れらのファイル１〜７は、ＲＡＭ（ランダム・アクセス
・メモリ）を用いた記憶装置からなっている。

上述した各ファイル２〜７に基づき計算機１でタイミン
グが計算され、そのタイミングを付加したネットリスト
（＊たけ回路図）がシミュレータ装置８で出力さ紅るよ
うになっていて、この出力されたネットリストを論理シ
ミユレータの入力データにすれば、全回路のタイミング
のチエツクが可能となる。

以下、このシステムを用いた計算方法をＣＭＯＳタイプ
のプロセスを使用した実例により詳細に説明する。

まず、ユーザ一定義として、ユーザ一定義ファイル５に
、例えば次のようなデータを入力する。

電源電圧：　　Ｖｆ！ｅ＝５．ＯＶ 周囲温度：Ｔａ＝２７℃ プロセス条件：　高速 次にタイミングを計算するネットリストをネットリスト
ファイル６に入力する。第２図に入力する論理シミエレ
ータ用のネットリストを示しており、同図におけるイン
バータＩＮＶを、各論理ゲートを持つ下位階層のトラン
ジスタレベルで捕らえたネットリストとして第３図に示
す。レイアウトデータパラメータファイル７における各
データは、レイアウト後のデータが入るファイルであり
、レイアウトデータが既に存在する場合にはこのデータ
を用い、一方、レイアウト作成前でレイアウトデータが
存在しない場合は予め設定されたデフォルト値が用いら
れる。

以上のデータ入力が行なわれると、計算機１にてタイミ
ングの計算が行なわれる。このタイミング計算において
は、出力波形の立上り時の遅延時間としては上記のＰタ
イプの公式による遅延時間ｔｒが用いられ、出力波形の
立下り時の遅延時間としてはＮタイプの遅延時間Ｌｆが
用いられる。

求められた遅延時間ｔｒは、Ｐタイプトランジスタ３１
のドレインノードｏｐに付加され、遅延時間【「は、Ｎ
タイプトランジスタ３２のドレインノードＤｎに付加さ
れる。

ここではＰ、Ｎタイプトランジスタが各１個の場合につ
いて述べたが、次に複数個のトランジスタが直列あるい
は並列に接続されている場合の遅延時間を述べる。尚、
第６図のようにＰ、Ｎタイプトランジスタが複数個接続
されている場合、Ｐｌ　、Ｐ　２　、Ｐ　３のＰタイプ
トランジスタにおいては、電源側Ｖｃｃに近い方の端子
機を、又、Ｎｌ、Ｎ２゜Ｎ３のＮタイプトランジスタに
おいては、グランドＧＮＤに近い方の端子ｎ＋それぞれ
ソースノードとする。

第７図は、３個のトランジスタＰｉ、Ｐ２．Ｐ３が直列
接続された例を示しており、各トランジスタＰｉ、Ｐ２
．Ｐ３の遅延時間Ｌｒ７．ｔｒｚｅＬｒ３の中で最も遅
い値を、Ｎタイプトランジスタにつながるノードに付加
する。ここでは−例として３個のトランジスタの場合を
考えたが、他の個数の場合であっても最も遅い遅延時間
をＮタイプトランジスタにつながるノードに付加する。

第８図は、３個のトランジスタＰｉ、Ｐ２．Ｐ３が並列
に接続された例を示しており、この場合も最も遅い値を
、Ｎタイプトランジスタにつながるノードに付加する。

更に、直列と並列とが混ざった回路でも、上述した直列
の場合と並列の場合との考え方を組み合わせればよく、
又、Ｎタイプトランジスタの遅延時ＷＩｔｒを求める場
合もＰタイプトランジスタの場合と同様である。

第２図のように、全体が論理ゲートレベルのネッ）リス
トの場合、つまり、第３図に示したようなトランジスタ
レベルのネフ）リストがない場合、各論理デートに対応
したトランジスタレベルのネットリストをライブラリフ
ァイル４に予めライブラリとして持っているので、この
システムではこのライブラリを利用するようにしている
。第９図には、ライブラリファイル４に定義されている
一例としてＮＡＮＤゲートの回路図を示している。

この場合の遅延時間の付加方法を説明すると、ライブラ
リ中のトランジスタレベルのネットリストをもとに遅延
時間Ｌｒ＊　ｔｆを求める。その後、これらの値を論理
ゲートレベルの出力部にＯに付加する。この時、論理シ
ミユレータの機能として出力部Ｏには、ｔ「とｔｆとの
２値が付加できるエリアを持っている。このような方法
をとることにより、論理ゲートばかりのネットリストで
もこのシステムを利用すれば、各論理ゲートの出力に遅
延時間を付加することができる。

このようにしてシミュレータ装置８より出力された遅延
時間を付加したネッ・トリストを論理シミュレータにか
ければ、ユーザーの望むタイミングを得ることができる
。

［発明の効果］ この発明によれば、次段トランジスタの総ゲート容量９
次段トランジスタまでの配線容量・抵抗の総和、電源電
圧９周囲温度、各プロセスパラメータ等を考慮して各ト
ランジスタ毎にタイミングを計算するようにしたので、
従来の論理シュミレー　。

シタンよりも実製品に近い正確なタイミングチエツクが
可能となる。又、周囲温度等の諸条件を随意に変化させ
た状態でのシュミレーションも可能となる。

【図面の簡単な説明】

第１図はこの発明のデイレイタイム・シミュレータの１
実施例を示すシステム構成図、第２図は、論理シミュレ
ータ用のネットリストの一例を示す回路図、第３図は、
第２図におけるインバータにおけるトランジスタレベル
でのネットリストの一例を示す回路図、第４図、第５図
は、遅延時間を説明するための入出力波形図、第６図及
び第７図は、直列接続されたトランジスタの一例を示す
図、第８図は、並列接続されたトランジスタの一例を示
す図、第９図は、ライブラリファイルに格納されたＮＡ
ＮＤ回路に対するトランジスタレベルのネットリストの
回路図である。 １・・・計算機、２・・・計算公式ファイル、３・・・
パラメータファイル、４・・・ライブラリファイル、５
・・・ユーザ一定義ファイル、６・・・ネットリスト７
フイル、７・・・レイ７ウトデータパラメータフアイル
、８・・・シミュレータ装置。 特許出願人　　株式会社　リコー 代理人　弁理士　　前出　葆　他１名 第１図 第２．！Ｉ　　　　　　　　　第３７ 第５ｒＭ ＩＥ６１！１ 第７図　　　　　　　　　第、。 第９図 手続補正書（自発） 特許庁長官段　　　昭和６３年　２月　１５日１、事件
の表示 昭和　６２年特許願第　３１８２０２　　　号２、発明
の名称 デイレイタイム・シミュレータ ３、　補正をする者 事件との関係　特許出願人 オオタ　り　ナヵマゴメ 住所東京都大田区中馬込１丁目３番６号名称　（６７４
）　　株式会社　リ　　コ　　−４、代理人 住所　〒５４０　大阪府大阪市東区域見２丁目１番６１
号（１）明細書、５頁９行のｒｉｉ）Ｎタイプ」の前に
、ｒＷ：Ｐタイプトランジスタのゲート幅ＬＡＰタイプ
トランジスタのゲート長 μ：ＰタイプトランジスタのモビリティＣｏｘ：Ｐタイ
プトランジスタの単位面積当たりσゲート容量 Ｖｔｈ：Ｐタイプトランジスタのしきい電圧Ｖｃｃ：電
源電圧　Ｃ：負荷容量　Ｔａ：周囲温度（改行）」を挿
入する。 （２）同、５頁１２行ないし１５行に「Ｗ：トランジス
タの・・・Ｔａ：周囲温度」とあるを、ｒＷ：Ｎタイプ
トランジスタのゲート幅ＬＡＮタイプトランジスタのゲ
ート長 μ：ＮタイプトランジスタのモビリティＣｏｘ：Ｎタイ
プトランジスタの単位面積当たりＶゲート容量 Ｖｔｈ：Ｎタイプトランジスタのしきい電圧Ｖｃｃ：電
源電圧　Ｃ：負荷容量　Ｔａ：周囲温度」ζ、補正する
。

Claims (1)

【特許請求の範囲】
1. （１）タイミング計算を行うための計算式を格納する計
   算公式ファイルと、各プロセスパラメータが記入される
   パラメータファイルと、論理ゲートに対応したトランジ
   スタレベルでの接続情報を示すネットリストが格納され
   るライブラリファイルと、ユーザーによるデータが入力
   されるユーザー定義ファイルと、タイミング計算を行う
   ネットリストを格納するネットリストファイルと、ネッ
   トリスト内の各トランジスタのタイプやサイズが記入さ
   れるレイアウトデータパラメータファイルと、上記各フ
   ァイル内のデータを上記計算公式に入力してタイミング
   の計算を行う計算機と、計算されたタイミングを付加し
   たネットリストとして出力するシミュレータ装置とから
   なることを特徴とするディレィタイム・シミュレータ。