JPH01155560A - Dc reproduction circuit - Google Patents

Dc reproduction circuit

Info

Publication number
JPH01155560A
JPH01155560A JP62314977A JP31497787A JPH01155560A JP H01155560 A JPH01155560 A JP H01155560A JP 62314977 A JP62314977 A JP 62314977A JP 31497787 A JP31497787 A JP 31497787A JP H01155560 A JPH01155560 A JP H01155560A
Authority
JP
Japan
Prior art keywords
output
level detector
adder
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62314977A
Other languages
Japanese (ja)
Inventor
Kenichi Sato
憲一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62314977A priority Critical patent/JPH01155560A/en
Priority to US07/281,731 priority patent/US4991034A/en
Priority to KR1019880016482A priority patent/KR960016898B1/en
Priority to EP88120739A priority patent/EP0320022B1/en
Priority to DE3888313T priority patent/DE3888313T2/en
Publication of JPH01155560A publication Critical patent/JPH01155560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To prevent the error of data discrimination by providing the adder of an input digital signal and the output of a variable gain amplifier through an attenuator in the previous stage of a level detector. CONSTITUTION:The level detector 10 basically outputs a signal proportional to the envelope of an inputted signal, and the gain of the variable gain amplifier 9 is controlled in correspondence with the output of the level detector 10. Consequently, a feedback quantity is correspondingly controlled when the amplitude of the input signal is fluctuated. The output of the second adder 12 where the output of the attenuator 11 and the digital signal from a terminal 1 are added is used for the input of the level detector 9. The fluctuation of a base line in the input signal of the level detector 9 is controlled in the same way as the output of a first adder 2. Thus, the malfunction of a compensation action can be prevented.

Description

【発明の詳細な説明】 げ)産業上の利用分野 本発明は、デジタル信号の伝送、記録/再生における直
流再生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION G) Industrial Application Field The present invention relates to a DC reproducing circuit for transmitting, recording/reproducing digital signals.

(ロ)従来の技術 NRZ (Non  Beturn  to  zer
o)信号等のデジタル信号は、第6図に示す様に直流領
域までの低周波成分を含むため、伝送の際破線で示した
低周波領域が遮断されると、第4図に示す如く信号のベ
ースラインの変動が生じ、受信側、再生側において符号
誤りが発生し易くなる。
(b) Conventional technology NRZ (Non Beturn to zer)
o) Digital signals such as signals include low frequency components up to the DC region as shown in Figure 6, so if the low frequency region shown by the broken line is interrupted during transmission, the signal will be distorted as shown in Figure 4. This causes fluctuations in the baseline, making code errors more likely to occur on the receiving and reproducing sides.

一方、電線路による信号伝送においては、1対の信号線
を用いてデジタル信号の伝送と給電を同時に行なう場合
があり、直流領域を含む低周波領域を給電に割当てるた
めに、デジタル信号の低域は遮断して伝送される。又、
デジタル信号の記録再生においては磁気ヘッドの微分応
答特性によシ、デジタル信号の低周波領域は失なわれて
しまう。
On the other hand, in signal transmission via electric lines, there are cases in which a pair of signal lines is used to simultaneously transmit digital signals and supply power. is blocked and transmitted. or,
When recording and reproducing digital signals, the low frequency region of the digital signal is lost due to the differential response characteristics of the magnetic head.

そこで、上記の例では、前述の様にベースラインの変動
が生じ符号誤りのおそれが増大する。
Therefore, in the above example, the baseline fluctuates as described above, increasing the possibility of code errors.

この念め、従来より、受信側、再生側で低周波領域成分
を補償する量子化帰還法による直流再生回路が利用され
ている。
To this end, DC regeneration circuits based on the quantization feedback method have been used to compensate for low frequency components on the receiving and reproducing sides.

従来の直流再生回路には特開昭60−129975号公
報(G11B  20/14)に示されたものがあるが
、この従来の構成につき第5図に従い説明する。端子(
1)には第6図実線で示す周波数成分を有するデジタル
信号が入力される。(2)は加算器であり、デジタル信
号はこの加算器(2)でロウバスフィルタ(LPF)+
61からの帰還信号と加算されて、識別器(5)に印加
される。識別器(5)では波形成形、データ検出等の処
理が行なわれ、出力端子(8)からはデータ信号が得ら
れる。
A conventional DC regeneration circuit is disclosed in Japanese Unexamined Patent Publication No. 129975/1988 (G11B 20/14), and this conventional configuration will be explained with reference to FIG. Terminal (
1), a digital signal having frequency components shown by solid lines in FIG. 6 is input. (2) is an adder, and the digital signal is passed through the low-pass filter (LPF) +
It is added to the feedback signal from 61 and applied to the discriminator (5). The discriminator (5) performs processing such as waveform shaping and data detection, and a data signal is obtained from the output terminal (8).

このデータ信号の低域成分が加算器(2)に帰還される
ことにより、第6図破線で示された低周波成分が復元さ
れることになる。尚、ロウパスフィルタ(6)の通過特
性は、入力端子(1)に入力されるデジタル信号の低周
波遮断特性(第6図破線で示す)と略等しく設定されて
いる。
By feeding back the low frequency component of this data signal to the adder (2), the low frequency component shown by the broken line in FIG. 6 is restored. The pass characteristic of the low pass filter (6) is set approximately equal to the low frequency cutoff characteristic (shown by the broken line in FIG. 6) of the digital signal input to the input terminal (1).

ところで、上記の直流再生回路では、入力信号の振幅等
が変動する場合(特にデジタルVTR等のデジタル信号
の記録/再生の場合)、帰還量が一定のため被補償信号
と補償信号とのバランスがくずれ、安定した補償が行な
えなくなる。
By the way, in the above-mentioned DC reproducing circuit, when the amplitude etc. of the input signal fluctuates (especially when recording/reproducing digital signals such as digital VTR), the amount of feedback is constant, so the balance between the compensated signal and the compensated signal is maintained. It will collapse and stable compensation will not be possible.

そこで、出願人は第7図に示す様な改良回路を提案した
(特開昭61−123064号、G11B 20/10
)。第7図において、(9)は可変利得増幅器、00I
は入力信号のレベルを検出するレベル検出器である。尚
、第5図と同じものについては共通の符号を付しである
Therefore, the applicant proposed an improved circuit as shown in FIG.
). In FIG. 7, (9) is a variable gain amplifier, 00I
is a level detector that detects the level of the input signal. Components that are the same as those in FIG. 5 are given the same reference numerals.

この改良回路では、入力端子(1)からの入力信号のレ
ベルに応じて帰還量を制御することとなり、低周波成分
の補償が安定するものである。
In this improved circuit, the amount of feedback is controlled according to the level of the input signal from the input terminal (1), and the compensation of low frequency components is stabilized.

(ハ)発明が解決しようとする問題点 しかしながら、M7図におけるレベル検出器σ■は基本
的に入力されている信号の直流(低域)成分も検出する
ものであるから、ベースラインの変動が極端に大きい場
合には、このベースラインの変動がレベル検出器の出力
に表われることになる。
(c) Problems to be solved by the invention However, since the level detector σ■ in diagram M7 basically also detects the DC (low frequency) component of the input signal, fluctuations in the baseline are If extremely large, this baseline variation will appear in the output of the level detector.

すなわち、第2図(a)の如きベースライン(−訛鎖線
)が大きく変動したデジタル信号がレベル検出器aO1
に入力されると、整流されて(第2図(′b)実線)、
平滑されることによシ、第2図(1))破線の如き出力
が得られる。尚、矢印GA)のレベルはレベル検出器の
基準レベルである。
In other words, the digital signal whose baseline (-dotted dashed line) as shown in FIG.
When input to , it is rectified (solid line in Figure 2 ('b))
By smoothing, an output as shown by the broken line in FIG. 2 (1) is obtained. Note that the level indicated by arrow GA) is the reference level of the level detector.

従って、第2図(巳)の如くデジタル信号の振幅があま
り変動していなくても、ベースライン変動が原因となっ
てレベル検出器(101出力が変動してしまう。そこで
、可変利得増幅器(9)のゲインが振幅変動が少ないに
もかかわらず変化せしめられることになる。すなわち、
直流再生回路における帰還量が入力信号レベルとはほと
んど無関係に変動することになり、被補償信号と補償信
号のバランスがくずれる。つまシ、低周波成分の補償が
十分に行なわれなくなって、データ識別誤りの可能性も
増大する。
Therefore, even if the amplitude of the digital signal does not fluctuate much as shown in Figure 2 (sniff), the output of the level detector (101) fluctuates due to baseline fluctuations. ) will be changed even though the amplitude fluctuation is small. In other words,
The amount of feedback in the DC regeneration circuit changes almost independently of the input signal level, and the balance between the compensated signal and the compensation signal is lost. Additionally, compensation for low frequency components is no longer performed sufficiently, increasing the possibility of data identification errors.

上記問題点に対しては、■レベル検出器α■の平滑時定
数を大きくする。■レベル検出器(1(11への入力を
加算器(2)の出力(4)より得る。等の対策が考えら
れる。しかし、■の方法では時定数の増加に伴う制御信
号の遅れ等が問題となる。又、■の方法では帰還率を低
く抑えないと系が発振してしまうが、帰還率が低いと低
周波成分の補償も十分でなくなってしまう。
To solve the above problem, the smoothing time constant of the level detector α is increased. ■ Countermeasures can be considered such as obtaining the input to the level detector (1 (11) from the output (4) of the adder (2). However, with the method (■), there is a delay in the control signal due to an increase in the time constant. This poses a problem.Also, in method (2), unless the feedback rate is kept low, the system will oscillate, but if the feedback rate is low, compensation for low frequency components will not be sufficient.

に)問題点を解決するための手段 本発明ではレベル検出器の前段において、入力デジタル
信号と、減衰器を介した可変利得増幅器出力との加算器
が設けられているものである。
B) Means for Solving the Problems In the present invention, an adder for the input digital signal and the output of the variable gain amplifier via an attenuator is provided before the level detector.

(ホ)作 用 つまり、加算器において入力デジタル信号と減液された
可変利得増幅器出力が加算されてレベル検出器′\の入
力信号のベースライン変動が抑えられることになる。そ
こで、レベル検出器の出力が入力信号の振幅変動以外の
要因により変動することが抑えられ、従来例の欠点が解
消される。
(e) Effect: In other words, the input digital signal and the reduced variable gain amplifier output are added in the adder, thereby suppressing the baseline fluctuation of the input signal of the level detector'\. Therefore, fluctuations in the output of the level detector due to factors other than fluctuations in the amplitude of the input signal are suppressed, and the drawbacks of the conventional example are eliminated.

(へ)実施例 以下、図面に従い本発明の詳細な説明する0第1図は実
施例のブロック図である。図において第7図と同じもの
については共通の符号を付しである。
(F) Embodiment Hereinafter, the present invention will be explained in detail with reference to the drawings. FIG. 1 is a block diagram of an embodiment. In the figure, the same parts as in FIG. 7 are given the same reference numerals.

(1)は再生されたNRZ信号等のデジタル信号の入力
される端子、(2)は第1の加算器、(5)はデータの
識別器(1、Oの値を識別する) 、(61は帰還信号
を抽出するロウバスフィルタ、(8)は低周波成分の補
償されたデジタル信号の出力端子、(9)は可変利得増
幅器、σ■はレベル検出器、σ】ノは可変利得増幅器(
9)出力を減衰せしめる減衰器、0は第2の加算器であ
る。
(1) is a terminal into which a digital signal such as a reproduced NRZ signal is input, (2) is a first adder, (5) is a data discriminator (identifies the value of 1 and O), (61 is a low-pass filter that extracts the feedback signal, (8) is the output terminal of the digital signal compensated for the low frequency component, (9) is the variable gain amplifier, σ■ is the level detector, and σ] is the variable gain amplifier (
9) Attenuator for attenuating the output, 0 is the second adder.

レベル検出器σωは例えば整流回路と平滑回路からなシ
、入力された信号のエンベロープに比例した信号を基本
的に出力するものである。可変利得増幅器C1lはこの
レベル検出器(9)の出力に応じてゲインが制御される
。そして、端子(1)への入力信号の振幅が大きくなっ
たときにはそのゲインが大となる様に制御される。そこ
で、入力信号の振幅が変動したとき(デジタル信号の記
録再生装置ではヘッドと記録媒体との接触状態の変化、
記録媒体の 表面上人ゴミ、キズ等が原因となる)、これに応じて帰
還量が制御されることになる。
The level detector σω includes, for example, a rectifier circuit and a smoothing circuit, and basically outputs a signal proportional to the envelope of the input signal. The gain of the variable gain amplifier C1l is controlled according to the output of this level detector (9). Then, when the amplitude of the input signal to the terminal (1) becomes large, the gain is controlled to become large. Therefore, when the amplitude of the input signal fluctuates (in digital signal recording/reproducing devices, changes in the contact state between the head and the recording medium,
This is caused by dust, scratches, etc. on the surface of the recording medium), and the amount of feedback is controlled accordingly.

そして、レベル検出器(9)の入力としては減衰器αD
出力と端子(1)からのデジタル信号とが加算されたも
の(第2加算器(17J出力)が利用される。
The input of the level detector (9) is an attenuator αD.
The sum of the output and the digital signal from terminal (1) is used (the second adder (17J output)).

そこで、レベル検出器(9)の入力信号は、第1の加算
器(2)出力と同様にベースラインの変動が抑えられる
ことになる。従って従来技術で生じた様な補償動作の誤
動作は防止することができる。
Therefore, fluctuations in the baseline of the input signal of the level detector (9) are suppressed, similar to the output of the first adder (2). Therefore, malfunctions in the compensation operation that occur in the prior art can be prevented.

減衰器allは、第2加算器(1zを設けたことによっ
て構成される帰還ループが発振しない様に挿入されてい
る。この減衰量はベースライン変動の抑圧効果と、帰還
ループの安定性の両者を考慮して適当な値に設定される
The attenuator all is inserted so that the feedback loop formed by providing the second adder (1z) does not oscillate. It is set to an appropriate value taking into consideration.

尚、第1図の実施例では、第2の加算器C121の一方
の入力として、可変利得増幅器(9)の出力を利用して
いるが(構成要素の共通化を計っている)、ローパスフ
ィルタ(6)の出力を所定のゲインで加算するとか、デ
ータ識別器(5)の出力を別のロウパスフィルタ等に供
給して加算するという様な構成も利用できる。
In the embodiment shown in FIG. 1, the output of the variable gain amplifier (9) is used as one input of the second adder C121 (common elements are used), but the low-pass filter It is also possible to use a configuration in which the outputs of (6) are added with a predetermined gain, or the output of the data discriminator (5) is supplied to another low-pass filter or the like and added.

(ト)発明の効果 以上述べた様に、本発明によればレベル検出器への入力
信号においてベースラインの変動が抑圧されるので、レ
ベル検出器の出力は、正しく入力信号レベルに対応した
ものとなる。そこで可変利得増幅器のゲインが正しく制
御されるので直流再生回路の動作が誤ることがなく、デ
ータ識別の誤りを防止することができる。
(G) Effects of the Invention As described above, according to the present invention, fluctuations in the baseline in the input signal to the level detector are suppressed, so that the output of the level detector correctly corresponds to the input signal level. becomes. Therefore, since the gain of the variable gain amplifier is correctly controlled, the operation of the DC regeneration circuit will not be erroneous, and data identification errors can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
従来技術の問題を説明するための波形図、第6図はデジ
タル信号の周波数特性を示す図、第4図はベースライン
変動が生じたデジタル信号を示す波形図、第5図は従来
例を示すブロック図、第6図は第5図に係る周波数特性
図、第7図は第2の従来例を示すブロック図である。 (2)・・・第1加算器、(5)・・・データ識別器、
(6)・・・ロウバスフィルタ、(9)・・・可変利得
増幅器、ti■・・・レベル検出器、(121・・・第
2加算器。
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a waveform diagram for explaining the problems of the prior art, Fig. 6 is a diagram showing the frequency characteristics of a digital signal, and Fig. 4 is a baseline diagram. FIG. 5 is a block diagram showing a conventional example, FIG. 6 is a frequency characteristic diagram according to FIG. 5, and FIG. 7 is a block diagram showing a second conventional example. . (2)...first adder, (5)...data identifier,
(6)...Low bass filter, (9)...Variable gain amplifier, ti■...Level detector, (121...Second adder.

Claims (1)

【特許請求の範囲】[Claims] (1)低周波遮断要因を有する系において伝送又は再生
されたデジタル信号の直流再生回路において、前記デジ
タル信号を入力とする第1加算器と、この第1加算器出
力を入力とするデータ識別器と、このデータ識別器出力
の低周波成分を抽出するフィルタ手段と、このフィルタ
手段出力を入力とする可変利得増幅器と、この可変利得
増幅器のゲインを制御するレベル検出器と、前記デジタ
ル信号と前記データ識別器出力に関連した信号を加算し
て前記レベル検出器に供給する第2加算器とを備え、前
記可変利得増幅器出力を前記第1加算器に供給すること
を特徴とする直流再生回路。
(1) In a DC regeneration circuit for a digital signal transmitted or regenerated in a system having a low frequency cutoff factor, a first adder receives the digital signal as an input, and a data discriminator receives the output of the first adder as an input. a filter means for extracting a low frequency component of the output of the data discriminator; a variable gain amplifier inputting the output of the filter means; a level detector controlling the gain of the variable gain amplifier; A second adder that adds signals related to data discriminator outputs and supplies the sum to the level detector, and supplies the variable gain amplifier output to the first adder.
JP62314977A 1987-12-11 1987-12-11 Dc reproduction circuit Pending JPH01155560A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62314977A JPH01155560A (en) 1987-12-11 1987-12-11 Dc reproduction circuit
US07/281,731 US4991034A (en) 1987-12-11 1988-12-09 DC restoration circuit for restoring and compensating a low frequency component lost in a digital signal
KR1019880016482A KR960016898B1 (en) 1987-12-11 1988-12-10 Dc restoration circuit for restoring and compensating a low frequency component lost in a digital signal
EP88120739A EP0320022B1 (en) 1987-12-11 1988-12-12 DC Restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system
DE3888313T DE3888313T2 (en) 1987-12-11 1988-12-12 DC - recovery circuit for the recovery and compensation of lost low frequency components in a digital signal transmission system.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62314977A JPH01155560A (en) 1987-12-11 1987-12-11 Dc reproduction circuit

Publications (1)

Publication Number Publication Date
JPH01155560A true JPH01155560A (en) 1989-06-19

Family

ID=18059943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62314977A Pending JPH01155560A (en) 1987-12-11 1987-12-11 Dc reproduction circuit

Country Status (1)

Country Link
JP (1) JPH01155560A (en)

Similar Documents

Publication Publication Date Title
US5483552A (en) Adaptive equalizing apparatus for controlling the input signal level of quantized feedback
EP0320022B1 (en) DC Restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system
JPH0619904B2 (en) Waveform processing method for digital signals
EP0393633B1 (en) Low frequency component restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system
JPH01155560A (en) Dc reproduction circuit
JP3519110B2 (en) Signal regenerator for binary signal
JPH06140875A (en) Automatic equalizer
JP2822264B2 (en) Automatic gain control circuit
JPH06205051A (en) Signal identifying device
JPH01151076A (en) Direct current reproducing circuit
JPH0473236B2 (en)
JPH0352164A (en) Dc reproduction circuit for digital signal reproduction device
JP2805628B2 (en) White peak reversal compensation circuit
JPS60258761A (en) Pulse reproduction circuit for digital magnetic recording
JPS6367829A (en) Digital information transmitter
JPH0683269B2 (en) Signal identification device
JPS61187104A (en) Rotating head-type video recording device
JPH06169232A (en) Automatic equalizer
JPH0251307B2 (en)
JPH07334849A (en) Signal reproducing device for optical disk device
JPH0845186A (en) Agc circuit and digital magnetic reproducing device
JPH02288640A (en) Optical reception circuit
JPH08190765A (en) Recording device and reproducing device
JPS60216627A (en) Digital data generating device
JPH03120603A (en) Reproduction device for digital signal