JPH01151254A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH01151254A JPH01151254A JP62310536A JP31053687A JPH01151254A JP H01151254 A JPH01151254 A JP H01151254A JP 62310536 A JP62310536 A JP 62310536A JP 31053687 A JP31053687 A JP 31053687A JP H01151254 A JPH01151254 A JP H01151254A
- Authority
- JP
- Japan
- Prior art keywords
- sealing member
- semiconductor package
- moisture
- package
- polymer material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002861 polymer material Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 238000001035 drying Methods 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims description 30
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000003566 sealing material Substances 0.000 abstract description 4
- 229920006254 polymer film Polymers 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体パッケージ及びその!!!造方決方法し、半導体
チップ内に水分が入ることを阻止することを目的とし、 リード内端と半導体チップを封止した樹脂よりなる封止
部材の表面を、耐水性の高分子材によって覆うとともに
、上記封止部材により覆われた上記リード周囲の隙間を
、上記高分子材により満たした半導体パッケージを含み
構成し、さらに、樹脂よりなる封止部材によってリード
内端と半導体チップを封止した後、該封止部材を高分子
材の溶液に浸漬し、低圧の雰囲気下で加熱する加熱工程
と、該加熱工程を経た上記溶液を、高圧の雰囲気下に置
く加圧工程と、該加圧工程を経た上記溶液から上記封止
部材を取り出して加熱乾燥する乾燥工程とを含み構成す
る。
チップ内に水分が入ることを阻止することを目的とし、 リード内端と半導体チップを封止した樹脂よりなる封止
部材の表面を、耐水性の高分子材によって覆うとともに
、上記封止部材により覆われた上記リード周囲の隙間を
、上記高分子材により満たした半導体パッケージを含み
構成し、さらに、樹脂よりなる封止部材によってリード
内端と半導体チップを封止した後、該封止部材を高分子
材の溶液に浸漬し、低圧の雰囲気下で加熱する加熱工程
と、該加熱工程を経た上記溶液を、高圧の雰囲気下に置
く加圧工程と、該加圧工程を経た上記溶液から上記封止
部材を取り出して加熱乾燥する乾燥工程とを含み構成す
る。
本発明は、半導体パッケージ及びその製造方法に関する
。
。
半導体集積回路(IC)等のパッケージングaして、例
えば第4[;!Iに見られるように、エポキシ系樹脂材
よりなる封止材により半導体チップaとリードbを封止
するものがある。
えば第4[;!Iに見られるように、エポキシ系樹脂材
よりなる封止材により半導体チップaとリードbを封止
するものがある。
しかし、樹脂は水分を浸透し易く、パッケージCが熱を
受けた場合に、樹脂内に入り込んだ水分が膨張してパッ
ケージCに亀裂が発生するぽかりでなく、パッケージC
内の水分により半導体が劣化するといった問題がある。
受けた場合に、樹脂内に入り込んだ水分が膨張してパッ
ケージCに亀裂が発生するぽかりでなく、パッケージC
内の水分により半導体が劣化するといった問題がある。
特に、半田浸漬法によって半導体のデイバイスを機器に
装着する場合に、パッケージの亀裂現象が顕著に現れる
ため、浸漬する前に、パッケージを乾燥する必要があり
、半導体デイバイスの取付けに手間がかかる。
装着する場合に、パッケージの亀裂現象が顕著に現れる
ため、浸漬する前に、パッケージを乾燥する必要があり
、半導体デイバイスの取付けに手間がかかる。
このため、パッケージの底面から半導体チップの底部に
到る小孔dを設け、水分をここから排出するようにした
ものも提案されているが、湿気によって半導体が劣化す
るという問題は依然として残っている。
到る小孔dを設け、水分をここから排出するようにした
ものも提案されているが、湿気によって半導体が劣化す
るという問題は依然として残っている。
そこで本発明は、半導体チップ内に水分が入ることを阻
止できる半導体チップ及びその製造方法を提供すること
を目的とする。
止できる半導体チップ及びその製造方法を提供すること
を目的とする。
上記問題点は、樹脂よりなる封止部材によってリード内
端と半導体チップを封止した後、該封止部材を高分子材
の溶液に浸漬し、低圧の雰囲気下で加熱する加熱工程と
、該加熱工程を経た上記溶液を、高圧の雰囲気下に置く
加圧工程と、該加圧工程を経た上記溶液から上記封止部
材を取り出して加熱乾燥する乾燥工程とから構成する半
導体パッケージの製造方法、さらに、リード内端と半導
体チップを封止した樹脂よりなる封止部材の表面を、耐
水性の高分子材によって覆うとともに、上記封止部材に
より覆われた上記リード周囲の隙間を、上記高分子材に
より満たした半導体パンケージによって達成される。
端と半導体チップを封止した後、該封止部材を高分子材
の溶液に浸漬し、低圧の雰囲気下で加熱する加熱工程と
、該加熱工程を経た上記溶液を、高圧の雰囲気下に置く
加圧工程と、該加圧工程を経た上記溶液から上記封止部
材を取り出して加熱乾燥する乾燥工程とから構成する半
導体パッケージの製造方法、さらに、リード内端と半導
体チップを封止した樹脂よりなる封止部材の表面を、耐
水性の高分子材によって覆うとともに、上記封止部材に
より覆われた上記リード周囲の隙間を、上記高分子材に
より満たした半導体パンケージによって達成される。
即ち本発明は、加熱工程により高分子材料の空気を抜く
とともに、樹脂材により形成された半導体パッケージの
水分を蒸発させた後、加圧工程によって封止部材に高分
子材を押しつけるようにして、封止部材とリードとの隙
間に入りこませるとともに、その表面に付着させる。
とともに、樹脂材により形成された半導体パッケージの
水分を蒸発させた後、加圧工程によって封止部材に高分
子材を押しつけるようにして、封止部材とリードとの隙
間に入りこませるとともに、その表面に付着させる。
そして、高分子材により覆われた半導体パッケージを乾
燥工程により固化して半導体パッケージを作成する。
燥工程により固化して半導体パッケージを作成する。
高分子材により覆われた半導体パッケージは、水分の内
部への浸透を排除する。
部への浸透を排除する。
そこで以下に、本発明の実施例を図面に基づいて説明す
る。
る。
第1〜3回は、本発明の一実施例を示すもので、図中符
号lは、封止部材6よりなる半導体パッケージで、その
封止部材6は、例えばシリカ、カップリング剤、カーボ
ンブラック等を加えたエポキシ樹脂よりなり、ワイヤボ
ンディングした半導体チップ2と導電性リード端子3・
・の内端とをモールド成形によって覆うものである。
号lは、封止部材6よりなる半導体パッケージで、その
封止部材6は、例えばシリカ、カップリング剤、カーボ
ンブラック等を加えたエポキシ樹脂よりなり、ワイヤボ
ンディングした半導体チップ2と導電性リード端子3・
・の内端とをモールド成形によって覆うものである。
4は、例えば表1に示す高分子材よりなる被膜で、次に
示す工程を経てこの′al124が形成される。
示す工程を経てこの′al124が形成される。
即ち、高分子材に所定の溶剤を混ぜた溶液5を加熱し、
5011mHg程度に減圧した雰囲気中において、封止
部材6により覆われた半導体パッケージ1を溶液5中に
浸漬させることにより、高分子材溶液5中の空気と封止
部材6内の水分を抜く処理を行い(第2図イ)、その後
、温度を常温にするとともに圧力を8 kg/cm”に
加圧してさらに約4時間、半導体パッケージ1を溶液5
中に浸漬することにより(同図口)、封止部材6の表面
、及びリード3と封止部材6との隙間に高分子材を付着
する処理を施す。
5011mHg程度に減圧した雰囲気中において、封止
部材6により覆われた半導体パッケージ1を溶液5中に
浸漬させることにより、高分子材溶液5中の空気と封止
部材6内の水分を抜く処理を行い(第2図イ)、その後
、温度を常温にするとともに圧力を8 kg/cm”に
加圧してさらに約4時間、半導体パッケージ1を溶液5
中に浸漬することにより(同図口)、封止部材6の表面
、及びリード3と封止部材6との隙間に高分子材を付着
する処理を施す。
そして、これらの工程を経た半導体パッケージ■を、高
分子材の溶液から取り出した後(同図へ)、150℃の
雰囲気中で乾燥固化する(同図二)。
分子材の溶液から取り出した後(同図へ)、150℃の
雰囲気中で乾燥固化する(同図二)。
次に、微粒状のガラス等の研磨剤を添加した水を噴射す
るホーニング法により、リード3外端に付着した被膜4
を除去しく同図ホ)、パッケージ工程を終了する。
るホーニング法により、リード3外端に付着した被膜4
を除去しく同図ホ)、パッケージ工程を終了する。
次に、本発明の製造過程を説明する。
即ち本発明は、減圧した雰囲気下において、加熱工程に
より高分子溶液5の空気を抜くとともに、半導体パッケ
ージ1の封止部材6に含まれた水分を蒸発させた後(第
3図a)、加圧工程によって高分子材を押しつけるよう
にして、封止部材6表面とり一ド3周囲の隙間に入り込
ませる(同図b)。
より高分子溶液5の空気を抜くとともに、半導体パッケ
ージ1の封止部材6に含まれた水分を蒸発させた後(第
3図a)、加圧工程によって高分子材を押しつけるよう
にして、封止部材6表面とり一ド3周囲の隙間に入り込
ませる(同図b)。
そして、高分子材により覆われた*導体パッケージlを
溶液5から取り出し、その表面上の高分子材を乾燥工程
により固化した後(同図C)、研磨剤を添加した水によ
り、リード3の先端に付着した高分子材をホーニングし
く同図d)、半導体パッケージの作成が終了する。
溶液5から取り出し、その表面上の高分子材を乾燥工程
により固化した後(同図C)、研磨剤を添加した水によ
り、リード3の先端に付着した高分子材をホーニングし
く同図d)、半導体パッケージの作成が終了する。
なお、上記した工程を経て製造した半導体パッケージ1
を、常温の下で6ケ月放置した後、半田浸漬により機器
に取付け、ブレシャー・クツカーテスター(PCT)に
より耐湿性試験を行った結果、半田浸漬による亀裂の発
生や、水分による半導体チップの劣化が生じなかった。
を、常温の下で6ケ月放置した後、半田浸漬により機器
に取付け、ブレシャー・クツカーテスター(PCT)に
より耐湿性試験を行った結果、半田浸漬による亀裂の発
生や、水分による半導体チップの劣化が生じなかった。
以上述べたように本発明によれば、封止部材により封止
した半導体パッケージ表面を耐水性の高分子材膜で覆う
とともに、封止部材と導電性リード端子との隙間に同一
高分子材を詰めたので、半導体パッケージが半田浸漬法
等により熱衝撃を受けた場合に、水分膨張によるパッケ
ージの破壊を未然に防止することができるばかりでなく
、湿気による半導体チップの劣化を抑えることができる
。
した半導体パッケージ表面を耐水性の高分子材膜で覆う
とともに、封止部材と導電性リード端子との隙間に同一
高分子材を詰めたので、半導体パッケージが半田浸漬法
等により熱衝撃を受けた場合に、水分膨張によるパッケ
ージの破壊を未然に防止することができるばかりでなく
、湿気による半導体チップの劣化を抑えることができる
。
また、封止部材により封止された半導体パッケージを高
分子材の溶液中に浸漬した後、加熱彰燥して高分子材を
固化する工程により半導体パッケージに被膜を形成した
ので、パッケージ表面だけでなく、リードとパッケージ
の隙間を高分子材により満たすことができ、パッケージ
内への水分の浸透を完全に排除することができる。
分子材の溶液中に浸漬した後、加熱彰燥して高分子材を
固化する工程により半導体パッケージに被膜を形成した
ので、パッケージ表面だけでなく、リードとパッケージ
の隙間を高分子材により満たすことができ、パッケージ
内への水分の浸透を完全に排除することができる。
第1図は、本発明の一実施例を示す装置の断面図、
第2図は、本発明の製作工程を示すフローチャート図、
第3図は、本発明の製造方法による加工過程を示す半導
体パッケージの断面図、 第4図は、従来装置の一例を示す断面図である。 (符号の説明) 1・・・半導体パッケージ、 2・・・半導体チップ、 3・ ・・リード端子、 4・・・被膜、 5・・・高分子材溶液、 本で朗の契藝プ米1: 、γる〃ロニ優L1L1斤でIIcハ0・・ノ1−ジめ
跡i口筒 3 図
体パッケージの断面図、 第4図は、従来装置の一例を示す断面図である。 (符号の説明) 1・・・半導体パッケージ、 2・・・半導体チップ、 3・ ・・リード端子、 4・・・被膜、 5・・・高分子材溶液、 本で朗の契藝プ米1: 、γる〃ロニ優L1L1斤でIIcハ0・・ノ1−ジめ
跡i口筒 3 図
Claims (1)
- 【特許請求の範囲】 [1]リード(3)内端と半導体チップ(2)を封止し
た樹脂よりなる封止部材(6)の表面を、耐水性の高分
子材(4)によって覆うとともに、上記封止部材(6)
により覆われた上記リード(3)周囲の隙間を、上記高
分子材(4)により満たしたことを特徴とする半導体パ
ッケージ。 [2]樹脂よりなる封止部材によってリード内端と半導
体チップを封止した後、該封止部材を高分子材の溶液に
浸漬し、低圧の雰囲気下で加熱する加熱工程と、 該加熱工程を経た上記溶液を、高圧の雰囲気下に置く加
圧工程と、 該加圧工程を経た上記溶液から上記封止部材を取り出し
て加熱乾燥する乾燥工程とから構成する半導体パッケー
ジの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62310536A JPH01151254A (ja) | 1987-12-08 | 1987-12-08 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62310536A JPH01151254A (ja) | 1987-12-08 | 1987-12-08 | 半導体パッケージ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01151254A true JPH01151254A (ja) | 1989-06-14 |
Family
ID=18006416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62310536A Pending JPH01151254A (ja) | 1987-12-08 | 1987-12-08 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01151254A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566051A (en) * | 1990-08-01 | 1996-10-15 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
-
1987
- 1987-12-08 JP JP62310536A patent/JPH01151254A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566051A (en) * | 1990-08-01 | 1996-10-15 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008249B1 (ko) | 반도체장치의 제조방법 | |
US6417028B2 (en) | Method and apparatus for removing contaminants on electronic devices | |
US4230754A (en) | Bonding electronic component to molded package | |
US3914858A (en) | Method of making sealed cavity molded semiconductor devices | |
JP3360504B2 (ja) | 固体撮像装置の後処理方法及び製造方法 | |
US5348913A (en) | Methods for encapsulating electronic devices | |
US6722557B2 (en) | Flux cleaning method and method of manufacturing semiconductor device | |
JPH01151254A (ja) | 半導体パッケージ及びその製造方法 | |
US4103264A (en) | Wave filter and process for making same | |
US3947953A (en) | Method of making plastic sealed cavity molded type semi-conductor devices | |
US3876461A (en) | Semiconductor process | |
JPH01151255A (ja) | 半導体パッケージ及びその製造方法 | |
JP2658602B2 (ja) | 半導体装置の組立方法および組立装置 | |
US5549925A (en) | Hybrid microcircuit glass-to-metal seal repair process | |
JPH05152378A (ja) | テープキヤリアパツケージ | |
JP4091134B2 (ja) | 半導体装置の製造方法 | |
CN117147256A (zh) | 对电路板进行局部保护的金相切片制样方法 | |
JPH0513484A (ja) | 半導体装置の製造方法 | |
JPS62196859A (ja) | 半導体装置の半田処理方法 | |
JPH04266045A (ja) | 樹脂封止型半導体装置のはんだ耐熱試験方法 | |
JPS62122246A (ja) | 樹脂モ−ルド半導体装置 | |
JPH03280454A (ja) | 半導体装置 | |
JPH02125644A (ja) | 樹脂封止半導体装置 | |
JPS623982B2 (ja) | ||
JPH0682740B2 (ja) | 半導体装置の試験法 |