JPH01145751A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH01145751A JPH01145751A JP30158187A JP30158187A JPH01145751A JP H01145751 A JPH01145751 A JP H01145751A JP 30158187 A JP30158187 A JP 30158187A JP 30158187 A JP30158187 A JP 30158187A JP H01145751 A JPH01145751 A JP H01145751A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- interrupt
- interruption
- input
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000005315 distribution function Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 17
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はシステムバスと標準バスとの間に接続されるバ
ス変換装置における入出力制御方式に関し、 割込み制御方式の相違により生じるソフトウェア上の制
御の複雑化を防止するために、標準バスをシステムに導
入するに際してシステムプログラムには影響を与えない
入出力制御方式を提供することを目的とし、 本発明は前記バス変換装置内にホスト側のアドレス空間
を標準バス側のアドレス空間に変換するアドレス変換機
能を有するバスウィンドウマツプと、ホスト側からの割
込み監視指示に応じて標準バス側の流通機能モジュール
からの割込み要求を監視し、割込み要求を受けるとアク
ノリッジサイクルを実行し、ホスト側に割込み要求を通
知する機能を有する割込みアクノリッジ手段とを備え、
ホスト側は前記バスウィンドウマツプによって標準バス
側のアドレス空間を直接制御すると共に、標準バス側か
らの割込み要求を処理するように構成する。
ス変換装置における入出力制御方式に関し、 割込み制御方式の相違により生じるソフトウェア上の制
御の複雑化を防止するために、標準バスをシステムに導
入するに際してシステムプログラムには影響を与えない
入出力制御方式を提供することを目的とし、 本発明は前記バス変換装置内にホスト側のアドレス空間
を標準バス側のアドレス空間に変換するアドレス変換機
能を有するバスウィンドウマツプと、ホスト側からの割
込み監視指示に応じて標準バス側の流通機能モジュール
からの割込み要求を監視し、割込み要求を受けるとアク
ノリッジサイクルを実行し、ホスト側に割込み要求を通
知する機能を有する割込みアクノリッジ手段とを備え、
ホスト側は前記バスウィンドウマツプによって標準バス
側のアドレス空間を直接制御すると共に、標準バス側か
らの割込み要求を処理するように構成する。
本発明はシステムバスを用いたコンピュータシステムに
流通機能モジュールを接続するために付加されるバス変
換装置の入出力制御方式に関し、特に流通機能モジュー
ルとシステム専用に開発された入出力アダプタの間のI
10アーキテクチャ、特に割込み制御方式の相違により
生じるソフトウェア上の制御の複雑化を防止するために
、バス変換装置内に割込み監視コマンドと流通バス(標
準バス)側の割込み処理機能を設けることによって、流
通バスからの割込みをシリアライズし、かつ専用入出力
アダプタからの割込みとしてホストCPUに通知するこ
とによってI10アーキテクチャの相違とソフトウェア
特にドライバの制御を簡素化した入出力制御方式に関す
る。
流通機能モジュールを接続するために付加されるバス変
換装置の入出力制御方式に関し、特に流通機能モジュー
ルとシステム専用に開発された入出力アダプタの間のI
10アーキテクチャ、特に割込み制御方式の相違により
生じるソフトウェア上の制御の複雑化を防止するために
、バス変換装置内に割込み監視コマンドと流通バス(標
準バス)側の割込み処理機能を設けることによって、流
通バスからの割込みをシリアライズし、かつ専用入出力
アダプタからの割込みとしてホストCPUに通知するこ
とによってI10アーキテクチャの相違とソフトウェア
特にドライバの制御を簡素化した入出力制御方式に関す
る。
〔従来の技術及び発明が解決しようとする問題点〕バス
変換装置は標準バスに接続される特殊な流通機能モジュ
ニルとシステムバスとの間のDMA転送等の高速転送を
目的とするもので、通常、システムバス側に接続される
第1のバス変換装置と標準バス側に接続される第2のバ
ス変換装置によって構成される。
変換装置は標準バスに接続される特殊な流通機能モジュ
ニルとシステムバスとの間のDMA転送等の高速転送を
目的とするもので、通常、システムバス側に接続される
第1のバス変換装置と標準バス側に接続される第2のバ
ス変換装置によって構成される。
最近のワークステーションとして使用される小型コンピ
ュータシステムにおいて、マイクロプロセッサ(MPU
)の一般化と共に使用されるMPUと親和性の高いシス
テムバスが採用される例が増えており、またバスについ
ても標準化または規格化されてきている。バス標準化の
動向は特殊な機能を有し、標準バスに準拠したボード製
品の市場を産出しており、これらの特殊機能モジュール
を自社システムに接続するために、基本部にはオリジナ
ルバスを用いバス変換を行なう例が増えている。これは
、未だ標準バスポードの信頼性がそれほど高くないこと
から、自社システム内に直接取り込むことにメーカ側の
抵抗があることによる。
ュータシステムにおいて、マイクロプロセッサ(MPU
)の一般化と共に使用されるMPUと親和性の高いシス
テムバスが採用される例が増えており、またバスについ
ても標準化または規格化されてきている。バス標準化の
動向は特殊な機能を有し、標準バスに準拠したボード製
品の市場を産出しており、これらの特殊機能モジュール
を自社システムに接続するために、基本部にはオリジナ
ルバスを用いバス変換を行なう例が増えている。これは
、未だ標準バスポードの信頼性がそれほど高くないこと
から、自社システム内に直接取り込むことにメーカ側の
抵抗があることによる。
流通機能モジュールシステムに接続する場合信頼性の他
に以下のようなソフトウェア上の互換性および親和性上
の問題がある。
に以下のようなソフトウェア上の互換性および親和性上
の問題がある。
即ち、一般の流通機能モジュールのアーキテクチャは自
社システム専用に開発されたアダプタとは通常、構成、
機能等を異にする。そして、これらのモジュールをシス
テムに接続する場合には、ユーザ側でそのための制御ソ
フトウェア(ドライバ)を開発しているので、何らかの
開発上のサポートが必要であるが、通常、自社システム
の■10制御ではアプリケーション(応用ソフトウェア
)とカーネルとの間のシステム・コール・インタフェー
スと、カーネル内のファイル管理と、ドライバ間のドラ
イバ・インタフェースとが規格化されており、ユーザが
、流通機能モジュールの制御を行なうためのドライバと
して簡単に開発できるだけの柔軟性を備えるものではな
い。
社システム専用に開発されたアダプタとは通常、構成、
機能等を異にする。そして、これらのモジュールをシス
テムに接続する場合には、ユーザ側でそのための制御ソ
フトウェア(ドライバ)を開発しているので、何らかの
開発上のサポートが必要であるが、通常、自社システム
の■10制御ではアプリケーション(応用ソフトウェア
)とカーネルとの間のシステム・コール・インタフェー
スと、カーネル内のファイル管理と、ドライバ間のドラ
イバ・インタフェースとが規格化されており、ユーザが
、流通機能モジュールの制御を行なうためのドライバと
して簡単に開発できるだけの柔軟性を備えるものではな
い。
一方、汎用的なドライバを開発することも考えられるが
、流通機能モジュール(ボード製品)は非常に多種多様
であり開発は困難である。このために、流通機能モジュ
ールを接続するためには、ソフトウェアが複雑となり、
ドライバのステップ数が増加し、基本ソフトウェアの修
正作業が必要である。
、流通機能モジュール(ボード製品)は非常に多種多様
であり開発は困難である。このために、流通機能モジュ
ールを接続するためには、ソフトウェアが複雑となり、
ドライバのステップ数が増加し、基本ソフトウェアの修
正作業が必要である。
第5図は従来におけるソフトウェアの構成図である。ア
プリケーション(応用プログラム)の下にシステム・コ
ール・インタフェース(1/F)を介してカーネルが構
成される。カーネルはcpu 。
プリケーション(応用プログラム)の下にシステム・コ
ール・インタフェース(1/F)を介してカーネルが構
成される。カーネルはcpu 。
MSU、 Iloを共有する手段を提供するプログラム
の集合体であって、プログラム構成として、スーパバイ
ザ部と、ファイル管理部と、デバイスドライバ部からな
っている。スーパバイザはプロセス管理、シグナル制御
、プロセス間通信、メモリ空間管理等のシステムを制御
する処理プログラムである。ファイル管理は主としてユ
ーザからのファイルシステムのアクセス管理を行なうプ
ログラムであり、デバイスドライバとユーザソフトウェ
アの間のインタフェースを管理する。そしてデバイスド
ライバはデバイス(入出力装置)を直接制御するプログ
ラムであり、入出力装置別に用意されている。この場合
、システムコールI/FとドライバI/Fは通常、I1
0制御方式によってシステムで固定されており、ユーザ
が流通モジュールをシステムに結合しようとすると、ド
ライバ■/FおよびシステムバスtL r / Fが専
用アダプタ用に最適化および規格化されているので、無
理なプログラム構成となってしまい、システムコール■
/Fの修正が必要になる。
の集合体であって、プログラム構成として、スーパバイ
ザ部と、ファイル管理部と、デバイスドライバ部からな
っている。スーパバイザはプロセス管理、シグナル制御
、プロセス間通信、メモリ空間管理等のシステムを制御
する処理プログラムである。ファイル管理は主としてユ
ーザからのファイルシステムのアクセス管理を行なうプ
ログラムであり、デバイスドライバとユーザソフトウェ
アの間のインタフェースを管理する。そしてデバイスド
ライバはデバイス(入出力装置)を直接制御するプログ
ラムであり、入出力装置別に用意されている。この場合
、システムコールI/FとドライバI/Fは通常、I1
0制御方式によってシステムで固定されており、ユーザ
が流通モジュールをシステムに結合しようとすると、ド
ライバ■/FおよびシステムバスtL r / Fが専
用アダプタ用に最適化および規格化されているので、無
理なプログラム構成となってしまい、システムコール■
/Fの修正が必要になる。
第6図はハードウェア構成で示したものであり、従来の
バス変換装置では、ホス)CPUから標準バス空間を直
接アクセスする手段は提供されているが、ユーザ装置又
は流通機能モジュールからの割込み要求もバス変換装置
に直接透過され、直接ユーザ装置などからの割込み要求
として処理されていた。この場合、標準バス側装置の割
込み処理方法がホストシステム側と異なるため、システ
ムソフトウェアの割込みハンドラ部の修正が必要になる
。例えば、標準バス側装置のベクタ番号がホストシステ
ム側と重複した場合は基本ソフトウェア側を修正せざる
を得な(なる。
バス変換装置では、ホス)CPUから標準バス空間を直
接アクセスする手段は提供されているが、ユーザ装置又
は流通機能モジュールからの割込み要求もバス変換装置
に直接透過され、直接ユーザ装置などからの割込み要求
として処理されていた。この場合、標準バス側装置の割
込み処理方法がホストシステム側と異なるため、システ
ムソフトウェアの割込みハンドラ部の修正が必要になる
。例えば、標準バス側装置のベクタ番号がホストシステ
ム側と重複した場合は基本ソフトウェア側を修正せざる
を得な(なる。
第7図は第5図に示すソフトウェア構成のプログラム処
理の流れ図である。応用プログラムは、通常のシステム
においては入出力動作が必要になったとき、対応したシ
ステムコールによってシステムソフトウェアにその仕事
を依頼する。この場合、システムコールにはI10制御
用パラメータを含んでいる。入出力制御のためのシステ
ムコールにはREAD 、 WRITEなど種々のもの
が用意されており、これらは−旦システムソフトウェア
のファイル管理部によって解析される。ファイル管理部
では依願された仕事を実行すべき入出力ドライバを特定
して呼び出すとともに、システムコールを発行した応用
プログラムを入出力処理終了までスリーブ状態とする。
理の流れ図である。応用プログラムは、通常のシステム
においては入出力動作が必要になったとき、対応したシ
ステムコールによってシステムソフトウェアにその仕事
を依頼する。この場合、システムコールにはI10制御
用パラメータを含んでいる。入出力制御のためのシステ
ムコールにはREAD 、 WRITEなど種々のもの
が用意されており、これらは−旦システムソフトウェア
のファイル管理部によって解析される。ファイル管理部
では依願された仕事を実行すべき入出力ドライバを特定
して呼び出すとともに、システムコールを発行した応用
プログラムを入出力処理終了までスリーブ状態とする。
呼び出されたドライバはシステムコールによって与えら
れたパラメータを使用して入出力装置を制御する。ハー
ドウェアとしての入出力装置はドライバの指示によって
入出力動作を実行し、終了時中央処理装置に対して割込
み要求を発行する。
れたパラメータを使用して入出力装置を制御する。ハー
ドウェアとしての入出力装置はドライバの指示によって
入出力動作を実行し、終了時中央処理装置に対して割込
み要求を発行する。
割込み要求を受けた中央処理装置は、割込みアクノリッ
ジサイクルを実行して入出力装置より割込みベクタ番号
を受信し、更にそのベクタ番号によって割込みハンドラ
を起動する。起動された割込みハンドラは割込み要因を
解析し、その割込みを発生させる元になった入出力ドラ
イバを呼び出す。
ジサイクルを実行して入出力装置より割込みベクタ番号
を受信し、更にそのベクタ番号によって割込みハンドラ
を起動する。起動された割込みハンドラは割込み要因を
解析し、その割込みを発生させる元になった入出力ドラ
イバを呼び出す。
入出力ドライバではシステムの共通ルーチンを呼び出し
、共通ルーチンではスリーブ状態にある応用プログラム
を起動する(ウェイクアップ)する。
、共通ルーチンではスリーブ状態にある応用プログラム
を起動する(ウェイクアップ)する。
その後応用プログラムは処理を続行する。
本発明の目的は標準バスをシステムに導入するに際して
システムプログラムにはほとんど影響を与えない入出力
制御方式を提供することにある。
システムプログラムにはほとんど影響を与えない入出力
制御方式を提供することにある。
〔問題点を解決するための手段および作用〕第1図は本
発明の原理構成図である。図に示すように、本発明は、
システムバス(Bl)と標準バス(B2)の間に接続さ
れるバス変換装置における入出力制御方式であって前記
バス変換装置内にホスト側のアドレス空間を標準バス側
のアドレス空間に変換するアドレス変換機能を有するバ
スウィンドウマツプ(A)と、ホスト側からの割込み監
視指示に応じて標準バス側の流通機能モジュールからの
割込み要求を監視し、割込み要求を受けるとアクノリッ
ジサイクルを実行し、ホスト側に割込み要求を通知する
機能を有する割込みアクノリッジ手段(B)とを備え、
ホスト側は前記バスウィンドウマツプによって標準バス
側のアドレス空間を直接制御すると共に、標準バス側か
らの割込み要求を処理するようにしたことを特徴とする
。
発明の原理構成図である。図に示すように、本発明は、
システムバス(Bl)と標準バス(B2)の間に接続さ
れるバス変換装置における入出力制御方式であって前記
バス変換装置内にホスト側のアドレス空間を標準バス側
のアドレス空間に変換するアドレス変換機能を有するバ
スウィンドウマツプ(A)と、ホスト側からの割込み監
視指示に応じて標準バス側の流通機能モジュールからの
割込み要求を監視し、割込み要求を受けるとアクノリッ
ジサイクルを実行し、ホスト側に割込み要求を通知する
機能を有する割込みアクノリッジ手段(B)とを備え、
ホスト側は前記バスウィンドウマツプによって標準バス
側のアドレス空間を直接制御すると共に、標準バス側か
らの割込み要求を処理するようにしたことを特徴とする
。
第2図は本発明に係る入出力制御方式の一実施例のソフ
トウェア構成図である。図に示すように、アプリケーシ
ョンソフトウェア(応用プログラム)内にはユーザによ
り開発された入出力制御ソフトウェアが設けられ、バス
変換装置には新たに流通機能モジュールを参照するため
のバスウィンドウマツプが設けられる。これによってア
プリケーションは直接流通機能モジュールを制御するこ
とができる。バス変換装置内にはさらに後述するように
標準バス側に接続される流通機能モジュールからの割込
みを処理する機能を有する割込みアクノリッジ回路を設
ける。
トウェア構成図である。図に示すように、アプリケーシ
ョンソフトウェア(応用プログラム)内にはユーザによ
り開発された入出力制御ソフトウェアが設けられ、バス
変換装置には新たに流通機能モジュールを参照するため
のバスウィンドウマツプが設けられる。これによってア
プリケーションは直接流通機能モジュールを制御するこ
とができる。バス変換装置内にはさらに後述するように
標準バス側に接続される流通機能モジュールからの割込
みを処理する機能を有する割込みアクノリッジ回路を設
ける。
第3図は本発明に係る入出力処理の流れ図である。まず
、ユーザが開発した入出力制御ソフトウェアによってバ
スウィンドウを経由して流通機能モジュールを起動する
と標準バス上でDMAが開始され、さらに割込み待ちを
行なう時に割込み処理システムコールを発行する。この
システムコールによってファイル管理部ではシステムコ
ールの対象となるドライバを特定し、そのドライバを呼
出し、さらにシステムコールを発行した応用プログラム
を入出力処理終了までスリーブ状態とする。
、ユーザが開発した入出力制御ソフトウェアによってバ
スウィンドウを経由して流通機能モジュールを起動する
と標準バス上でDMAが開始され、さらに割込み待ちを
行なう時に割込み処理システムコールを発行する。この
システムコールによってファイル管理部ではシステムコ
ールの対象となるドライバを特定し、そのドライバを呼
出し、さらにシステムコールを発行した応用プログラム
を入出力処理終了までスリーブ状態とする。
カーネル内の入出力ドライバはバス変換装置に対して割
込み処理コマンドを発行する。バス変換装置ではこの割
込み処理コマンドにより割込み監視が開始される。流通
機能モジュール側で指示されたDMA処理が終了すると
バス変換装置に対して割込みを要求し、バス変換装置は
この割込み要求を受信すると、標準バス側のプロトコル
にのっとり割込みアクノリッジサイクルを実行する。バ
ス変換装置はさらにアクノリッジを流通機能モジュール
に返し、流通機能モジュールはアクノリッジに応答して
割込み原因の識別コードであるベクタ番号を返す。バス
変換装置はこのベクタ番号を終了情報としてホストCP
Uに割込みを要求する。
込み処理コマンドを発行する。バス変換装置ではこの割
込み処理コマンドにより割込み監視が開始される。流通
機能モジュール側で指示されたDMA処理が終了すると
バス変換装置に対して割込みを要求し、バス変換装置は
この割込み要求を受信すると、標準バス側のプロトコル
にのっとり割込みアクノリッジサイクルを実行する。バ
ス変換装置はさらにアクノリッジを流通機能モジュール
に返し、流通機能モジュールはアクノリッジに応答して
割込み原因の識別コードであるベクタ番号を返す。バス
変換装置はこのベクタ番号を終了情報としてホストCP
Uに割込みを要求する。
CPUは割込み要求を受けると割込みアクノリッジサイ
クルを実行し、バス変換装置はCPUがらのアクノリッ
ジに応答して自身の固有のベクタ番号をCPUに返す。
クルを実行し、バス変換装置はCPUがらのアクノリッ
ジに応答して自身の固有のベクタ番号をCPUに返す。
CPUはこのベクタ番号によって割込みハンドラを起動
し、起動された割込みハンドラでは割込み要因の解析と
、割込み発生の元になった該当ドライバの呼出しが行な
われ、入出力ドライバではシステムの共通ルーチンを呼
び出す。共通ルーチンではスリーブ状態にある応用プロ
グラムを起動(ウェイクアップ)し、応用プログラムは
次の処理を続行する。ここで注意男り必要なのはバス変
換装置がシステムの入出力装置と同一のインタフェース
を持っており、システムコールI/Fも、ドライバI/
Fも同一でよいことである。また、ベクタ番号もシステ
ムに割り当てられたものを使用し、標準バス側のステー
タス情報はあらかじめ主記憶に格納されているので割込
みハンドラを変更する必要はない。
し、起動された割込みハンドラでは割込み要因の解析と
、割込み発生の元になった該当ドライバの呼出しが行な
われ、入出力ドライバではシステムの共通ルーチンを呼
び出す。共通ルーチンではスリーブ状態にある応用プロ
グラムを起動(ウェイクアップ)し、応用プログラムは
次の処理を続行する。ここで注意男り必要なのはバス変
換装置がシステムの入出力装置と同一のインタフェース
を持っており、システムコールI/Fも、ドライバI/
Fも同一でよいことである。また、ベクタ番号もシステ
ムに割り当てられたものを使用し、標準バス側のステー
タス情報はあらかじめ主記憶に格納されているので割込
みハンドラを変更する必要はない。
第4図は本発明によるハードウェア構成である。
バスatfA’AK B CはシステムバスB1と標準
バスB2間に接続され、システムバスB1に接続される
DV/Rvシステムコントロール部CNT 1 、メモ
リとしてROMおよびRAM、マイクロプロセッサMP
U、インタフェース制御部1/F 1およびT/F 2
、ローカルメモリLM、DV/RV標準バス制御部CN
T 2、および本発明に係るバスウィンドウマツプBW
Mと割込みアクノリッジ回路TACにより構成される。
バスB2間に接続され、システムバスB1に接続される
DV/Rvシステムコントロール部CNT 1 、メモ
リとしてROMおよびRAM、マイクロプロセッサMP
U、インタフェース制御部1/F 1およびT/F 2
、ローカルメモリLM、DV/RV標準バス制御部CN
T 2、および本発明に係るバスウィンドウマツプBW
Mと割込みアクノリッジ回路TACにより構成される。
システムコントロール部CNT 1とバスウィンドウマ
ツプBWMはセレクタSELを介してマツプ索引用のア
ドレスバスP1で接続され、システムコントロール部C
NT1とインタフェース制御部1/FlとはDMA/ウ
ィンドウ用のデータバスP2で接続される。バスウィン
ドウマツプBWMはホスト側のアドレス空間を標準バス
側のアドレス空間に変換するアドレス変換機能を有し、
マツプを変えることによって標準バス側のアクセス領域
を変えることができる。
ツプBWMはセレクタSELを介してマツプ索引用のア
ドレスバスP1で接続され、システムコントロール部C
NT1とインタフェース制御部1/FlとはDMA/ウ
ィンドウ用のデータバスP2で接続される。バスウィン
ドウマツプBWMはホスト側のアドレス空間を標準バス
側のアドレス空間に変換するアドレス変換機能を有し、
マツプを変えることによって標準バス側のアクセス領域
を変えることができる。
変換されたアドレスはインタフェース制御部I/F1お
よびマツプリード/ライト用のデータバスP3を介して
内部バスIBIに送出される。インタフェース制御部1
/F lはDMA制御用のデータバスP4を介して内部
バスIBIに接続される。
よびマツプリード/ライト用のデータバスP3を介して
内部バスIBIに送出される。インタフェース制御部1
/F lはDMA制御用のデータバスP4を介して内部
バスIBIに接続される。
一方、割込みアクノリッジ回路IACは標準バスB2に
接続され、標準バス側の流通機能モジュールM、〜M7
からの割込み要求をインタフェース制御部1/F2を介
してホストCPU側に返す機能を有する。尚、ローカル
メモリLMは内部バスIB2を介してD■/Rv標準ハ
ス制御部CNT 2に接続される。
接続され、標準バス側の流通機能モジュールM、〜M7
からの割込み要求をインタフェース制御部1/F2を介
してホストCPU側に返す機能を有する。尚、ローカル
メモリLMは内部バスIB2を介してD■/Rv標準ハ
ス制御部CNT 2に接続される。
以上説明したように、本発明によれば、ユーザがアプリ
ケーションプログラムの中で流通機能モジュールを自由
に制御できるので、いかなる方式の流通機能モジュール
であってもシステムプログラムに関係なく接続でき、か
つ割込み処理方式の相違をハードウェアで吸収すること
により標準バス側の割込みをプロセスに同期した割込み
として処理できるのでソフトウェアによる制御が簡単に
なる、等の効果がある。
ケーションプログラムの中で流通機能モジュールを自由
に制御できるので、いかなる方式の流通機能モジュール
であってもシステムプログラムに関係なく接続でき、か
つ割込み処理方式の相違をハードウェアで吸収すること
により標準バス側の割込みをプロセスに同期した割込み
として処理できるのでソフトウェアによる制御が簡単に
なる、等の効果がある。
第1図は本発明の原理構成図、
第2図は本発明のソフトウェア構成図、第3図は第2図
の処理流れ図、 第4図は本発明のハードウェア構成図、第5図は従来の
ソフトウェア構成図、 第6図はシステム構成図、および 第7図は第5図の処理流れ図である。 (符号の説明) CPU・・・中央処理装置、 BC・・・バス変換装置、 M I”’ M−・・・流通機能モジュール、B1・・
・システムバス、 B2・・・標準バス、BWM
・・・バスウィンドウマツプ、 IAC・・・割込みアクノリッジ回路。
の処理流れ図、 第4図は本発明のハードウェア構成図、第5図は従来の
ソフトウェア構成図、 第6図はシステム構成図、および 第7図は第5図の処理流れ図である。 (符号の説明) CPU・・・中央処理装置、 BC・・・バス変換装置、 M I”’ M−・・・流通機能モジュール、B1・・
・システムバス、 B2・・・標準バス、BWM
・・・バスウィンドウマツプ、 IAC・・・割込みアクノリッジ回路。
Claims (1)
- 【特許請求の範囲】 1、システムバスと標準バスの間に接続されるバス変換
装置における入出力制御方式において、前記バス変換装
置内にホスト側のアドレス空間を標準バス側のアドレス
空間に変換するアドレス変換機能を有するバスウィンド
ウマップ(A)と、ホスト側からの割込み監視指示に応
じて標準バス側の流通機能モジュールからの割込み要求
を監視し、割込み要求を受けるとアクノリッジサイクル
を実行し、ホスト側に割込み要求を通知する機能を有す
る割込みアクノリッジ手段(B)とを備え、 ホスト側は前記バスウィンドウマップによって標準バス
側のアドレス空間を直接制御すると共に、標準バス側か
らの割込み要求を処理するようにしたことを特徴とする
入出力制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30158187A JPH01145751A (ja) | 1987-12-01 | 1987-12-01 | 入出力制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30158187A JPH01145751A (ja) | 1987-12-01 | 1987-12-01 | 入出力制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01145751A true JPH01145751A (ja) | 1989-06-07 |
Family
ID=17898670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30158187A Pending JPH01145751A (ja) | 1987-12-01 | 1987-12-01 | 入出力制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01145751A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008541306A (ja) * | 2005-05-16 | 2008-11-20 | マイクロソフト コーポレーション | ユーザ・モード・ドライバへ割り込みを配送する方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690355A (en) * | 1979-12-24 | 1981-07-22 | Nec Corp | Data processing unit |
JPS61246860A (ja) * | 1985-04-24 | 1986-11-04 | Fujitsu Ltd | 割込制御方式 |
-
1987
- 1987-12-01 JP JP30158187A patent/JPH01145751A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690355A (en) * | 1979-12-24 | 1981-07-22 | Nec Corp | Data processing unit |
JPS61246860A (ja) * | 1985-04-24 | 1986-11-04 | Fujitsu Ltd | 割込制御方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008541306A (ja) * | 2005-05-16 | 2008-11-20 | マイクロソフト コーポレーション | ユーザ・モード・ドライバへ割り込みを配送する方法 |
JP4840945B2 (ja) * | 2005-05-16 | 2011-12-21 | マイクロソフト コーポレーション | ユーザ・モード・ドライバへ割り込みを配送する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5428799A (en) | Redirection of interrupts to microprocessors | |
JP2706602B2 (ja) | 割込み再試行低減装置 | |
US6272618B1 (en) | System and method for handling interrupts in a multi-processor computer | |
US5937200A (en) | Using firmware to enhance the functionality of a controller | |
US5805844A (en) | Control circuit for an interface between a PCI bus and a module bus | |
US6425037B1 (en) | Information processing system, bus arbiter, and bus controlling method | |
JP2002342299A (ja) | クラスタシステム、コンピュータ及びプログラム | |
JPS61265661A (ja) | 多重処理システム | |
EP1449097B1 (en) | Aggregation of hardware events in multi-node systems | |
US5524211A (en) | System for employing select, pause, and identification registers to control communication among plural processors | |
US20050256998A1 (en) | Bus bridge device | |
US5953535A (en) | Using intelligent bus bridges with pico-code to service interrupts and improve interrupt response | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
JPH06139207A (ja) | システムバス制御方式 | |
US6112272A (en) | Non-invasive bus master back-off circuit and method for systems having a plurality of bus masters | |
JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
JPH01145751A (ja) | 入出力制御方式 | |
US8151028B2 (en) | Information processing apparatus and control method thereof | |
US7111301B1 (en) | Request and completion queue load balancing | |
CN118819638A (zh) | 一种中断处理系统、方法、可读存储介质及程序产品 | |
JPH02101560A (ja) | バスインタフェース装置 | |
KR950012507B1 (ko) | 고속중형 컴퓨터의 인터럽트 처리방법 | |
JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
JP2001154979A (ja) | バスブリッジ装置およびコンピュータシステム並びにバスサイクル制御方法 | |
JPH0511339B2 (ja) |