JPH01144833A - データ送受信方式 - Google Patents
データ送受信方式Info
- Publication number
- JPH01144833A JPH01144833A JP62305135A JP30513587A JPH01144833A JP H01144833 A JPH01144833 A JP H01144833A JP 62305135 A JP62305135 A JP 62305135A JP 30513587 A JP30513587 A JP 30513587A JP H01144833 A JPH01144833 A JP H01144833A
- Authority
- JP
- Japan
- Prior art keywords
- data
- csma
- cpu
- reception
- lan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 25
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ送受信方式に関し、特に構内自動交換機
（以下ＰＡＢＸと記す）の中央処理装置とコンピュータ
（以下ＨＯ８Ｔと記す）間でデータ送受信を行うデータ
送受信方式に関するものである。
（以下ＰＡＢＸと記す）の中央処理装置とコンピュータ
（以下ＨＯ８Ｔと記す）間でデータ送受信を行うデータ
送受信方式に関するものである。
近年、ＰＡＢＸの中央処理装置をＨＯ８Ｔに接続し、両
者間でデータ送受信を行うことにより、高度のサービス
機能を実現する必要性が高まって来た。
者間でデータ送受信を行うことにより、高度のサービス
機能を実現する必要性が高まって来た。
第３図は従来のデータ送受信方式の一例を示すブロック
図で、ｆ’ＡＢＸ１０の中央処理装置（以下ＣＰＵ）１
３はインタフェース装置Ａ（以下ＩＮＴＡ）１２とＲ８
−２３２Ｃインタフエース３０を介してＨＯ８Ｔ４と接
続されている。第３図に示すように、従来のＰＡＢＸＩ
ＱのＣＰＵ１３とＨＯ８Ｔ４間のデータ送受信は、Ｒ８
−２３２Ｃインタフエース３０で無手順方式により最犬
９６００ ｂｐｓ程度の速度で行われるのが一般的であ
った。なお第３図において、ＰＡＢＸＩＯの交換スイッ
チ（以下５Ｗ）１１には端末装置（以下ＷＳ）ｌが接続
されており、またＣＰＵ１３は主記憶装置（以下ＭＭ）
１４に格納されているプログラムを実行してＰＡＨＸｌ
ｏ内のシーケンス制御を司る。
図で、ｆ’ＡＢＸ１０の中央処理装置（以下ＣＰＵ）１
３はインタフェース装置Ａ（以下ＩＮＴＡ）１２とＲ８
−２３２Ｃインタフエース３０を介してＨＯ８Ｔ４と接
続されている。第３図に示すように、従来のＰＡＢＸＩ
ＱのＣＰＵ１３とＨＯ８Ｔ４間のデータ送受信は、Ｒ８
−２３２Ｃインタフエース３０で無手順方式により最犬
９６００ ｂｐｓ程度の速度で行われるのが一般的であ
った。なお第３図において、ＰＡＢＸＩＯの交換スイッ
チ（以下５Ｗ）１１には端末装置（以下ＷＳ）ｌが接続
されており、またＣＰＵ１３は主記憶装置（以下ＭＭ）
１４に格納されているプログラムを実行してＰＡＨＸｌ
ｏ内のシーケンス制御を司る。
上述した従来のデータ送受信方式ではＣＰＵと）１０ｓ
Ｔ間をｇｓ ２３２ ｃインタフェースにより無手順方
式で（すなわち回線の使用の有無の監視や複数端末から
の送信データの衝突の回避などをせずに）送受信してい
るので、（１）データ送受信の速度が最大９６００ ｂ
ｐｓ程度と遅い、（２）データ送受信のエラー制御やフ
ロー制御が不確実である、（３）ケーブルの長さが最大
１５ｍ程度に制限される、（４）１（ＯＳ Ｔの周辺機
器に比べてＰＡＢＸのＣＰＵのＨＯＳ Ｔとの親和性が
悪い等の問題点かあ）、大量のデータの高速送受信には
不適で高度なサービスの実現を妨げていた。
Ｔ間をｇｓ ２３２ ｃインタフェースにより無手順方
式で（すなわち回線の使用の有無の監視や複数端末から
の送信データの衝突の回避などをせずに）送受信してい
るので、（１）データ送受信の速度が最大９６００ ｂ
ｐｓ程度と遅い、（２）データ送受信のエラー制御やフ
ロー制御が不確実である、（３）ケーブルの長さが最大
１５ｍ程度に制限される、（４）１（ＯＳ Ｔの周辺機
器に比べてＰＡＢＸのＣＰＵのＨＯＳ Ｔとの親和性が
悪い等の問題点かあ）、大量のデータの高速送受信には
不適で高度なサービスの実現を妨げていた。
本発明のデータ送受信方式は、ＣＳ ＭＡ／ＣＤ方式に
よ多制御されるＬＡＮとＰＡＢＸの中央処理装置との間
にインタフェース装置を設け、このインタフェース装置
は前記ＬＡＮに接続されている）１０ｓＴと前記中央処
理装置との間で前記Ｃ３ＭＡｌＣＤ方式に従ってデータ
の送受信を行う機能を有することを特徴とする。
よ多制御されるＬＡＮとＰＡＢＸの中央処理装置との間
にインタフェース装置を設け、このインタフェース装置
は前記ＬＡＮに接続されている）１０ｓＴと前記中央処
理装置との間で前記Ｃ３ＭＡｌＣＤ方式に従ってデータ
の送受信を行う機能を有することを特徴とする。
〔実施例〕
次に、本発明について第１図、第２図を参照して説明す
る。
る。
第１図は本発明のデータ送受信方式の一実施例を示すブ
ロック図、第２図は第１図において送受信されるパケッ
ト構成例を示すフレームフォーマＡＢＸ２がＣＳＭＡ／
ＣＬ）バス３を介して）１０８Ｔ４、周辺機器５と接続
されてなる。）’ＡＢＸ２はＷＳｌを接続した５ｗ２１
と、ＣＰＵ２３と、ＭＭ２４と、ＣＰＵバス２５を介し
てＣＰＵ２３．ＭＭ２４と接続さｎたインタフェース装
置Ｂ（以下工ＮＴＢ）２２とを備える。
ロック図、第２図は第１図において送受信されるパケッ
ト構成例を示すフレームフォーマＡＢＸ２がＣＳＭＡ／
ＣＬ）バス３を介して）１０８Ｔ４、周辺機器５と接続
されてなる。）’ＡＢＸ２はＷＳｌを接続した５ｗ２１
と、ＣＰＵ２３と、ＭＭ２４と、ＣＰＵバス２５を介し
てＣＰＵ２３．ＭＭ２４と接続さｎたインタフェース装
置Ｂ（以下工ＮＴＢ）２２とを備える。
ＩＮＴＢ２２はＣＰＵバス２５とインタフェースするバ
スインタフェース回路（以下Ｂ Ｉ Ｆ） ２２０と、
ダイレクトメモリアクセス回路（以下ＤＭＡ）２２１と
、ＩＮＴＢ２２内のシーケンス制御を行うプロセッサ（
以下ＭＰＵ）２２２と、ＭＰＵ２２２が処理するプログ
ラムを格納するＲ、０Ｍ２３２と、ワークレジスタであ
るＲ、ＡＭ２２４と、ＣＳＭＡ／ＣＤバス３からの受信
パケットフレーム（第２図に図示）からアドレス情報を
識別するアドレス識別回路（以下ＡＩＤ）２２５と、Ｈ
Ｏ８Ｔ４との間で送受するデータをバッファリングする
バッファ回路（以下ＢＵＦ ） ２２６と、ＣＯＭＡ／
ＣＤ方式の送受信制御を行うＬＡＮコントローラ（以下
ＬＡＮＣＴＬ）２２７と、ＣＳ ＭＡ／ＣＤパス３との
間でデータ送受信を行うトランシーバ（以下ＴＣＶ）２
２８とからなシ、ＢＩＦ２２０．ＭＰＵ２２２．ＲＡＭ
２２４゜Ａ１１）２２５．ＬＡＮＣＴＬ２２７は内部バ
スと接続されている。
スインタフェース回路（以下Ｂ Ｉ Ｆ） ２２０と、
ダイレクトメモリアクセス回路（以下ＤＭＡ）２２１と
、ＩＮＴＢ２２内のシーケンス制御を行うプロセッサ（
以下ＭＰＵ）２２２と、ＭＰＵ２２２が処理するプログ
ラムを格納するＲ、０Ｍ２３２と、ワークレジスタであ
るＲ、ＡＭ２２４と、ＣＳＭＡ／ＣＤバス３からの受信
パケットフレーム（第２図に図示）からアドレス情報を
識別するアドレス識別回路（以下ＡＩＤ）２２５と、Ｈ
Ｏ８Ｔ４との間で送受するデータをバッファリングする
バッファ回路（以下ＢＵＦ ） ２２６と、ＣＯＭＡ／
ＣＤ方式の送受信制御を行うＬＡＮコントローラ（以下
ＬＡＮＣＴＬ）２２７と、ＣＳ ＭＡ／ＣＤパス３との
間でデータ送受信を行うトランシーバ（以下ＴＣＶ）２
２８とからなシ、ＢＩＦ２２０．ＭＰＵ２２２．ＲＡＭ
２２４゜Ａ１１）２２５．ＬＡＮＣＴＬ２２７は内部バ
スと接続されている。
また第２図は一般的なパケットフレーム構成を示し、Ｄ
Ａは宛先アドレス、ＳＡは発信先アドレス、Ｌはデータ
長、ＴＹＰは手順タイプ、Ｃは制御フィールド、ＰＩＤ
はプロトコル識別表示、ＰＡＤはダミーデータ、ＤＡＴ
Ａは送信データフィール）”、Ｆｅ２はフレームチェッ
シーケンスヲ表す。
Ａは宛先アドレス、ＳＡは発信先アドレス、Ｌはデータ
長、ＴＹＰは手順タイプ、Ｃは制御フィールド、ＰＩＤ
はプロトコル識別表示、ＰＡＤはダミーデータ、ＤＡＴ
Ａは送信データフィール）”、Ｆｅ２はフレームチェッ
シーケンスヲ表す。
ＣＳＭＡ／ＣＤ方式はブランチ型ＬＡＮの制御方式で、
ＣＳ ＭＡ／ＣＤバス３に接続される各機器がデータを
送受信する際、ＣＳＭＡ／ＣＤバス３上のデータの流れ
の有無を監視し、「無」の場合には第２図に示すように
データをパケット化してＣＳＭＡ／ＣＤパス３に送出す
る。偶然、他のデータと衝突した場合は、一定のアルゴ
リズムに基づいである時間待ち合わせた後、データの再
送出を試みる。ＣＳＭＡ／ＣＤバス３上のデータはこの
ＣＳＭＡ／ＣＤバス３に接続されている全機器に一旦取
シ込まれるが、宛先アドレスＤＡが自分宛のアドレスで
あればデータを取シ込んで処理し、自分以外類のもので
あればこのデータを捨てる。ＩＮＴＢ２２はこのよりな
ＣＳＭＡ／ＣＤ方式にインタフェースを合わせる。
ＣＳ ＭＡ／ＣＤバス３に接続される各機器がデータを
送受信する際、ＣＳＭＡ／ＣＤバス３上のデータの流れ
の有無を監視し、「無」の場合には第２図に示すように
データをパケット化してＣＳＭＡ／ＣＤパス３に送出す
る。偶然、他のデータと衝突した場合は、一定のアルゴ
リズムに基づいである時間待ち合わせた後、データの再
送出を試みる。ＣＳＭＡ／ＣＤバス３上のデータはこの
ＣＳＭＡ／ＣＤバス３に接続されている全機器に一旦取
シ込まれるが、宛先アドレスＤＡが自分宛のアドレスで
あればデータを取シ込んで処理し、自分以外類のもので
あればこのデータを捨てる。ＩＮＴＢ２２はこのよりな
ＣＳＭＡ／ＣＤ方式にインタフェースを合わせる。
続いて本実施例の動作について説明する。
まず、ＰＡＢＸ２から）１０ＳＴ４にデータ送信を行な
うときは、■ＣＰＵ２３からの送信データはＣＰＵバス
２５に出力される。■この出力データはＢＩＦ’２２０
に取シ込まれ、ＤＭＡ ２２１を介してＭＰＵ２２２に
送られる。■Ｍｐｔｒ２２２では送信データＬ）ＡＴＡ
に宛先アドレスＤＡ、発信側アドレスＳＡ等を付加し、
第２図に示すパケットに編成してＬＡＮＣＴＬ２２７に
送出する。■ｉ、ＡＮＣＴＬ２２７はＣＳＭＡ／ＣＪ）
方式による送信制御を行ってこのパケットをＴＣＶ２２
８を介してＣ８八ＩＡ／ＣＤバス３に送出する。
うときは、■ＣＰＵ２３からの送信データはＣＰＵバス
２５に出力される。■この出力データはＢＩＦ’２２０
に取シ込まれ、ＤＭＡ ２２１を介してＭＰＵ２２２に
送られる。■Ｍｐｔｒ２２２では送信データＬ）ＡＴＡ
に宛先アドレスＤＡ、発信側アドレスＳＡ等を付加し、
第２図に示すパケットに編成してＬＡＮＣＴＬ２２７に
送出する。■ｉ、ＡＮＣＴＬ２２７はＣＳＭＡ／ＣＪ）
方式による送信制御を行ってこのパケットをＴＣＶ２２
８を介してＣ８八ＩＡ／ＣＤバス３に送出する。
次に、ＨＯ８Ｔ４からＰＡＢＸ２にデータ送信を行うと
きは、■ＣＳＭＡ／Ｃｆ）バス３上のデータはＴＣＶ
２２８を介してＬＡＮＣＴＬ２２７で受信される。■Ｌ
ＡＮＣＴＬ２２７は受信パケットをＡＩＤ２２５に送っ
て宛先アドレスＤＡが自分宛であるか否かを確認させる
。■ここで、宛先アドレスＤＡが自分宛と確認されると
、ＬＡＮＣＴＬ２２７はＢＩＦ２２０を介してＣＰＵバ
ス２５に受信データを転送し、ＣＰＵ２３で受信される
。また自分宛のものでないときはＬＡＮＣＴＬ２２７は
この受信データを破棄する。
きは、■ＣＳＭＡ／Ｃｆ）バス３上のデータはＴＣＶ
２２８を介してＬＡＮＣＴＬ２２７で受信される。■Ｌ
ＡＮＣＴＬ２２７は受信パケットをＡＩＤ２２５に送っ
て宛先アドレスＤＡが自分宛であるか否かを確認させる
。■ここで、宛先アドレスＤＡが自分宛と確認されると
、ＬＡＮＣＴＬ２２７はＢＩＦ２２０を介してＣＰＵバ
ス２５に受信データを転送し、ＣＰＵ２３で受信される
。また自分宛のものでないときはＬＡＮＣＴＬ２２７は
この受信データを破棄する。
ＣＳ ＭＡ／ＣＤ方式の一般的規格は、伝送速度：１０
Ｍｂｐｓ、通信方式二ベースバンド方式、同軸ケーブル
長さ：最大２．５ ｋｍであり、本実施例によれば従来
方式よりデータ送受信の性能が著しく改善される。
Ｍｂｐｓ、通信方式二ベースバンド方式、同軸ケーブル
長さ：最大２．５ ｋｍであり、本実施例によれば従来
方式よりデータ送受信の性能が著しく改善される。
以上説明したように本発明は、ＰＡＢＸのＣＰＵとＬＡ
Ｎに接続されている）（Ｏ８Ｔとの間にＣＳＭＡ／ＣＤ
方式に従ってデータの送受信を行うインタフェース装＃
を設けることによ）、ｆｌ）データ送受信速度が１０
Ｍｂｐｓ−まで上がり、（２）データ送受信のエラー制
御、フロー１七〇御が確実になり、（３）ＣＰＵとＨＯ
８Ｔ間の距離を最大２．５ｋｍまで延ばすことができ、
（４）ＨＯ８Ｔ側ではＰＡＢＸを他の各種周辺機器（Ｗ
Ｓ、プリンタ、ディスク装置等）と同格に接続でき親和
性が良いなど大きい効果がおる。
Ｎに接続されている）（Ｏ８Ｔとの間にＣＳＭＡ／ＣＤ
方式に従ってデータの送受信を行うインタフェース装＃
を設けることによ）、ｆｌ）データ送受信速度が１０
Ｍｂｐｓ−まで上がり、（２）データ送受信のエラー制
御、フロー１七〇御が確実になり、（３）ＣＰＵとＨＯ
８Ｔ間の距離を最大２．５ｋｍまで延ばすことができ、
（４）ＨＯ８Ｔ側ではＰＡＢＸを他の各種周辺機器（Ｗ
Ｓ、プリンタ、ディスク装置等）と同格に接続でき親和
性が良いなど大きい効果がおる。
第１図は本発明のデータ送受信方式の一実施例を示すブ
ロック図、第２図は第１図において送受信されるパケッ
ト構成例を示すフレームフォーマット図、第３図は従来
のデータ送受信方式の一例を示すブロック図である。 ｌ・・・・・・端末装置（ＷＳ ）、２，１０・・・・
・・構内自動交換機（ＰＡＢＸ）、３・・・・・・ＣＳ
ＭＡ／Ｃ１）バス、４・・・・・・コンピュータ（ＨＯ
８Ｔ）、５・・・・・・周辺機器、１１．２１・・・・
・・交換スイッチ（ＳＷ）、１２・・・・・・インタフ
ェース装置Ａ（ＩＮＴＡ）、１３．２３・・・・・・中
央処理装置（ＣＰＵ）、１４ 、２４・・・・・・主記
憶装置（ＭＭ）、２２・・・・・・インタフェース装置
Ｂ（ＩＮＴＢ）、２５・・・・・・ＣＰＵバス、３０・
・・・・・Ｒ８−２３２Ｃインタフエース、２２０・・
・・・・バスインタフェース回路（ＢＩＦ’）、２２１
・・・・・・ダイレクトメモリアクセス回路（１）ＭＡ
）、２２２・・・・・・プロセッサ（ＭＰＵ）、２２
３・・・・・・）ｉ、ＯＭ、２２４・・−・・・ＲＡＭ
、２２５・・・・・・アドレス識別回路（ＡＩＤ）、２
２６・・・・・・バッファ回路（ＢＵＦ）、２２７・−
・・・・ＬＡＮコントローラ（ＬＡＮＣＴＬ）、２２８
・・・・・・トランシーバ（ＴＣＶ）。 代理人 弁理士 内 原 音
ロック図、第２図は第１図において送受信されるパケッ
ト構成例を示すフレームフォーマット図、第３図は従来
のデータ送受信方式の一例を示すブロック図である。 ｌ・・・・・・端末装置（ＷＳ ）、２，１０・・・・
・・構内自動交換機（ＰＡＢＸ）、３・・・・・・ＣＳ
ＭＡ／Ｃ１）バス、４・・・・・・コンピュータ（ＨＯ
８Ｔ）、５・・・・・・周辺機器、１１．２１・・・・
・・交換スイッチ（ＳＷ）、１２・・・・・・インタフ
ェース装置Ａ（ＩＮＴＡ）、１３．２３・・・・・・中
央処理装置（ＣＰＵ）、１４ 、２４・・・・・・主記
憶装置（ＭＭ）、２２・・・・・・インタフェース装置
Ｂ（ＩＮＴＢ）、２５・・・・・・ＣＰＵバス、３０・
・・・・・Ｒ８−２３２Ｃインタフエース、２２０・・
・・・・バスインタフェース回路（ＢＩＦ’）、２２１
・・・・・・ダイレクトメモリアクセス回路（１）ＭＡ
）、２２２・・・・・・プロセッサ（ＭＰＵ）、２２
３・・・・・・）ｉ、ＯＭ、２２４・・−・・・ＲＡＭ
、２２５・・・・・・アドレス識別回路（ＡＩＤ）、２
２６・・・・・・バッファ回路（ＢＵＦ）、２２７・−
・・・・ＬＡＮコントローラ（ＬＡＮＣＴＬ）、２２８
・・・・・・トランシーバ（ＴＣＶ）。 代理人 弁理士 内 原 音
Claims (1)
- ＣＳＭＡ／ＣＤ方式により制御されるＬＡＮと構内自動
交換機の中央処理装置との間にインタフェース装置を設
け、このインタフェース装置は前記ＬＡＮに接続されて
いるコンピュータと前記中央処理装置との間で前記ＣＳ
ＭＡ／ＣＤ方式に従ってデータの送受信を行う機能を有
することを特徴とするデータ送受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305135A JPH0611138B2 (ja) | 1987-12-01 | 1987-12-01 | データ送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305135A JPH0611138B2 (ja) | 1987-12-01 | 1987-12-01 | データ送受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144833A true JPH01144833A (ja) | 1989-06-07 |
| JPH0611138B2 JPH0611138B2 (ja) | 1994-02-09 |
Family
ID=17941510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305135A Expired - Lifetime JPH0611138B2 (ja) | 1987-12-01 | 1987-12-01 | データ送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611138B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6564266B1 (en) | 1998-06-19 | 2003-05-13 | Fujitsu Limited | Exchange connectable to LAN |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145943A (ja) * | 1985-12-20 | 1987-06-30 | Hitachi Ltd | シ−ケンサネツトワ−ク用デ−タ集配装置 |
-
1987
- 1987-12-01 JP JP62305135A patent/JPH0611138B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145943A (ja) * | 1985-12-20 | 1987-06-30 | Hitachi Ltd | シ−ケンサネツトワ−ク用デ−タ集配装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6564266B1 (en) | 1998-06-19 | 2003-05-13 | Fujitsu Limited | Exchange connectable to LAN |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611138B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381666B1 (en) | Method and apparatus for extending the range of the universal serial bus protocol | |
| US6978331B1 (en) | Synchronization of interrupts with data packets | |
| EP2602962B1 (en) | A method and apparatus to provide data streaming over a network connection in a wireless MAC processor | |
| US20040117375A1 (en) | Using direct memory access for performing database operations between two or more machines | |
| US7136355B2 (en) | Transmission components for processing VLAN tag and priority packets supported by using single chip's buffer structure | |
| GB2406467A (en) | Method and apparatus for zero-copy receive buffer management | |
| US11979340B2 (en) | Direct data placement | |
| US5555374A (en) | System and method for coupling a plurality of peripheral devices to a host computer through a host computer parallel port | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| JP2507230B2 (ja) | インタ―フェ―ス装置および方法並びに通信アダプタ | |
| US6279052B1 (en) | Dynamic sizing of FIFOs and packets in high speed serial bus applications | |
| US20080313363A1 (en) | Method and Device for Exchanging Data Using a Virtual Fifo Data Structure | |
| CN101183948B (zh) | 一种以太网串口驱动单元及窄带拨号时数据流的传输方法 | |
| JPS63124650A (ja) | デジタルトランクインタフェース | |
| JPH01144833A (ja) | データ送受信方式 | |
| CN110765044B (zh) | 数据包传输装置及系统 | |
| US7428242B2 (en) | Action list for a split media access and control layer communications system | |
| JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
| JP2004246750A (ja) | Ｕｓｂ通信方法 | |
| JP2008148181A (ja) | 通信装置及び通信制御方法 | |
| JPS61200733A (ja) | フロ−制御方式 | |
| CA2269961C (en) | Method and apparatus for extending the range of the universal serial bus protocol as it applies to asynchronous transfers | |
| JPS5952944A (ja) | デ−タ通信方式 | |
| JP5013952B2 (ja) | 監視制御方法および通信装置 | |
| JP3299021B2 (ja) | マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置 |