JPH01144821A - Analogue/digital converter - Google Patents

Analogue/digital converter

Info

Publication number
JPH01144821A
JPH01144821A JP30406987A JP30406987A JPH01144821A JP H01144821 A JPH01144821 A JP H01144821A JP 30406987 A JP30406987 A JP 30406987A JP 30406987 A JP30406987 A JP 30406987A JP H01144821 A JPH01144821 A JP H01144821A
Authority
JP
Japan
Prior art keywords
voltage
analog
reference voltage
analogue
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30406987A
Other languages
Japanese (ja)
Other versions
JP2636861B2 (en
Inventor
Yoshinobu Kagami
宜伸 加賀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP62304069A priority Critical patent/JP2636861B2/en
Publication of JPH01144821A publication Critical patent/JPH01144821A/en
Application granted granted Critical
Publication of JP2636861B2 publication Critical patent/JP2636861B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the increase of a quantization error by respectively adjusting analogue reference voltage impressed on many comparators for executing A/D conversion and obtaining an optional conversion characteristic. CONSTITUTION:Voltage holding means for holding the reference voltage of the analogue comparator are provided on the respective analogue comparators of a comparator unit CMP and time constant circuit means such as an RC circuit are provided on the respective voltage holding means so as to set the reference voltage. That means, when prescribed DC voltage is impressed on the time constant circuit, the output of that circuit is changed with the lapse of time. For example, the analogue voltage of an exponential function curve can be obtained. When the analogue voltage is sampled at an optional time, the voltage of an optional point on the curve can be obtained. Therefore, the voltage set for the reference voltage can be controlled by time control. Thus, by the time corresponding to the respective reference voltage is calculated by using a computer such as a microcomputer CPU and controlling the set timing of the respective reference voltage according to that calculation result, the whole reference voltage can be automatically set.

Description

【発明の詳細な説明】 [発明の分野] 本発明は、アナログ/デジタル変換装置に関し。[Detailed description of the invention] [Field of invention] The present invention relates to an analog/digital conversion device.

特に非線形の変換特性に設定しうるアナログ/デジタル
変換装置に関する。
In particular, the present invention relates to an analog/digital conversion device that can be set to nonlinear conversion characteristics.

[従来の技術] 例えば1画像情報を読取ってその結果を表示する場合1
画像入力装置としてはCCDイメージセンサが、画像表
示装置としてCRT (ブラウン管)表示装置がよく用
いられる。ところで、CCDイメージセンサの撮像特性
は線形であるが、CRT表示装置の入力信号レベルと輝
度との関係は指数関数状になっている。従って、入力画
像の濃度と表示する画像の輝度とを対応付けるためには
、CRT表示装置の指数関数特性の影響を打ち消すため
に、イメージセンサとCRT表示装置との間に、指数関
数の逆関数である対数関数の特性を有する補正回路を設
ける必要がある。この種の補正回路は、一般にγ補圧回
路と呼ばれている。
[Prior art] For example, when reading one image information and displaying the result 1
A CCD image sensor is often used as an image input device, and a CRT (cathode ray tube) display device is often used as an image display device. By the way, the imaging characteristic of a CCD image sensor is linear, but the relationship between the input signal level and brightness of a CRT display device is exponential. Therefore, in order to correlate the density of the input image with the brightness of the displayed image, an inverse function of the exponential function must be used between the image sensor and the CRT display to cancel the influence of the exponential characteristic of the CRT display. It is necessary to provide a correction circuit with certain logarithmic characteristics. This type of correction circuit is generally called a γ compensation circuit.

従来より、デジタル画像処理回路においては、入力レベ
ルの各々に1つのアドレスを割当てたメモリの全てのア
ドレスに、変換すべき出力レベルの情報を予め書き込ん
だROMなどのメモリテーブルを利用して入力レベルと
出力レベルとの非線形変換を行なうγ補正方法が一般的
に利用されている。
Conventionally, in digital image processing circuits, input levels are determined by using a memory table such as a ROM in which information about the output level to be converted is written in advance in all addresses of a memory in which one address is assigned to each input level. A gamma correction method that performs nonlinear conversion between the output level and the output level is generally used.

ところが、この種の方法においては、変換特性が曲線状
であるため、量子化誤差が増大するという不都合がある
。例えば、8ビツトの画像情報をγ補正する場合、第4
図に示す変換特性から明らかなように、入力レベルの小
さい領域では出力レベルのステップ間隔が大きく、また
出力レベルの大きい領域では入力レベルのステップ間隔
が大きくなっているので、256階調の全てが有効に利
用されない。実際にはこの種の変換を行なうと、入力階
調数が256の場合、出力の階調数は140種度に減小
し、量子化誤差がかなり増大してしまう。
However, this type of method has the disadvantage that quantization errors increase because the conversion characteristics are curved. For example, when γ-correcting 8-bit image information, the fourth
As is clear from the conversion characteristics shown in the figure, in areas where the input level is small, the step interval of the output level is large, and in areas where the output level is large, the step interval of the input level is large, so all 256 gradations are Not used effectively. In reality, when this type of conversion is performed, when the number of input gradations is 256, the number of output gradations is reduced to 140 degrees, and the quantization error increases considerably.

また、他の補正方法が例えば特開昭62−183678
号公服及び時開昭62−183679号公報に開示され
ている。これらは、アナログ信号をデジタル信号に変換
するΔ/D変換器の部分に補正機能を持たせたものであ
る。即ち、A/D変換器内部のラダー抵抗の一部に外部
から抵抗器を並列に接続することによって、A/D変換
特性を、折線近似の非線形特性に設定し、それによって
γ補正を行なうものである。
In addition, other correction methods are disclosed in Japanese Patent Application Laid-Open No. 62-183678, for example.
It is disclosed in No. 183679 and Jikai No. 62-183679. These devices have a correction function added to the Δ/D converter that converts analog signals into digital signals. That is, by connecting a resistor externally in parallel with a part of the ladder resistance inside the A/D converter, the A/D conversion characteristics are set to nonlinear characteristics approximating a broken line, and γ correction is performed thereby. It is.

もう少し分かり易く説明する。8ビツトA/D変換器の
内部枯成は第5a図のようになっている。
Let me explain it a little more clearly. The internal depletion of the 8-bit A/D converter is as shown in FIG. 5a.

つまり、端子としては、アナログ入力端子Vin、デジ
タル出力端子(Bl〜B8)、変換タイミングを定める
クロックの入力端子(CLK)、チップイネーブル端子
、基準電圧端子(REF+ 、REF −。
That is, the terminals include an analog input terminal Vin, digital output terminals (B1 to B8), a clock input terminal (CLK) that determines conversion timing, a chip enable terminal, and reference voltage terminals (REF+, REF-).

R/4.R/2,3R/4)などを有している。R/4. R/2, 3R/4), etc.

内部には、256個のコンパレータ、該コンパレータの
出力情報を保持するラッチ、該ラッチの出力を8ビツト
の2准コードに変換するエンコーダ、及びフリップフロ
ップが備わっている。コンパレータの各々の片方の入力
端子には、アナログ入力電圧が共通に印加される。コン
パレータの他方の入力端子には、基ン曽電圧端子R[E
F+とIll[EF−との間に接続された256個のラ
ダー抵抗器で均等に分圧された256種の基準電圧が各
々印加される。
Inside, there are 256 comparators, latches that hold the output information of the comparators, an encoder that converts the output of the latches into 8-bit binary code, and flip-flops. An analog input voltage is commonly applied to one input terminal of each of the comparators. The other input terminal of the comparator is connected to the fundamental voltage terminal R[E
256 types of reference voltages equally divided by 256 ladder resistors connected between F+ and Ill[EF- are applied.

基準電圧端子R/4.R/2及び3R/4は、端子RE
F+とREF−との間に接続された256個のラダー抵
抗器を4等分する位置にそれぞれ接続されている。
Reference voltage terminal R/4. R/2 and 3R/4 are terminals RE
They are connected to positions that equally divide the 256 ladder resistors connected between F+ and REF- into four.

A / D変換器の入出力特性は、通常は線形であるが
、端子R/4.R/2,3R/4に外部抵抗器を接続す
ることにより、折線近似の非線形特性に変更できる。例
えば、第5b図に示すように、端子R[EF−と端子R
/2との間に、その部分のラダー抵抗の合成抵抗値と同
一の抵抗値を有する外部抵抗器を接続すれば、端子R/
2の電位は、端子REF+とrl[iF−との間の1/
4電位になる。従って、A/D変換のフルスケールに対
し、下位レベルの1/4に対して出力値の0〜127が
割当てられ、上位の3/4に対して出力値の128〜2
55が割り当てられる。
The input/output characteristics of an A/D converter are normally linear, but the input/output characteristics of the A/D converter are linear. By connecting external resistors to R/2 and 3R/4, it is possible to change the nonlinear characteristics to a polygonal line approximation. For example, as shown in FIG. 5b, terminal R [EF- and terminal R
If you connect an external resistor with the same resistance value as the combined resistance value of the ladder resistance of that part between terminal R/2,
The potential of 2 is 1/2 between the terminals REF+ and rl[iF-.
It becomes 4 potential. Therefore, for the full scale of A/D conversion, output values 0 to 127 are assigned to the lower level 1/4, and output values 128 to 2 are assigned to the upper 3/4.
55 is assigned.

つまり、入出力特性は、第5C図に示すような折線にな
り、フルスケールの1/4のレベルを境にして特性の傾
きが変わる。他の端子も利用することにより、更に多段
の折線が得られ、必要とするモ11正特性に近似した特
性を実現することができる。
In other words, the input/output characteristic becomes a broken line as shown in FIG. 5C, and the slope of the characteristic changes at a level of 1/4 of the full scale. By using other terminals, it is possible to obtain even more multi-stage broken lines, and it is possible to realize characteristics that are close to the required Mo11 positive characteristics.

しかしながら、この種の補正はあくまでも近似であって
、高精度なγ補正は期待できない。
However, this type of correction is only an approximation, and highly accurate γ correction cannot be expected.

[発明の目的コ 本発明は、高精度の非線形の入出力特性を有しγ補正な
どに利用しうろ比較的量子化誤差の小さいアナログ/デ
ジタル変換装置を提供することを第1の目的とし、目標
とするカーブへの特性の設定変更が容易なアナログ/デ
ジタル変換装置を提供することを第2の目的とする。
[Object of the Invention] The first object of the present invention is to provide an analog/digital converter having highly accurate nonlinear input/output characteristics, which can be used for gamma correction, etc., and which has a relatively small quantization error. A second object of the present invention is to provide an analog/digital conversion device in which setting of characteristics can be easily changed to a target curve.

[発明の構成] 上記目的を達成するため、本発明においては、アナログ
比較器に印加する基準電圧の各々をそれぞれ調整する電
圧調整手段を、各々のアナログ比較器に対応付けて、そ
れぞれ少なくとも1つ設ける。
[Structure of the Invention] In order to achieve the above object, in the present invention, at least one voltage adjustment means for adjusting each of the reference voltages applied to the analog comparators is associated with each analog comparator. establish.

このようにすれば、個々のアナログ比較器の基準電圧を
それぞれ任意に調整できる。そして、これらの基準電圧
を所定の非線形カーブに従って各々設定すれば、折線近
似ではない正確な補正カーブが得られる。この場合、特
性の変更によって量子化誤差が増大することはなく、例
えば8ビツトのA/D変換であれば、出力データのとり
うる階調数は256になる。
In this way, the reference voltage of each analog comparator can be adjusted arbitrarily. If each of these reference voltages is set according to a predetermined nonlinear curve, an accurate correction curve that is not a polygonal line approximation can be obtained. In this case, the quantization error does not increase due to the change in characteristics, and for example, in the case of 8-bit A/D conversion, the number of possible gradations of the output data is 256.

前記電圧調整手段は、例えば、基準電圧を決定するラダ
ー抵抗器の各々の抵抗器に可変抵抗器を含めることによ
って実現しうる。ところがその場合、8ビツトのA/D
変換器では256個の可変抵抗器が必要であり、特性を
調整するためには256個全ての可変抵抗器を調整しな
ければならず、膨大な手間と時間を要する。
The voltage adjustment means can be realized, for example, by including a variable resistor in each resistor of the ladder resistor that determines the reference voltage. However, in that case, 8-bit A/D
The converter requires 256 variable resistors, and in order to adjust the characteristics, all 256 variable resistors must be adjusted, which requires an enormous amount of effort and time.

そこで、本発明の好ましい実施例においては、各々のア
ナログ比較器の基準電圧の設定を、電気回路側で自動的
に行なえる構成にする。そのため、各々のアナログ比較
器に、その基準電圧を保持するための電圧保持手段を設
け、各々の電圧保持手段に基準電圧を設定するために、
RC回路のような時定数回路手段を設ける。つまり、時
定数回路に所定の直流電圧を印加すれば、該回路の出力
には、時間とともに変化する、例えば指数関数カーブの
アナログ電圧が得られる。任意の時にその電圧をサンプ
リングすれば、カーブ上の任意の点の電圧が得られる。
Therefore, in a preferred embodiment of the present invention, the reference voltage of each analog comparator is configured to be automatically set on the electric circuit side. Therefore, each analog comparator is provided with a voltage holding means for holding its reference voltage, and in order to set the reference voltage in each voltage holding means,
A time constant circuit means such as an RC circuit is provided. That is, if a predetermined DC voltage is applied to a time constant circuit, an analog voltage that changes over time, for example, an exponential curve, is obtained as the output of the circuit. If you sample the voltage at any time, you can obtain the voltage at any point on the curve.

つまり、基準電圧として設定する電圧を、時間の制御に
よって管理できる。従って、マイクロコンピュータなど
の計算装置を用いて各々の基準電圧に対応する時間を計
算し、その結果に応じて各々の基準電圧の設定タイミン
グを制御すれば、全ての基準電圧を自動的に設定しうる
In other words, the voltage set as the reference voltage can be managed by time control. Therefore, by calculating the time corresponding to each reference voltage using a calculation device such as a microcomputer and controlling the setting timing of each reference voltage according to the result, all reference voltages can be automatically set. sell.

本発明の他の目的及び特徴は、以下の、図面を参照した
実施例説明により明らかになろう。
Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.

[実施例] 第1図に、本発明を実施する一形式のA/D変換装置の
構成を示す。第1図を参照すると、このA/D変換装置
には、アナログスイッチユニットASI、AS2.積分
回路ユニットRCC,コンパレータユニットCMP、ラ
ッチLT、エンコーダENC,フリップフロップFF、
スリーステートバッファ及びマイクロコンピュータCP
Uが備わっており、8ビツトのデジタル出力が得られる
構成になっている。
[Embodiment] FIG. 1 shows the configuration of one type of A/D conversion device that implements the present invention. Referring to FIG. 1, this A/D converter includes analog switch units ASI, AS2. Integrating circuit unit RCC, comparator unit CMP, latch LT, encoder ENC, flip-flop FF,
Three-state buffer and microcomputer CP
It is equipped with U and is configured to provide 8-bit digital output.

第1図において、ラッチLT、エンコーダENC。In FIG. 1, a latch LT and an encoder ENC.

フリップフロップFF及びスリーステートバッファは、
従来より存在するA/D変換器のものと同様の構成を有
し同様に動作する。
Flip-flop FF and three-state buffer are
It has a configuration similar to that of conventional A/D converters and operates in the same manner.

8ビツトのデジタル出力を得るために、コンパレータユ
ニットCMPには256個のアナログ比較器が備わって
いる。アナログ比較器の一方の入力端子は、A/D変換
装置のアナログ信号入力端子Ainに全て共通に接続さ
れている。アナログ比較器の他方の入力端子に、それぞ
れ異なる基準電圧が印加される。
In order to obtain an 8-bit digital output, the comparator unit CMP is equipped with 256 analog comparators. One input terminal of the analog comparators is all commonly connected to the analog signal input terminal Ain of the A/D converter. Different reference voltages are applied to the other input terminals of the analog comparators.

その基に14 m圧は、積分回路ユニットRCCが出力
する。積分回路ユニットRCCは、1つの抵抗器と1つ
のコンデンサとでなる各々独立したR C積分回路を2
56組備えており、各々のRC積分回路の出力端子が、
コンパレータユニットCMPの各々のアナログ比較器の
入力端子に接続されている。
Based on this, the integral circuit unit RCC outputs 14 m pressure. The integrator circuit unit RCC has two independent R C integrator circuits each consisting of one resistor and one capacitor.
It is equipped with 56 sets, and the output terminal of each RC integration circuit is
It is connected to the input terminal of each analog comparator of the comparator unit CMP.

一方のアナログスイッチユニットASIは2つのアナロ
グスイッチを備えており、他方のアナログスイッチユニ
ットAS2は256個のアナログスイッチを備えている
。アナログスイッチユニットAS2の256個のアナロ
グスイッチの一端(入力側)は、アナログスイッチユニ
ットASIの出力端子に全て共通に接続されており、A
S2の各アナログスイッチの他端(出力側)が、積分回
路ユニットRCCの各入力端子に接続されている。
One analog switch unit ASI includes two analog switches, and the other analog switch unit AS2 includes 256 analog switches. One end (input side) of the 256 analog switches of the analog switch unit AS2 are all commonly connected to the output terminal of the analog switch unit ASI, and
The other end (output side) of each analog switch of S2 is connected to each input terminal of the integrating circuit unit RCC.

アナログスイッチユニットAS2の各アナログスイッチ
のオン/オフは、マイクロコンピュータCPUによって
制御される。アナログスイッチユニットASIは、マイ
クロコンピュータCPUからの制御信号(二値信号)に
応じて、アナログスイッチユニットAS2の入力端子に
印加するレベルを、所定の基準電位Vrefとアース電
位のいずれかに設定する。
On/off of each analog switch in the analog switch unit AS2 is controlled by the microcomputer CPU. The analog switch unit ASI sets the level applied to the input terminal of the analog switch unit AS2 to either a predetermined reference potential Vref or the ground potential in response to a control signal (binary signal) from the microcomputer CPU.

次に、このA/D変換装置においてγ補正などの処理を
行なう場合の基本原理を説明する。γ補正を行なうため
には、例えば第4図に示すように、入力と出力との関係
を非線形にすればよい。しかし、デジタル信号を処理し
てγ補正を行なうと、量子化誤差の増大が避けられない
。そこで、この実施例においては、256個のアナログ
比較器の各々の基準電圧(即ちしきい値レベル)をそれ
ぞれ調整することによって、アナログ信号をデジタル信
号に変換する際に非線形の特性が得られるように構成し
である。従って、γ補正処理を含むこのA/D変換装置
の量子化誤差は1通常のA/D変換器と同様であり、γ
補正によって特に悪化することはない。
Next, the basic principle when performing processing such as γ correction in this A/D conversion device will be explained. In order to perform the γ correction, for example, as shown in FIG. 4, the relationship between input and output may be made non-linear. However, when a digital signal is processed and γ correction is performed, an increase in quantization error is unavoidable. Therefore, in this embodiment, by adjusting the reference voltage (i.e., threshold level) of each of the 256 analog comparators, nonlinear characteristics can be obtained when converting an analog signal into a digital signal. It is composed of: Therefore, the quantization error of this A/D converter including γ correction processing is 1 similar to that of a normal A/D converter, and γ
The correction does not cause any particular deterioration.

各々のアナログ比較器に印加される基準電圧は、マイク
ロコンピュータCPUによって自動的に設定される。積
分回路ユニットRCCは、基準電圧の変更と、設定した
基′IP、電圧の保持の機能を有している。即ち、各積
分回路に直流電圧を印加すると、その出力端子には1時
間とともに変化し、指数関数状に変化する電圧が得られ
る。
The reference voltage applied to each analog comparator is automatically set by the microcomputer CPU. The integrating circuit unit RCC has the functions of changing the reference voltage and maintaining the set base IP and voltage. That is, when a DC voltage is applied to each integrating circuit, a voltage that changes over an hour and changes exponentially is obtained at its output terminal.

つまり、各積分回路のコンデンサが完全に放電している
状態で、該回路にアナログスイッチユニットASI、A
S2を介して一定電圧V ref を印加する場合、コ
ンデンサの容量をC5抵抗値をRとすれば、積分回路の
出力電圧Vは次の第(1)式で表わされる。
In other words, when the capacitor of each integrating circuit is completely discharged, the analog switch unit ASI, A
When applying a constant voltage V ref via S2, and assuming that the capacitance of the capacitor is C5 and the resistance value is R, the output voltage V of the integrating circuit is expressed by the following equation (1).

V=Vref (1−e−女t) ・・・(1) つまり、積分回路から出力される電圧Vは、第2図に示
すように時間とともに増大する。ところが、ユニットA
S2のアナログスイッチをオフにすると、積分回路の出
力端子に接続されたアナログ比較器の入力インピーダン
スが非常に大きいので、積分回路のコンデンサに蓄えら
れた電荷は、はとんど放電しない。従って、アナログ比
較器に印加される基*電圧は、ユニットAS2のアナロ
グスイッチをオフした時点で積分回路が出力する電圧に
保持される。
V=Vref (1-e-t) (1) That is, the voltage V output from the integrating circuit increases with time as shown in FIG. However, unit A
When the analog switch S2 is turned off, the input impedance of the analog comparator connected to the output terminal of the integrating circuit is very large, so the charge stored in the capacitor of the integrating circuit is hardly discharged. Therefore, the base voltage applied to the analog comparator is held at the voltage output by the integrating circuit when the analog switch of unit AS2 is turned off.

そこで、第2図に示すように、ユニットAS2内の各ア
ナログスイッチS W a 、 S W b 、 S 
W c 。
Therefore, as shown in FIG. 2, each analog switch S Wa , S W b , S
Wc.

SWd、SWe*  ” ”を、それぞれ時間Ta。SWd and SWe* "" are respectively time Ta.

Tb、Tc、Td、Te、  ・・・だけオンして。Turn on only Tb, Tc, Td, Te,...

一定電圧V refを積分回路に印加すると、各アナロ
グスイッチが接続された積分回路の出力には、それぞれ
Va、Vb、Vc、Vd、Ve、’ ” ”の互いに異
なる電圧が保持される。従って、アナログスイッチをオ
ンする時間の制御によって、各々のアナログ比較器の基
準電圧が1個別に設定できる。
When a constant voltage V ref is applied to the integrating circuit, different voltages Va, Vb, Vc, Vd, Ve, ``'' are held at the output of the integrating circuit to which each analog switch is connected. Therefore, by controlling the time during which the analog switch is turned on, the reference voltage of each analog comparator can be set individually.

この時間は、マイクロコンピュータCPUが制御する。This time is controlled by the microcomputer CPU.

マイクロコンピュータCPUには、γ補正のためのしき
い値データが外部から印加される。
Threshold data for γ correction is externally applied to the microcomputer CPU.

即ち、256階調の各階調レベルを定める256個のし
きい値が、デジタルデータとしてマイクロコンピュータ
CPUに印加される。このしきい値データD V O〜
D V255は、第3a図ニ示すシキい値テーブルM1
に格納される。
That is, 256 threshold values defining each of the 256 gradation levels are applied to the microcomputer CPU as digital data. This threshold data DVO~
D V255 is the threshold value table M1 shown in Fig. 3a.
is stored in

マイクロコンピュータCPUの動作の概略を、第3b図
に示す。第3b図を参照して説明する。
An outline of the operation of the microcomputer CPU is shown in FIG. 3b. This will be explained with reference to FIG. 3b.

まず、外部から入力されるしきい値データを、その内部
メモリ(RAM)のテーブルM1の領域にストアする。
First, threshold data input from the outside is stored in the table M1 area of its internal memory (RAM).

次に、電圧と時間との関係を示す前記第(1)式に基づ
き、テーブルMl上の各々のしきい値を時間データTO
〜T255に変換し、それらをテーブルM2の領域にス
トアする。
Next, based on the above-mentioned equation (1) showing the relationship between voltage and time, each threshold value on table Ml is set to time data TO
~T255 and store them in the area of table M2.

次に、積分回路RCCに保持された基準電圧をリセット
する。即ち、コンデンサの電荷を放電させるために、ア
ナログスイッチユニットAS2の全てのスイッチをオン
し、アナログスイッチユニットASIを制御して、AS
2の入力端子をアース電位に設定する。これにより、所
定時間内に、積分回路RCCの出力電圧は0になる6出
力電圧がOになったら、リセット状態を解除するために
、アナログスイッチユニットASIを制御して、ユニッ
トAS2の入力端子に、一定電圧Vrefを印加する。
Next, the reference voltage held in the integrating circuit RCC is reset. That is, in order to discharge the charge in the capacitor, all the switches of the analog switch unit AS2 are turned on, and the analog switch unit ASI is controlled so that the AS
Set input terminal 2 to ground potential. As a result, the output voltage of the integrating circuit RCC becomes 0 within a predetermined time.6 When the output voltage becomes 0, in order to release the reset state, the analog switch unit ASI is controlled and the input terminal of the unit AS2 is , a constant voltage Vref is applied.

次に、カウンタレジスタCNを0にクリアし、アナログ
スイッチユニットAS2の全てのスイッチ5W(O)〜
5W(255)をオンに設定し、内部タイマTMをスタ
ートする。
Next, the counter register CN is cleared to 0, and all switches 5W(O) to 5W of the analog switch unit AS2 are cleared.
5W (255) is set to ON and the internal timer TM is started.

そして、タイマTMの計数値を監視する。即ち。Then, the count value of the timer TM is monitored. That is.

テーブルM2上のカウントレジスタCNによって示され
る時間データを、TMの計数値と比較する。
The time data indicated by count register CN on table M2 is compared with the count value of TM.

TM≧M 2 (CN)になるまで待ち、その状態にな
ったら、カウントレジスタCNで示されるアナログスイ
ッチ5W(CN)をオフし、カウントレジスタCNをイ
ンクリメントし、CNが255を越えるまでこの処理を
繰り返す。
Wait until TM≧M 2 (CN), then turn off the analog switch 5W (CN) indicated by the count register CN, increment the count register CN, and continue this process until CN exceeds 255. repeat.

これにより、256個のアナログスイッチが順次にオフ
し、その度にそれぞれ1つの積分回路の出力電圧が決定
(固定)される。この電圧が、基準電圧としてアナログ
比較器に印加される。
As a result, the 256 analog switches are sequentially turned off, and each time the output voltage of one integrating circuit is determined (fixed). This voltage is applied to the analog comparator as a reference voltage.

従って、マイクロコンピュータCPUに印加するしきい
値データDVO〜DV255を変更することにより、こ
のA/D変換装置の変換特性(入出力特性)を任意に変
更することができる。
Therefore, by changing the threshold data DVO to DV255 applied to the microcomputer CPU, the conversion characteristics (input/output characteristics) of this A/D conversion device can be changed arbitrarily.

なお、上記実施例においては1時定数回路として、Cと
Rで構成されろ積分回路を用いたが、同様に時間ととも
に出力レベルが変化する特性が得られるものであれば、
他の回路を用いてもよい。
Incidentally, in the above embodiment, a filter integrator circuit composed of C and R was used as the one time constant circuit, but if the characteristic that the output level changes with time can be obtained similarly,
Other circuits may also be used.

また、前記第(1)式から明らかなように、積分回路の
出力電圧Vは1時間の他に時定数(CR)及び入力電圧
(Vref)によっても変化するので、これらのパラメ
ータをも変更して各アナログ比較器に印加される基準電
圧を設定するような回路構成にしてもよい。
Furthermore, as is clear from equation (1) above, the output voltage V of the integrating circuit changes not only with one hour but also with the time constant (CR) and input voltage (Vref), so these parameters should also be changed. The circuit configuration may be such that the reference voltage applied to each analog comparator is set using the reference voltage applied to each analog comparator.

更に、上記実施例では256個の全てのアナログ比較器
の入力端子に、それぞれ独立した256個の積分回路を
設けて、それらの共通の入力端子に一定電圧(Vref
)を印加する構成になっているが、次のような構成に変
更してもよい、即ち、時定数回路(例えば積分回路)を
1つのみとし、その入力端子に一定電圧Vrefを印加
し、その出力端子に256個のサンプルホールド回路を
接続し、該サンプルホールド回路の各々の出力端子に得
られる電圧を、基Q電圧として各アナログ比較器に印加
してもよい。
Furthermore, in the above embodiment, 256 independent integrating circuits are provided at the input terminals of all 256 analog comparators, and a constant voltage (Vref) is provided at their common input terminal.
), but it may be changed to the following configuration, that is, by using only one time constant circuit (for example, an integrating circuit) and applying a constant voltage Vref to its input terminal, 256 sample-and-hold circuits may be connected to the output terminal, and the voltage obtained at each output terminal of the sample-and-hold circuit may be applied to each analog comparator as a base Q voltage.

第6図に、最も単純な構成のA/D変換装置の実施例を
示す。第6図を参照すると、この実施例では、基準電圧
端子+REFと−REEFとの間に接続されるラダー抵
抗器RXを構成する各抵抗素子を、各々可変抵抗器で構
成しである。従って、各可変抵抗器の抵抗値を調整すれ
ば、ラダー抵抗器の分圧比が変わり、それに接続された
アナログ比較器に印加される基(@電圧が変化する。こ
れら256個の可変抵抗器を調整することにより、A/
D変換装置の特性を所定の非線形特性に設定することも
可能であり、γ補正回路としても利用しうる。
FIG. 6 shows an embodiment of an A/D converter having the simplest configuration. Referring to FIG. 6, in this embodiment, each resistance element constituting the ladder resistor RX connected between the reference voltage terminals +REF and -REEF is composed of a variable resistor. Therefore, by adjusting the resistance value of each variable resistor, the voltage division ratio of the ladder resistor changes, and the voltage applied to the analog comparator connected to it changes.These 256 variable resistors By adjusting A/
It is also possible to set the characteristics of the D conversion device to predetermined nonlinear characteristics, and it can also be used as a γ correction circuit.

但し、この実施例では、可変抵抗器の調整を人間が行な
わなければならず、所定の変換特性に設定を変更する場
合には、時間と手間がかかるという難点がある。
However, in this embodiment, the variable resistor must be adjusted by a human, and changing the setting to a predetermined conversion characteristic requires time and effort.

[効果] 以上のとおり、本発明によれば、A/D変換を行なうた
めの多数の比較器に印加されるアナログ基Kl圧をそれ
ぞれ調整することによって任意の変換特性を得るので、
量子化誤差の増大は生じない。しかも、量子化レベルの
全てをそれぞれ調整できるので、近似でない正確な補正
特性が得られる。
[Effects] As described above, according to the present invention, arbitrary conversion characteristics are obtained by adjusting the analog base Kl pressure applied to a large number of comparators for A/D conversion, respectively.
No increase in quantization error occurs. Furthermore, since all of the quantization levels can be adjusted individually, accurate correction characteristics that are not approximate can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明を実施する一形式のA/D変換装置の
電気回路構成を示すブロック図である。 第2図は、第1図の装置における基準電圧の設定動作を
示すタイミングチャートである。 第3a図は第1図に示すマイクロコンピュータCPU上
のテーブルを示すメモリマツプ、第3b図はCPUの動
作゛の概略を示すフローチャートである。 第4図は、デジタル処理によるγ補正特性の一例を示す
グラフである。 第5a図はA/D変換器の従来例を示すプロッり図、第
5b図は折線変換特性を得るA/D変換器の構成例を示
すブロック図、第5c図は第5b図の回路の入出力特性
を示すグラフである。 第6図は1本発明の他の一実施例を示すブロック図であ
る。 ASI:アナログスイッチユニット AS2:アナログスイッチユニット RC:C:積分回路ユニット(電圧調整手段)CMP:
コンパレータユニット LT:ラッチ ENC:エンコーダ FF:フリップフロップ CPU:マイクロコンピュータ RX:ラダー抵抗器(電圧調整手段) 算3a図 埠3b図 深41父 譲5c図 野−人力     KEF4−
FIG. 1 is a block diagram showing the electrical circuit configuration of one type of A/D conversion device implementing the present invention. FIG. 2 is a timing chart showing the reference voltage setting operation in the device shown in FIG. FIG. 3a is a memory map showing a table on the microcomputer CPU shown in FIG. 1, and FIG. 3b is a flowchart showing an outline of the operation of the CPU. FIG. 4 is a graph showing an example of γ correction characteristics by digital processing. Fig. 5a is a plot diagram showing a conventional example of an A/D converter, Fig. 5b is a block diagram showing a configuration example of an A/D converter that obtains a polygonal conversion characteristic, and Fig. 5c is a diagram of the circuit of Fig. 5b. It is a graph showing input/output characteristics. FIG. 6 is a block diagram showing another embodiment of the present invention. ASI: Analog switch unit AS2: Analog switch unit RC: C: Integrating circuit unit (voltage adjustment means) CMP:
Comparator unit LT: Latch ENC: Encoder FF: Flip-flop CPU: Microcomputer RX: Ladder resistor (voltage adjustment means) Math 3a Zubo 3b Zushin 41 Father transfer 5c Zuno - Human power KEF4-

Claims (4)

【特許請求の範囲】[Claims] (1)複数のアナログ比較器を有し、各々のアナログ比
較器の一方の入力端子にアナログ入力電圧を印加し、他
方の入力端子にそれぞれ異なる基準電圧を印加し、アナ
ログ比較器が出力する複数の比較結果を複数ビットの信
号にコード化して出力するアナログ/デジタル変換装置
において:前記アナログ比較器に印加する基準電圧の 各々をそれぞれ調整する電圧調整手段を、各々のアナロ
グ比較器に対応付けて、それぞれ少なくとも1つ設けた
、ことを特徴とするアナログ/デジタル変換装置。
(1) It has multiple analog comparators, applies an analog input voltage to one input terminal of each analog comparator, applies different reference voltages to the other input terminal, and outputs multiple analog comparators. In an analog/digital converter that encodes a comparison result into a multi-bit signal and outputs it: Voltage adjustment means for adjusting each of the reference voltages applied to the analog comparators is associated with each analog comparator. , an analog/digital conversion device comprising at least one of each.
(2)前記電圧調整手段は、可変抵抗器である、前記特
許請求の範囲第(1)項記載のアナログ/デジタル変換
装置。
(2) The analog/digital converter according to claim 1, wherein the voltage adjustment means is a variable resistor.
(3)前記電圧調整手段は、各々のアナログ比較器に対
応付けてそれぞれ1つ設けた電圧保持手段、電圧発生手
段、及び前記電圧保持手段と電圧発生手段との間に介挿
された時定数回路手段、を備える前記特許請求の範囲第
(1)項記載のアナログ/デジタル変換装置。
(3) The voltage adjusting means includes a voltage holding means provided for each analog comparator, a voltage generating means, and a time constant inserted between the voltage holding means and the voltage generating means. An analog/digital conversion device according to claim 1, comprising circuit means.
(4)前記電圧発生手段は、前記時定数回路手段に電圧
を印加する時間を調整して、各々の電圧保持手段に保持
される基準電圧を調整する、前記特許請求の範囲第(3
)項記載のアナログ/デジタル変換装置。
(4) The voltage generating means adjusts the time for applying voltage to the time constant circuit means to adjust the reference voltage held by each voltage holding means.
) The analog/digital converter described in item 2.
JP62304069A 1987-12-01 1987-12-01 Analog / digital converter Expired - Fee Related JP2636861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62304069A JP2636861B2 (en) 1987-12-01 1987-12-01 Analog / digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62304069A JP2636861B2 (en) 1987-12-01 1987-12-01 Analog / digital converter

Publications (2)

Publication Number Publication Date
JPH01144821A true JPH01144821A (en) 1989-06-07
JP2636861B2 JP2636861B2 (en) 1997-07-30

Family

ID=17928654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62304069A Expired - Fee Related JP2636861B2 (en) 1987-12-01 1987-12-01 Analog / digital converter

Country Status (1)

Country Link
JP (1) JP2636861B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070215A (en) * 2011-09-22 2013-04-18 Toshiba Corp Analog/digital converter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705858B2 (en) * 2006-02-10 2011-06-22 Okiセミコンダクタ株式会社 Analog / digital conversion circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124963A (en) * 1978-03-07 1979-09-28 Hughes Aircraft Co Ad converter
JPS62183678A (en) * 1986-02-07 1987-08-12 Canon Inc Picture processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124963A (en) * 1978-03-07 1979-09-28 Hughes Aircraft Co Ad converter
JPS62183678A (en) * 1986-02-07 1987-08-12 Canon Inc Picture processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070215A (en) * 2011-09-22 2013-04-18 Toshiba Corp Analog/digital converter

Also Published As

Publication number Publication date
JP2636861B2 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
US8054209B2 (en) Variable quantization ADC for image sensors
US6879923B2 (en) Digital offset corrector
JP4774159B2 (en) Integration and folding circuit for analog-digital conversion
US4357600A (en) Multislope converter and conversion technique
JP3059497B2 (en) Circuit and method for converting an analog signal into a digital value composed of a plurality of bits
US20210021276A1 (en) Methods and apparatus for a successive approximation register analog-to-digital converter
US20020122129A1 (en) CMOS image sensor improving picture quality
CN106209105A (en) The calibration of analog-digital converter equipment
US20140168449A1 (en) Image pickup apparatus, image pickup system, and method for driving image pickup apparatus
WO1996010297A1 (en) System for calibrating analog-to-digital converter
EP0289081B1 (en) Digital-to-analog converter
US4983969A (en) Successive approximation analog to digital converter
JPH0348509A (en) Stabilization and calibration of precision electronic circuit component
JP3515747B2 (en) Digital-to-analog conversion circuit
JP4398515B2 (en) Digital offset correction apparatus and offset providing method
JPH01144821A (en) Analogue/digital converter
US20060007032A1 (en) Analog to digital converter, related method and use in voltage regulator circuits
US6906658B2 (en) Reducing droop in a reference signal provided to ADCs
JP3130007B2 (en) Successive approximation type A / D converter circuit
JPH05167449A (en) Successive comparison a/d converter
US6452528B1 (en) Double comparison successive approximation method and apparatus
JPH118557A (en) A/d converter
JP2677171B2 (en) Parallel type A / D converter with test function
JPH0578213B2 (en)
JPH07131353A (en) Successive approximation a/d converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees