JPH01143513A - Signal level compression and expansion device - Google Patents
Signal level compression and expansion deviceInfo
- Publication number
- JPH01143513A JPH01143513A JP62302378A JP30237887A JPH01143513A JP H01143513 A JPH01143513 A JP H01143513A JP 62302378 A JP62302378 A JP 62302378A JP 30237887 A JP30237887 A JP 30237887A JP H01143513 A JPH01143513 A JP H01143513A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control
- terminal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 title claims abstract description 16
- 238000007906 compression Methods 0.000 title claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000006837 decompression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、−設電子機器において、入力される信号レベ
ルを任意のM:Nの比に圧縮または伸長した信号レベル
に変換し、出力信号として出力する信号レベル圧縮、伸
長装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a method for converting an input signal level into a signal level compressed or expanded to an arbitrary M:N ratio in an installed electronic device, and outputting the converted signal level as an output signal. This invention relates to a signal level compression and expansion device.
従来の技術
一般に信号レベル圧縮回路は、第4図に示すように利得
制御回路3が入力端子1よシ入力信号v工Nと、制御端
子6より制御信号IKを受けて、出力端子2よシ出力信
号voUTを(1)式に示す関係に制御して出力してい
る。BACKGROUND ART In general, in a signal level compression circuit, a gain control circuit 3 receives an input signal V from an input terminal 1 and a control signal IK from a control terminal 6, as shown in FIG. The output signal voUT is controlled and output according to the relationship shown in equation (1).
但し K1 は比例定数
次にレベル検出回路4は、レベル検出回路入力端子5よ
り利得制御回路3の出力信号V。U、を受けて、制御端
子6へ制御信号工にとして(2)式に示す関係に変換し
て出力している。However, K1 is a proportional constant. Next, the level detection circuit 4 receives the output signal V of the gain control circuit 3 from the level detection circuit input terminal 5. It receives U, and outputs it to the control terminal 6 as a control signal after converting it into the relationship shown in equation (2).
工に=に2×voUT ・・・・・・・・・・・
・・・・・・・・・・(2)但し K−は比例定数
ここで(2)式を(1)式に代入して
を得る。Work = 2 x voUT ・・・・・・・・・・・・
・・・・・・・・・・・・(2) However, K- is a constant of proportionality. Here, substitute equation (2) into equation (1) to obtain.
(3)式は入力信号vxNがi乗に圧縮されて、出力信
号VOUTとなって出力されている事を示している。Equation (3) shows that the input signal vxN is compressed to the i power and output as the output signal VOUT.
同様に信号レベル伸長回路は、第6図に示すように利得
制御回路3が入力端子1より入力信号vIN と、制御
端子6よ多制御信号IKを受けて。Similarly, in the signal level expansion circuit, as shown in FIG. 6, a gain control circuit 3 receives an input signal vIN from an input terminal 1 and a control signal IK from a control terminal 6.
出力端子2よシ出力信号vOυTを(4)式に示す関係
に制御して出力している。The output signal vOυT from the output terminal 2 is controlled and outputted according to the relationship shown in equation (4).
vOUT=Ks×I KxV IN −−−−−−
−−−−−−(4)但し K3は比例定数
次にレベル検出回路4は、レベル検出回路入力端子6よ
シ利得制御回路3の入力信号vINを受けて、制御端子
6へ制御信号lKとして(6)式に示す関係に変換して
出力している。vOUT=Ks×I KxV IN −−−−−−
--------(4) However, K3 is a proportional constant. Next, the level detection circuit 4 receives the input signal vIN of the gain control circuit 3 from the level detection circuit input terminal 6, and sends it to the control terminal 6 as a control signal lK. It is converted into the relationship shown in equation (6) and output.
IK=に4×vIN ・・・・・・・・・・・・
・・・−(5)但し K4は比例定数
ここで(5)式を(4)式に代入して
VOU T =K 3 X K 4 XV I N
−−−”” (6)を得る。IK=4×vIN ・・・・・・・・・・・・
...-(5) However, K4 is a constant of proportionality. Here, substituting equation (5) into equation (4), VOUT = K 3 X K 4 XV I N
---"" (6) is obtained.
(6)式は入力信号v工Nが2乗に伸長されて、出力信
号voUTとなって出力されている事を示している。Equation (6) shows that the input signal VOUT is expanded to the second power and output as the output signal VOUT.
発明が解決しようとする問題点
しかしながら上記の従来の構成では、−乗、2乗の関係
の圧縮、伸長をしているのみである。Problems to be Solved by the Invention However, the conventional configuration described above only performs compression and expansion based on negative and square relationships.
本発明は、任意のMハ乗、 N7M乗の圧縮、伸長を可
能にする手段を提供するものである。The present invention provides a means that enables compression and expansion of any M power or N7M power.
問題点を解決するための手段
本発明は、第2の制御信号により利得が制御される利得
制御回路と、入力される信号レベルに比例した第1の制
御信号を出力するレベル検出回路と、前記第1の制御信
号を受けて、その第1の制御信号の製を6乗した値に変
換して前記第2の制御信号として出力するa乗回路とを
有し、前記利得制御回路の入力信号と出力信号のいずれ
か一方を前記レベル検出回路に入力する事を特徴とする
信号レベル圧縮、伸長装置である。Means for Solving the Problems The present invention provides a gain control circuit whose gain is controlled by a second control signal, a level detection circuit which outputs a first control signal proportional to the input signal level, and an a-th power circuit that receives a first control signal, converts the value of the first control signal to a value raised to the sixth power, and outputs the result as the second control signal, and the input signal of the gain control circuit is The signal level compression/expansion device is characterized in that either one of the output signal and the output signal is input to the level detection circuit.
作 用
上記構成によれば、α乗回路のa値を変化せしめること
により圧縮および伸長比を変化でき、前記α乗回路のa
値は容易に変化出来るため、必要な圧縮あるいは伸長比
を有するレベル圧縮、伸長装置が容易に得られるもので
ある。Operation According to the above configuration, the compression and expansion ratios can be changed by changing the a value of the α power circuit, and the a value of the α power circuit can be changed.
Since the values can be easily varied, it is easy to obtain a level compression/expansion device having the required compression or expansion ratio.
実施例
第1図は、本発明の一実施例の信号レベル圧縮装置のブ
ロック図である。Embodiment FIG. 1 is a block diagram of a signal level compression apparatus according to an embodiment of the present invention.
第1図において利得制御回路3は入力端子1よシ入力信
号vIN を、第2の制御端子8よシ第2の制御信号I
K/を受けて出力端子2よシ出力信号voUTを(@式
に示す関係に制御して出力している。In FIG. 1, the gain control circuit 3 inputs an input signal vIN from an input terminal 1 to a second control signal I from a second control terminal 8.
In response to the signal K/, the output signal voUT from the output terminal 2 is controlled to have the relationship shown in the equation (@) and is output.
但し K1は比例定数
次にレベル検出回路4は、レベル検出入力端子6より利
得制御回路3の出力信号voUTを受けて、第1の制御
端子7へ、第1の制御信号IKとして(9)式に示す関
係に変換して出力している。However, K1 is a proportional constant. Next, the level detection circuit 4 receives the output signal voUT of the gain control circuit 3 from the level detection input terminal 6, and sends it to the first control terminal 7 as the first control signal IK according to equation (9). It is converted into the relationship shown in and output.
IK=に2×vOUT eee … …
…−一・ …(9)但し K2は比例定数
α乗回路9は第1の制御端子7より第1の制御信号IK
を受けて、第2の制御端子8へ第2の制御信号IK′と
じて、(1o)式に示す関係に変換して出力している。IK=2×vOUT eee … …
…−1・ …(9) However, K2 is a proportional constant α power circuit 9 receives the first control signal IK from the first control terminal 7
In response, the second control signal IK' is converted to the relationship shown in equation (1o) and output to the second control terminal 8.
■に′=β1XIK 1 ・・・・・・・・・・
・・・・・・・・・・・(10)但し β、は比例定数
ここで(9)式を(10)式に代入して!に′=β1×
(K2×voUT)al・・・・・・・・・・・・(1
1)となり(11)式を(8)式に代入してを得る。■N′=β1XIK 1 ・・・・・・・・・・・・
・・・・・・・・・・・・(10) However, β is a constant of proportionality. Substitute equation (9) into equation (10) here! ′=β1×
(K2×voUT) al・・・・・・・・・・・・(1
1), then substitute equation (11) into equation (8) to obtain.
(12)式は入力信号vINが1/α1+1 に圧縮さ
れて出力されている事を示している。Equation (12) shows that the input signal vIN is compressed to 1/α1+1 and output.
同様に信号レベル伸長回路は、第2図に示すように利得
制御回路3は入力端子1よシ入力信号vXN を、第2
の制御端子8より制御信号IK/を受けて出力端子2よ
シ出力信号を(13)式に示す関係に制御して出力して
いる。Similarly, in the signal level expansion circuit, as shown in FIG.
The output terminal 2 receives the control signal IK/ from the control terminal 8 and outputs the output signal after controlling it to the relationship shown in equation (13).
VOUT =に3 X I K’ xV I N ・
= −・= −−(13)次にレベル検出回路4は、レ
ベル検出入力端子6より利得制御回路3への入力信号v
INを受けて、第1の制御端子7へ、第1の制御信号X
Kとして(14)式に示す関係に変換して出力している
。VOUT = 3 X I K' x V I N ・
= −・= −−(13) Next, the level detection circuit 4 receives the input signal v from the level detection input terminal 6 to the gain control circuit 3.
Upon receiving IN, the first control signal X is sent to the first control terminal 7.
K is converted into the relationship shown in equation (14) and output.
工に=に4×vIN ・・・・・・・・・・・・・・
・・・・・・・(14)α乗回路9は第1の制御端子7
よシ第1の制御信号工Kを受けて、第2の制御端子8へ
第2の制御信号IK′として、(15)式に示す関係に
変換して出力している。= 4 x vIN ・・・・・・・・・・・・・・・
(14) The α power circuit 9 is connected to the first control terminal 7
After receiving the first control signal K, it is converted to the relationship shown in equation (15) and output as a second control signal IK' to the second control terminal 8.
IK′=β2×工に2 ・・・・・−・・・・・・・
・・・・・・・・(16)但し β2は比例定数
ここで(14)式を(15)式に代入してIK’=7?
2X(K4XVHg)β2−・・−・−・−C1e)と
なシ、(1e)式を(13)式に代入してvOUT=に
3×β2×に4a2×vINa2+1・・・・・・・・
・・・・・・・・・・・・・(17)を得る。IK' = β2 x engineering 2 ・・・・・・-・・・・・・・・・
・・・・・・・・・(16) However, β2 is a constant of proportionality. Substituting equation (14) into equation (15), IK'=7?
2×(K4・
・・・・・・・・・・・・・・・(17) is obtained.
(17)式は入力信号vINがα2+1 に伸長されて
出力されている事を示している。Equation (17) shows that the input signal vIN is expanded to α2+1 and output.
(12)式、 (17)式において、
K1−に3・ K2=に4
a1=α2. β1=β2
の関係を持たすと、(12)式+ (17)式は、α1
+1乗の関係で圧縮、伸長をしている事を示している。In equations (12) and (17), K1− is 3· K2= is 4 a1=α2. With the relationship β1=β2, equation (12) + equation (17) becomes α1
It shows that compression and expansion are performed according to the +1 power relationship.
Mハ乗に圧縮、 N7M乗に伸長を行なう場合は
M
α1+1 N
とおく事よシ、αの値としては
M ・・・・・・・・・・・・・・・・−・・・
−(18)とすればよい。When compressing to the power of M and expanding to the power of N7M, set it as M α1+1 N.The value of α is M ・・・・・・・・・・・・・・・・・・
−(18) may be used.
以下本発明の実施例として3/4乗に圧縮。Below, as an example of the present invention, compression is performed to the 3/4 power.
4/3乗に伸長する場合について説明する。The case of expansion to the 4/3 power will be explained.
(18)式において
α=−−1=−
が得られ1/3乗回路を実現すれば3/4乗に圧子8よ
シ第2の制御信号IK′を電流値で受けて、その電流値
で利得が制御されているとする。If α=--1=- is obtained in equation (18) and a 1/3 power circuit is realized, the indenter 8 receives the second control signal IK' as a current value to the 3/4 power, and the current value Suppose that the gain is controlled by .
またレベル検出回路4はレベル検出入力端子6から入力
される信号のレベルに比例した電流値を、第1の制御端
子7へ、第1の制御信号XKとして出力しているとする
。It is also assumed that the level detection circuit 4 outputs a current value proportional to the level of the signal input from the level detection input terminal 6 to the first control terminal 7 as the first control signal XK.
α乗回路9としては、第1の制御端子7より入力される
第1の制御信号工になる電流値を、第19式に示す電流
値IK/に変換して第2の制御端子よシ、第2の制御信
号!に′として出力すればよい。The α power circuit 9 converts the current value input from the first control terminal 7, which becomes the first control signal, into the current value IK/ shown in equation 19, and outputs it to the second control terminal. Second control signal! You can output it as ′.
5 ・・・・・・・・・・・・・−(19)IK′
=β×工に
このα乗回路9の実施例を第3図に示している。5 ・・・・・・・・・・・・・-(19) IK′
=β×work An embodiment of this α power circuit 9 is shown in FIG.
第3図に示すα乗回路に関して説明する。この時α=i
である事よシ、1/3乗回路と言う事になる。The α power circuit shown in FIG. 3 will be explained. At this time α=i
So, it is called a 1/3 power circuit.
ダイオード接続されたトランジスターQ1 に流入した
第1の制御信号工には、カレントミラー機成のトランジ
スターQ2のコレクターに伝達される。この時トランジ
スターQ6のエミッタ電位vAは(2))式となる。The first control signal, which flows into the diode-connected transistor Q1, is transmitted to the collector of the current mirror transistor Q2. At this time, the emitter potential vA of the transistor Q6 is expressed by equation (2).
・・・・・・・・・・・・・・・・・・ (20)但し
vcc:電源電圧、!。:定電流源1oの電流値
IsP:PNPトランジスターの飽和電流q:電子の電
荷量
T:温度
第2の制御信号工に′は、カレントミラー構成されたト
ランジスター09のコレクターより出力されており、出
力側よシトランシスターQ8のベース電圧VBを求める
と(2+)式になる。・・・・・・・・・・・・・・・・・・ (20) However, vcc: Power supply voltage,! . : Current value IsP of constant current source 1o: Saturation current q of PNP transistor: Amount of charge of electrons T: Temperature To the second control signal, ' is output from the collector of transistor 09 configured as a current mirror, and the output When calculating the base voltage VB of the transistor Q8, the formula (2+) is obtained.
当然vA=VBであり、(2o)式+(2’) 式よ
りとなシ、
1、=1誉xI ”
K OK °°’ ”’ ”°”’“°°”
−(22)が得られる。Naturally, vA=VB, and from equation (2o) + (2'), 1, = 1 honor xI ”K OK °°'”'”°”'“°°”
-(22) is obtained.
この(22)式は、第1の制御信号工Kが1乗の関係で
変換されて第2の制御信号工Zとして出力される事を示
している。This equation (22) shows that the first control signal K is converted in a first power relationship and output as the second control signal Z.
発明の効果
以上のように本発明によれば、α乗回路を容易に構成す
る事が出来ることにより、容易にMハ乗の圧縮、N7M
乗の伸長が実現可能である。Effects of the Invention As described above, according to the present invention, it is possible to easily configure an α-th power circuit, thereby easily compressing M-th power, N7M
Expansion to the power is possible.
この事は、信号レベルを最適なレベルにまで変換してあ
つかえる事になシ、利用効果の大きいものである。This is highly effective in that it allows the signal level to be converted to an optimal level.
第1図および第2図はそれぞれ本発明の一実施例におけ
る信号レベル圧縮装置および伸長装置のブロック図、第
3図は同要部の電気回路図、第4図および第6図はそれ
ぞれ従来の信号レベル圧縮装置および伸長装置のブロッ
ク図である。
1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・利得制御回路、4・・・・・・レベル検出
回路、6・・・・・・レベル検出回路入力端子、6・・
・・・・制御端子、ア・・・・・・第1の制御端子、8
・・・・・・第2の制御端子、9・・・・・・α乗回路
、10・・・・・・定電流源。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図
、?
第3図1 and 2 are block diagrams of a signal level compression device and an expansion device, respectively, in one embodiment of the present invention, FIG. 3 is an electrical circuit diagram of the same essential parts, and FIGS. FIG. 2 is a block diagram of a signal level compression device and decompression device. 1...Input terminal, 2...Output terminal, 3
... Gain control circuit, 4 ... Level detection circuit, 6 ... Level detection circuit input terminal, 6 ...
...Control terminal, A...First control terminal, 8
. . . Second control terminal, 9 . . . α power circuit, 10 . . . Constant current source. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
figure,? Figure 3
Claims (1)
、入力される信号レベルに比例した第1の制御信号を出
力するレベル検出回路と、前記第1の制御信号を受けて
、その第1の制御信号の値をα乗した値に変換して前記
第2の制御信号として出力するα乗回路とを有し、前記
利得制御回路の入力信号と出力信号のいずれか一方を前
記レベル検出回路に入力する事を特徴とする信号レベル
圧縮、伸長装置。a gain control circuit whose gain is controlled by a second control signal; a level detection circuit which outputs a first control signal proportional to the input signal level; an α-th power circuit that converts the value of the control signal to the α-th power and outputs it as the second control signal; A signal level compression and expansion device characterized by inputting to
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62302378A JPH01143513A (en) | 1987-11-30 | 1987-11-30 | Signal level compression and expansion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62302378A JPH01143513A (en) | 1987-11-30 | 1987-11-30 | Signal level compression and expansion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01143513A true JPH01143513A (en) | 1989-06-06 |
Family
ID=17908180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62302378A Pending JPH01143513A (en) | 1987-11-30 | 1987-11-30 | Signal level compression and expansion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01143513A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995013655A1 (en) * | 1993-11-09 | 1995-05-18 | Motorola, Inc. | Method and apparatus for detecting an input signal level |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5530294A (en) * | 1978-06-28 | 1980-03-04 | Int Telecomm Satellite | Voice signal transmitting compander |
-
1987
- 1987-11-30 JP JP62302378A patent/JPH01143513A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5530294A (en) * | 1978-06-28 | 1980-03-04 | Int Telecomm Satellite | Voice signal transmitting compander |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995013655A1 (en) * | 1993-11-09 | 1995-05-18 | Motorola, Inc. | Method and apparatus for detecting an input signal level |
FR2713848A1 (en) * | 1993-11-09 | 1995-06-16 | Motorola Inc | Method and apparatus for detecting a level of an input signal. |
US6023191A (en) * | 1993-11-09 | 2000-02-08 | Connell; Lawrence Edwin | Method and apparatus for detecting an input signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2811928B2 (en) | Automatic adjustment filter | |
JPH01143513A (en) | Signal level compression and expansion device | |
JPH02215221A (en) | Waveform shaping circuit | |
US4085374A (en) | Generator for generating control voltage waveform | |
JPS6059803A (en) | Electric signal amplifying circuit device | |
EP0377978B1 (en) | A PLL control apparatus | |
JPS63234307A (en) | Bias circuit | |
EP0388369A3 (en) | Intergrated circuit for generating a temperature independent, dynamically compressed voltage, function of the value of an external regulation resistance | |
JP2725290B2 (en) | Power amplifier circuit | |
JPH06109779A (en) | Voltage comparator | |
JPH04355517A (en) | Compander circuit | |
JPS60107118A (en) | Voltage/current converting circuit | |
JPH0522086A (en) | Parabola signal generator | |
JPS6058705A (en) | Frequency converting circuit | |
JP2573279B2 (en) | Current conversion circuit | |
JPS59147515A (en) | Gain control circuit | |
JPH0548457A (en) | A/d conversion method for sensor output signal | |
JPH02130492A (en) | Gated integrator | |
JPH0637449Y2 (en) | Reference voltage generator | |
JPS61281707A (en) | Frequency multiplier circuit | |
JPH03176954A (en) | Multiplying factor control circuit | |
JPH03153112A (en) | Method and circuit for shifting bias | |
SU1273819A1 (en) | Device for measuring ratio of two voltages | |
JP2621573B2 (en) | Signal suppression circuit | |
JPS5821926A (en) | Interface circuit |