JPH01140729A - Formation of fine pattern - Google Patents

Formation of fine pattern

Info

Publication number
JPH01140729A
JPH01140729A JP29940587A JP29940587A JPH01140729A JP H01140729 A JPH01140729 A JP H01140729A JP 29940587 A JP29940587 A JP 29940587A JP 29940587 A JP29940587 A JP 29940587A JP H01140729 A JPH01140729 A JP H01140729A
Authority
JP
Japan
Prior art keywords
pattern
substrate
substance
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29940587A
Other languages
Japanese (ja)
Other versions
JP2676746B2 (en
Inventor
Yoshifumi Mori
森 芳文
Akira Ishibashi
晃 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62299405A priority Critical patent/JP2676746B2/en
Priority to EP88119693A priority patent/EP0318037A3/en
Priority to KR1019880015529A priority patent/KR890008933A/en
Publication of JPH01140729A publication Critical patent/JPH01140729A/en
Priority to US07/639,325 priority patent/US5171718A/en
Application granted granted Critical
Publication of JP2676746B2 publication Critical patent/JP2676746B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To manufacture a semiconductor device of an extremely fine structure by a method wherein a layer of a second substance is formed so as to cover a mask pattern composed of a first substance and a third substance is formed on a substrate by making use of the second substance as a mask. CONSTITUTION:While a substrate 51 is irradiated with a charged particle beam by a required pattern in an atmosphere containing a raw material gas, a mask pattern 52 composed of a first substance as a product from the raw material gas along the pattern is formed. Then, after a layer 53 of a second substance has been formed so as to cover the mask pattern 52, the first substance of the mask pattern 52 is removed selectively. Then, a third substance 53 is formed on the substrate 51 by making use of the layer 53 of the second substance as a mask. By this setup, it is made possible to form an extremely fine pattern.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体装置の製造等に適用される微細
パターンの形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method for forming fine patterns that is applied, for example, to the manufacture of semiconductor devices.

口発明の概要〕 本発明は、微細パターンの形成方法において、原料ガス
を含む雰囲気中で基板に所要のパターンで電荷粒子線を
照射することによりパターンに沿った原料ガスよりの生
成物である第1物質よりなるマスクパターンを形成し、
このマスクパターンをおおって第2物質の層を形成した
後、マスクパターンの第1物質を選択的に除去し、次い
で第2物質の層をマスクとして基板上に第3物質を形成
することによって、極微細パターンの形成を可能にした
ものである。
[Summary of the Invention] The present invention provides a method for forming a fine pattern by irradiating a substrate with a charged particle beam in a desired pattern in an atmosphere containing a source gas, thereby forming particles that are products of the source gas along the pattern. Forming a mask pattern made of one substance,
After forming a layer of a second material covering the mask pattern, selectively removing the first material of the mask pattern, and then forming a third material on the substrate using the layer of the second material as a mask, This makes it possible to form extremely fine patterns.

〔従来の技術〕[Conventional technology]

従来、大規模集積回路(LSI)等の微細構造を製造す
るに際しては、光を用いた所謂フォ) IJソゲラフイ
ー技術が主流として用いられてきた。
Conventionally, when manufacturing fine structures such as large-scale integrated circuits (LSI), the so-called IJ soger beam technology using light has been mainly used.

しかし、200人サイズの微細構造の製造になると、例
え遠赤外線を用いても1桁大き過ぎ、さらにX線を用い
ても難しい。すなわち、例えば200人の微細構造を製
造するには、それ以下の分解能が必要であり、波長が2
00Å以下であることが必要となる。これは、X線の領
域であり、光源とマスク材の両面が解決すべき問題が山
積しているのが現状である。
However, manufacturing a fine structure the size of 200 people would be an order of magnitude too large even if far infrared rays were used, and it would be difficult even if X-rays were used. In other words, for example, to manufacture the fine structure of 200 people, a resolution lower than that is required, and the wavelength is 2
It is necessary that the thickness be 00 Å or less. This is the area of X-rays, and the current situation is that there are many problems that need to be solved for both the light source and the mask material.

一方、これに代わる方法として電子ビームによるパター
ニングが最近行なわれ始めてきた。第4図及び第5図に
その例を示す。
On the other hand, patterning using an electron beam has recently begun to be used as an alternative method. Examples are shown in FIGS. 4 and 5.

第4図はポジ型レジストを使用した場合であり、基板(
1)上にポジ型レジスト(2)を塗布しく第4図C参照
)、電子ビーム露光(4)及び現像によりレジストC2
)のパターニングを行う(第4図C参照)。次に全面に
パターン形成材料(3)を被着形成しく第4図C参照)
、レジスト(2)をその上のパターン形成材料(3)と
共に剥離(リフトオフ)して基板(1)上に所定パター
ンのパターン形成材料(3)を形成する(第4図り参照
)。
Figure 4 shows the case where a positive resist is used, and the substrate (
1) Coat a positive resist (2) on top (see Figure 4C), and apply resist C2 by electron beam exposure (4) and development.
) patterning (see Figure 4C). Next, apply the pattern forming material (3) on the entire surface (see Figure 4C).
, the resist (2) is peeled off (lifted off) together with the pattern forming material (3) thereon to form a pattern forming material (3) in a predetermined pattern on the substrate (1) (see the fourth diagram).

第5図はネガ型レジストを使用した場合であり、基板(
11)上にパターン形成材料(12)を形成し、さらに
この上にネガ型レジスト(13)を被着形成しく第4図
C参照)、電子ビーム露光(14)及び現像によりレジ
スI−(13)のパターニングを行う (第4図C参照
)。次にレジスト(13)をマスクにパターン形成材I
t(12)を選択エツチングしてパターン形成材料(1
2)のパターニングを行う(第5図C参照)。
Figure 5 shows the case where a negative resist is used, and the substrate (
11) A pattern forming material (12) is formed on the pattern forming material (12), and a negative resist (13) is further deposited on the pattern forming material (13) (see FIG. 4C), and resist I-(13) is formed by electron beam exposure (14) and development. ) patterning (see Figure 4C). Next, using the resist (13) as a mask, pattern forming material I
t(12) is selectively etched to form a pattern forming material (1
2) is patterned (see FIG. 5C).

モしてレジス) (13)を剥離する(第5図り参照)
Peel off (13) (see diagram 5)
.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述の電子ビーノ・によるパターニング方法は、ポジ型
、ネガ型のいずれのレジストも、予めレジストを数千人
塗布した後、電子ビーム露光でレジスト材質を変化させ
て所望のパターンを得るようにしている。この場合の最
終目的であるパターンを形成するところの出発物質は固
体のレジストであり、入射電子ビームに対し、多重散乱
体として働く。このとき、例えばウィルキンソン氏等が
示すように(Superlattices and M
icrostrctures。
In the above-mentioned patterning method using electron beams, for both positive and negative resists, thousands of resists are applied in advance, and then the resist material is changed using electron beam exposure to obtain the desired pattern. . The starting material for forming a pattern, which is the ultimate goal in this case, is a solid resist, which acts as a multiple scatterer for the incident electron beam. At this time, for example, as shown by Mr. Wilkinson et al. (Superlattices and M.
icrostructures.

Vol、2 No、61986)  、第6図及び第7
図ノヨウな電子の軌跡が予想される。第6図は5μm厚
の81基板(21)上に形成した厚さ0.3μmのl/
シスト層(22)に50KVの電子ビーム(23)を入
射した後の散乱した100個の電子の軌跡を示し、第7
図は1QkVの電子ビーム(24)を同じ試料に入射し
た後の電子の軌跡を示す。
Vol. 2 No. 61986), Figures 6 and 7
An unusual trajectory of electrons is expected. Figure 6 shows a 0.3 μm thick L/
The trajectory of 100 scattered electrons after a 50KV electron beam (23) is incident on the cyst layer (22) is shown.
The figure shows the electron trajectory after a 1QkV electron beam (24) is incident on the same sample.

この図からも判るように、レジスト中での電子の多重散
乱によりレジスト通過中に当初の空間分解能が失われる
。特にネガ型レジストでは致命的である。°よた、電子
の基板からの後方散乱のため、他所のレジストをも電子
が叩くことになる。図は81 基板であるが、GaAs
基板などではこの効果は拡大する。従って、電子が通過
したところは、好むと、好まざるとにかかわらず感光す
るので、これらは全て極微細構造の製造の妨げとなる。
As can be seen from this figure, the original spatial resolution is lost while passing through the resist due to multiple scattering of electrons in the resist. This is especially fatal for negative resists. Additionally, because electrons are backscattered from the substrate, the electrons will also hit the resist elsewhere. The figure shows 81 substrate, but GaAs
This effect is magnified for substrates and the like. Therefore, the areas through which the electrons pass are exposed to light whether we like it or not, and all of these things hinder the production of ultrafine structures.

尚、パターン形成方法として、金属或いは半導体等の構
成物質を含むガス露囲気中に基板を配し、その基板表面
の所望の部分に電子ビームを照射して所望パターンの金
属或いは半導体を基板上に堆積させる方法が知られてい
る(特公昭62−42417号公報参照)。また気体レ
ジスト雰囲気中に基板を配し、基板表面に電子ビームを
照射して所要パターンのレジストを堆積させる方法も知
られている(Applied Physics Let
ters、  Vol、29.  No、919765
96〜598頁参照)。
In addition, as a pattern forming method, a substrate is placed in an atmosphere exposed to a gas containing a constituent material such as a metal or semiconductor, and a desired portion of the surface of the substrate is irradiated with an electron beam to form a desired pattern of metal or semiconductor on the substrate. A method of depositing is known (see Japanese Patent Publication No. 62-42417). Another known method is to place a substrate in a gaseous resist atmosphere and deposit a desired pattern of resist by irradiating the substrate surface with an electron beam (Applied Physics Let
ters, Vol, 29. No, 919765
(See pages 96-598).

本発明は、上述の点に鑑み、極微細構造の半導体装置等
の製造を可能にする微細パターンの形成方法を提案する
ものである。
In view of the above-mentioned points, the present invention proposes a method for forming a fine pattern that makes it possible to manufacture a semiconductor device or the like having an extremely fine structure.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、原料ガスを含む雰囲気中で基板(5I)に所
要のパターンで例えば、電子、陽電子、ミューオン等の
荷電粒子線(41)を照射することによりパターンに沿
った原料ガスク37)よりの生成物である第1物質より
なるマスクパターン(52)を沈積する工程と、マスク
パターン(52)をおおって第2物質の層(53)を形
成する工程と、マスクパターン(52)を形成する第1
物質を選択的に除去する工程と、第2物質(53)をマ
スクとして基板(51)上に第3物’It(55)を形
成する工程とよりなることを特徴とする微細パターンの
形成方法である。
In the present invention, by irradiating the substrate (5I) with a charged particle beam (41) such as electrons, positrons, muons, etc. in a required pattern in an atmosphere containing the raw material gas, the raw material gas 37) is emitted along the pattern. Depositing a mask pattern (52) made of a first substance as a product, forming a layer (53) of a second substance covering the mask pattern (52), and forming the mask pattern (52). 1st
A method for forming a fine pattern, comprising the steps of selectively removing a substance, and forming a third substance 'It (55) on a substrate (51) using a second substance (53) as a mask. It is.

〔作用〕[Effect]

基板上の第1物質よりなるマスクパターン(52)は、
原料ガス雰囲気中の基板に電荷粒子線(41)を照射し
て原料ガスク37)の生成物によって形成される。特に
第1物質がレジストの場合、出発物質が気体であるため
に、レジスト中の電子の多重散乱がなく、又基板(51
)からの電子の後方散乱の影響も少ないので分解能のよ
い(微細な)、マスクパターン(52)が形成される。
The mask pattern (52) made of the first material on the substrate is
It is formed by the product of the raw material gas 37) by irradiating the charged particle beam (41) onto the substrate in the raw material gas atmosphere. In particular, when the first material is a resist, since the starting material is a gas, there is no multiple scattering of electrons in the resist, and the substrate (51
), a mask pattern (52) with good resolution (fine) is formed.

マスクパターン(52)はビームの照射条件を選ぶこと
によって膜厚方法に底辺より上方に向かって幅狭となる
ような形状に形成される。そして、マスクパターン(5
2)をおおって第2物質の層(53)を形成した後に、
マスクパターンの第1物質を選択的に除去することによ
り、第2物質B (53)に開口部を有すると共にひさ
し部が形成されるような空洞部(54)が形成される。
By selecting the beam irradiation conditions, the mask pattern (52) is formed in such a shape that the film thickness becomes narrower upward from the bottom. Then, mask pattern (5
After forming a layer (53) of the second material covering 2),
By selectively removing the first material of the mask pattern, a cavity (54) having an opening in the second material B (53) and in which an eaves portion is formed is formed.

次いで、第2物質層(53)をマスクとして空洞部(5
4)内の基板上に第3物質(55)を形成するのでこの
第3物質(55)のパターンはマスクパターン<52)
よりも更に微細となる。
Next, the cavity (5) is formed using the second material layer (53) as a mask.
Since the third material (55) is formed on the substrate in 4), the pattern of this third material (55) is a mask pattern <52).
It becomes even finer than that.

従って、極微細パターンの形成が可能となる。Therefore, it becomes possible to form extremely fine patterns.

〔実施例〕〔Example〕

以下、図面を参照し−C本発明による微細パターンの形
成方法の実施例を説明する。
Hereinafter, embodiments of the method for forming a fine pattern according to the present invention will be described with reference to the drawings.

第2図は本実施例で用いる装置の構成図である。FIG. 2 is a block diagram of the apparatus used in this embodiment.

同図において、(31)は電子ビーム照射系、(32)
はチェンバー(23)内に設けられた試料室、(34)
は試料室(32)のサセプタ(35)上に配された試料
としての基板である。(38)はチェンバー(33)の
排気系、(39)は試料室(32)の排気系である。試
料室<32)には配管(36)を通じて原料ガス(37
)が導入されるようになされる。
In the figure, (31) is an electron beam irradiation system, (32)
is a sample chamber provided in the chamber (23), (34)
is a substrate serving as a sample placed on the susceptor (35) of the sample chamber (32). (38) is an exhaust system for the chamber (33), and (39) is an exhaust system for the sample chamber (32). The raw material gas (37
) will be introduced.

本例では、ネガ型レジスト(炭化水素〉を構成物質とし
て含むガス例えばアルキルナフタレンを原料ガス(37
)として用い、これを試料室(32)内に導入する。チ
ェンバー(33)及び試料室(32)は同程度の高真空
に排気される。原料ガス材であるアルキルナフタレンは
大気中で液体であるが真空中ではガス化する。また、こ
のアルキルナフタレンはこのままで(ネ蒸気圧が高く或
いは付着係数が小さく基板(22)とは何ら相互作用し
ない。試料室(22)の原料ガス雰囲気の圧力は1O−
5Torr 〜IQ−’Torr、標準的には10−”
Torr程度である。
In this example, a gas containing a negative resist (hydrocarbon) as a constituent material, such as alkylnaphthalene, is used as a raw material gas (37
) and introduced into the sample chamber (32). The chamber (33) and sample chamber (32) are evacuated to a similar high vacuum. Alkylnaphthalene, the raw material gas, is liquid in the atmosphere, but gasifies in vacuum. In addition, this alkylnaphthalene does not interact with the substrate (22) in any way because it has a high vapor pressure or a small adhesion coefficient.The pressure of the raw material gas atmosphere in the sample chamber (22) is 1O-
5 Torr ~IQ-'Torr, typically 10-''
It is about Torr.

基板温度は室温〜−30℃程度の範囲内で適正温度に保
つ。
The substrate temperature is maintained at an appropriate temperature within the range of room temperature to about -30°C.

そして、例えば加速電圧5kV、ビーム電流20μへの
電子ビーム(41)を収束レンズ(40)で収束して原
料ガス雰囲気中の基板(34)上の所望の部分に5秒間
照射することにより、原料ガスよりレジストが生成され
、その所望部分上にレジスト膜が沈積する。レジスト膜
としては、良好なで耐酸性、耐RIE性で且つ選択エピ
タキシャル用のレジスト膜が形成される。
Then, for example, the electron beam (41) with an acceleration voltage of 5 kV and a beam current of 20 μ is focused by a converging lens (40) and irradiated for 5 seconds on a desired part of the substrate (34) in the raw material gas atmosphere. A resist is generated from the gas, and a resist film is deposited on the desired portion. As the resist film, a resist film having good acid resistance and RIE resistance and for selective epitaxial use is formed.

ここでは、レジストの出発物質が固体でな(気体を用い
るため、レジスト中の多重散乱がなく、また基板からの
後方散乱による反跳電子も固体レジストに対するほどの
悪影響はなく、ぼけも小さくなく。分解能としては所謂
ライン・アンド・スペースで(すなわちストライブ状の
レジスト膜を形成したときのストライブ幅と、隣り合う
ストライブ間の空間幅とが夫々)約250程度度まで得
られているが、電子ビーム(41〉の加速電圧の最適化
等で100Å以下の分解能を得ることが可能である。
Here, the starting material for the resist is a solid (gas), so there is no multiple scattering in the resist, and recoil electrons due to backscatter from the substrate do not have as much of an adverse effect on solid resists, and the blur is not small. In terms of resolution, a so-called line and space (that is, the stripe width when forming a striped resist film and the space width between adjacent stripes, respectively) can be obtained up to about 250 degrees. , it is possible to obtain a resolution of 100 Å or less by optimizing the accelerating voltage of the electron beam (41).

この値は電子ビームのぼけ(40人程度)と炭化水素膜
のポリマリゼーション厚く数十人程度)の和で下限が支
えられる。そして、第3図に示すように電子ビーム(4
1)を走査することにより、基板(34)表面に幅10
0八以下のレジストパターン(42)が直接描画される
The lower limit of this value is supported by the sum of the blurring of the electron beam (about 40 degrees) and the thick polymerization of the hydrocarbon film (about several dozen degrees). Then, as shown in Figure 3, an electron beam (4
1) by scanning a width of 10 on the surface of the substrate (34).
A resist pattern (42) of 08 or less is directly drawn.

実施例1 ショットキ障壁型FETの製造に適用した場合につき述
べる。
Example 1 A case where the present invention is applied to manufacturing a Schottky barrier type FET will be described.

先ず半導体基板例えばGaAs基板<51)を前述の第
2図の装置内に配置し、アルキルナフタレン雰囲気中で
基板(51)に対して電子ビーム(41)を照射して第
1図へに示すように基板(51)上にレジスト膜(52
)を形成する。このとき、電子ビーノー(41)の調整
を最適化して分解能を上げ、電子ビームの照射時間を長
くすると第1図Aに示すように主たる底辺の幅βが10
00人程度程度辺では薄い鋸状部(52a)を有し、ま
た膜厚d、が4000人程度程度方に向かって幅βが小
となるような形状のレジスト膜(52)が形成される。
First, a semiconductor substrate (for example, a GaAs substrate <51) is placed in the apparatus shown in FIG. A resist film (52) is formed on the substrate (51).
) to form. At this time, if the adjustment of the electron beam (41) is optimized to increase the resolution and the electron beam irradiation time is lengthened, the width β of the main base becomes 10 as shown in Figure 1A.
A resist film (52) is formed having a thin serrated portion (52a) on the side of about 000 mm, and has a thickness d such that the width β decreases toward the side of about 4000 mm. .

次に、第1図Bに示すようにRIE(反応性イオンエツ
チング)によりトリミングし、裾状部(52a)  を
除去して底辺の幅lが1000 A程度、膜厚d2が3
000人のレジスト膜(52)に整形する。
Next, as shown in FIG. 1B, the film is trimmed by RIE (reactive ion etching) to remove the skirt portion (52a), so that the bottom width l is about 1000 A and the film thickness d2 is 3.
000 resist film (52).

次に、第1図CI 又は第1図02 に示すようにレジ
スト膜(52)を含むGaAs基板(51)上の全面に
オーミックメタル(53)を蒸着する。
Next, as shown in FIG. 1CI or FIG. 102, an ohmic metal (53) is deposited on the entire surface of the GaAs substrate (51) including the resist film (52).

次に、第1図りに示すようにオーミックメタル(53)
を、レジスト膜(52)の上部が一部露出するまで等方
向に全面エツチングする。
Next, as shown in the first diagram, ohmic metal (53)
The entire surface of the resist film (52) is etched in the same direction until the upper part of the resist film (52) is partially exposed.

次に、RIE等によりレジスト膜(52)のみを選択的
に除去する(第1図E)。このレジスト膜(52)の除
去によって空洞部(54)が形成される。このオーミッ
クメタル(53)に形成された空洞部(54)の開口部
の幅Wは底辺の幅βの数分の1すなわち約200程度度
となる。
Next, only the resist film (52) is selectively removed by RIE or the like (FIG. 1E). A cavity (54) is formed by removing this resist film (52). The width W of the opening of the cavity (54) formed in this ohmic metal (53) is a fraction of the width β of the base, that is, about 200 degrees.

次に、第1図Fに示すようにショットキメタル(55)
を全面に蒸着する。これによりオーミックメタルによる
ソース電極(53S)  及びドレイン電極(53P)
 間のGaAs基板(51)の表面に開口部幅Wに対応
する幅のショットキメタルによるゲート電極(55G)
 が形成される。斯くして、ソース及びドレイン間隔が
1000Å以下でゲート長が約200人のショットキ障
壁型のGaAs F E T (56)が得られる。
Next, as shown in Figure 1F, Schottky metal (55)
is deposited on the entire surface. This allows the source electrode (53S) and drain electrode (53P) to be made of ohmic metal.
A gate electrode (55G) made of Schottky metal with a width corresponding to the opening width W is formed on the surface of the GaAs substrate (51) between
is formed. In this way, a Schottky barrier type GaAs FET (56) with a source-drain spacing of less than 1000 Å and a gate length of approximately 200 nm is obtained.

尚、上側では本状をショットキ障壁型FETの製造に適
用したが、他の半導体装置の製造にも適用できる。又、
オーミックメタル、ショットキメタルに代えて、他の金
属、半導体、絶縁物等を利用することも可能である。
Note that although the present invention is applied to the manufacture of a Schottky barrier type FET in the above example, it can also be applied to the manufacture of other semiconductor devices. or,
It is also possible to use other metals, semiconductors, insulators, etc. in place of ohmic metals and Schottky metals.

〔発明の効果〕〔Effect of the invention〕

上述した本発明によれば、原料ガス雰囲気中で基板表面
に電荷粒子庫を照射して第1物質のマスクパターンを形
成し、このマスクパターンをおおって第2物質層を形成
した後、マスクパターンを選択的に除去し、次いで第2
物質層をマスクとしてマスクパターンの除去された空洞
部内の基板上に第3物質を形成することにより、極微細
パターンの第3物質層を形成することができる。従って
、本状は特に極微細構造の大規模集積回路等の半導体装
置の製造プロセスに用いて好適ならしめるものである。
According to the present invention described above, a mask pattern of the first material is formed by irradiating the substrate surface with a charged particle reservoir in a source gas atmosphere, and after forming a second material layer covering this mask pattern, the mask pattern is is selectively removed and then the second
By using the material layer as a mask to form a third material on the substrate within the cavity from which the mask pattern has been removed, a third material layer having a very fine pattern can be formed. Therefore, this form is particularly suitable for use in the manufacturing process of semiconductor devices such as large-scale integrated circuits with extremely fine structures.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A−Fは本発明をショットキ障壁型FETの製造
に適用した場合の工程図、第2図は本発明の実施に適用
される装置の構成図、第3図は第2図の装置を用いて基
板上にマスクパターンを形成する状態を示す斜視図、第
4図A−Dは従来のポジ型レジストを用いた場合のパタ
ーン形成の例を示す工程図、第5図A−Dは従来のネガ
型レジストを用いた場合のパターン形成の例を示す工程
図、第6図及び第7図は夫々レジスト膜を電子ビーム露
光したときの電子の散乱状態を示す図である。 (31)は電子ビーム照射系、(32)は試料室、(3
4)は基板、(37)は原料ガス、(51)はGaAs
基板、(52)はレジスト膜、(53)はオーミックメ
タル、(55)はショッ・トキメタルである。 本発明/l実施1:llAs・S装置4鼻戊喝第2図 本実で 端一づf’lの二44L3コ 窮1図 しヅ又トノぐターンφF/戸<1氷−(ffi第3図 智(東fFIAパターン酢を宋工41記第4図 第5図 手続補正書 昭和63年 6月27日 昭和62年特 許 願 第299405号2、発明の名
称 微細パターンの形成方法 3、補正をする者 事件との関係   特許出願人 住 所 東京部品用区北品用6丁目7番35号名称(2
18)ソニー株式会社 代表取締役 大 賀 典 雄 4、代理人 住 所 東京都新宿区西新宿1丁目8番1号 。 置 03−343−5821ff6  (新宅ヒル)6
、補正により増加する発明の数 入 (11明細書中、第8真下から3行「高く或いは」を「
低く或いは」に訂正する。 (2)同、同真下から3行〜2行「係数が小さく」を「
係数は大きいが」に訂正する。 (3)  同、第9頁13行「多重散乱がなく、」を「
多重散乱が原理的にない、」に訂正する。 (4)同、同頁14行「また基板から」を「またこのた
め基板入口でのビームの広がりがなく基板から」に訂正
する。 (5)同、同頁15行「の悪影響はなく、」を「広がら
ないので、」に訂正する。 (6)  同、同頁15〜16行「小さくなく、」を「
小さい、」に訂正する。 以上
1A to 1F are process diagrams when the present invention is applied to manufacturing a Schottky barrier type FET, FIG. 2 is a block diagram of an apparatus applied to implement the present invention, and FIG. 3 is a diagram of the apparatus shown in FIG. 2. FIGS. 4A-D are process diagrams showing an example of pattern formation using a conventional positive resist, and FIGS. 5A-D are perspective views showing a state in which a mask pattern is formed on a substrate using FIGS. 6 and 7 are process diagrams showing an example of pattern formation using a conventional negative resist, and are diagrams showing the scattering state of electrons when a resist film is exposed to an electron beam, respectively. (31) is the electron beam irradiation system, (32) is the sample chamber, (3
4) is the substrate, (37) is the source gas, (51) is GaAs
The substrate (52) is a resist film, (53) is an ohmic metal, and (55) is a shot metal. The present invention/l Implementation 1: ll As・S device 4 Nose exhalation Figure 2 Honest and end 1 f'l 2 44 L 3 Ko 1 figure 3 Zuji (East fFIA Pattern Vinegar) Song and Gong 41 Figure 4 Figure 5 Procedural Amendment June 27, 1988 Patent Application No. 299405 2, Name of Invention Method for Forming Fine Patterns 3, Relationship with the case of the person making the amendment Patent applicant address No. 6-7-35, Kitashina-yo, Tokyo Parts-Yo-ku Name (2
18) Norio Ohga, Representative Director of Sony Corporation 4, Agent address: 1-8-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo. Location: 03-343-5821ff6 (Shintaku Hill) 6
, the number of inventions increased due to the amendment (in the 11th specification, the 3rd line from the bottom of the 8th line "highly or" was changed to "
Correct to "lower or". (2) Same, 3rd line to 2nd line from the bottom of the same page, change "coefficient is small" to "
The coefficient is large, however.'' (3) Same, page 9, line 13, “no multiple scattering” was changed to “
"There is no multiple scattering in principle." (4) Same page, line 14, ``Also from the substrate'' is corrected to ``Also, because of this, the beam does not spread at the substrate entrance, and from the substrate.'' (5) Same, same page, line 15, ``There is no adverse effect,'' is corrected to ``Because it will not spread.'' (6) Ibid., lines 15-16 of the same page, “not small” is replaced with “
"It's small," he corrected. that's all

Claims (1)

【特許請求の範囲】  原料ガスを含む雰囲気中で基板に所要のパターンで電
荷粒子線を照射することにより上記パターンに沿った原
料ガスよりの生成物である第1物質よりなるマスクパタ
ーンを沈積する工程、 上記マスクパターンをおおって第2物質の層を形成する
工程、 上記マスクパターンを形成する第1物質を選択的に除去
する工程、 上記第2物質をマスクとして基板上に第3物質を形成す
る工程よりなる微細パターンの形成方法。
[Claims] By irradiating a substrate with a charged particle beam in a desired pattern in an atmosphere containing a source gas, a mask pattern made of a first substance, which is a product of the source gas, is deposited along the pattern. Step: forming a layer of a second material covering the mask pattern; selectively removing the first material forming the mask pattern; forming a third material on the substrate using the second material as a mask; A method for forming a fine pattern, which consists of the steps of:
JP62299405A 1987-11-27 1987-11-27 Method of forming fine pattern Expired - Fee Related JP2676746B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62299405A JP2676746B2 (en) 1987-11-27 1987-11-27 Method of forming fine pattern
EP88119693A EP0318037A3 (en) 1987-11-27 1988-11-25 Method for forming a fine pattern by using a patterned resist layer
KR1019880015529A KR890008933A (en) 1987-11-27 1988-11-25 Precision pattern formation method by using resist layer of pattern of semiconductor integrated circuit device
US07/639,325 US5171718A (en) 1987-11-27 1991-01-09 Method for forming a fine pattern by using a patterned resist layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62299405A JP2676746B2 (en) 1987-11-27 1987-11-27 Method of forming fine pattern

Publications (2)

Publication Number Publication Date
JPH01140729A true JPH01140729A (en) 1989-06-01
JP2676746B2 JP2676746B2 (en) 1997-11-17

Family

ID=17872134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62299405A Expired - Fee Related JP2676746B2 (en) 1987-11-27 1987-11-27 Method of forming fine pattern

Country Status (1)

Country Link
JP (1) JP2676746B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892514A (en) * 2017-07-19 2020-03-17 三菱电机株式会社 Method for manufacturing semiconductor device and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267977A (en) * 1975-12-04 1977-06-06 Sanyo Electric Co Ltd Micro pattern fixation method for semiconductor unit
JPS60262426A (en) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> Formation of pattern
JPS61134020A (en) * 1984-12-05 1986-06-21 Nec Corp Formation of pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267977A (en) * 1975-12-04 1977-06-06 Sanyo Electric Co Ltd Micro pattern fixation method for semiconductor unit
JPS60262426A (en) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> Formation of pattern
JPS61134020A (en) * 1984-12-05 1986-06-21 Nec Corp Formation of pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892514A (en) * 2017-07-19 2020-03-17 三菱电机株式会社 Method for manufacturing semiconductor device and semiconductor device
CN110892514B (en) * 2017-07-19 2023-07-28 三菱电机株式会社 Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2676746B2 (en) 1997-11-17

Similar Documents

Publication Publication Date Title
US5861707A (en) Field emitter with wide band gap emission areas and method of using
US5341063A (en) Field emitter with diamond emission tips
Matsui et al. In situ observation on electron‐beam‐induced chemical vapor deposition by transmission electron microscopy
EP0372061A1 (en) Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams.
JPH0734428B2 (en) Method for manufacturing semiconductor device
JPH03245527A (en) Fine processing
US5171718A (en) Method for forming a fine pattern by using a patterned resist layer
US20060134931A1 (en) Method for forming quantum dots
JPH01140729A (en) Formation of fine pattern
JPS6031909B2 (en) Etching method
JPH03295131A (en) Electric field emission element and manufacture thereof
EP0318037A2 (en) Method for forming a fine pattern by using a patterned resist layer
JPH01140721A (en) Formation of resist
JPS58105577A (en) Preparation of semiconductor device
Mitchell et al. Selective area chemical vapor deposition of titanium oxide films: characterization of Ti (OC 3 H 7) 4 as an electron beam resist
JPH03194829A (en) Micro vacuum triode and manufacture thereof
JPH033351A (en) Method of forming wiring
JPH0518906B2 (en)
JPH0559991B2 (en)
JPH0786613A (en) Manufacture of quantum effect element
JPH02254720A (en) Microscopic etching method
JPH06342777A (en) Dry etching method of compound semiconductor
JPH038320A (en) Formation of pattern
JPH01187821A (en) Forming method for resist pattern
JPH05343514A (en) Formation of narrow recess in first material layer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees