JPH01137646A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JPH01137646A
JPH01137646A JP62295218A JP29521887A JPH01137646A JP H01137646 A JPH01137646 A JP H01137646A JP 62295218 A JP62295218 A JP 62295218A JP 29521887 A JP29521887 A JP 29521887A JP H01137646 A JPH01137646 A JP H01137646A
Authority
JP
Japan
Prior art keywords
lsi
user
function
digital
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62295218A
Other languages
Japanese (ja)
Inventor
Yutaka Okada
豊 岡田
Shojiro Asai
彰二郎 浅井
Toshiro Tsukada
敏郎 塚田
Noboru Horie
昇 堀江
Sadao Ogura
小倉 節生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62295218A priority Critical patent/JPH01137646A/en
Publication of JPH01137646A publication Critical patent/JPH01137646A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

PURPOSE:To immediately provide a special purpose LSI by adding a function programmable by an LSI user to satisfy the individual specification of the user to a function for a special utility. CONSTITUTION:In a digital, analog or digital/analog covalent LSI 1, digital and analog functional blocks 2, 3 having a special purpose for a special utility, such as a VTR servo function, a digital audio waveform equivalent function, etc., and a functional block 4 having a user programmable fuse type or ultraviolet ray erasable or electrically writable memory corresponding to the difference of the specifications of a function system, such as a motor, etc., are coexisted, a signal is exchanged between both or the former is controlled by the latter, and the whole LSI 1 is adapted for a user's specification. The block 2 is composed of a counter, a register, an arithmetic unit, etc., and the block 2 is composed of an amplifier, a differentiator/integrator, a filter, an A/D converter, a D/A converter, etc. After the LSI is manufactured, information is written by the user.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路に係り、特に集積回路のユーザの個
別仕様を満足する特殊用途向は専用LSIを即座に(Z
YATで)提供するのに好適な構成に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to integrated circuits, and in particular, for special applications that satisfy the individual specifications of integrated circuit users, dedicated LSIs can be immediately installed (Z
YAT).

〔従来の技術] 従来、特殊用途向は専用LSIは、そのユーザの仕様を
満足する様、個別の製品対応となっていた。そのため、
SLIの開発に長い期間を要していた。一方、セミガス
タムLSIと呼ばれるものは、ユーザの仕様を満足する
製品を比較的短期間にLSI化できる。例えば、198
6年のプロシーデインゲス オブ ジ アイ・イー・イ
ー・イー、カスタムインチグレイティラド サーキット
コンファレンス 第244−248頁で発表されたクイ
ックチップ4 (QuickChip 4 )は、アナ
ログのタイルアレーとディジタルゲートアレーを共存さ
せてSLIの開発時間短縮を図った例である。
[Prior Art] Conventionally, dedicated LSIs for special applications have been made individually to meet the specifications of their users. Therefore,
It took a long time to develop SLI. On the other hand, what is called a semi-gustam LSI allows a product that satisfies the user's specifications to be converted into an LSI in a relatively short period of time. For example, 198
The QuickChip 4, which was announced at the 6th Annual Proceedings of the IEE, Custom Inch Gray Tirado Circuit Conference, pages 244-248, coexists with an analog tile array and a digital gate array. This is an example of shortening the development time of SLI.

しかし、これらの方法は、■LSI全体を設計する必要
がある。■設計自由度が小さい、■性能的に専用LSI
に劣る。■アルミニウム配線以降の!I2造工程が個別
となり、2週間程度の開発時間が必要となる。等の点で
欠点があった。
However, these methods require designing the entire LSI. ■Low degree of freedom in design; ■Dedicated LSI in terms of performance
inferior to ■After aluminum wiring! The I2 manufacturing process will be separate, and approximately two weeks of development time will be required. There were shortcomings in the following points.

〔発明の解決しようとする問題点〕[Problem to be solved by the invention]

従来技術は、LSIユーザが、所望の専用LSIを即差
に得られる様には配慮されていなかった。
The conventional technology does not take into consideration the possibility that an LSI user can immediately obtain a desired dedicated LSI.

そのためLSIユーザは、機能、性能面か、開発期間か
のいずれかで妥協せざるを得ないという問題点があった
Therefore, there has been a problem in that LSI users have no choice but to compromise in terms of functionality, performance, or development period.

本発明の目的は、ユーザの機能、性能面に対する個別仕
様を満足する特殊用途向けの専用LSIを即座に提供す
ることである。
An object of the present invention is to immediately provide a dedicated LSI for special purposes that satisfies the user's individual specifications regarding functionality and performance.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、LSIユーザ又はLSIを塔載しているセ
ットのユーザの個別仕様を満たすべくユーザによりプロ
グラム可能な機能を特殊用途向けの機能に付加させるこ
とにより達成される。
The above object is achieved by adding user programmable functions to special-purpose functions in order to meet the individual specifications of the LSI user or the user of the set on which the LSI is installed.

〔作用〕[Effect]

LSIに内蔵される特殊用途向は機能ブロックは、該用
途固有の専用機能を有し、ユーザプログラマブル機能は
、ユーザ固有の機能、性能を設定する作用を有し、多く
の場合では、上記特殊用途向は機能ブロックの機能を制
御する働きをする。
Functional blocks built into LSIs for special purposes have dedicated functions specific to the purpose, and user programmable functions have the function of setting user-specific functions and performance. Directions serve to control the functions of functional blocks.

ユーザプログラマブル機能は、多くの場合、−度書き込
みのヒユーズ型ROM又はヒユーズ型PLA (プログ
ラマブルロジックアレー)等を内蔵することにより達成
されるが、開発段階においては、紫外線消去型のFRO
M又はPLAや電気的に書きかえ可能なEEFROM又
はそれを用いたPLAを内蔵させることも有効である。
User programmable functions are often achieved by incorporating a -degree writing fuse type ROM or fuse type PLA (programmable logic array), but at the development stage, ultraviolet erase type FRO is used.
It is also effective to incorporate M or PLA, electrically rewritable EEFROM, or PLA using it.

〔実施例〕〔Example〕

以下、本発明の第1の実施例を第1図により説明する。 A first embodiment of the present invention will be described below with reference to FIG.

燻1図(a)は本発明の基本概念図である。Figure 1 (a) is a basic conceptual diagram of the present invention.

ディジタルLSI又はアナログLSIあるいは、アナロ
グ・ディジタル共存LSIIにおいて、VTRサーボ機
能、ディジタルオーディオ用波形等化機能等の特殊用途
向けの専用機能を有するアナログ及びディジタルの機能
ブロック2および3と、モータ等の機能系の仕様の違い
に対応させるためのユーザプログラマブルの機能ブロッ
ク4を共存させ、その両者間で信号の交換又は後者で前
者を制御させ、LSII全体をユーザの仕様に適応させ
るものである。専用ディジタル機能ブロック3は、カウ
ンタ、レジスタ、演算器等で構成され、専用アナログ機
能ブロック2は、増幅器、微積分器、フィルタ、AD変
換器、DA変換器等又はそれらの一部で構成される。
In digital LSI, analog LSI, or analog-digital coexistence LSII, analog and digital function blocks 2 and 3 have dedicated functions for special purposes such as VTR servo function and waveform equalization function for digital audio, and functions such as motor. A user-programmable functional block 4 is provided to accommodate differences in system specifications, and signals are exchanged between the two, or the latter controls the former, thereby adapting the entire LSII to the user's specifications. The dedicated digital functional block 3 is composed of a counter, a register, an arithmetic unit, etc., and the dedicated analog functional block 2 is composed of an amplifier, a differentiator, a filter, an AD converter, a DA converter, etc., or a part thereof.

ユーザプログラマブル機能ブロック4は第1図(b)〜
(e)に示した様に、ヒユーズ型又は、紫外線消去型又
は電気的書きかえ可能なメモリ等を用いて構成される。
The user programmable function block 4 is shown in FIG. 1(b)~
As shown in (e), it is constructed using a fuse type, ultraviolet erasable type, electrically rewritable memory, or the like.

すなわち、同(b)図は、AND平面、OR平面とによ
るユーザプログラマブルロジックアレー(以下UPLA
と略す)5とフィードバック用レジスタ6により構成さ
れる。また、(c)図のユーザプログラマブルROM(
以下UPROMと略す)7はマトリックスROMで構成
され、これにデコーダ8が結合している。(d)図はプ
ログラマブル抵抗アレーで、上記UPLA又はUPRO
M5と抵抗アレー9、スイッチ10で構成される。
That is, the figure (b) shows a user programmable logic array (hereinafter referred to as UPLA) consisting of an AND plane and an OR plane.
) 5 and a feedback register 6. In addition, the user programmable ROM (
Reference numeral 7 (hereinafter abbreviated as UPROM) is composed of a matrix ROM, to which a decoder 8 is coupled. (d) The figure shows a programmable resistor array, and the above UPLA or UPRO
It is composed of M5, a resistor array 9, and a switch 10.

(e)図はプログラマブル容量アレーで、上記UP[、
A又はUPROM5と容量アレー11.スイッチ10で
構成される。
(e) The figure shows a programmable capacitor array with the above UP[,
A or UPROM5 and capacity array 11. It is composed of a switch 10.

上述の如き実施例によれば第1図(a)に示すLSIを
製造後、ユーザにより情報を書き込めるので、所望の機
能、性能をZTATで得られる。
According to the embodiment described above, after the LSI shown in FIG. 1(a) is manufactured, information can be written by the user, and desired functions and performance can be obtained by ZTAT.

以下1本発明の第2の実施例を第2図により説明する。A second embodiment of the present invention will be described below with reference to FIG.

本実施例は、第1の実施例で述べたユーザプログラマブ
ル機能ブロックにより、専型アナログ機能ブロックを制
御する具体例である。第2図(a)は、増幅器を用いた
アクティブフィルタであり、2次の低域通過特性を有す
る。(a)では容量値をtLP L A 5等のユーザ
プログラマブル機能により制御し、フィルタの周波数特
性をユーザの所望な様に適応可能としている。破線矢印
は個々のスイッチに対する制御信号である。
This embodiment is a specific example in which a dedicated analog functional block is controlled by the user programmable functional block described in the first embodiment. FIG. 2(a) shows an active filter using an amplifier and has second-order low-pass characteristics. In (a), the capacitance value is controlled by a user programmable function such as tLP LA 5, and the frequency characteristics of the filter can be adapted as desired by the user. The dashed arrows are control signals for the individual switches.

第2図(b)は、(a)と同様のフィルタであるが、抵
抗値を制御することによりフィルタ特性を所望特性に適
応可としている。(a) 、 (b)は、抵抗を用いた
フィルタであるが、スイッチトキャパシタによるフィル
タでも同様の目的が達せられる。
FIG. 2(b) shows a filter similar to that shown in FIG. 2(a), but the filter characteristics can be adapted to desired characteristics by controlling the resistance value. Although (a) and (b) are filters using a resistor, a filter using a switched capacitor can also achieve the same purpose.

第2図(c)は、増幅器である。複数の負荷トランジス
タをスイッチで制御させることにより、負荷が可変とな
り利得を所望の値に設定できる。
FIG. 2(c) shows an amplifier. By controlling a plurality of load transistors with switches, the load can be made variable and the gain can be set to a desired value.

第2図(d)は、増幅器である。バイアス回路を構成す
るトランジスタの接続を制御することによりバイアス電
流値を変えられ、速度と電力を所望な様に決めることが
できる。全トランジスタを接続しない様にすれば、本回
路は動作しない。この様に不要の回路ブロックのバイア
スをオフさせることにより、消費電力を低減できる。
FIG. 2(d) shows an amplifier. By controlling the connections of the transistors that make up the bias circuit, the bias current value can be changed, and the speed and power can be determined as desired. This circuit will not work if all transistors are not connected. Power consumption can be reduced by turning off the bias of unnecessary circuit blocks in this way.

第2図(e)は、増幅器である。第2段の増幅段にシャ
ント容量を入れ、位相余裕のある回路にするものである
。トランジスタスイッチをオンして、接続された容量は
シャント容量として働く。容量値を制御することにより
、増幅器の周波数特性を可変にできる。なお、トランジ
スタスイッチは容量と直列に入り、高周波領域でゲート
、ドレイン間が低インピーダンスになるのを避ける働き
も兼ねている。
FIG. 2(e) shows an amplifier. A shunt capacitor is inserted into the second amplification stage to create a circuit with phase margin. When the transistor switch is turned on, the connected capacitor works as a shunt capacitor. By controlling the capacitance value, the frequency characteristics of the amplifier can be made variable. The transistor switch is connected in series with the capacitor and also serves to prevent low impedance between the gate and drain in the high frequency range.

第2図(f)は、増幅器である。エミッタ抵抗に並列に
入った容量値を制御することにより、ピーキング特性を
可変にできる。
FIG. 2(f) shows an amplifier. Peaking characteristics can be varied by controlling the capacitance value connected in parallel to the emitter resistor.

以上、第2図により説明した様に、本実施例では、所望
のアナログ特性をZTATで得ることができる。更に、
LSI内部の素子バラツキ、 LSIの外付部品のバラ
ツキ等を補正し、本LSIを塔載するボード又はセット
のレベルでの性能を調整するためにも非常に有効である
As described above with reference to FIG. 2, in this embodiment, desired analog characteristics can be obtained by ZTAT. Furthermore,
It is also very effective for correcting variations in elements inside the LSI, variations in external parts of the LSI, etc., and adjusting the performance at the level of the board or set on which this LSI is mounted.

以下、本発明の第3の実施例を第3図により説明する。A third embodiment of the present invention will be described below with reference to FIG.

本実施例は第2図で述べた様な回路を複数個接続する場
合の例である。13.14は増幅器、15.16はフィ
ルタである。これらは、それ自身が、ユーザが性能を可
変にするものであり得るが、本実施例では、これらの接
続を可変とする場合を示す。即ち、増幅器131段では
利得が不足する場合は、スイッチを制御して増幅器14
をカスケードに接続し、増幅器13で十分利得が得られ
る時は、増幅器13の出力を直接フィルタ15に接続さ
せる。フィルタも同様であり、15゜16をそれぞれ2
次フィルタとして設計しておき。
This embodiment is an example in which a plurality of circuits as described in FIG. 2 are connected. 13.14 is an amplifier, and 15.16 is a filter. Although the performance of these devices themselves can be made variable by the user, this embodiment shows a case where these connections are made variable. That is, if the gain is insufficient in the amplifier 131 stage, the switch is controlled and the amplifier 14
are connected in cascade, and when the amplifier 13 can obtain a sufficient gain, the output of the amplifier 13 is directly connected to the filter 15. The filter is the same, 15°16 is 2
Design it as the following filter.

4次フィルタが必要な場合は、15.16をカスケード
に接続し、2次フィルタが必要な場合は15を直接出力
する様にスイッチを制御する。本実施例はアナログのブ
ロックの接続方法を可変に出来るので、アナログ特性の
可変幅を大きく出来る°とともに、信号の処理シーケン
スもプログラムすることが可能になる。
If a 4th order filter is required, connect 15 and 16 in cascade, and if a 2nd order filter is required, control the switch so that 15 is directly output. In this embodiment, since the method of connecting analog blocks can be made variable, it is possible to widen the variable range of analog characteristics and also to program the signal processing sequence.

以下、本発明の第4図の実施例を第4図により説明する
。本実施例はアナログ機能とディジタル機能の共存する
LSIに関する。第4図(a)は、本実施例の構成図で
ある。17はフィルタブロックであり前置フィルタとし
ての作用をもつ。18はクランプ回路、19はAD変換
器である。20は、ディジタルのコントローラ/プロセ
ッサで、その出力はDA変換器21によりアナログ信号
に戻り、後置フィルタ22により出力される。本実施例
では、アナログ/ディジタル両機能をユーザプログラマ
ブルにすることができる。即ち、フィルタブロック17
.22は、第2図(a) 、 (b)又は第3図の様な
構成であり、入力される信号帯域  イにより、所望の
特性を得る様、ユーザによりプログラムされる。ディジ
タルコントローラ/プロセッサも、速度、性能等をプロ
グラム出来る様にしておく。例えば、ディジタルフィル
タでは(b)図の様に係数をユーザプログラマブルメモ
リから読み出したり、接続を可変にしたりして、仕度を
変えることが出来る。又、(e)図の様にカウンタ26
のプリセット値や、出力を自由に設定できる様にするこ
とで、ユーザの仕様に適応したLSIとすることが可能
となる。
Hereinafter, the embodiment of the present invention shown in FIG. 4 will be explained with reference to FIG. This embodiment relates to an LSI in which analog functions and digital functions coexist. FIG. 4(a) is a configuration diagram of this embodiment. A filter block 17 functions as a prefilter. 18 is a clamp circuit, and 19 is an AD converter. 20 is a digital controller/processor, the output of which is converted back to an analog signal by a DA converter 21 and outputted by a post-filter 22. In this embodiment, both analog and digital functions can be made user programmable. That is, the filter block 17
.. 22 has a configuration as shown in FIGS. 2(a), (b), or 3, and is programmed by the user to obtain desired characteristics based on the input signal band i. The digital controller/processor should also be programmable for speed, performance, etc. For example, in the case of a digital filter, specifications can be changed by reading coefficients from a user programmable memory or by making connections variable, as shown in FIG. Also, as shown in (e), the counter 26
By allowing the preset values and outputs to be freely set, it is possible to create an LSI that is compatible with the user's specifications.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、LSIユーザの機能、性能面に対する
個別仕様を満足する特殊用途向けの専用LSIを即座に
提供できる。これにより従来、2週間から長い場合では
1年以上を要していたLSIの開発時間を実質的になく
することが可能となる。
According to the present invention, it is possible to immediately provide a dedicated LSI for a special purpose that satisfies the LSI user's individual specifications regarding functions and performance. This makes it possible to substantially eliminate the LSI development time, which conventionally required from two weeks to one year or more.

また、周辺に用いられる部品のバラツキ等を補正し、ボ
ード又はセットレベルでの性能を調整できるという利点
も大きい。
Another great advantage is that it is possible to correct variations in components used in the periphery and adjust performance at the board or set level.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の基本概念図を示す第1図の実施例の
構成ブロック図および要部回路図、第2図は本発明の第
23の実施例を示す要部回路構成図、第3図は本発明の
第3の実施例を示す構成ブロック図、第4図は本発明の
第4の実施例を示す構成ブロック図および要部回路図で
ある。 1・・・ユーザプログラム専用LSI、2・・・特殊用
途向専用アナログ機能ブロック、3・・・特殊用途向専
用ディジタル機能ブロック、4・・・ユーザプログラマ
ブル機能ブロック、5・・・ユーザプログラマブルロジ
ックアレー、6・・・レジスタ、7・・・ユーザプログ
ラマブルROM、8・・・デユーダ、9・・・抵抗アレ
ー、10・・・スイッチ、11・・・容量アレー、12
゜13.14・・・増幅器、15,16,17,22・
・・フィルタ、18・・・クランプ回路、19・・・A
D変換器、 20・・・ディジタルコントローラ/プロセッサ、21
・・・DA変換器、23・・・レジスタ、24・・・乗
算片 / 凹 1’+ j−z 第 2 図 第 2 図 (C) <d) M2 凹 (子) cc 第 3 図
FIG. 1 is a configuration block diagram and main circuit diagram of the embodiment of FIG. 1 showing the basic conceptual diagram of the present invention, and FIG. FIG. 3 is a configuration block diagram showing a third embodiment of the present invention, and FIG. 4 is a configuration block diagram and principal part circuit diagram showing a fourth embodiment of the invention. DESCRIPTION OF SYMBOLS 1... LSI dedicated to user program, 2... Analog function block dedicated to special purpose, 3... Digital function block dedicated to special purpose, 4... User programmable function block, 5... User programmable logic array , 6...Register, 7...User programmable ROM, 8...Deducer, 9...Resistance array, 10...Switch, 11...Capacitor array, 12
゜13.14...Amplifier, 15, 16, 17, 22.
...Filter, 18...Clamp circuit, 19...A
D converter, 20... digital controller/processor, 21
...DA converter, 23...Register, 24...Multiplication piece / concave 1'+ j-z Fig. 2 Fig. 2 (C) <d) M2 concave (child) cc Fig. 3

Claims (1)

【特許請求の範囲】 1、専用機能ブロックと、ヒューズ型、紫外線消去型又
は電気的書きかえ可能型の素子により外部からプログラ
ム出来る機能ブロックとを有することを特徴とする集積
回路。 2、専用機能ブロックとしてアナログ機能ブロック又は
、アナログ機能を含むブロックを用い、これをプログラ
マブルな機能ブロックで制御することを特徴とする特許
請求の範囲第1項記載の集積回路。
[Scope of Claims] 1. An integrated circuit characterized by having a dedicated functional block and a functional block that can be externally programmed using a fuse type, ultraviolet erasable type, or electrically rewritable type element. 2. The integrated circuit according to claim 1, wherein an analog function block or a block including an analog function is used as the dedicated function block, and this is controlled by a programmable function block.
JP62295218A 1987-11-25 1987-11-25 Integrated circuit Pending JPH01137646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62295218A JPH01137646A (en) 1987-11-25 1987-11-25 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62295218A JPH01137646A (en) 1987-11-25 1987-11-25 Integrated circuit

Publications (1)

Publication Number Publication Date
JPH01137646A true JPH01137646A (en) 1989-05-30

Family

ID=17817732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62295218A Pending JPH01137646A (en) 1987-11-25 1987-11-25 Integrated circuit

Country Status (1)

Country Link
JP (1) JPH01137646A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0347085A2 (en) * 1988-06-15 1989-12-20 Advanced Micro Devices, Inc. Integrated circuit
US5963069A (en) * 1995-10-16 1999-10-05 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US6177844B1 (en) 1999-01-08 2001-01-23 Altera Corporation Phase-locked loop or delay-locked loop circuitry for programmable logic devices
US6218876B1 (en) 1999-01-08 2001-04-17 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6252419B1 (en) 1999-01-08 2001-06-26 Altera Corporation LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device
US6335636B1 (en) 1998-09-09 2002-01-01 Altera Corporation Programmable logic device input/output circuit configurable as reference voltage input circuit
US6377069B1 (en) 1999-01-08 2002-04-23 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6483886B1 (en) 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6751138B2 (en) 1990-07-12 2004-06-15 Renesas Technology Corporation Semiconductor integrated circuit device
US6832173B1 (en) 2002-07-30 2004-12-14 Altera Corporation Testing circuit and method for phase-locked loop
US6867616B1 (en) 2003-06-04 2005-03-15 Altera Corporation Programmable logic device serial interface having dual-use phase-locked loop circuitry
US6924678B2 (en) 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US7019570B2 (en) 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US7091760B1 (en) 2004-02-25 2006-08-15 Altera Corporation DLL with adjustable phase shift using processed control signal
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US8120429B1 (en) 2006-05-19 2012-02-21 Altera Corporation Voltage-controlled oscillator methods and apparatus

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0347085A2 (en) * 1988-06-15 1989-12-20 Advanced Micro Devices, Inc. Integrated circuit
US7336535B2 (en) 1990-07-12 2008-02-26 Renesas Technology Corp. Semiconductor integrated circuit device
US7212425B2 (en) 1990-07-12 2007-05-01 Renesas Technology Corp. Semiconductor integrated circuit device
US7002830B2 (en) 1990-07-12 2006-02-21 Renesas Technology Corp. Semiconductor integrated circuit device
US6751138B2 (en) 1990-07-12 2004-06-15 Renesas Technology Corporation Semiconductor integrated circuit device
US6657456B1 (en) 1995-10-16 2003-12-02 Altera Corporation Programmable logic with on-chip DLL or PLL to distribute clock
US5963069A (en) * 1995-10-16 1999-10-05 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US6292016B1 (en) 1995-10-16 2001-09-18 Altera Corporation Programmable logic with on-chip DLL or PLL to distribute clock
US6335636B1 (en) 1998-09-09 2002-01-01 Altera Corporation Programmable logic device input/output circuit configurable as reference voltage input circuit
US6346827B1 (en) 1998-09-09 2002-02-12 Altera Corporation Programmable logic device input/output circuit configurable as reference voltage input circuit
US7190755B1 (en) 1999-01-08 2007-03-13 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6252419B1 (en) 1999-01-08 2001-06-26 Altera Corporation LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device
US6472903B1 (en) 1999-01-08 2002-10-29 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6483886B1 (en) 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6437650B1 (en) 1999-01-08 2002-08-20 Altera Corporation Phase-locked loop or delay-locked loop circuitry for programmable logic devices
US6377069B1 (en) 1999-01-08 2002-04-23 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6469553B1 (en) 1999-01-08 2002-10-22 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6177844B1 (en) 1999-01-08 2001-01-23 Altera Corporation Phase-locked loop or delay-locked loop circuitry for programmable logic devices
US6218876B1 (en) 1999-01-08 2001-04-17 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6271729B2 (en) 1999-01-08 2001-08-07 Altera Corporation Phase-locked loop or delay-locked loop circuitry for programmable logic devices
US6832173B1 (en) 2002-07-30 2004-12-14 Altera Corporation Testing circuit and method for phase-locked loop
US6867616B1 (en) 2003-06-04 2005-03-15 Altera Corporation Programmable logic device serial interface having dual-use phase-locked loop circuitry
US7019570B2 (en) 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US7071743B2 (en) 2003-10-21 2006-07-04 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US6924678B2 (en) 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US7307459B2 (en) 2003-10-21 2007-12-11 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US7091760B1 (en) 2004-02-25 2006-08-15 Altera Corporation DLL with adjustable phase shift using processed control signal
US7212054B1 (en) 2004-02-25 2007-05-01 Altera Corporation DLL with adjustable phase shift using processed control signal
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US9490812B1 (en) 2004-04-22 2016-11-08 Altera Corporation Configurable clock network for programmable logic device
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US8120429B1 (en) 2006-05-19 2012-02-21 Altera Corporation Voltage-controlled oscillator methods and apparatus

Similar Documents

Publication Publication Date Title
JPH01137646A (en) Integrated circuit
JPH04148562A (en) Integrated circuit
WO2016097706A1 (en) Active rc filters
JPS62173809A (en) Amplifier
JPH10335958A (en) Transconductance varying method, circuit therefor, variable band filter using the circuit and variable gain amplifier
JPS63116505A (en) Cr oscillator
JP3951726B2 (en) Gain control circuit and electronic volume circuit
JPS6337973B2 (en)
JPS6337972B2 (en)
JP2723664B2 (en) Switched capacitor filter
JPS6337970B2 (en)
JPS63217706A (en) Digital signal processing circuit
JP2000101392A (en) Multi-input buffer amplifier and circuit using this
JPH087694Y2 (en) Muting control circuit
JPH0630426B2 (en) Variable gain circuit
JPS61146007A (en) Electron volume device
JPH0324812B2 (en)
JP2591102B2 (en) Switched capacitor type hysteresis comparator circuit
JPH04225610A (en) Summing amplification circuit
JPS6115633Y2 (en)
JPS6025238U (en) Voltage controlled filter
JPS58106909A (en) Filter circuit
JPH0229243B2 (en) DENSHIBORYUUMUKAIRO
JPH0126565B2 (en)
JP2002237734A (en) Resistor ladder electronic volume