JPH01133361A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01133361A JPH01133361A JP29240387A JP29240387A JPH01133361A JP H01133361 A JPH01133361 A JP H01133361A JP 29240387 A JP29240387 A JP 29240387A JP 29240387 A JP29240387 A JP 29240387A JP H01133361 A JPH01133361 A JP H01133361A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- spin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は格子状のエミッタ領域、また格子状のベース領
域を有したトランジスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a transistor having a lattice-shaped emitter region and a lattice-shaped base region.
（ロ）従来の技術
従来の格子状のエミッタ領域（またはベース領域）を有
する技術としては、例えば特願昭６２−１７５１４５号
（第３図）がある。ここで格子状のベース領域を有する
構造のものは、格子状のエミッタ領域を有する構造のも
のと、対応を逆にすれば良い。(B) Prior Art An example of a conventional technology having a lattice-shaped emitter region (or base region) is Japanese Patent Application No. 175145/1984 (FIG. 3). Here, the structure having a lattice-shaped base region may be reversed in correspondence with the structure having a lattice-shaped emitter region.
以下に第３図に於ける製造方法を説明する。先ずシリワ
ン半導体基板（２１）内にベース領域（２２）を拡散し
、その後にこのベース領域（２２）内に格子状のエミッ
タ領域（２３）を拡散する工程がある。The manufacturing method shown in FIG. 3 will be explained below. There is a step of first diffusing a base region (22) into a silicon semiconductor substrate (21) and then diffusing a lattice-shaped emitter region (23) into this base region (22).
ここでは格子状のエミッタ領域（２３）を拡散すること
で、半導体基板（２１）表面には、多数島状のベースコ
ンタクト領域（２４）・・・（２４）が露出する。Here, by diffusing the lattice-shaped emitter region (23), multiple island-shaped base contact regions (24)...(24) are exposed on the surface of the semiconductor substrate (21).
次に、この半導体基板（２１）表面に、熱酸化法やＣＶ
Ｄ法等で第１の絶縁膜となるシリコン酸化膜（２５）を
形成する工程があり、更にこのシリコン酸化膜（２５）
を写真蝕刻法により蝕刻し、前記格子状のエミッタ領域
（２３）にオーミックコンタクトする第１のエミッタ電
極（２６）と、前記多数島状のベースコンタクト領域〈
２４）・・・（２４）にオーミックコンタクトする第１
のベース電極（２７）・・・（２７）とを形成する工程
がある。Next, the surface of this semiconductor substrate (21) is coated with thermal oxidation method or CV
There is a step of forming a silicon oxide film (25) which will become the first insulating film using the D method etc.
A first emitter electrode (26) is etched by photolithography to make ohmic contact with the lattice-shaped emitter region (23), and the multi-island base contact region
24)...The first ohmic contact with (24)
There is a step of forming base electrodes (27)...(27).
ここで第１のエミッタ電極（２６）およびこのフンタク
ト孔（２８）は、格子状であり、第１のベース電極（２
７）・・・（２７）およびこのコンタクト孔（２９）・
・・（２９）は格子状である。Here, the first emitter electrode (26) and the hole (28) have a grid shape, and the first base electrode (26) has a grid shape.
7)...(27) and this contact hole (29).
...(29) is in the form of a lattice.
更に、第１層目に形成した第１のエミッタ電極（２６）
および第１のベース電極（２７）・・・（２７）を被覆
する第２の絶縁膜（３０）、例えばシリコン酸化膜やシ
リコン窒化膜を形成する工程がある。Furthermore, the first emitter electrode (26) formed in the first layer
Then, there is a step of forming a second insulating film (30), such as a silicon oxide film or a silicon nitride film, covering the first base electrodes (27) (27).
ここでは前記第１の絶縁膜（２５）と同様な方法で形成
する。Here, it is formed by the same method as the first insulating film (25).
最後に、前記第２の絶縁膜（３０）を写真蝕刻法で蝕刻
し、前記第１のエミッタ電極（２６）および前記第１の
ベース電極（２７）・・・（２７）とオーミックコンタ
クトする第２のエミッタ電極（３１〉および第２のベー
ス電極（３２）、また半導体基板（２１）の裏面にオー
ミックコンタクトするコレクタ電極とを形成する工程と
がある。Finally, the second insulating film (30) is etched using a photolithography method, and the second insulating film (30) is etched to make ohmic contact with the first emitter electrode (26) and the first base electrode (27). There is a step of forming a second emitter electrode (31>), a second base electrode (32), and a collector electrode that makes ohmic contact with the back surface of the semiconductor substrate (21).
（ハ）発明が解決しようとする問題点
上述の如き方法で形成されるトランジスタは、大電流用
に使用する。従って第１層および第２層に形成される電
極は厚い方が良い。(c) Problems to be Solved by the Invention The transistor formed by the method described above is used for large current. Therefore, it is better for the electrodes formed in the first layer and the second layer to be thicker.
ところが第１層目の電極（２６） 、 （２７）・・・
（２７）を厚く形成すると、この電極（２６） 、 （
２７）・・・（２７）を良好にステップ・カバーするた
めに、前記第２の絶縁膜（３０）を前記第１ＮＪの電極
より厚く（一般には第１ＷＩの電極の約１．５倍）形成
する必要がある。However, the first layer of electrodes (26), (27)...
(27) is formed thickly, this electrode (26), (
27) In order to provide good step coverage for (27), the second insulating film (30) is formed to be thicker than the first NJ electrode (generally about 1.5 times as thick as the first WI electrode). There is a need to.
そのため、例えば第２の絶縁膜（３０）に３μｍ以上の
シリ″−１ン窒化膜を使用すると、厚みのためクラック
が生じ、前記第１層目の電極（２６） 、 （２７）・
・・（２７）と前記第２層ｌの電極（３１） 、 （３
２）とでショートを起こす問題を有していた。Therefore, for example, if a silicon nitride film with a thickness of 3 μm or more is used for the second insulating film (30), cracks will occur due to the thickness, and the first layer electrodes (26), (27),
...(27) and the electrodes (31), (3
2) had the problem of causing a short circuit.
従って第１層目の電極の膜厚に制約を生じ、電流容量に
限界を生じてしまう問題点を有してした。Therefore, there is a problem in that the film thickness of the first layer electrode is restricted and the current capacity is limited.
（ニ）問題点を解決するための手段
本発明は前述の問題点に鑑みてなされ、半導体基板（１
）上に形成された第１の絶縁膜（５）のコンタク！・孔
を介して第１の電極（６）を全面に被覆する工程と、こ
の第１の電極（６）を所定形状に蝕刻し、全面に第２の
絶縁膜（７）を被覆する工程と、この半導体基板（１）
全面に塗布されたホトレジスト膜（１１）を介して前記
第１の電極（６）上の第２の絶縁膜（７）を除去する工
程と、前記ホトレジスト膜（１１）を除去し、この半導
体基板（１）全面にスピン・オン・グラス膜（１２）を
被覆する工程と、このスピン・オン・グラス膜（１２）
上に更に第３の絶縁膜（１４）を被覆する工程と、この
第３の絶縁膜（１４）および前記スピン・オン・グラス
膜（１２）を蝕刻し、４のコンタクト孔を介して前記第
１の電極（６）とオーミックコンタクトする第２の電極
（１５）を形成する工程とで解決するものである。(d) Means for solving the problems The present invention has been made in view of the above-mentioned problems.
) Contact of the first insulating film (5) formed on the top!・A step of covering the entire surface with the first electrode (6) through the hole, and a step of etching the first electrode (6) into a predetermined shape and covering the entire surface with the second insulating film (7). , this semiconductor substrate (1)
A step of removing the second insulating film (7) on the first electrode (6) through the photoresist film (11) coated on the entire surface, and removing the photoresist film (11) and removing the semiconductor substrate. (1) The process of coating the entire surface with a spin-on glass film (12), and this spin-on glass film (12)
A step of further coating a third insulating film (14) thereon, etching the third insulating film (14) and the spin-on glass film (12), and etching the third insulating film (14) and the spin-on glass film (12) through the contact hole 4. This problem is solved by forming a second electrode (15) that makes ohmic contact with the first electrode (6).
（＊）作用
一般に絶縁膜、例え′ばシリコン窒化膜は、膜厚が厚い
とクラックが生じ、薄いとステップカバレージが悪くて
電極のコーナ一部の耐圧が下がる。そのため膜厚を薄く
形成し、また薄く形成すると段差をすべてカバーしない
で第１図Ｆの如く第１の電極（６）の上に形成される第
２の絶縁膜（７）を完全に除去し、その代りにステップ
カバレージ（７）Ｌ’４いスピン・オン・グラス膜を使
用している。(*) Function In general, when an insulating film, such as a silicon nitride film, is thick, cracks occur, and when it is thin, step coverage is poor and the withstand voltage of a part of the electrode corner decreases. Therefore, the film is formed thinly, and if it is formed thinly, the second insulating film (7) formed on the first electrode (6) cannot be completely removed, as shown in Figure 1F, without covering all the steps. Instead, a spin-on-glass film with step coverage (7) L'4 is used.
つまり前記第２の絶縁膜（７）を形成した後、前記第１
の電極（６）上の第１の絶縁膜（７）を除去しこの膜の
カバレージの悪さを除いている。この後、スピン・オン
・グラス膜（１２）を被覆して、段差をカバーし、宜な
だらかにしている。That is, after forming the second insulating film (7), the first
The first insulating film (7) on the electrode (6) is removed to eliminate poor coverage of this film. Thereafter, a spin-on glass film (12) is applied to cover the steps and make them smooth.
・また第１図Ｆの如く前記第１の電極（６）上にはスピ
ン・オン・グラス膜（１２）のみが形成されているので
、更に耐圧を向上するために第３の絶縁膜（１４）を形
成している。・Also, since only the spin-on-glass film (12) is formed on the first electrode (6) as shown in FIG. ) is formed.
（へ）実施例 以下に本発明の実施例を図面を参照しながら説明する。(f) Example Embodiments of the present invention will be described below with reference to the drawings.
先ず第２図の如く半導体基板（１）内にベース領域（２
）およびエミッタ領域（３）を拡散する工程がある。First, as shown in FIG. 2, a base region (2) is formed in a semiconductor substrate (1).
) and the step of diffusing the emitter region (3).
ここで前記半導体基板（１）内に形成されたベース領域
（２）内に、格子状のエミッタ領域（３）を拡散する。Here, a lattice-shaped emitter region (3) is diffused into a base region (2) formed in the semiconductor substrate (1).
従って半導体基板（１）表面には、前記格子状のエミッ
タ領域（３）に囲まれて、多数島状のベースコンタクト
領域（４）・・・（４）が露出する。Therefore, on the surface of the semiconductor substrate (1), surrounded by the lattice-shaped emitter region (3), multiple island-shaped base contact regions (4), . . . (4) are exposed.
従来の技術の欄に於いても述べたが、対応を逆にして多
数島状のエミッタ領域を形成しても本発明の主旨を変え
るものではない。As described in the prior art section, the gist of the present invention does not change even if the correspondence is reversed and a multi-island emitter region is formed.
次に第１図Ａの如く、この半導体基板（１）表面に第１
の絶縁膜（５）を形成し、この第１の絶縁膜（５）を写
真蝕刻法で開孔し、第１の電極（６）を全面に被覆する
工程がある。Next, as shown in FIG. 1A, a first layer is placed on the surface of this semiconductor substrate (1).
There is a step of forming an insulating film (5), opening holes in this first insulating film (5) by photolithography, and covering the entire surface with a first electrode (6).
ここで第１図Ａ乃至第１図Ｇの基板内には、ベース領域
およびエミッタ領域を省略した。また第１の絶縁膜（５
）は、熱酸化法やＣＶ Ｄ’法等でシリコン酸化膜やシ
リコン窒化膜が約０．５μｍで形成されており、開孔さ
れたコンタクト孔は、格・ 千秋のエミッタ領域（３）
および多数島状のベースコンタクト領域（４）・・・（
４）上に、夫々格子状および多数島状に形成される。更
に第１の電極（６）はアルミニウムを蒸若し、約３μｍ
の厚さとする。Here, the base region and emitter region are omitted in the substrates of FIGS. 1A to 1G. In addition, the first insulating film (5
), a silicon oxide film or silicon nitride film is formed with a thickness of about 0.5 μm using a thermal oxidation method or CVD' method, and the contact hole opened is the emitter region of Chiaki Kaku (3).
and multi-island base contact region (4)...(
4) are formed in a lattice shape and in a multi-island shape, respectively. Furthermore, the first electrode (6) is made of aluminum and has a thickness of approximately 3 μm.
The thickness shall be .
次に第１図Ｂの如く、この第１の電極（６）を所定形状
に蝕刻し、全面に第１図Ｃの如く第２の絶縁膜（７）を
被覆する工程がある。Next, as shown in FIG. 1B, this first electrode (6) is etched into a predetermined shape, and the entire surface is covered with a second insulating film (7) as shown in FIG. 1C.
ここでは第２図の如く前記コンタクト孔を介して形成さ
れた第１の電極（６）は、ホトレジスト（８）を介して
蝕刻法で第１のベース電極（９）・・・（９）と第１の
エミッタ電極（１０）に分離され、前者は多数島状に、
後者は格子状に形成される。Here, the first electrode (6) formed through the contact hole as shown in FIG. It is separated into a first emitter electrode (10), and the former has many islands,
The latter is formed into a grid.
一方、ホトレジスト膜（８）を除去した後で、第２の絶
縁膜のシリコン窒化膜（７）は、約２μｍの厚さにプラ
ズマＣＶＤ法で形成される。ここでは約３μ工程度に形
成すると膜にクラックを生じるため、膜を約２μｍとし
た。しかし第１図Ｃの如く、庇が生じる
次に、第１図りの如くこの半導体基板（１）全面に塗布
されたホトレジスト膜（１１）を介して、第１図Ｅの如
く前記第１の電極（６）上の第２の絶縁膜（７）を除去
する工程と、第１図Ｆの如く前記ホトレジスト膜（１１
）を除去し、この半導体基板（１）全面にスピン・オン
・グラス膜（１２）を被覆する工程とがある。On the other hand, after removing the photoresist film (8), a silicon nitride film (7) as a second insulating film is formed to a thickness of about 2 μm by plasma CVD. Here, the film was made to have a thickness of about 2 μm because cracks would occur in the film if formed at a process thickness of about 3 μm. However, as shown in FIG. 1C, after the eaves are formed, the first electrode is removed as shown in FIG. (6) removing the second insulating film (7) on the photoresist film (11) as shown in FIG.
) and then coating the entire surface of this semiconductor substrate (1) with a spin-on glass film (12).
ここでホトレジスト膜（１１）は、第１図りの如く第１
の電極（６）上の庇のある第２の絶縁膜（７）を除くた
めに形成され、またこの第２の絶縁膜（７）を完全に取
除くために、第１図Ｅの如く、第１の絶縁膜（５）上の
第２の絶縁膜（７）はオーバーエツチングされている。Here, the photoresist film (11) is applied to the first layer as shown in the first diagram.
is formed to remove the second insulating film (7) with the eaves on the electrode (6), and in order to completely remove this second insulating film (7), as shown in FIG. 1E, The second insulating film (7) on the first insulating film (5) is over-etched.
またこのエツチングでお互いがエッチきれないようにす
るために第１の絶縁膜（５）および第２の絶縁膜（７）
は夫々シリコン酸化膜およびシリコン窒化膜とした。ま
たスピン・オン・グラス膜（１２）は、約０．５μｍと
した。In addition, in order to prevent each other from being etched by this etching, the first insulating film (5) and the second insulating film (7) are
are a silicon oxide film and a silicon nitride film, respectively. Further, the spin-on-glass film (12) was approximately 0.5 μm thick.
本工程は本発明の第１の特徴とする所である。This step is the first feature of the present invention.
第２の絶縁膜（７）は、クラック等の問題により約２μ
ｍとしてあり、第１の電極（６）上のコーナー部には庇
が生じたり、またコーナ一部の耐圧が低下したりする。The second insulating film (7) is approximately 2μ due to problems such as cracks.
m, and the corners above the first electrode (6) may have eaves, and the withstand voltage at some corners may be reduced.
従って第１の電極（６）上の第２の絶縁膜（７）を完全
に除去している。しかしこの膜（７）を完全に除去する
には、第２の絶縁膜（７）は、第１図Ｅの如くオーバー
エッチする必要がある。Therefore, the second insulating film (7) on the first electrode (6) is completely removed. However, in order to completely remove this film (7), it is necessary to over-etch the second insulating film (7) as shown in FIG. 1E.
またオーバーエツチングされた領域は、・半導体基板（
１）表面に穴（１３）として残り、この穴を埋め、宜ス
テップカバレージを良好にするために、スピン・オン・
グラス膜（１２）を使用している。In addition, the overetched area is ・semiconductor substrate (
1) Leaves a hole (13) on the surface and spin-on to fill this hole and get good step coverage.
A glass membrane (12) is used.
ここでこのスピン・オン・グラス膜には、０ＣＤ（東京
応化工業■の商品名）を使用している。Here, 0CD (trade name of Tokyo Ohka Kogyo ■) is used for this spin-on glass film.
このＯＣＤはＳｉカ系被被膜形成用塗布液あり、液体で
あるため容易に穴（１３）を満たすことができ、またベ
ーキング後はステップカバレージが良好となる。従って
第１図Ｆの如く穴も埋まり、宜ステップカバレージも良
好となる。This OCD is a coating liquid for forming a Si-based film, and since it is a liquid, it can easily fill the holes (13), and provides good step coverage after baking. Therefore, the holes are filled as shown in FIG. 1F, and the step coverage is also good.
更に、このスピン・オン・グラス膜（１２）上に更に第
３の絶縁膜（１４）を被覆する工程がある。Furthermore, there is a step of further covering the spin-on-glass film (12) with a third insulating film (14).
ここでこのスピン・オン・グラス膜（１２）は０゜５〜
１μｍ程度が良好に制御できる膜厚であり、この膜厚で
形成された第１の電極（６）上のスピン・オン・グラス
膜（１２）は、特性上で耐圧に問題を有するので、更に
この膜（１２）上に、約２μｍの膜厚の第３の絶縁膜（
１４）を形成している。Here, this spin-on glass film (12) has a temperature of 0°5~
A film thickness of about 1 μm can be well controlled, and the spin-on glass film (12) on the first electrode (6) formed with this film thickness has a problem with the withstand voltage due to its characteristics. A third insulating film (12) with a thickness of about 2 μm is placed on this film (12).
14).
本工程は本発明の第２の特徴とする所であり、第２図の
の領域の第１のベース電極（９）上には、ステップカバ
レージの良いスピン・オン・グラス膜（１２）と第３の
絶縁膜（１４）が形成されているために、前記第１のベ
ース電極（９）とこの工程の後に形成する第２のエミッ
タ電極（１６）とのショートを防止することが可能とな
る。This step is the second feature of the present invention, and a spin-on glass film (12) with good step coverage and a second base electrode (12) are formed on the first base electrode (9) in the area shown in FIG. Since the insulating film (14) No. 3 is formed, it is possible to prevent a short circuit between the first base electrode (9) and the second emitter electrode (16) formed after this step. .
最後に、第１図Ｇに示す如く、前記スピン・オン・グラ
ス膜（１２）とその上の前記第３の絶縁膜（１４）を蝕
刻し、このコンタクト孔を介して前記第１の電極（６）
とオーミックコンタクトする第２の電極（１５）を形成
する工程とがある。Finally, as shown in FIG. 1G, the spin-on-glass film (12) and the third insulating film (14) thereon are etched, and the first electrode ( 6)
There is a step of forming a second electrode (15) that makes ohmic contact with the first electrode.
ここで第３の絶縁膜（１４）は、前記スピン・オン・グ
ラス膜（１２）と同時に蝕刻するために、同じ蝕刻液を
有するシリコン酸化膜を形成するのが、他の絶縁膜でも
良い、また第２の電極〈１５）は、第２のエミッタとベ
ース電極（１６） 、 （１７）が夫々櫛歯状に形成さ
れている。Here, the third insulating film (14) may be a silicon oxide film formed using the same etching solution in order to be etched at the same time as the spin-on-glass film (12), or may be another insulating film. Further, in the second electrode (15), the second emitter and base electrodes (16) and (17) are each formed in a comb-teeth shape.
以上の説明で形成きれた半導体基装置の断面図を第２図
に示すが、第１の電極（９）・・・（９） 、 （１０
）を厚く形成でき、しかも第１の電極（９）・−（９）
、 （１０）と第２の電極（１６） 、 （１７）間
の絶縁も良好となるので、大電流容量、高耐圧に優れる
。また層間絶縁膜と電極との接着性が良好であるために
、ワイヤボンド時の電極剥れを防止できる。FIG. 2 shows a cross-sectional view of the semiconductor substrate device formed as described above.
) can be formed thickly, and the first electrode (9)・-(9)
, (10) and the second electrodes (16), (17), the insulation is also good, resulting in excellent large current capacity and high breakdown voltage. Furthermore, since the interlayer insulating film and the electrode have good adhesion, peeling of the electrode during wire bonding can be prevented.
（ト）発明の詳細
な説明した如く、第１の電極（６）を厚く形成しても、
この第１の電極（６）をステップカバーする層間絶縁膜
は良好に形成できるので、ショートも防止でき、しかも
高耐圧、高電流容量の半導体基装置が製造可能となる。(g) As described in detail of the invention, even if the first electrode (6) is formed thickly,
Since the interlayer insulating film that step-covers the first electrode (6) can be well formed, short circuits can be prevented, and a semiconductor-based device with high breakdown voltage and high current capacity can be manufactured.
第１図Ａ乃至第１図Ｇは本発明の半導体基装置の製造方
法を説明する断面図、第２図は本発明の製造方法で製造
した際の半導体基装置の断面図、第３図は従来の半導体
基装置の断面図である。
（１）・・・半導体基板、 （５）・・・第１の絶縁膜
、 （６）・・・第１の電極、 （７）・・・第２の絶
縁膜、 （１２）・・・スピン・オン・グラス膜、（１
４）・・・第３の絶縁膜、（１５）・・・第２の電極。1A to 1G are cross-sectional views explaining the method of manufacturing a semiconductor base device of the present invention, FIG. 2 is a cross-sectional view of the semiconductor base device manufactured by the manufacturing method of the present invention, and FIG. FIG. 2 is a cross-sectional view of a conventional semiconductor-based device. (1)... Semiconductor substrate, (5)... First insulating film, (6)... First electrode, (7)... Second insulating film, (12)... Spin-on-glass film, (1
4)...Third insulating film, (15)...Second electrode.
Claims (1)
クト孔を介して第１の電極を全面に被覆する工程と、こ
の第１の電極を所定形状に蝕刻し、全面に第２の絶縁膜
を被覆する工程と、この半導体基板全面に塗布されたホ
トレジスト膜を介して前記第１の電極上および周辺の第
２の絶縁膜を除去する工程と、前記ホトレジスト膜を除
去し、この半導体基板全面にスピン・オン・グラス膜を
被覆する工程と、このスピン・オン・グラス膜上に更に
第３の絶縁膜を被覆する工程と、この第３の絶縁膜およ
び前記スピン・オン・グラス膜を蝕刻し、このコンタク
ト孔を介して前記第１の電極とオーミックコンタクトす
る第２の電極を形成する工程とを具備することを特徴と
した半導体基装置の製造方法。(1) A step of covering the entire surface with a first electrode through a contact hole of a first insulating film formed on a semiconductor substrate, etching this first electrode into a predetermined shape, and coating the entire surface with a second electrode. a step of coating an insulating film, a step of removing a second insulating film on and around the first electrode via a photoresist film applied over the entire surface of the semiconductor substrate, and a step of removing the photoresist film and removing the second insulating film from the semiconductor substrate. a step of coating the entire surface of the substrate with a spin-on glass film; a step of further covering the spin-on glass film with a third insulating film; and a step of coating the third insulating film and the spin-on glass film. A method for manufacturing a semiconductor device, comprising the steps of: etching the substrate to form a second electrode that makes ohmic contact with the first electrode through the contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29240387A JPH01133361A (en) | 1987-11-19 | 1987-11-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29240387A JPH01133361A (en) | 1987-11-19 | 1987-11-19 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01133361A true JPH01133361A (en) | 1989-05-25 |
Family
ID=17781332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29240387A Pending JPH01133361A (en) | 1987-11-19 | 1987-11-19 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01133361A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823666B1 (en) * | 2007-09-11 | 2008-04-18 | (주)세미머티리얼즈 | Device and method for recycling silicon sludge |
-
1987
- 1987-11-19 JP JP29240387A patent/JPH01133361A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823666B1 (en) * | 2007-09-11 | 2008-04-18 | (주)세미머티리얼즈 | Device and method for recycling silicon sludge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4334349A (en) | Method of producing semiconductor device | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| JPH01133361A (en) | Manufacture of semiconductor device | |
| JPH01133362A (en) | Transistor | |
| JPS63211672A (en) | Semiconductor integrated circuit device | |
| JPH01259546A (en) | Manufacture of semiconductor device | |
| JP2751242B2 (en) | Method for manufacturing semiconductor device | |
| JPS61283145A (en) | Semiconductor device and manufacture thereof | |
| JPH02281757A (en) | Semiconductor device | |
| JP2761334B2 (en) | Semiconductor device manufacturing method | |
| JPS6347952A (en) | Semiconductor device | |
| JPS62219961A (en) | Manufacture of thin film mos structure semiconductor device | |
| JPS6214453A (en) | Manufacture of semiconductor device | |
| JPH0461340A (en) | Manufacture of semiconductor device | |
| JP2755263B2 (en) | Method for manufacturing semiconductor device | |
| JPS5860569A (en) | Semiconductor device | |
| JPS61283146A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP2000164892A (en) | Semiconductor device and manufacturing method therefor | |
| JPS62130559A (en) | Manufacture of integrated circuit element | |
| JPH02244618A (en) | Manufacture of semiconductor device | |
| JPH06181263A (en) | Manufacturing for semiconductor device | |
| JPH02105529A (en) | Manufacture of semiconductor device | |
| JP2000307146A (en) | Semiconductor device and manufacture thereof | |
| JPS63250153A (en) | Manufacture of semiconductor device | |
| JPS6327038A (en) | Formation of multilayer interconnection |