JPH01128396A - Dimmer for fluorescent lamp - Google Patents
Dimmer for fluorescent lampInfo
- Publication number
- JPH01128396A JPH01128396A JP28584687A JP28584687A JPH01128396A JP H01128396 A JPH01128396 A JP H01128396A JP 28584687 A JP28584687 A JP 28584687A JP 28584687 A JP28584687 A JP 28584687A JP H01128396 A JPH01128396 A JP H01128396A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fluorescent lamp
- frequency
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は液晶表示装置等の光源である蛍光灯を調光す
るのに使用される蛍光灯調光装置に関する。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a fluorescent lamp dimmer device used to dim a fluorescent lamp, which is a light source of a liquid crystal display device or the like.
「従来の技術」
この種の蛍光灯調光装置として従来第5図に示すものが
使用されている。即ち交流信号発生器1より交流信号が
ダート回路2に供給され(第6図A)、一方、クロック
発生器3よりクロック信号がデユーティ比調整回路(例
えば単安定マルチバイブレータで構成される)4に与え
られて(第6図B)、デユーティ比りが調光比の設定置
P/ n(ここで、1/nは最小調光比を表わし、0≦
P <、 nである。)にほぼ等しく調整されて、制御
信号としてダート回路2に与えられる(第6図C)。ダ
ート回路2はこの制御信号によシ入力交流信号を断続し
、そして得たバースト信号を蛍光灯駆動信号として出力
端子5に供給する(第6図D)。デユーティ比D(調光
比P/nにほぼ等しい)はD=Δ/’re
(1)で支えられる。ここでΔ及びTcはそれぞ
れ制御信号のオン期間及び周期である。``Prior Art'' As a fluorescent lamp dimmer of this type, the one shown in FIG. 5 has been used in the past. That is, an AC signal is supplied from an AC signal generator 1 to a dart circuit 2 (FIG. 6A), and a clock signal from a clock generator 3 is supplied to a duty ratio adjustment circuit (for example, composed of a monostable multivibrator) 4. Given (Fig. 6B), the duty ratio is the setting point of the dimming ratio P/n (here, 1/n represents the minimum dimming ratio, and 0≦
P<, n. ) and is applied to the dart circuit 2 as a control signal (FIG. 6C). The dart circuit 2 intermittents the input AC signal according to this control signal, and supplies the obtained burst signal to the output terminal 5 as a fluorescent lamp drive signal (FIG. 6D). The duty ratio D (approximately equal to the dimming ratio P/n) is D=Δ/'re
Supported by (1). Here, Δ and Tc are the on period and cycle of the control signal, respectively.
「従来技術の問題点」
液晶表示装置等が置かれる周囲光は直射日光下から深夜
の暗闇に至る範囲の広いダイナミックレンジを持ってい
るため、表示装置の輝度としては一般に3000d/m
2乃至0.3 cd/m2の範囲内の直に微細に調整で
きるのが望ましいとされている。"Problems with the Prior Art" The ambient light in which liquid crystal display devices are placed has a wide dynamic range, from direct sunlight to darkness at midnight, so the brightness of the display device is generally 3000 d/m.
It is said that direct fine adjustment within the range of 2 to 0.3 cd/m2 is desirable.
従って、この表示装置の光源(蛍光灯)を調光するのに
使用される蛍光灯調光装置としては調光比P/ nを1
/1000〜1000/1000の範囲に設定できるこ
とが望ましい。しかしながら、従来の装置をこのように
広いダイナミックレンジで使おうとしても、次に述べる
ような不都合が生じ、実際には使用するのが困難である
。Therefore, the fluorescent light dimmer used to dim the light source (fluorescent light) of this display device has a dimming ratio P/n of 1.
It is desirable to be able to set it in the range of /1000 to 1000/1000. However, even if an attempt is made to use the conventional device over such a wide dynamic range, the following disadvantages arise, making it difficult to use in practice.
調光比を最小(1/n )に設定するために、デユーテ
ィ比りを1/ nに設定した場合に、バースト信号に含
まれるサイクル数をαとすれば、ダート信号のオン時間
Δは、
d=αX T (2)
である。ここでTは交流信号(周波数”をfとする)の
周期であり、T = 1/fである。デユーティ比りを
可変して、1/n=n/nの範囲で調光できるためには
、ダート回路2の制御信号の周期(りaツク信号の周期
に等しい)Tcは、
T0=ΔXn=αT n (3)でなければ
ならない。従って、制御信号の周波数fcは、
となる。In order to set the dimming ratio to the minimum (1/n), when the duty ratio is set to 1/n, and the number of cycles included in the burst signal is α, the on time Δ of the dart signal is: d=αX T (2). Here, T is the period of the alternating current signal (frequency is f), and T = 1/f. Since the duty ratio can be varied and the light can be adjusted within the range of 1/n = n/n, The period Tc of the control signal of the dart circuit 2 (equal to the period of the RACK signal) must be T0=ΔXn=αT n (3).Therefore, the frequency fc of the control signal is as follows.
最小調光比1/nを小さく設定するためには(5)式よ
シ周波数fcを小さくしなければならないが、しかし、
蛍光灯のちらつきを小さくするためKはfcは例えば5
0 Hz程度よシ小さくすることは不可である。In order to set the minimum dimming ratio 1/n small, the frequency fc must be made small according to equation (5), but,
To reduce the flickering of fluorescent lights, K and fc are, for example, 5.
It is impossible to reduce the frequency to about 0 Hz.
蛍光灯を点灯させるには、その寿命の点より、蛍光灯の
対向する二つの電極A、B間を(AからBへ、次はBか
らAへと)交互に放電させるのが好ましい。従ってその
駆動信号は交番信号で直流分を含まないのが望ましい。In order to light up a fluorescent lamp, it is preferable to alternately discharge between the two opposing electrodes A and B of the fluorescent lamp (from A to B, then from B to A) from the viewpoint of its lifespan. Therefore, it is desirable that the drive signal is an alternating signal and does not include a direct current component.
しかし一つのバースト信号の最終の位相と次のバースト
信号の最初の位相との間には連続性は無いので、直流分
が現れる場合も起シ得る。例えばバースト信号波形の正
の期間が負の期間より大きいと言った場合である。However, since there is no continuity between the final phase of one burst signal and the first phase of the next burst signal, a DC component may appear. For example, this is the case when the positive period of the burst signal waveform is longer than the negative period.
バースト信号に含まれるサイクル数が多い場合には上記
直流分が現れても極く僅かであシ問題にならないが、小
さな調光比を得るために制御信号のオン期間Δを小さく
設定したために上記サイクル数が数サイクル、更には半
サイクルと少なくなるとこの直流分が大きく現れる場合
があり、蛍光灯の寿命を著しく短くする。従って制御信
号のオン期間Δが小さく、バースト信号のサイクル数α
が数サイクル以下となるような信号を使用することはで
きない。If the number of cycles included in the burst signal is large, even if the above DC component appears, it will be very small and will not cause a problem.However, in order to obtain a small dimming ratio, the ON period Δ of the control signal is set small, When the number of cycles is reduced to several cycles or even half a cycle, this DC component may become large, significantly shortening the life of the fluorescent lamp. Therefore, the ON period Δ of the control signal is small, and the number of cycles α of the burst signal is
It is not possible to use a signal where the period is less than a few cycles.
またバースト信号の立上り及び立下りにおける交流信号
の位相が0.πまたはその整数倍とは限らず、波形の山
、谷の途中で切断されて、不連続的にゼロとされる。こ
のような信号で蛍光灯を駆動すると、バースト信号に含
まれるサイクル数αが小さい場合には一般に蛍光灯調光
装置の電力効率が悪化する恐れがある。従って電力効率
の点からもαを小さくするのは望ましくない。Also, the phase of the AC signal at the rise and fall of the burst signal is 0. It is not limited to π or its integral multiple, but is cut off in the middle of the peaks and valleys of the waveform, making it discontinuously zero. When a fluorescent lamp is driven by such a signal, the power efficiency of the fluorescent lamp dimmer generally may deteriorate if the number of cycles α included in the burst signal is small. Therefore, it is not desirable to reduce α from the viewpoint of power efficiency.
蛍光灯駆動信号に含まれる直流分を小さくするためには
、バースト信号に含まれるサイクル数αをできるだけ大
きくした方がよいが、しかし蛍光灯の放電時定数から交
流信号の周波数は40kHz程が限度である。In order to reduce the DC component included in the fluorescent lamp drive signal, it is better to increase the number of cycles α included in the burst signal as much as possible, but due to the discharge time constant of the fluorescent lamp, the frequency of the AC signal is limited to about 40kHz. It is.
以上述べた理由により(5)式でα=4.fc≧50H
z 、 fり40kHzとすれば、最小調光比1/nは
となり、目標としている1/n = 1/ 1000に
はほど遠いQ
このように、従来の技術ではバースト信号に含まれるサ
イクル数αを小さくして最小調光比1/nを小さくする
と、蛍光灯に対する交流駆動が不完全となり、寿命を低
下させると共に電力効率を悪化させる恐れがあるため、
最小調光比を小さく設定できない欠点があった。For the reasons stated above, α=4 in equation (5). fc≧50H
If z and f are 40kHz, the minimum dimming ratio is 1/n, which is far from the target of 1/n = 1/1000.Thus, in the conventional technology, the number of cycles α included in the burst signal is If the minimum dimming ratio 1/n is made smaller, the AC drive for the fluorescent lamp will be incomplete, which may shorten the lifespan and worsen the power efficiency.
There was a drawback that the minimum dimming ratio could not be set small.
ところで、液晶表示装置も寿命の点よりその表示には交
流駆動が行われるが、情報のりフンッシュ或いは走査駆
動などのために、その駆動周波数は30〜300 Hz
が用いられる。蛍光灯調光装置は最小調光比1/nを小
さくしようとすれば上述のように制御信号の周波数f0
は例えば50Hz程度にまで低下させねばならない。こ
の調光装置で駆動され単独ではフリl力のない蛍光灯照
明装置を液晶表示装置に光源として使用すると、照明装
置の駆動周波数、つまりバースト信号の繰シ返し周波数
(制御信号の周波数fcに等しい)と液晶の駆動周波数
とが同程度の大きさとなるため、相互の間に干渉が生ず
る。しかし調光比P/nが小さい場合はあまシ問題にな
らないが、調光比P/nを大きくして行くとフリッカが
現れ、次第に大きくなり、妨害を与える。その理由は、
調光比を大きくするほど、液晶表示の明るさが増し、フ
リッカが目につき易いためである。Incidentally, liquid crystal display devices are also driven by alternating current (AC) for display in view of longevity, but the driving frequency is 30 to 300 Hz due to information transfer or scanning drive.
is used. In order to reduce the minimum dimming ratio 1/n of a fluorescent lamp dimmer, as mentioned above, the frequency f0 of the control signal is
must be lowered to, for example, about 50 Hz. When a fluorescent lighting device that is driven by this dimmer and has no frill power when used alone is used as a light source for a liquid crystal display device, the driving frequency of the lighting device, that is, the repetition frequency of the burst signal (equal to the frequency fc of the control signal) ) and the driving frequency of the liquid crystal are approximately the same, so interference occurs between them. However, if the dimming ratio P/n is small, this is not a problem, but as the dimming ratio P/n is increased, flicker appears and gradually becomes larger, causing a disturbance. The reason is,
This is because the brightness of the liquid crystal display increases as the dimming ratio increases, making flicker more noticeable.
この発明の目的は、最小調光比1 /nを従来より小さ
く設定でき、つまり調光のダイナミックVンジを従来よ
り大幅に拡大できると共に、液晶表示装置にフリッカが
生ずる恐れのない蛍光灯調光装置を提供することにある
。The purpose of this invention is to enable the minimum dimming ratio 1/n to be set smaller than before, that is, to greatly expand the dynamic V range of dimming than before, and to dim fluorescent lamps without causing flickering on the liquid crystal display device. The goal is to provide equipment.
「問題点を解決するだめの手段」
この発明の蛍光灯調光装置には、可変周波数発振器と、
その可変周波数発振器の出力により駆動サレる単安定マ
ルチパイプ、レータと、上記可変周波数発振器の出力を
2分の1に分周する分周回路と、その分周回路の出力に
より上記単安定マルチパイプソー夕の出力を交互に分配
する分配回路と、その分配回路の二つの出力により、駆
動され、出力を蛍光灯へ供給するインバータとが設けら
れる。"An unsuccessful means to solve the problem" The fluorescent lamp dimmer of this invention includes a variable frequency oscillator,
A monostable multi-pipe and a lator which are driven by the output of the variable frequency oscillator, a frequency dividing circuit which divides the output of the variable frequency oscillator into half, and a monostable multi-pipe which is driven by the output of the frequency dividing circuit. A distribution circuit that alternately distributes the output of the saw lamp, and an inverter that is driven by the two outputs of the distribution circuit and supplies the output to the fluorescent lamp are provided.
そして上記単安定マルチバイブレータの出カッ4ルス幅
は上記可変周波数発振器の最小周期と等しく設定される
。The output pulse width of the monostable multivibrator is set equal to the minimum period of the variable frequency oscillator.
「実施例」
この発明の蛍光灯調光装置は第1図に示すように、可変
周波数発振器1より周波数f、周期Tのクロック信号A
が単安定マルチパイプレータ2及び1/2分周回路3に
供給される(第2図A)。172分周回路3では入力さ
れたクロック信号Aが1/2に分周され、周波数f/2
の分周信号B(第2図B)及びその極性を反転−した分
周信号百がそれぞれアンドf)4a及び4bの一方の入
力端子に供給される。一方、単安定マルチバイブレータ
2はクロック信号Aの方形波の前縁で駆動されて、時間
幅Δのパルス信号Cがアンドゲート4a t 4bの他
方の入力端子に出力される(第2図C)。アンドダート
4aではパルス信号Cと分周信号Bとのアンドがとられ
て、論理BXCの分配信号D(第2図D)がインバータ
5に供給される。一方、アンドゲート4bではパルス信
号Cと分周信号百とのアンドがとられて、論理BXCの
分配信号E(第2図E)がインバータ5に供給される。"Embodiment" As shown in FIG. 1, the fluorescent lamp dimmer of the present invention has a clock signal A of frequency f and period T from a variable frequency oscillator 1.
is supplied to the monostable multipipulator 2 and the 1/2 frequency divider circuit 3 (FIG. 2A). In the 172 frequency divider circuit 3, the frequency of the input clock signal A is divided by 1/2, and the frequency is f/2.
A frequency-divided signal B (FIG. 2B) and a frequency-divided signal 100 whose polarity is inverted are respectively supplied to one input terminal of ANDf) 4a and 4b. On the other hand, the monostable multivibrator 2 is driven by the leading edge of the square wave of the clock signal A, and a pulse signal C with a time width Δ is output to the other input terminal of the AND gate 4a t 4b (FIG. 2C) . In the AND dart 4a, the pulse signal C and the frequency-divided signal B are ANDed, and a distribution signal D of logic BXC (D in FIG. 2) is supplied to the inverter 5. On the other hand, the AND gate 4b performs an AND operation on the pulse signal C and the frequency division signal 100, and supplies the logical BXC distribution signal E (E in FIG. 2) to the inverter 5.
アンドグー)4a v 4bはA’ルス信号Cを172
分周回路3の出力B、Bに基ずき交互に分配する分配回
路4を構成していることが分る。一方の分配出力D ハ
抵抗器Rl を介してトランジスタQt ノd−スに供
給され、他方の分配出力Eは抵抗器R2を介してトラン
ジスタQ2のベースに供給すれる。Ando Goo) 4a v 4b is A'rus signal C 172
It can be seen that a distribution circuit 4 is configured which alternately distributes the distribution based on the outputs B and B of the frequency division circuit 3. One of the divided outputs D is supplied to the node of the transistor Qt via a resistor Rl, and the other distributed output E is supplied to the base of the transistor Q2 via a resistor R2.
トランジスタQ1及びC2の各コVクタはそれぞれトラ
ンスTの1次巻線の一端及び他端に接続され、トランジ
スタQxsQzのエミッタはそれぞれ接地される。トラ
ンスTの1次巻線の中点は抵抗器R3を介して直流電源
端子十B(以下単に+Bとも言う)に接続され、2次巻
線の一端は出力端子5aに接続され、2次巻線の他端は
コンデンサCを介して出力端子5bに接続される。トラ
ンジスタQ1、C2は分配出力D%Eにより4時間だけ
交互にオンとされ、十Bより抵抗器R3,1次巻線の半
分を通じて各トランジスタに電流が流れる。これにより
出力端子5a*5b間には第2図Fに示すように、交流
半波の翫性を交互に反転する蛍光灯駆動信号Fが得られ
る。その交流半波の繰返し周波数fDはクロック信号人
の周波数fに等しい。トランジスタQl、C2,トラン
スT1コンデンサC1抵抗器R1、R2,R3よりなる
回路は分配信号り、 Eで制御されて直流電諒の電力を
交流電力に変換するインバータである。The transistors Q1 and C2 are connected to one end and the other end of the primary winding of the transformer T, respectively, and the emitters of the transistors QxsQz are grounded. The midpoint of the primary winding of the transformer T is connected to the DC power supply terminal 10B (hereinafter simply referred to as +B) via the resistor R3, and one end of the secondary winding is connected to the output terminal 5a, and the secondary winding The other end of the line is connected via a capacitor C to the output terminal 5b. Transistors Q1 and C2 are alternately turned on for 4 hours by the distributed output D%E, and current flows from 10B through resistor R3 and half of the primary winding to each transistor. As a result, a fluorescent lamp drive signal F is obtained between the output terminals 5a*5b, as shown in FIG. 2F, which alternately inverts the polarity of an AC half wave. The repetition frequency fD of the AC half wave is equal to the frequency f of the clock signal. The circuit consisting of transistors Ql and C2, transformer T1, capacitor C1, resistors R1, R2, and R3 is an inverter that is controlled by a distribution signal E and converts DC power into AC power.
可変周波数発振器1の周波数fを増加させて行くと周期
Tは次第に減少し、蛍光灯嘔動信号Fの交流半波の間隔
はつまって行く。上記周波数fを最大@fmaxに設定
した場合の第2図A−Fと対応する各信号波形を第3図
・A−Fに示しである。蛍光灯駆動信号Fの交流半波の
相互間隔はゼaとなり連続した交流信号が得られる。当
然ながら、その交流半波の繰返し周波数はクロック信号
Aの最大周波数fm、Lxに等しい。パルス信号Cの時
間幅Δ(交流半波の時間幅と等しい)はクロック信号A
の最小層KATm1rl=1/fmaxに等しく選定さ
れている。即ち
Δ=Tmin=1/fmax(7)
第2図において、駆動信号Fによる調光比P/nは
P/nユΔ/T = Δx t (
8)と表わされる。交流半波の繰返し周波数fDは上式
より、
fD= f = (P/n)/J (9)と
表わされる。この式に(7)式の関係を代入すればfD
は・
fD= f = (P/n) fmaX(1(1と表わ
される。As the frequency f of the variable frequency oscillator 1 is increased, the period T gradually decreases, and the interval between AC half waves of the fluorescent lamp oscillation signal F becomes narrower. Each signal waveform corresponding to FIG. 2 A-F when the frequency f is set to the maximum @fmax is shown in FIG. 3 A-F. The interval between the AC half waves of the fluorescent lamp drive signal F becomes zea, and a continuous AC signal is obtained. Naturally, the repetition frequency of the AC half wave is equal to the maximum frequency fm, Lx of the clock signal A. The time width Δ of pulse signal C (equal to the time width of an AC half wave) is equal to the time width of clock signal A
The minimum layer of KATm1rl is chosen equal to 1/fmax. That is, Δ=Tmin=1/fmax (7) In FIG. 2, the dimming ratio P/n by the drive signal F is P/n Δ/T = Δx t (
8). The repetition frequency fD of the AC half wave is expressed as fD=f=(P/n)/J (9) from the above equation. By substituting the relationship in equation (7) into this equation, fD
is: fD= f = (P/n) fmaX(1 (expressed as 1.
即ち、交流半波の繰返し周波数fDは調光比P/nに比
例して大きくなる。−例としてf =60ax
kHz (従ってΔ= 16.7 ps ) P/n=
100/1000とすれば、fo;f=(P/n)fm
ax=6000H2となる。That is, the AC half-wave repetition frequency fD increases in proportion to the dimming ratio P/n. - For example f = 60ax kHz (so Δ = 16.7 ps) P/n =
If it is 100/1000, fo; f=(P/n) fm
ax=6000H2.
交流半波の繰返し周波数fDを更に増加させて行けば、
調光比P/nは増々大きくなる。従って表示装置のフリ
ッカが目につき易い明るい状態、つまり調光比P/nが
ある程度大きい状態では、交流半波の繰返し周波数fD
は液晶表示素子の駆動周波数(30〜300 Hz )
より可成大きくされ、相互の周波数の間に目で感じられ
るような干渉が生じなくなシ、フリッカが発生しない。If the repetition frequency fD of AC half-wave is further increased,
The dimming ratio P/n becomes larger and larger. Therefore, in bright conditions where the flicker of the display device is easily noticeable, that is, in conditions where the dimming ratio P/n is large to some extent, the AC half-wave repetition frequency fD
is the driving frequency of the liquid crystal display element (30 to 300 Hz)
It is made considerably larger so that there is no visible interference between the mutual frequencies and no flicker occurs.
最小調光比1/nを1/1000に設定する場合には、
fmax= 60 kHzとすれば、交流半波の繰返し
周波数fDは最小値’Dminをとり、
f = f 、= (1/n)f = 60
Hz oDDmin n++n
maxとなる。When setting the minimum dimming ratio 1/n to 1/1000,
If fmax = 60 kHz, the AC half-wave repetition frequency fD takes the minimum value 'Dmin, f = f, = (1/n)f = 60
Hz oDDmin n++n
It becomes max.
クロック信号Aの周波数r(=rD)を最大値’max
(=f )に設定した第3図の場合には、調光比Dm
a!
P/nは当然ながら1に等しくなければならないが、(
8)式にf=f 、Δ;1/f を代入すればD
=1maX ma!とな
り、矛盾のないことが確められる。The frequency r (=rD) of the clock signal A is set to the maximum value 'max
(=f) in the case of Fig. 3, the dimming ratio Dm
a! P/n must of course be equal to 1, but (
8) By substituting f=f and Δ;1/f into the equation, D
=1maXma! This confirms that there is no contradiction.
上記の数値例より分るように、クロック信号Aの周波数
fを60 Hzより60 kHzの間で連続的に可変す
れば、調光比P/nを1/1000〜1000/100
0の間で連続的に調整できる。なお可変周波数発振器1
は電圧制御発振器(VCO)で構成してもよい。As can be seen from the numerical example above, if the frequency f of the clock signal A is continuously varied between 60 Hz and 60 kHz, the dimming ratio P/n can be changed from 1/1000 to 1000/100.
It can be adjusted continuously between 0 and 0. In addition, variable frequency oscillator 1
may be constructed from a voltage controlled oscillator (VCO).
インバータ5の変形例
第1図のインバータ5はトランスTを用いて構成されて
いるが、しかしトランスを用いずに構成することもでき
る。その例を第4図に示す。即ち、分配信号りは反転回
路N1を通じてトランジスタQ1のペースに供給され、
分配信号Eは反転回路N2を通じてトランジスタQ2の
ペースに供給される。トランジスタQ+ 、Q2の各エ
ミッタは接地され、各コレクタはそれぞれ抵抗器R,及
びR2を介して直流電源端子+Bo (以下単に+BO
という)に接続される。トランジスタQ!のコレクタは
抵抗’25 R3を介してトランジスタQ3のペースに
接続すれ、トランジスタQ3のエミッタは接地され、そ
のコレクタは抵抗器R4とR5の直列回路を通じて十B
に接続される。一方、トランジスタQ2のコレクタは抵
抗器R6を通じてトランジスタQ4のペースに接続され
、そのコレクタは抵抗器R7とR8の直列回路を通じて
十Bに接続される。Modified Example of Inverter 5 Although the inverter 5 shown in FIG. 1 is constructed using a transformer T, it can also be constructed without using a transformer. An example is shown in FIG. That is, the distribution signal is supplied to the transistor Q1 through the inverting circuit N1,
Distribution signal E is supplied to the base of transistor Q2 through inverting circuit N2. The emitters of transistors Q+ and Q2 are grounded, and the collectors are connected to DC power supply terminal +Bo (hereinafter simply +BO) through resistors R and R2, respectively.
). Transistor Q! The collector of is connected to the pace of transistor Q3 through a resistor R3, the emitter of transistor Q3 is grounded, and its collector is connected to the base of transistor Q3 through a series circuit of resistors R4 and R5.
connected to. Meanwhile, the collector of transistor Q2 is connected to the pace of transistor Q4 through resistor R6, and its collector is connected to 10B through a series circuit of resistors R7 and R8.
p−n−p hランジスタQ5のエミッタは十Bに接続
され、そのコレクタは抵抗器R9を介してn−p−n)
ランジスタQ6のコレクタに接続され、トランジスタQ
6のエミッタは接地され、同様にp−n−p)ランジス
タQ7のエミッタは千Bに接続され、そのコレクタは抵
抗器RIGを介してn−p−n)ランジスタQ8のコレ
クタに接続され、そのエミッタは接地される。トランジ
スタQ5のペースは抵抗器R7とR8との接続点に接続
すれ、トランジスタQ6のペースは抵抗器R目を介して
トランジスタQ1のコレクタに接続される。一方トラン
ジスタQ、のペースは抵抗器R4とR5との接続点に接
続され、トランジスタQ8のペースは抵抗器R12を介
してトランジスタQ2のコレクタに接続される。トラン
ジスタQs、Qsの各コレクタはそれぞれ出力端子5a
、5bに接続される。The emitter of p-n-p h transistor Q5 is connected to 10B, and its collector is connected to n-p-n through resistor R9)
Connected to the collector of transistor Q6, transistor Q
Similarly, the emitter of p-n-p) transistor Q7 is connected to 1,000 B, and its collector is connected to the collector of n-p-n) transistor Q8 through a resistor RIG, whose The emitter is grounded. The pace of transistor Q5 is connected to the junction of resistors R7 and R8, and the pace of transistor Q6 is connected to the collector of transistor Q1 through resistor R'th. On the other hand, the pace of transistor Q is connected to the connection point between resistors R4 and R5, and the pace of transistor Q8 is connected to the collector of transistor Q2 via resistor R12. Each collector of the transistors Qs and Qs is connected to an output terminal 5a.
, 5b.
分配信号りが高レベルになると、反転回路N。When the distribution signal becomes high level, the inverting circuit N is activated.
の出力は低レベルとなってトランジスタQ1はオフとな
る。これにより、トランジスタQs 、Qsのペース
には十B0よりバイヤス電流が供給され、両トランジス
タはオンとされる。トランジスタQ。The output of the transistor Q1 becomes low level, and the transistor Q1 is turned off. As a result, a bias current is supplied from 10B0 to the transistors Qs and Qs, and both transistors are turned on. Transistor Q.
がオンとなれば抵抗器R4とR6の接続点の電位は十B
の電位より低下し、トランジスタQ、にペース電流が供
給されてオンとされる。is turned on, the potential at the connection point of resistors R4 and R6 is 10B.
, and a pace current is supplied to transistor Q, turning it on.
−力分配信号Eは低レベルであるので、インバータN、
の出力は高レベルであり、トランジスタQ2はオンとさ
れる。これにより、トランジスタQ< 、Qsのペース
はほぼゼロボルトとされ、両トランノスタはオフとされ
る。トランジスタQ4がオフであれば、トランジスタQ
、のペースにはそのエミッタと同じ(+Bの電圧が印加
されるのでトランジスタQIlはオフとされる。- Since the force distribution signal E is at a low level, the inverter N,
The output of is at a high level, and transistor Q2 is turned on. As a result, the pace of transistor Q<, Qs is set to approximately zero volts, and both transistors are turned off. If transistor Q4 is off, transistor Q
Since the same voltage (+B) as that of the emitter is applied to the pace of , the transistor QIl is turned off.
分配信号りが高レベルの期間では、十Bより電流力、ト
ランノスタQ、−抵抗器R1゜−負荷(出力端子5a
、 5b間に接続される)−トランジスタQ6−接地、
の経路で流れる。During the period when the distribution signal is at a high level, the current force from 10B, trannostar Q, - resistor R1° - load (output terminal 5a
, 5b) - transistor Q6 - ground,
flows along the route of
分配信号Eが高レベルの期間は、トランジスタQ1〜Q
8のオン、オフ状態は上記と逆となり、十Bより電流が
、トランジスタQ、−抵抗器R9−負荷一トランジスタ
Qs、接地、の経路で流れる。従って負荷を流れる電流
の方向は前と反対になる。During the period when the distribution signal E is at high level, the transistors Q1 to Q
The on/off state of 8 is opposite to the above, and current from 10B flows through the path of transistor Q, resistor R9, load, transistor Qs, and ground. Therefore, the direction of current flowing through the load is opposite to that before.
分配信号り、Eが共に低レベルの期間は、トランジスタ
Q1 、Q2は共にオンとされ、他のトランジスタは全
てオフとされる。従って負荷に供給される電圧、電流は
共にゼロとなる。During a period when both the distribution signals E and E are at a low level, both transistors Q1 and Q2 are turned on, and all other transistors are turned off. Therefore, both the voltage and current supplied to the load are zero.
抵抗器Rs + R1゜は電流制限抵抗であり、それぞ
れに並列にコンデンサを付加してもよい。The resistors Rs + R1° are current limiting resistors, and a capacitor may be added in parallel to each resistor.
「発明の効果」
この発明によれば、最小調光比1/nを小さく設定して
も、蛍光灯駆動信号の正の半波と負の半波とは必ず交互
に繰り返されるものとなり、従来のように正の期間の和
と負の期間の和との間に不平衡が生じ、蛍光灯の寿命を
低下させる恐れは全くない。また蛍光灯駆動信号を構成
している最小単位である交流半波はクロック信号に同期
し、クロック信号の最小周期に等しい時間長をもち、波
形の立上り、立下り共ゼロであるから、最小調光比1/
nを小さくしても、従来のようにバースト信号の立上り
及び立下りにおいて波形がその山または谷の途中で切断
され、不連続的にゼロとなシ、蛍光灯調光装置の電力効
率を悪化させることも焦り。"Effect of the Invention" According to the present invention, even if the minimum dimming ratio 1/n is set small, the positive half-wave and negative half-wave of the fluorescent lamp drive signal are always repeated alternately. There is no risk that an imbalance will occur between the sum of positive periods and the sum of negative periods, which will reduce the life of the fluorescent lamp. Furthermore, the AC half-wave, which is the minimum unit that makes up the fluorescent lamp drive signal, is synchronized with the clock signal, has a time length equal to the minimum period of the clock signal, and has zero rising and falling waves, so the minimum adjustment is possible. Light ratio 1/
Even if n is made small, the waveform is cut off in the middle of the peak or valley at the rise and fall of the burst signal as in the past, and the waveform becomes zero discontinuously, which deteriorates the power efficiency of the fluorescent lamp dimmer. I'm also anxious about letting it happen.
従ってこの発明によれば最小調光比を従来より可成り小
さく設定することが可能となり、調光装置のダイナミッ
クレンジを大幅に拡大することができる。Therefore, according to the present invention, it is possible to set the minimum dimming ratio to be much smaller than in the past, and the dynamic range of the dimming device can be greatly expanded.
この発明によれば、蛍光灯駆動信号の交流半波の繰り返
し周波数fDは調光比に比例して大きくなる。この調光
比を増加させて結晶表示が明るくなり、フリッカが目に
つき易い条件になったとしても、そのとき上記交流半波
の繰シ返し周波数fDは液晶表示素子の駆動周波数(3
0〜300Hz )より例えば1桁以上大きくなり、画
周波数の差が大きくなって、従来のようにフリッカが発
生することはない。According to this invention, the AC half-wave repetition frequency fD of the fluorescent lamp drive signal increases in proportion to the dimming ratio. Even if this dimming ratio is increased to make the crystal display brighter and flicker becomes more noticeable, the repetition frequency fD of the AC half-wave will be the drive frequency of the liquid crystal display element (3
0 to 300 Hz), for example, by one order of magnitude or more, and the difference in image frequency becomes large, so that flicker does not occur as in the conventional case.
第1図はこの発明の蛍光灯調光装置の実施例を示すブロ
ック図、第2図は第1図における要部の信号の波形図、
第3図は第1図においてクロック信号Aの周期が最小で
ある場合の要部の信号の波形図、第4図は第1図のイン
バータ5の他の実施例を示す回路図、第5図は従来の蛍
光灯調光装置のブロック図、第6図は第5図の要部の信
号の波形図である。
特許出願人 : 星電器製造株式会社FIG. 1 is a block diagram showing an embodiment of the fluorescent lamp dimmer of the present invention, FIG. 2 is a waveform diagram of the main parts of the signals in FIG. 1,
3 is a waveform diagram of the main part of the signal when the period of the clock signal A is the minimum in FIG. 1, FIG. 4 is a circuit diagram showing another embodiment of the inverter 5 of FIG. 1, and FIG. 6 is a block diagram of a conventional fluorescent lamp dimmer, and FIG. 6 is a waveform diagram of the main signals of FIG. 5. Patent applicant: Hoshi Electric Manufacturing Co., Ltd.
Claims (1)
ルチバイブレータと、 上記可変周波数発振器の出力を2分の1に分周する分周
回路と、 その分周回路の出力により上記単安定マルチバイブレー
タの出力を交互に分配する分配回路と、その分配回路の
二つの出力により駆動され、出力を蛍光灯へ供給するイ
ンバータと、 を具備し、上記単安定マルチバイブレータの出力パルス
幅は上記可変周波数発振器の最小周期と等しくされてい
る蛍光灯調光装置。[Claims] A variable frequency oscillator, a monostable multivibrator driven by the output of the variable frequency oscillator, a frequency dividing circuit that divides the output of the variable frequency oscillator into half, and the frequency dividing circuit. A distribution circuit that alternately distributes the output of the monostable multivibrator according to the output of the circuit, and an inverter that is driven by two outputs of the distribution circuit and supplies the output to the fluorescent lamp, the monostable multivibrator described above. The output pulse width of the fluorescent lamp dimmer is equal to the minimum period of the variable frequency oscillator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28584687A JPH0715836B2 (en) | 1987-11-11 | 1987-11-11 | Fluorescent light control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28584687A JPH0715836B2 (en) | 1987-11-11 | 1987-11-11 | Fluorescent light control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01128396A true JPH01128396A (en) | 1989-05-22 |
JPH0715836B2 JPH0715836B2 (en) | 1995-02-22 |
Family
ID=17696831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28584687A Expired - Lifetime JPH0715836B2 (en) | 1987-11-11 | 1987-11-11 | Fluorescent light control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0715836B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03170910A (en) * | 1989-08-01 | 1991-07-24 | Sanyo Electric Co Ltd | Back light driving circuit of liquid crystal display device |
KR100483382B1 (en) * | 1997-07-25 | 2005-08-29 | 삼성전자주식회사 | Dc-ac inverter for liquid crystal display |
US7903062B2 (en) | 2000-06-15 | 2011-03-08 | Sharp Kabushiki Kaisha | Liquid crystal display device, image display device, illumination device and emitter used therefor, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter |
-
1987
- 1987-11-11 JP JP28584687A patent/JPH0715836B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03170910A (en) * | 1989-08-01 | 1991-07-24 | Sanyo Electric Co Ltd | Back light driving circuit of liquid crystal display device |
KR100483382B1 (en) * | 1997-07-25 | 2005-08-29 | 삼성전자주식회사 | Dc-ac inverter for liquid crystal display |
US7903062B2 (en) | 2000-06-15 | 2011-03-08 | Sharp Kabushiki Kaisha | Liquid crystal display device, image display device, illumination device and emitter used therefor, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter |
Also Published As
Publication number | Publication date |
---|---|
JPH0715836B2 (en) | 1995-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8508145B2 (en) | DC/AC inverter | |
JPH10247593A (en) | Inverter and its driving method | |
US6788006B2 (en) | Discharge lamp ballast with dimming | |
US7737642B2 (en) | DC/AC inverter | |
US7345434B2 (en) | Discharge lamp lighting apparatus and luminaire | |
US5229927A (en) | Self-symmetrizing and self-oscillating half-bridge power inverter | |
JPH01128396A (en) | Dimmer for fluorescent lamp | |
JP2843231B2 (en) | Lighting device for light emitting means | |
JP3315744B2 (en) | Dimming discharge lamp lighting device | |
JP3400472B2 (en) | Dimming discharge lamp lighting device | |
JPH02199796A (en) | Discharge lamp lighting device | |
JP2839818B2 (en) | Discharge lamp lighting device | |
JPH0715835B2 (en) | Fluorescent light dimmer | |
JP3074778U (en) | Cold cathode fluorescent tube lighting device | |
JPH0438382Y2 (en) | ||
JP3355637B2 (en) | Fluorescent lighting device | |
JPH06243987A (en) | Discharge lamp lighting device | |
JPH09213491A (en) | Cold-cathode tube driving device | |
JPH06111989A (en) | Electric discharge lamp lighting device | |
JPS6329495A (en) | Method of driving cold cathode discharge tube | |
KR19980019980A (en) | Pulse generator circuit for ballasts | |
JPH06243982A (en) | Discharge lamp lighting device | |
JPS6247995A (en) | Discharge lamp stabilizer | |
JPS58147991A (en) | Dimming circuit | |
JPH06197555A (en) | Lamp turn-on circuit |