JPH0112453Y2 - - Google Patents

Info

Publication number
JPH0112453Y2
JPH0112453Y2 JP11534783U JP11534783U JPH0112453Y2 JP H0112453 Y2 JPH0112453 Y2 JP H0112453Y2 JP 11534783 U JP11534783 U JP 11534783U JP 11534783 U JP11534783 U JP 11534783U JP H0112453 Y2 JPH0112453 Y2 JP H0112453Y2
Authority
JP
Japan
Prior art keywords
fader
circuit
signal
selection
lever
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11534783U
Other languages
Japanese (ja)
Other versions
JPS6025281U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11534783U priority Critical patent/JPS6025281U/en
Publication of JPS6025281U publication Critical patent/JPS6025281U/en
Application granted granted Critical
Publication of JPH0112453Y2 publication Critical patent/JPH0112453Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はミキシング回路に関し、特に例えばテ
レビジヨン信号でなる複数の映像信号を制御しな
がらミキシングすることにより多様な映像効果を
得るようにした映像効果装置に適用して好適なも
のである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a mixing circuit, and in particular, to a mixing circuit that can produce various video effects by controlling and mixing a plurality of video signals such as television signals. This is suitable for application to effect devices.

〔背景技術とその問題〕[Background technology and its problems]

この種のミキシング回路としてアドミツクス
(ADD MIX)方式、ナムミツクス(NON ADD
MIX)方式等のものが用いられるが、ナムミツ
クス方式のミキシング回路として従来第1図の構
成のものが用いられている。第1図において、1
A及び1Bはそれぞれ第1及び第2の映像信号
AIN及びBINを受ける乗算回路で、その可変利得制
御端にフエーダコントロール信号FA及びFBがそ
れぞれ与えられる。フエーダコントロール信号
FA及びFBはフエーダレバーの動作に応じて第2
図に示すように0%から100%まで(またはその
逆に)変化する。ここでフエーダレバーが0%の
位置P(0%)から50%の位置P(50%)を通つて
100%の位置P(100%)まで変化するように操作
されたとき、第1のフエーダコントロール信号
FAはフエーダレバーがP(0%)の位置にあると
き0%の値を維持しており、その後フエーダレバ
ーの位置がP(0%)からP(50%)まで変化する
とこれに応じて0%から100%まで直線的に上昇
して行き、その後フエーダレバーの位置がP(50
%)からP(100%)まで増加するとこれに応じて
100%の値を維持するようになされている。これ
に対して第2のフエーダコントロール信号FBは
フエーダレバーがP(0%)にあるとき100%の出
力を維持した状態にあり、その後フエーダレバー
の位置がP(0%)からP(50%)まで変化したと
き依然として100%の値を維持し、やがてフエー
ダレバーの位置がP(50%)からP(100%)まで
変化するとこれに応じて100%の値から0%の値
まで直線的に減少するようになされ、やがてフエ
ーダレバーの位置がP(100%)になると0%の値
を維持するようになされている。
This type of mixing circuit includes the ADD MIX system, the NON ADD system, and the NON ADD MIX system.
(MIX) system, etc., and the configuration shown in FIG. 1 has conventionally been used as a NUMIX system mixing circuit. In Figure 1, 1
A and 1B are the first and second video signals, respectively.
This is a multiplier circuit that receives A IN and B IN , and fader control signals FA and FB are applied to its variable gain control terminals, respectively. fader control signal
FA and FB are set to the second position according to the operation of the fader lever.
It changes from 0% to 100% (or vice versa) as shown in the figure. Here, the fader lever passes from 0% position P (0%) to 50% position P (50%).
When operated to change to 100% position P (100%), the first fader control signal
FA maintains a value of 0% when the fader lever is at the P (0%) position, and then changes from 0% to 0% when the fader lever position changes from P (0%) to P (50%). It increases linearly to 100%, and then the fader lever position changes to P (50%).
%) to P(100%) and accordingly
The value is maintained at 100%. On the other hand, the second fader control signal FB maintains 100% output when the fader lever is at P (0%), and then changes from P (0%) to P (50%). When the fader lever position changes from P (50%) to P (100%), it will still maintain the 100% value, and will linearly decrease from the 100% value to the 0% value. When the fader lever position reaches P (100%), the value of 0% is maintained.

かくして乗算回路1A及び1Bの出力A1及び
B1は映像信号AIN及びBINのレベルをそれぞれ乗
算回路1A及び1Bに与えられるフエーダコント
ロール信号FA及びFBの変化に応じて変化するよ
うな映像信号として送出される。このことは第2
図において明らかなようにフエーダレバーがP
(0%)からP(50%)まで変化したとき一方の映
像信号A1はフエーダコントロール信号FAの変
化に追従して0%から100%まで変化するのに対
して、他方の映像信号B1はフエーダコントロー
ル信号FBが変化しないで100%の値を維持し続け
ることを意味している。またこれに加えてフエー
ダレバーの位置がP(50%)からP(100%)まで
変化したとき映像信号B1はフエーダコントロー
ル信号FBが100%から0%まで変化するのでこれ
に追従して変化するのに対して、他方の映像信号
A1はフエーダコントロール信号FAが100%の値
を維持するのでこれに追従して100%の値を維持
することを意味する。
Thus, the outputs A1 and B1 of the multiplier circuits 1A and 1B convert the levels of the video signals A IN and B IN into video signals that change in accordance with changes in the fader control signals FA and FB applied to the multiplier circuits 1A and 1B, respectively. Sent out. This is the second
As shown in the figure, the fader lever is set to P.
(0%) to P (50%), one video signal A1 follows the change in fader control signal FA and changes from 0% to 100%, while the other video signal B1 changes from 0% to 100%. This means that the fader control signal FB continues to maintain its 100% value without changing. In addition, when the fader lever position changes from P (50%) to P (100%), the video signal B1 changes to follow the fader control signal FB as it changes from 100% to 0%. On the other hand, since the fader control signal FA maintains a value of 100%, the other video signal A1 follows this and maintains a value of 100%.

この映像信号A1,B1は選択出力回路2に与
えられる。この選択出力回路2は到来する2つの
映像信号A1及びB1のうちレベルが大きい方の
映像信号をミキシング回路のミキシング出力
MOUTとして送出する。かくしてミキシング出力
信号MOUTの内容はフエーダレバーが0%の位置
P(0%)にあるとき映像信号B1になり、P(0
%)からP(50%)まで変化している間はフエー
ダコントロール信号FAが0から1.0まで変化する
ことにより映像信号AIN・FA及び映像信号B1
(=BIN)のうちレベルが大きい方になり、50%の
位置P(50%)を過ぎるとフエーダコントロール
信号FBが1.0から0まで変化することにより映像
信号BIN・FBと映像信号A1(=AIN)のうちレ
ベルが大きい方になる。この結果フエーダレバー
が0%から100%まで操作されると、フエーダコ
ントロール信号FA,FBは、フエーダレバーが50
%の位置P(50%)を通過したときFA=0〜1.0、
FB=1.0の状態からFA=1.0、FB=1.0〜0の状
態に切換えられ、このフエーダコントロール信号
FA,FBをそれぞれ映像入力信号AIN,BINに乗じ
て得られる映像信号のうち、レベルが大きい方の
映像信号がミキシング出力MOUTとして出力され
る。
These video signals A1 and B1 are given to a selection output circuit 2. This selection output circuit 2 outputs the video signal of the higher level of the two arriving video signals A1 and B1 from the mixing circuit.
Send as M OUT . Thus, the content of the mixing output signal M OUT becomes the video signal B1 when the fader lever is at the 0% position P (0%), and the content of the mixing output signal M OUT becomes the video signal B1 when the fader lever is at the 0% position P (0%);
%) to P (50%), the fader control signal FA changes from 0 to 1.0, causing the video signal A IN・FA and the video signal B1
(= B IN ), and after passing the 50% position P (50%), the fader control signal FB changes from 1.0 to 0, causing the video signal B IN / FB and the video signal A1 (=A IN ), whichever has the greater level. As a result, when the fader lever is operated from 0% to 100%, the fader control signals FA and FB will change when the fader lever reaches 50%.
When passing the % position P (50%), FA = 0 to 1.0,
This fader control signal is switched from the state of FB = 1.0 to the state of FA = 1.0 and FB = 1.0 to 0.
Among the video signals obtained by multiplying the video input signals A IN and B IN by FA and FB, respectively, the video signal with a higher level is output as the mixing output M OUT .

ところで第1図の従来の構成においてはフエー
ダコントロール信号FA及びFBの変化がフエーダ
レバーの操作位置に対して非対称な関係で変化す
るのでこれを映像入力信号AIN及びBINに乗算する
場合にはそれぞれ別個の乗算回路1A及び1Bを
用いて乗算するようになされていた。しかしこの
ようにすると構成上乗算回路を2組設けることが
不可欠であり、この分全体としての構成を簡易化
するにつき一定の限度がある。また精度よく内容
が切換わるミキシング出力信号MOUTを得るため
には乗算回路1A及び1Bのリニアリテイが揃つ
たものを用意する必要があり、このような要求を
充分に満足させることは実際上非常に難しく、か
つ特性がよいものを用意しなければならないこと
になるので高価になるのを避け得ない。
By the way, in the conventional configuration shown in Fig. 1, changes in the fader control signals FA and FB change in an asymmetrical relationship with respect to the operating position of the fader lever, so when multiplying the video input signals A IN and B IN by this, Multiplication was performed using separate multiplication circuits 1A and 1B, respectively. However, in this case, it is essential to provide two sets of multiplier circuits, and there is a certain limit to the simplification of the overall structure. In addition, in order to obtain a mixing output signal M OUT whose contents are switched accurately, it is necessary to prepare multiplier circuits 1A and 1B with the same linearity, and it is actually very difficult to fully satisfy such requirements. Since it is necessary to prepare a material that is difficult and has good characteristics, it is unavoidable that it will be expensive.

〔考案の目的〕[Purpose of invention]

本考案は以上の点を考慮してなされたもので、
映像入力信号に対してフエーダコントロール信号
を乗算するための乗算回路が1個で済むようにす
ることにより、上述の問題点を改善しようとする
ものである。
This idea was created taking the above points into consideration.
The present invention attempts to improve the above-mentioned problems by requiring only one multiplication circuit for multiplying a video input signal by a fader control signal.

〔考案の概要〕[Summary of the idea]

本考案は、フエーダレバーのフエーダ操作に応
じて入力映像信号を切り換えて出力するミキシン
グ回路において、フエーダレバーが所定の切換操
作位置を通過したとき乗算回路に入力する入力映
像信号の選択を切り換えるようにしたことによ
り、乗算回路を1つ設けるだけで済むようにし得
る。
The present invention is a mixing circuit that switches and outputs an input video signal in response to a fader operation of a fader lever, and switches the selection of the input video signal input to a multiplier circuit when the fader lever passes a predetermined switching operation position. Accordingly, it is possible to provide only one multiplication circuit.

〔実施例〕〔Example〕

以下図面について本考案の一実施例を詳述しよ
う。第3図において映像入力信号AINは2つの選
択回路11及び12の入力端子a1及びa2に与
えられかつ映像入力信号BINは選択回路11及び
12の入力端子a2及びa1に与えられる。選択
回路11及び12には選択制御信号としてフエー
ダレバー検出信号S11が与えられる。このフエ
ーダレバー検出信号S11はフエーダレバーが0
%〜50%の範囲にあるとき選択回路11及び12
を入力端子a1側に接続し、また50%〜100%の
位置にあるとき選択回路11及び12を入力端子
a2側に接続する。これにより選択回路11及び
12はフエーダレバーが0%〜50%にあるときそ
れぞれ映像入力信号AIN及びBINを選択出力信号S
12及びS13として送出し、これに対してフエ
ーダレバーが50%〜100%の位置にあるとき映像
入力信号BIN及びAINをそれぞれ選択出力信号S1
2及びS13として送出する。かくして選択回路
11及び12はフエーダレバーが50%位置を通過
するごとに選択出力信号S12及びS13の内容
を互いに交換するように切換えるようになされて
いる。
An embodiment of the present invention will be described in detail below with reference to the drawings. In FIG. 3, the video input signal A IN is applied to the input terminals a1 and a2 of the two selection circuits 11 and 12, and the video input signal B IN is applied to the input terminals a2 and a1 of the selection circuits 11 and 12. A fader lever detection signal S11 is applied to the selection circuits 11 and 12 as a selection control signal. This fader lever detection signal S11 indicates that the fader lever is 0.
% to 50%, selection circuits 11 and 12
is connected to the input terminal a1 side, and when the selection circuits 11 and 12 are at the 50% to 100% position, are connected to the input terminal a2 side. As a result, the selection circuits 11 and 12 select the video input signals A IN and B IN respectively when the fader lever is between 0% and 50%.
12 and S13, and when the fader lever is at the 50% to 100% position, the video input signals B IN and A IN are respectively selected as the output signal S1.
2 and S13. Thus, the selection circuits 11 and 12 are configured to switch the contents of the selection output signals S12 and S13 to each other each time the fader lever passes the 50% position.

またフエーダコントロール信号FA及びFBは選
択回路13の入力端子a1及びa2に与えられ、
フエーダレバー検出信号S11によつてフエーダ
レバーが0%〜50%にあるとき入力端子a1を通
じてフエーダコントロール信号FAを選択出力S
14として送出し、またフエーダレバーが50%〜
100%の位置にあるとき選択回路13が入力端子
a2を通じてフエーダコントロール信号FBを選
択して選択出力S14として送出するようになさ
れている。
Further, fader control signals FA and FB are given to input terminals a1 and a2 of the selection circuit 13,
When the fader lever is between 0% and 50% according to the fader lever detection signal S11, the fader control signal FA is selected and outputted through the input terminal a1.
14, and the fader lever is 50% ~
When it is at the 100% position, the selection circuit 13 selects the fader control signal FB through the input terminal a2 and sends it out as the selection output S14.

かくして選択回路11から得られる映像入力信
号AINまたはBINを内容とする選択出力S12が乗
算回路14に与えられるとともに、選択回路13
において得られるフエーダコントロール信号FA
またはFBを内容とする選択出力S14が乗算回
路14に与えられて乗算され、その乗算出力S1
5が選択出力回路15を構成する選択回路16の
入力端子a1に与えられる。これに対して選択回
路16の他方の入力端子a2には選択回路12の
選択出力S13が与えられる。これに加えて選択
出力回路15には比較回路17が設けられ、乗算
回路14の乗算出力S15と選択回路12の選択
出力S13とをそれぞれ比較入力端子a1及びa
2に受けて比較入力端子a1の比較入力S15が
比較入力端子a2の比較入力S13より大きいと
き選択回路16を端子a1側に切換え、かつ比較
入力端子a2の比較入力S13が比較入力端子a
1の比較入力S15より大きいとき選択回路16
を端子a2側に切換える選択制御信号S16を送
出する。かくして選択出力回路15は乗算回路1
4の乗算出力S15が選択回路12の選択出力S
13のレベルより大きいとき乗算出力S15が選
択回路16を通じてミキシング出力信号MOUT
して送出され、また逆に選択出力S13のレベル
が乗算出力S15のレベルより大きいとき選択回
路16を通じて選択出力S13をミキシング出力
信号MOUTとして送出する。
In this way, the selection output S12 containing the video input signal A IN or B IN obtained from the selection circuit 11 is given to the multiplier circuit 14, and the selection circuit 13
Fader control signal FA obtained at
Alternatively, the selection output S14 containing FB is given to the multiplication circuit 14 and multiplied, and the multiplication output S1
5 is applied to the input terminal a1 of the selection circuit 16 constituting the selection output circuit 15. On the other hand, the selection output S13 of the selection circuit 12 is applied to the other input terminal a2 of the selection circuit 16. In addition, the selection output circuit 15 is provided with a comparison circuit 17, which connects the multiplication output S15 of the multiplication circuit 14 and the selection output S13 of the selection circuit 12 to comparison input terminals a1 and a, respectively.
2, when the comparison input S15 of the comparison input terminal a1 is larger than the comparison input S13 of the comparison input terminal a2, the selection circuit 16 is switched to the terminal a1 side, and the comparison input S13 of the comparison input terminal a2 is set to the comparison input terminal a.
When it is larger than the comparison input S15 of 1, the selection circuit 16
A selection control signal S16 is sent to switch the terminal to the terminal a2 side. Thus, the selection output circuit 15 is the multiplication circuit 1
The multiplication output S15 of 4 is the selection output S of the selection circuit 12.
When the level of the selection output S13 is higher than the level of the multiplication output S15, the multiplication output S15 is sent out as the mixing output signal MOUT through the selection circuit 16, and conversely, when the level of the selection output S13 is higher than the level of the multiplication output S15, the selection output S13 is sent out as the mixing output signal MOUT through the selection circuit 16. Send as signal M OUT .

以上の構成においてフエーダレバーの操作位置
が0%〜50%のとき選択回路11は映像入力信号
AINを選択出力S12として送出しかつ選択回路
12は映像入力信号BINを選択出力S13として
送出する状態になる。このとき選択回路13はフ
エーダコントロール信号FAを選択出力S14と
して乗算回路14に与えた状態にあり、かくして
乗算回路14の乗算出力S15は映像入力信号
AINに対してフエーダコントロール信号FAを乗
算した内容となる。ところがフエーダレバーの位
置が0%から50%の範囲においてはフエーダコン
トロール信号FAの値は0%〜100%の間にあり、
従つて乗算回路14の出力S15の値FA・AIN
は0%〜100%の間になる。これに対して選択出
力S13の値は100%の値BINであるが、値FA・
AINS12と値BINS13とをレベル比較すること
により、ミキシング出力信号MOUTはレベルの大
きい方になる。
In the above configuration, when the operation position of the fader lever is between 0% and 50%, the selection circuit 11 receives the video input signal.
A IN is sent out as the selection output S12, and the selection circuit 12 is in a state where it sends out the video input signal B IN as the selection output S13. At this time, the selection circuit 13 is in a state where the fader control signal FA is given to the multiplication circuit 14 as the selection output S14, and thus the multiplication output S15 of the multiplication circuit 14 is the video input signal.
This is the result of multiplying A IN by the fader control signal FA. However, when the fader lever position is in the range of 0% to 50%, the value of the fader control signal FA is between 0% and 100%.
Therefore, the value FA・A IN of the output S15 of the multiplier circuit 14
will be between 0% and 100%. On the other hand, the value of selection output S13 is 100% value B IN , but the value FA・
By comparing the levels of A IN S12 and the value B IN S13, the mixing output signal M OUT becomes the one with the higher level.

やがてフエーダレバーの操作位置が50%を越え
て100%に向うと、選択回路11,12,13は
50%の位置を通過したとき切換動作をするので乗
算回路14には選択回路11を通じて映像入力信
号BINが与えられるとともに選択回路13からフ
エーダコントロール信号FBが与えられ、かくし
て乗算出力S15の内容はFB・BINになる。これ
に対して選択回路12の出力S13の値は映像入
力信号AINになる。ところがフエーダレバーがこ
の位置にあるときフエーダコントロール信号FB
の値は100%〜0%の間にあるのに対して映像入
力信号AINは100%の値にあるが、値AINS13と
値FB・BINとをレベル比較することにより、ミキ
シング出力信号MOUTはレベルの大きい方になる。
Eventually, when the fader lever operation position exceeds 50% and moves toward 100%, the selection circuits 11, 12, and 13
Since the switching operation is performed when passing the 50% position, the multiplier circuit 14 is given the video input signal B IN through the selection circuit 11 and the fader control signal FB from the selection circuit 13, and thus the contents of the multiplication output S15. becomes FB・B IN . On the other hand, the value of the output S13 of the selection circuit 12 becomes the video input signal A IN . However, when the fader lever is in this position, the fader control signal FB
The value of is between 100% and 0%, while the video input signal A IN is at 100%, but by comparing the levels of the value A IN S13 and the values FB and B IN , the mixing output The signal M OUT has the higher level.

なお上述においてはフエーダコントロール信号
FA又はFBがフエダレバーが50%の操作位置で
100%の値になり又はその値から低下し始めるよ
うにした場合を述べたが、この切換点の操作位置
は必要に応じて任意に選択し得る。
In addition, in the above, the fader control signal
FA or FB is at the 50% operation position of the feda lever.
Although the case has been described in which the switching point reaches a value of 100% or starts to decrease from that value, the operating position of this switching point can be arbitrarily selected as required.

〔考案の効果〕 以上のように本考案によれば乗算回路を1つ用
いただけの簡易な構成によつてナムミツクスの機
能を持つミキシング出力信号を得ることができ、
従つて第1図の従来の構成と比較して構成が簡易
で済むとともに、2つの乗算回路の特性を揃える
と言つた従来の問題点を持たないミキシング回路
を得ることができる。
[Effects of the invention] As described above, according to the invention, a mixing output signal having a nummix function can be obtained with a simple configuration using only one multiplier circuit.
Therefore, it is possible to obtain a mixing circuit which has a simpler configuration than the conventional configuration shown in FIG. 1, and which does not have the conventional problem of making the characteristics of two multiplier circuits equal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のナムミツクスミキシング回路を
示すブロツク図、第2図はナムミツクスミキシン
グ回路に用いられるフエーダコントロール信号を
示す信号波形図、第3図は本考案によるミキシン
グ回路の一実施例を示すブロツク図である。 11,12,13,16……選択回路、14…
…乗算回路、15……選択出力回路、17……比
較回路。
Fig. 1 is a block diagram showing a conventional nummix mixing circuit, Fig. 2 is a signal waveform diagram showing a fader control signal used in the nummix mixing circuit, and Fig. 3 shows an embodiment of the mixing circuit according to the present invention. FIG. 11, 12, 13, 16... selection circuit, 14...
...Multiplication circuit, 15...Selection output circuit, 17...Comparison circuit.

Claims (1)

【実用新案登録請求の範囲】 フエーダレバーが第1の操作位置から第2の操
作位置に操作される間に、当該フエーダレバーの
位置に応じて第1の入力映像信号又は第2の入力
映像信号のレベルを制御した後に、レベルが大き
い方の信号を出力するようにしたミキシング回路
において、 上記第1及び第2の入力映像信号が入力され、
上記フエーダレバーの操作位置に基づいて形成さ
れた選択制御信号に応じて上記フエーダレバーが
上記第1の操作位置から所定の切換操作位置に至
るまでの第1のフエーダ操作領域にあるとき上記
第1の入力映像信号を選択して出力し、上記フエ
ーダレバーが上記所定の切換操作位置から上記第
2の操作位置に至るまでの第2のフエーダ操作領
域にあるとき上記第2の入力映像信号を選択して
出力する第1の選択回路と、 上記第1及び第2の入力映像信号が入力され、
上記選択制御信号に応じて上記フエーダレバーが
上記第1のフエーダ操作領域にあるとき上記第2
の入力映像信号を選択して出力し、上記フエーダ
レバーが上記第2のフエーダ操作領域にあるとき
上記第1の入力映像信号を選択して出力する第2
の選択回路と、 上記第1の選択回路の出力信号と上記フエーダ
レバーの位置に応じてレベルが変化するフエーダ
コントロール信号とを乗算する乗算回路と、 上記乗算回路の出力信号及び上記第2の選択回
路の出力信号のうちレベルが大きい方の信号をミ
キシング出力信号として出力する選択出力回路と を具え上記フエーダコントロール信号は、上記フ
エーダレバーが上記第1の操作位置から上記第1
のフエーダ操作領域を通つて上記所定の切換操作
位置に至るまで操作されたときレベルが上昇し、
上記フエーダレバーが上記所定の切換操作位置か
ら上記第2のフエーダ操作領域を通つて上記第2
の操作位置に至るまで操作されたときレベルが下
降することを特徴とするミキシング回路。
[Claims for Utility Model Registration] While the fader lever is operated from the first operating position to the second operating position, the level of the first input video signal or the second input video signal is adjusted depending on the position of the fader lever. The first and second input video signals are input to a mixing circuit that outputs a signal with a higher level after controlling
The first input when the fader lever is in a first fader operation range from the first operation position to a predetermined switching operation position in response to a selection control signal formed based on the operation position of the fader lever. Selecting and outputting a video signal, and selecting and outputting the second input video signal when the fader lever is in a second fader operation area from the predetermined switching operation position to the second operation position. a first selection circuit to which the first and second input video signals are input;
When the fader lever is in the first fader operation area according to the selection control signal, the second
a second input video signal that selects and outputs the input video signal, and selects and outputs the first input video signal when the fader lever is in the second fader operation area;
a selection circuit for multiplying the output signal of the first selection circuit by a fader control signal whose level changes depending on the position of the fader lever; a selection output circuit that outputs a signal having a higher level among the output signals of the circuit as a mixing output signal;
The level increases when the fader is operated through the fader operation area to the above-mentioned predetermined switching operation position,
The feeder lever passes from the predetermined switching operation position to the second feeder operation area.
A mixing circuit characterized in that the level decreases when the operating position is reached.
JP11534783U 1983-07-25 1983-07-25 mixing circuit Granted JPS6025281U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11534783U JPS6025281U (en) 1983-07-25 1983-07-25 mixing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11534783U JPS6025281U (en) 1983-07-25 1983-07-25 mixing circuit

Publications (2)

Publication Number Publication Date
JPS6025281U JPS6025281U (en) 1985-02-20
JPH0112453Y2 true JPH0112453Y2 (en) 1989-04-11

Family

ID=30266294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11534783U Granted JPS6025281U (en) 1983-07-25 1983-07-25 mixing circuit

Country Status (1)

Country Link
JP (1) JPS6025281U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534801Y2 (en) * 1987-06-09 1993-09-03

Also Published As

Publication number Publication date
JPS6025281U (en) 1985-02-20

Similar Documents

Publication Publication Date Title
JPH0112453Y2 (en)
US5032739A (en) Input selection circuit using a plurality of bidirectional analogue switches
JPH0119787B2 (en)
JPH09270708A (en) Digital/analog converter and voice controller
JPH0517748B2 (en)
JPS5939112A (en) Gain control circuit
JPH07110049B2 (en) Noise reduction circuit
JP2536150B2 (en) Fader voltage generator
JPS6327463Y2 (en)
JP2621283B2 (en) Digital TV signal processing circuit
JPH0510414Y2 (en)
JPH083056Y2 (en) Balanced volume control circuit
JPH0434616Y2 (en)
JP2881788B2 (en) Video signal switching device
SU1432490A1 (en) Pneumatic switchboard
JPS5638994A (en) Controller for synchronous motor
JPS61144110A (en) Voltage control circuit
JP2574483B2 (en) Mixing device
JPS58159071A (en) Switcher controlling circuit
KR830001827B1 (en) Stereo multiplex circuit
JPS62152087A (en) Multiplication circuit
JPH0234532B2 (en)
SU767945A1 (en) Automatic gain control circuit of multichannel receiver
GB2356303A (en) Switched current D/A converter with minimized current drain
JPH0317514Y2 (en)