JPH0112430Y2 - - Google Patents
Info
- Publication number
- JPH0112430Y2 JPH0112430Y2 JP1982022027U JP2202782U JPH0112430Y2 JP H0112430 Y2 JPH0112430 Y2 JP H0112430Y2 JP 1982022027 U JP1982022027 U JP 1982022027U JP 2202782 U JP2202782 U JP 2202782U JP H0112430 Y2 JPH0112430 Y2 JP H0112430Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- emitter
- resistor
- transistor
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は西ドイツ国のFTZ規格に適合するよ
うに考慮された選局装置に関する。[Detailed Description of the Invention] The present invention relates to a channel selection device designed to comply with the FTZ standards of West Germany.
第１図は一般的なチユーナの受信周波数曲線で
あるが、この曲線の破線で示す部分イ，ロ，ハ，
ニ，ホ，ヘはテレビ放送以外の電波が受信できる
ことを示しており、前記FTZ規格は、これらの
部分における受信可能周波数幅をかなり小さくす
るように規定している。 Figure 1 shows the reception frequency curve of a typical tuner.
D, E, and F indicate that radio waves other than television broadcasting can be received, and the FTZ standard stipulates that the receivable frequency width in these parts should be considerably narrowed.
第２図は従来の選局装置を示しており、電源＋
Ｂ１とアースとの間に接続されたボリウムVR１
で得られたチユーニング電圧はエミツタフオロワ
トランジスタ１のエミツタから抵抗Ｒ３を介して
チユーナ２のチユーニング端子３に印加されるよ
うになつている。この選局装置において必要以
下、又は必要以上のチユーニング電圧をチユーナ
２に与えないようにするためには抵抗Ｒ１，Ｒ
２，Ｒ３の値及びトランジスタ１のhFEを選別す
るか、ボリウムVR１に印加される電源電圧＋Ｂ
１を変更することしかないが、設計が難しく、そ
の効果も少ない。 Figure 2 shows a conventional channel selection device.
Volume VR1 connected between B1 and ground
The tuning voltage obtained is applied from the emitter of the emitter follower transistor 1 to the tuning terminal 3 of the tuner 2 via a resistor R3. In this tuning device, in order to avoid applying a tuning voltage less than necessary or more than necessary to tuner 2, resistors R1 and R
2. Select the value of R3 and the h FE of transistor 1, or select the power supply voltage +B applied to the volume VR1.
The only option is to change 1, but the design is difficult and the effect is small.
本考案は斯る点に鑑み非常に簡単な構成を付加
するだけで好適にFTZ規格を充足する選局装置
を提案するものである。 In view of this, the present invention proposes a channel selection device that suitably satisfies the FTZ standard by simply adding a very simple configuration.
以下図面に示した実施例に従つて説明する。 The following will explain the embodiments shown in the drawings.
本考案を実施した第３図において第２図と同一
部分には同一の記号を付してある。 In FIG. 3, in which the present invention is implemented, the same parts as in FIG. 2 are given the same symbols.
本考案ではエミツタが抵抗Ｒ２を介してアース
に接続され、コレクタが電源＋Ｂ１に接続された
トランジスタ１のエミツタとチユーナ２のチユー
ニング端子３との間に接続された第１抵抗Ｒ３の
出力側を第２抵抗Ｒ４を介して第２の直流電源＋
Ｂ２に接続している。尚、この第２直流電源の電
圧値は前記電源電圧＋Ｂ１よりも低いものとす
る。 In the present invention, the output side of the first resistor R3 is connected between the emitter of the transistor 1 whose emitter is connected to the ground via the resistor R2 and whose collector is connected to the power supply +B1 and the tuning terminal 3 of the tuner 2. 2nd DC power supply + via resistor R4
Connected to B2. It is assumed that the voltage value of this second DC power supply is lower than the power supply voltage +B1.
斯る構成によれば放送バンドよりも低いところ
にボリウムVR1を回した場合、チユーニング電圧
は低くなり電源電圧＋Ｂ１との電位差は広がる
が、直流電源＋Ｂ２から抵抗Ｒ４，Ｒ３，Ｒ２を
通してアースに電流が流れるためボリウムVR1を
回すほどにはチユーニング電圧は低くならない。 According to this configuration, when the volume VR 1 is turned to a position lower than the broadcast band, the tuning voltage will decrease and the potential difference with the power supply voltage +B1 will increase, but the current will flow from the DC power supply +B2 to the ground through the resistors R4, R3, and R2. flows, so the tuning voltage will not become as low as the volume VR 1 is turned.
すなわち、トランジスタ１に加わる最大電圧
［ボリウムVR1がMAX点に設定されたときの電
圧］よりも第２直流電源＋Ｂ２を低い値［＋Ｂ１
＞Ｂ２］に設定するが、この＋Ｂ２の値はトラン
ジスタ１のVEBO範囲内［トランジスタ１のコレク
タがオープンのときのエミツタ・ベース間の逆耐
圧電圧］を限定とする電圧値とする。例えば、ボ
リウムVR1がMIN点に設定されたとき、第４図
に示す回路と等価となつて、ベースはアース電位
となり、トランジスタ１のVEBO範囲内電圧は、
VEBO≧＋B2×R2／R2＋R3＋R4
であるので
VEBO×R2＋R3＋R4／R2≧＋B2
となる。 In other words, the second DC power supply +B2 is set to a lower value [+B1
>B2], but the value of +B2 is set to a voltage value that is limited to within the V EBO range of transistor 1 [reverse breakdown voltage between the emitter and base when the collector of transistor 1 is open]. For example, when the volume VR 1 is set to the MIN point, the base is at ground potential, which is equivalent to the circuit shown in Figure 4, and the voltage within the V EBO range of transistor 1 is V EBO ≧ +B 2 × R 2 /R 2 +R 3 +R 4 , so V EBO ×R 2 +R 3 +R 4 /R 2 ≧ +B 2 .
このとき、チユーニング端子３の電圧は
（＋B2）×R2＋R3／R2＋R3＋R4＞０
となり、VR1でアース電位に設定されていても、
チユーニング端子３にはそれ以上の高い電圧が与
えられる訳である。すなわち、チユーニング端子
３に印加される電圧値BMINと、直流電源＋B2と
の関係は、０＜BMIN＜B2となつている。 At this time, the voltage at the tuning terminal 3 is (+B 2 )×R 2 +R 3 /R 2 +R 3 +R 4 >0, and even if VR 1 is set to the ground potential,
This means that a higher voltage than that is applied to the tuning terminal 3. That is, the relationship between the voltage value B MIN applied to the tuning terminal 3 and the DC power supply +B 2 is 0<B MIN <B 2 .
逆に放送バンドよりも高いところにボリウム
VR1を回したとしてもトランジスタのエミツタか
ら第１、第２抵抗Ｒ３，Ｒ４を通して直流電源＋
Ｂ２に流れ込む電流によつてチユーニング端子３
へのチユーニング電圧は必要以上に高くならな
い。 Conversely, the volume is set higher than the broadcast band.
Even if VR 1 is turned, the DC power +
Tuning terminal 3 due to the current flowing into B2
The tuning voltage to the terminal should not be higher than necessary.
例えばボリウムVR1をMAX点に設定した場
合、第３図の回路は等価的に第５図の如くなる。 For example, when the volume VR 1 is set to the MAX point, the circuit of FIG. 3 equivalently becomes as shown in FIG. 5.
このとき［点の電位］＝（＋B1）−VBE
［点の電位］＝（＋B2）
であるから［点の電位］＝［点の電位］＋
｛［点の電位］−［点の電位］｝
×R4／R3＋R4
となるが、［点の電位］＜点の電位］となるよ
うに（＋B1）＞（＋B2）が選ばれている。 In this case, [potential of point] = (+B 1 ) − V BE [potential of point] = (+B 2 ), so [potential of point] = [potential of point] + {[potential of point] − [potential of point] Potential]} ×R 4 /R 3 +R 4 However, (+B 1 )>(+B 2 ) is selected so that [potential at point] <potential at point].
従つて、ボリウムVR1をMAX点に設定して
も、チユーニング端子３に加わる電圧は、ボリウ
ムVR1で設定される値よりも小さくなる。すなわ
ち、点の電位を＋B0とすると、チユーニング
端子３に印加される電圧値BMAXと、直流電源＋
B2との関係は、B2＜BMAX＜B0となつている。 Therefore, even if the volume VR 1 is set to the MAX point, the voltage applied to the tuning terminal 3 will be smaller than the value set by the volume VR 1 . In other words, if the potential at the point is +B 0 , then the voltage value B MAX applied to the tuning terminal 3 and the DC power supply +
The relationship with B 2 is B 2 < B MAX < B 0 .
第６図は本考案の他の実施例を示しており、選
局用のボリウムVR1，VR2，VR3，VR4は受信チ
ヤンネル数に応じて複数ケ設けられていて、それ
らの摺動子はOR回路用のダイオードＤ１，Ｄ
２，Ｄ３，Ｄ４を介してエミツタフオロワトラン
ジスタ１のベースに接続されている。この実施例
では第２抵抗Ｒ４の他端はUHF用の電源供給ラ
インＵに接続されており、従つてこの実施例は
UHF受信バンドの上端側のみの受信制限をする
場合に有効である。尚、VHFハイバンド用の電
源供給ラインVHやVHFローバンド用の電源供
給ラインVLに前記第２抵抗Ｒ４の他端を結合し
てもよい。 FIG. 6 shows another embodiment of the present invention, in which a plurality of channels VR 1 , VR 2 , VR 3 , VR 4 for channel selection are provided according to the number of reception channels, and their sliding The children are diodes D1 and D for the OR circuit.
2, D3, and D4 to the base of the emitter follower transistor 1. In this embodiment, the other end of the second resistor R4 is connected to the UHF power supply line U, so this embodiment
This is effective when restricting reception only to the upper end of the UHF reception band. The other end of the second resistor R4 may be coupled to the VHF high band power supply line VH or the VHF low band power supply line VL.
以上説明したように、本考案によればエミツタ
フオロワトランジスタのエミツタとチユーニング
端子３との間に接続された第１抵抗R3の出力側
を第２抵抗R4を介して、前記トランジスタ１の
ベースに加わる最大電圧＋B1から前記トランジ
スタ１のベース・エミツタ間電圧VBEを引いた値
＋B0よりも低い値の直流電圧源＋B2に接続し、
上記チユーニング端子３に印加される最小電圧値
BMIN及び最大電圧値BMAXが、それぞれ
０＜BMIN＜B2，B2＜BMAX＜B0
になるように、上記第１、第２抵抗R3，R4の値
が選定されているので、チユーニング端子に加わ
るチユーニング電圧の下限や上限、従つて受信周
波数の下限や上限を簡単且つ良好に設定でき、極
めて有効である。 As explained above, according to the present invention, the output side of the first resistor R3 connected between the emitter of the emitter follower transistor and the tuning terminal 3 is connected to the transistor 1 via the second resistor R4 . connected to a DC voltage source + B2 having a value lower than the maximum voltage + B1 applied to the base of the transistor 1 minus the base-emitter voltage VBE of the transistor 1 + B0 ;
Minimum voltage value applied to tuning terminal 3 above
The values of the first and second resistors R 3 and R 4 are selected so that B MIN and the maximum voltage value B MAX are 0<B MIN <B 2 , B 2 <B MAX <B 0 , respectively. Therefore, the lower limit and upper limit of the tuning voltage applied to the tuning terminal, and therefore the lower limit and upper limit of the reception frequency, can be easily and favorably set, which is extremely effective.
第１図はチユーナのチユーニング電圧に対する
受信周波数曲線を示す図面である。第２図は従来
の選局装置を示す回路図である。第３図は本考案
を実施した選局装置の回路図であり、第４図及び
第５図はその動作説明のための回路図である。第
６図は本考案の他の実施例の回路図である。
１……エミツタフオロワトランジスタ、２……
チユーナ、３……チユーニング端子、Ｒ３……第
１抵抗、Ｒ４……第２抵抗、VR1〜VR4……ボリ
ウム、＋Ｂ２……直流電圧源。
FIG. 1 is a drawing showing a receiving frequency curve with respect to the tuning voltage of a tuner. FIG. 2 is a circuit diagram showing a conventional channel selection device. FIG. 3 is a circuit diagram of a channel selection device embodying the present invention, and FIGS. 4 and 5 are circuit diagrams for explaining its operation. FIG. 6 is a circuit diagram of another embodiment of the present invention. 1... Emitsuta follower transistor, 2...
Tuner, 3... Tuning terminal, R3... First resistor, R4... Second resistor, VR 1 to VR 4 ... Volume, +B2... DC voltage source.
Claims (1)
たエミツタフオロワトランジスタ１のベースにボ
リウムVR1により選定された電圧を印加し、その
エミツタに得られる電圧をチユーナ２のチユーニ
ング端子３に印加するようにした選局装置におい
て、 前記エミツタと前記チユーニング端子３との間
に第１抵抗R3を接続すると共に前記第１抵抗R3
の出力側を第２抵抗R4を介して、前記トランジ
スタ１のベースに加わる最大電圧＋B1から前記
トランジスタ１のベース・エミツタ間電圧VBEを
引いた値＋B0よりも低い値の直流電圧源＋B2に
接続し、 上記チユーニング端子３に印加される最小電圧
値BMIN及び最大電圧値BMAXが、それぞれ、 ０＜BMIN＜B2，B2＜BMAX＜B0 になるように、上記第１、第２抵抗R3，R4の値
が選定されていることを特徴とする選局装置。[Claims for Utility Model Registration] A voltage selected by a volume VR 1 is applied to the base of an emitter follower transistor 1 whose emitter is connected to the ground via a resistor R 2 , and the voltage obtained at the emitter is tuned. In the channel selection device, a first resistor R 3 is connected between the emitter and the tuning terminal 3, and the first resistor R 3 is connected between the emitter and the tuning terminal 3 .
A DC voltage source having a value lower than the maximum voltage applied to the base of the transistor 1 +B 1 minus the base-emitter voltage VBE of the transistor 1 +B 0 is connected to the output side of the transistor 1 through a second resistor R 4 . +B 2 so that the minimum voltage value B MIN and maximum voltage value B MAX applied to the tuning terminal 3 become 0<B MIN <B 2 , B 2 <B MAX <B 0 , respectively. A channel selection device characterized in that the values of the first and second resistors R 3 and R 4 are selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982022027U JPS58125423U (en) | 1982-02-17 | 1982-02-17 | Channel selection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982022027U JPS58125423U (en) | 1982-02-17 | 1982-02-17 | Channel selection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125423U JPS58125423U (en) | 1983-08-26 |
| JPH0112430Y2 true JPH0112430Y2 (en) | 1989-04-11 |
Family
ID=30034124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982022027U Granted JPS58125423U (en) | 1982-02-17 | 1982-02-17 | Channel selection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125423U (en) |
-
1982
- 1982-02-17 JP JP1982022027U patent/JPS58125423U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125423U (en) | 1983-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3889210A (en) | Local oscillation circuit for reducing oscillation voltage variations between high and low frequency bands | |
| JPH0648222U (en) | Transistorized amplification and mixed input stage for radio frequency receiver | |
| JPH0112430Y2 (en) | ||
| JPS61113437U (en) | ||
| US3631314A (en) | Circuit arrangement comprising a high-voltage transistor | |
| JPH01129919U (en) | ||
| JPS6128405Y2 (en) | ||
| JPS5936026Y2 (en) | Electronic tuning tuner bias circuit | |
| JPS6016112Y2 (en) | Multi-band electronic tuning tuner device | |
| JPH0127302Y2 (en) | ||
| JPH0136360Y2 (en) | ||
| JP2502514Y2 (en) | Band switching circuit of double tuning circuit | |
| JPH0139003Y2 (en) | ||
| JPS6324673Y2 (en) | ||
| JPS58138428U (en) | Channel selection device | |
| JPH07254608A (en) | Semiconductor device | |
| JPS6138287Y2 (en) | ||
| JPH0336123Y2 (en) | ||
| JPS6216025Y2 (en) | ||
| JPS6110359Y2 (en) | ||
| JPH0414533B2 (en) | ||
| JPS6230337Y2 (en) | ||
| Kent | Large Screen Solid State TV with Quality Performance | |
| JPS6235288B2 (en) | ||
| JPS5848833Y2 (en) | horizontal centering circuit |