JPH0139003Y2 - - Google Patents

Info

Publication number
JPH0139003Y2
JPH0139003Y2 JP12957183U JP12957183U JPH0139003Y2 JP H0139003 Y2 JPH0139003 Y2 JP H0139003Y2 JP 12957183 U JP12957183 U JP 12957183U JP 12957183 U JP12957183 U JP 12957183U JP H0139003 Y2 JPH0139003 Y2 JP H0139003Y2
Authority
JP
Japan
Prior art keywords
channel
circuit
trap
low channel
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12957183U
Other languages
Japanese (ja)
Other versions
JPS6037945U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12957183U priority Critical patent/JPS6037945U/en
Publication of JPS6037945U publication Critical patent/JPS6037945U/en
Application granted granted Critical
Publication of JPH0139003Y2 publication Critical patent/JPH0139003Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 技術分野 この考案は電子チユーナの入力同調回路、特に
入力段におけるローチヤンネル用イメージトラツ
プ回路に関する。
[Detailed Description of the Invention] Technical Field This invention relates to an input tuning circuit for an electronic tuner, and particularly to a low channel image trap circuit in the input stage.

背景技術 VHF帯域をハイチヤンネルとローチヤンネル
の二つのバンドに分けて受信する電子チユーナ
は、その入力段にハイチヤンネル及びローチヤン
ネル用イメージトラツプを設け、それぞれのイメ
ージリジエクシヨンを改善している。しかし、ハ
イチヤンネルとローチヤンネル間の差が大きく離
れているヨーロツパチヤンネルや中国チヤンネル
方式ではハイチヤンネル受信時にはローチヤンネ
ル用イメージトラツプ回路の構成部品がハイチヤ
ンネルハイエンド帯にトラツプを形成することが
あり、一部帯域を削り受信妨害を起す。
BACKGROUND ART An electronic tuner that divides the VHF band into two bands, high channel and low channel, is equipped with an image trap for high channel and low channel at its input stage to improve the image rejiggering of each. . However, in European channel and Chinese channel systems where the difference between the Haitian channel and the low channel is large, when receiving the Haitian channel, the components of the image trap circuit for the low channel may form a trap in the high-end band of the Haitian channel. Cuts off some bands and causes reception interference.

第1図乃至第3図は従来のチユーナ入力段同調
回路と各バンド受信時の等価回路を示しており、
ハイチヤンネル受信時のローチヤンネル用トラツ
プ回路に基づく妨害を説明するものである。すな
わち、第1図に示すように、このチユーナの入力
段は入力端子1からの受信信号をIFトラツプ2
を経て入力同調回路3に供給し同調信号を増幅素
子トランジスタTrへ結合して構成される。同調
回路3はハイチヤンネル主コイル4、ローチヤン
ネル主コイル5、ローチヤンネル副コイル6及び
ハイチヤンネル副コイル7をハイパスコンデンサ
8,9を介し高周波的に直列接続した同調コイル
装置、このコイル装置とコンデンサ10を介し高
周波的に並列接続した同調用可変容量ダイオード
11、及びローチヤンネルの2個のコイル5,6
にバイパスコンデンサ9,12を介し高周波的に
並列接続したスイツチングダイオード13を含む
バンド切換装置を具備し、可変容量ダイオード1
1にはチユーニング端子14から同調電圧を、ま
たスイツチングダイオード13にはハイチヤンネ
ル用電源端子15又はローチヤンネル用電源端子
16からスイツチング電圧が印加され、バンド切
り換えとチヤンネル選択を行なう。このような同
調回路3に対し、通常、イメージトラツプ回路が
それぞれの受信バンドに対応して設けられ、ロー
チヤンネル用イメージトラツプ回路21はローチ
ヤンネル副コイル6にコンデンサ17を並列接続
して構成し、ハイチヤンネル用イメージトラツプ
回路22はハイチヤンネル副コイル7にコンデン
サ18を並列接続して構成する。尚副コイル6,
7はそれぞれトラツキング補正用コイルである。
Figures 1 to 3 show the conventional tuner input stage tuning circuit and the equivalent circuit for receiving each band.
This is to explain the interference based on the trap circuit for the low channel when receiving the high channel. That is, as shown in Figure 1, the input stage of this tuner converts the received signal from input terminal 1 into IF trap 2.
The tuning signal is supplied to the input tuning circuit 3 via the input tuning circuit 3, and the tuning signal is coupled to the amplifier transistor T r . The tuned circuit 3 includes a tuned coil device in which a high channel main coil 4, a low channel main coil 5, a low channel sub coil 6, and a high channel sub coil 7 are connected in series at high frequency via high pass capacitors 8 and 9, and this coil device and a capacitor. A tuning variable capacitance diode 11 connected in parallel at high frequency via 10, and two low channel coils 5 and 6.
is equipped with a band switching device including a switching diode 13 connected in parallel at high frequency via bypass capacitors 9 and 12, and a variable capacitance diode 1
A tuning voltage is applied to the switching diode 1 from the tuning terminal 14, and a switching voltage is applied to the switching diode 13 from the high channel power supply terminal 15 or the low channel power supply terminal 16, thereby performing band switching and channel selection. For such a tuning circuit 3, an image trap circuit is usually provided corresponding to each reception band, and the low channel image trap circuit 21 is constructed by connecting a capacitor 17 in parallel to the low channel sub coil 6. However, the high channel image trap circuit 22 is constructed by connecting a capacitor 18 to the high channel sub coil 7 in parallel. Further sub-coil 6,
7 are tracking correction coils.

上記構成の入力同調回路3は各バンド受信時に
それぞれ第2図及び第3図に示す等価回路を形成
する。ローチヤンネル及びハイチヤンネル受信時
の各等価回路図では、コイル4〜7及びコンデン
サ17,18のそれぞれのインダクタンス値L1
〜L4と容量値C1,C2を併記して示してあり、そ
れぞれのイメージ周波数のトラツプ回路21,2
2を形成する。第2図のハイチヤンネル受信時に
おいて、ハイチヤンネル用イメージトラツプ回路
22はトラツプ周波数Hを次の一般式で設定す
る。
The input tuning circuit 3 having the above configuration forms equivalent circuits shown in FIGS. 2 and 3 when each band is received. In each equivalent circuit diagram during low channel and high channel reception, the inductance values of coils 4 to 7 and capacitors 17 and 18 are L 1
〜L 4 and the capacitance values C 1 and C 2 are also shown, and the trap circuits 21 and 2 of the respective image frequencies are shown.
form 2. When receiving the high channel in FIG. 2, the high channel image trap circuit 22 sets the trap frequency H using the following general formula.

ところが、入力端子1とハイチヤンネル同調回
路との間にコイル5,6及びコンデンサ17の並
列回路がスイツチングダイオードの導通により挿
入されることとなり、所望しない周波数uのトラ
ツプ回路が形成される。
However, a parallel circuit consisting of the coils 5, 6 and the capacitor 17 is inserted between the input terminal 1 and the high channel tuning circuit due to the conduction of the switching diode, and a trap circuit with an undesired frequency u is formed.

ここで周波数uは、ローチヤンネルとハイチヤ
ンネルが大きく離れるチヤンネル方式では、ハイ
チヤンネルのハイエンド側に位置しそのチヤンネ
ルの受信妨害を生ずる。なお、ローチヤンネル受
信時には第3図に示す等価回路となるが、ローチ
ヤンネル用イメージトラツプ回路21のトラツプ
周波数Lは次の一般式で設置されるが、ハイチヤ
ンネル用イメージトラツプ回路22によつては何
等の妨害も受けない。
Here, in a channel system where the low channel and high channel are far apart, the frequency u is located on the high end side of the high channel and causes reception interference for that channel. When receiving a low channel, the equivalent circuit is as shown in FIG. 3. The trap frequency L of the low channel image trap circuit 21 is set by the following general formula, but There will be no interference of any kind.

考案の開示 本考案は上記欠点に鑑み提案されたものであ
り、ハイチヤンネル受信時のローチヤンネル用イ
メージトラツプ回路構成部分による受信妨害を排
除する新規且つ改良された電子チユーナの入力同
調回路の提供を目的とするものである。
DISCLOSURE OF THE INVENTION The present invention was proposed in view of the above drawbacks, and provides a new and improved input tuning circuit for an electronic tuner that eliminates reception interference caused by the low channel image trap circuit component during high channel reception. The purpose is to

本考案によれば、VHF帯をハイチヤンネルと
ローチヤンネルの二つに分けて受信する2バンド
式電子チユーナにハイチヤンネル及びローチヤン
ネルの各バンド選択に応じてそれぞれの受信帯に
対するイメージトラツプ回路を設ける入力回路に
おいて、ローチヤンネル用イメージトラツプ回路
はそのトラツプ容量を可変容量ダイオードで得る
べく構成し、ローチヤンネル受信時に所定の容量
をとるようにすると共にハイチヤンネル受信時に
はその容量を充分に小さくしてローチヤンネル用
コイル部分とのトラツプ周波数を高めてハイチヤ
ンネル受信時のハイエンド側チヤンネルでの受信
妨害を排除することを開示する。
According to the present invention, an image trap circuit for each receiving band is installed in a two-band electronic tuner that divides the VHF band into two, high channel and low channel, according to the selection of each band of high channel and low channel. In the input circuit to be provided, the image trap circuit for the low channel is configured to obtain its trap capacitance with a variable capacitance diode, so that it takes a predetermined capacitance when receiving the low channel, and its capacitance is made sufficiently small when receiving the high channel. This disclosure discloses that the trap frequency with the low channel coil portion is increased to eliminate reception interference in the high-end channel when receiving the high channel.

具体的構成ではハイチヤンネル主コイル、ロー
チヤンネル主コイル、ローチヤンネル副コイル及
びハイチヤンネル副コイルを高周波的に直列接続
した同調コイル装置と、この同調コイル装置に高
周波的に並列接続した同調用可変容量ダイオード
と、ローチヤンネル主・副コイルに対し高周波的
に並列接続したバンド切換用スイツチングダイオ
ードとを具備する電子チユーナの入力回路におい
て、トラツプ用可変容量ダイオードをローチヤン
ネル側同調コイル部分に付設してローチヤンネル
用イメージトラツプ回路を形成し、このトラツプ
用可変容量ダイオードへの逆バイアス電圧をチヤ
ンネルバンドの切換に応じて変化させ、ハイチヤ
ンネル受信時のローチヤンネル用イメージトラツ
プ回路による妨害を排除する。特に、このような
回路構成はローチヤンネルのローエンド周波数帯
が低くハイチヤンネルのハイエンド周波数帯が高
いチヤンネル方式、例えば、ヨーロツパチヤンネ
ル、オーストラリアチヤンネル、及び中国チヤン
ネルで有効である。
The specific configuration includes a tuning coil device in which a high channel main coil, a low channel main coil, a low channel sub coil, and a high channel sub coil are connected in series at high frequency, and a tuning variable capacitor connected in parallel at high frequency to this tuning coil device. In the input circuit of an electronic tuner, which is equipped with a band switching diode and a band switching diode connected in parallel to the low channel main and sub coils at high frequency, a trap variable capacitance diode is attached to the low channel side tuning coil. A low channel image trap circuit is formed, and the reverse bias voltage to the trap variable capacitance diode is changed according to channel band switching to eliminate interference caused by the low channel image trap circuit during high channel reception. . In particular, such a circuit configuration is effective in channel systems in which the low-end frequency band of the low channel is low and the high-end frequency band of the high channel is high, such as the European channel, the Australian channel, and the Chinese channel.

考案を実施するための最良の形態 以下本考案に係る実施例について図面を参照し
つつ詳述する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第4図は本考案に係るVHF電子チユーナの入
力段を示す回路図であり、第1図の従来回路と対
比するとき、ローチヤンネル用イメージトラツプ
回路21の回路構成にトラツプ用可変容量ダイオ
ード30を使用し、この可変容量ダイオード30
への逆バイアス電圧印加回路31を付加したこと
を除き略同一できる。従つて、第1図に対応する
回路部品については同じ符号を用いて示しそれぞ
れの詳細な説明を省略する。すなわち、ローチヤ
ンネル用イメージトラツプ回路21には固定コン
デンサに代えてトラツプ用可変容量ダイオード3
0が用いられ、これにローチヤンネル受信時とハ
イチヤンネル受信時に異なる逆バイアス電圧を印
加するように構成した。ここで逆バイアス電圧印
加回路31はハイチヤンネル用電源端子15と接
地間に抵抗32を挿入し、ハイチヤンネル用電源
端子15とローチヤンネル用電源端子16間に抵
抗33,34とダイオード35,36を挿入し、
更にローチヤンネル用電源端子16と接地間に抵
抗37を挿入して構成される。
FIG. 4 is a circuit diagram showing the input stage of the VHF electronic tuner according to the present invention. When compared with the conventional circuit shown in FIG. using this variable capacitance diode 30
The circuit is substantially the same except that a reverse bias voltage applying circuit 31 is added to the circuit. Therefore, circuit components corresponding to those in FIG. 1 are indicated using the same reference numerals, and detailed description thereof will be omitted. That is, the low channel image trap circuit 21 includes a trap variable capacitance diode 3 instead of a fixed capacitor.
0 was used, and the configuration was such that different reverse bias voltages were applied when receiving the low channel and when receiving the high channel. Here, the reverse bias voltage application circuit 31 includes a resistor 32 inserted between the high channel power supply terminal 15 and the ground, and resistors 33 and 34 and diodes 35 and 36 between the high channel power supply terminal 15 and the low channel power supply terminal 16. Insert
Further, a resistor 37 is inserted between the roach channel power supply terminal 16 and ground.

上記構成において、ハイチヤンネル受信時には
ハイチヤンネル用電源端子15からの電圧がスイ
ツチングダイオード13を導通するよう順方向バ
イアスすると同時に約12Vの電圧でトラツプ用可
変容量ダイオード30に逆方向バイアス印加さ
れ、それにより小容量を生成する。しかしこのよ
うな容量値ではハイチヤンネル受信の妨害になら
ない。これに対して、ローチヤンネル受信時には
ローチヤンネル用電源端子16からの電圧が抵抗
分割されて、その分割比に対応する12Vより低い
電圧が可変容量ダイオード31に逆バイアス印加
されローチヤンネル用イメージトラツプ回路21
として機能するに必要な比較的大容量を生成す
る。ここで抵抗分割による分割比は抵抗32,3
3及び34の抵抗値で任意に決められ、逆バイア
ス電圧により所望する容量を得ることができる。
例えば、抵抗32〜34の抵抗値をそれぞれR1
R2及びR3とすれば分割比Rは次の式により求め
られる。
In the above configuration, when receiving a high channel, the voltage from the high channel power supply terminal 15 is forward biased to make the switching diode 13 conductive, and at the same time, a reverse bias is applied to the trap variable capacitance diode 30 with a voltage of about 12V. generates a small capacity. However, such a capacitance value does not interfere with Haitian channel reception. On the other hand, when receiving a low channel, the voltage from the low channel power supply terminal 16 is divided by resistance, and a voltage lower than 12V corresponding to the division ratio is reverse biased to the variable capacitance diode 31, and the lower channel image trap is circuit 21
Generates the relatively large capacity needed to function as a Here, the division ratio by resistance division is resistance 32, 3
The resistance values of 3 and 34 can be arbitrarily determined, and a desired capacitance can be obtained by changing the reverse bias voltage.
For example, the resistance values of resistors 32 to 34 are R 1 ,
If R 2 and R 3 are used, the division ratio R can be determined by the following formula.

R=R1/R1+R2+R3 従つて、電源端子から12Vの電圧が供給される
場合のトラツプ用可変容量ダイオード30への逆
方向バイアス電圧VRは次の値となる。
R=R 1 /R 1 +R 2 +R 3 Therefore, when a voltage of 12V is supplied from the power supply terminal, the reverse bias voltage V R to the trap variable capacitance diode 30 has the following value.

VR=R1/R1+R2+R3×12〔V〕 この電圧VRはスイツチングダイオード13に
対しては逆方向バイアス状態であつて遮断状態を
維持するのでローチヤンネル受信状態を保持し、
同時にローチヤンネル用イメージトラツプ回路2
1を正常に作動させる。
V R = R 1 / R 1 + R 2 + R 3 ×12 [V] This voltage V R provides a reverse bias state for the switching diode 13 and maintains the cut-off state, so the low channel reception state is maintained. ,
At the same time, image trap circuit 2 for roach channel
1 to operate normally.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のチユーナの入力段回路図、第2
図は第1図のハイチヤンネル受信時の等価回路
図、第3図は同じくローチヤンネル受信時の等価
回路図、及び第4図は本考案に係る電子チユーナ
の入力同調回路図である。 4,5,6,7……同調コイル装置、11……
同調用可変容量ダイオード、13……スイツチン
グダイオード、15……ハイチヤンネル用電源端
子、16……ローチヤンネル用電源端子、21…
…ローチヤンネル用イメージトラツプ回路、22
……ハイチヤンネル用イメージトラツプ回路、3
0……トラツプ用可変容量ダイオード。
Figure 1 is the input stage circuit diagram of a conventional tuner, Figure 2 is the input stage circuit diagram of a conventional tuner.
1 is an equivalent circuit diagram when receiving a high channel, FIG. 3 is an equivalent circuit diagram when receiving a low channel, and FIG. 4 is an input tuning circuit diagram of an electronic tuner according to the present invention. 4, 5, 6, 7... Tuning coil device, 11...
Tuning variable capacitance diode, 13... Switching diode, 15... High channel power supply terminal, 16... Low channel power supply terminal, 21...
...Image trap circuit for low channel, 22
...Image trap circuit for Haiti channel, 3
0...Variable capacitance diode for trap.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ハイチヤンネル主コイル、ローチヤンネル主コ
イル、ローチヤンネル副コイル及びハイチヤンネ
ル副コイルを高周波的に直列接続した同調コイル
装置、この同調コイル装置に高周波的に並列接続
した同調用可変容量ダイオード、前記ローチヤン
ネル主コイルとローチヤンネル副コイルの直列部
分に高周波的に並列接続したバンド切換用スイツ
チングダイオード、及びハイチヤンネル及びロー
チヤンネル用イメージトラツプ回路を具備するチ
ユーナ入力回路において、前記ローチヤンネル用
イメージトラツプ回路はトラツプ用可変容量ダイ
オードを含み、このトラツプ用可変容量ダイオー
ドにバンド切換に応じて異なるスイツチング電圧
を逆バイアス印加し、前記ローチヤンネル用イメ
ージトラツプ回路によるハイチヤンネル受信時の
トラツプ妨害を排除したことを特徴とする電子チ
ユーナの入力同調回路。
A tuning coil device in which a high channel main coil, a low channel main coil, a low channel sub coil, and a high channel sub coil are connected in series at high frequency, a tuning variable capacitance diode connected in parallel at high frequency to this tuning coil device, and the low channel In a tuner input circuit comprising a switching diode for band switching connected in parallel at high frequency to a series portion of a main coil and a low channel sub coil, and an image trap circuit for a high channel and a low channel, the image trap for the low channel is provided. The circuit includes a trap variable capacitance diode, and reverse bias is applied to the trap variable capacitance diode with different switching voltages depending on band switching, thereby eliminating trap interference during high channel reception by the low channel image trap circuit. An input tuning circuit for an electronic tuner characterized by the following.
JP12957183U 1983-08-22 1983-08-22 Electronic tuner input tuning circuit Granted JPS6037945U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12957183U JPS6037945U (en) 1983-08-22 1983-08-22 Electronic tuner input tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12957183U JPS6037945U (en) 1983-08-22 1983-08-22 Electronic tuner input tuning circuit

Publications (2)

Publication Number Publication Date
JPS6037945U JPS6037945U (en) 1985-03-15
JPH0139003Y2 true JPH0139003Y2 (en) 1989-11-21

Family

ID=30293547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12957183U Granted JPS6037945U (en) 1983-08-22 1983-08-22 Electronic tuner input tuning circuit

Country Status (1)

Country Link
JP (1) JPS6037945U (en)

Also Published As

Publication number Publication date
JPS6037945U (en) 1985-03-15

Similar Documents

Publication Publication Date Title
US4710973A (en) Varactor diode tuner with band switched coils and lines
JPH0139003Y2 (en)
JPS61205015A (en) Tuning voltage tracking apparatus
GB2240227A (en) Local oscillation circuit for band switching
US4125863A (en) AFC waveshaping circuit
JP2602039B2 (en) Antenna circuit and television receiver
JPS6324673Y2 (en)
JPS5959047U (en) UHF-VHF combination tuner
JPH0132434Y2 (en)
JPH066634Y2 (en) Tuning circuit for local oscillation
JPH066633Y2 (en) Electronic tuning tuner
JPH0218586Y2 (en)
JPS5937889B2 (en) Variable attenuator circuit using PIN diode
JPH0724826Y2 (en) Tuner device
JPH0134442Y2 (en)
JPH018036Y2 (en)
JPS6219007Y2 (en)
JPS6127228Y2 (en)
JP2930806B2 (en) Tuner circuit
JPS62280Y2 (en)
JPH0136360Y2 (en)
JPH0339954Y2 (en)
JPS6216025Y2 (en)
JPH0718191Y2 (en) Electronic tuning tuner input circuit
JPH054354Y2 (en)