JPH01118192A - One-chip microcomputer - Google Patents
One-chip microcomputerInfo
- Publication number
- JPH01118192A JPH01118192A JP62276897A JP27689787A JPH01118192A JP H01118192 A JPH01118192 A JP H01118192A JP 62276897 A JP62276897 A JP 62276897A JP 27689787 A JP27689787 A JP 27689787A JP H01118192 A JPH01118192 A JP H01118192A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation
- clock
- display control
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はブラウン管等の画面表示制御機能を内蔵する
ワンチップマイクロコンピュータに関し、特に表示部の
発振制御を行なう表示用発振周波数制御装置に関するも
のである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a one-chip microcomputer that has a built-in screen display control function for a cathode ray tube, etc., and particularly relates to a display oscillation frequency control device that controls oscillation of a display section. be.
一般に、画面表示機能を内蔵するワンチップマイクロコ
ンピュータは第3図に示すようにマイクロコンピュータ
部のクロ・ツク発生器1と、画面表示部のクロック発生
器2とに分けられている。Generally, a one-chip microcomputer with a built-in screen display function is divided into a clock generator 1 in the microcomputer section and a clock generator 2 in the screen display section, as shown in FIG.
マイクロコンピュータ部のクロック発振は、りイマやイ
ベントカウンタ等の機能を持つことが多いので水晶やセ
ラミック振動子等の周波数の安定した発振を利用してい
る。一方画面表示機能の発振は、用途に応じて同じ回路
構成でも異なった周波数で発振する必要があるため、簡
単な構成のRC積分型の発振が多く用いられている。こ
のように同じチップ内でありながら別々のクロックで動
作するようになっている。The clock oscillation of the microcomputer section often has a function such as a timer or an event counter, so a stable frequency oscillation of a crystal or ceramic resonator is used. On the other hand, the oscillation of the screen display function requires oscillation at different frequencies even with the same circuit configuration depending on the application, so RC integral type oscillation with a simple configuration is often used. In this way, they operate on different clocks even though they are on the same chip.
さて、ここで画面表示機能の発振について第4図、第5
図に基づいて詳しく説明する。画面表示機能は画面表示
の水平走査線と同期を取るために、その同期信号に合わ
せて、発振を停止させ、また開始するようになっている
。これの発振回路は、第6図のようにシュミット特性を
持ったリング発振回路となっている。Now, let's talk about the oscillation of the screen display function in Figures 4 and 5.
This will be explained in detail based on the figures. In order to synchronize with the horizontal scanning line of the screen display, the screen display function stops and starts oscillation in accordance with the synchronization signal. The oscillation circuit of this is a ring oscillation circuit having Schmitt characteristics as shown in FIG.
定常状態のA点の発振波形は、シュミット入力の2つの
闇値を■。1、■、□、とすると第5図のようになる。The oscillation waveform at point A in steady state is the two dark values of Schmitt input. 1, ■, and □, the result will be as shown in Figure 5.
B点の立上り時B=t、〜t2)には
0点の立下り時(1−12〜t3)にはす
1=1.で■i−V LTL % t = L zでV
i=V、Hlとすると、
t。At the rising edge of point B, B=t, ~t2), and at the falling edge of point 0 (1-12~t3), 1=1. at ■i-V LTL % t = L z at V
If i=V, Hl, t.
式3,4より
また、t2〜t3では
式(81,(9)より
故に発振周波数Tは
’r= (tz tt )+ (tz −tt )と
なる。From equations 3 and 4, and from equations (81 and (9)), the oscillation frequency T becomes 'r=(tz tt )+(tz - tt ) from t2 to t3.
つまり、この発振回路の発振周波数は、シュミット回路
の入力スリット幅と、外付のRFC+ CFeの時定
数で決定されるのである。In other words, the oscillation frequency of this oscillation circuit is determined by the input slit width of the Schmitt circuit and the time constant of the external RFC+CFe.
(発明が解決しようとする問題点〕
従来の画面表示機能を内蔵するワンチップマイクロコン
ピュータでは、表示用の発振器がRC積分型であるため
に、希望の表示位置に対する周波数に設定するのにCF
CやRFCのばらつきのためにRFCを半固定可変抵抗
にして製品を組立てるアセンブリ工程で1つ1つ調整す
る必要があった。(Problems to be solved by the invention) In a conventional one-chip microcomputer with a built-in screen display function, the display oscillator is an RC integral type, so it takes CF to set the frequency for the desired display position.
Due to variations in C and RFC, it was necessary to use RFC as a semi-fixed variable resistor and make adjustments one by one during the assembly process to assemble the product.
この発明は上記のような問題点を解消するためになされ
たもので、専用の回路と、マイクロコンピュータのソフ
トウェアにより、希望の表示位置に対する周波数の設定
を自動的におこなうことのできる画面表示制御機能を内
蔵するワンチップマイクロコンピュータを得ることを目
的としている。This invention was made to solve the above-mentioned problems, and uses a dedicated circuit and microcomputer software to provide a screen display control function that can automatically set the frequency for the desired display position. The aim is to obtain a one-chip microcomputer with a built-in.
この発明に係るワンチップマイクロコンピュータは、画
面表示制御用発振回路の出力するクロックをマイクロコ
ンピュータのプログラムにより設定された分周比で分周
して得た出力と、マイクロコンピュータのシステムクロ
ックを所定の分周比で分周して得た出力とを位相比較器
で比較し、該位相比較器の比較結果によって上記画面表
示制御用発振回路に内蔵するいくつかのRFCを切換え
ることにより表示部の発振周波数を自動的に決定できる
ようにしたものである。The one-chip microcomputer according to the present invention divides the clock output from the screen display control oscillator circuit at a division ratio set by the microcomputer program and the system clock of the microcomputer at a predetermined frequency. A phase comparator compares the output obtained by dividing the frequency with the frequency division ratio, and depending on the comparison result of the phase comparator, the display section oscillates by switching several RFCs built in the screen display control oscillation circuit. This allows the frequency to be determined automatically.
この発明においては、画面表示制御用発振回路の出力す
るクロックをマイクロコンピュータのプログラムにより
設定された分周比で分周して得た出力と、マイクロコン
ピュータのシステムクロックを所定の分周比で分周して
得た出力とを位相比較器で比較し、該位相比較器の比較
結果によって画面表示制御用発振回路に内蔵するいくつ
かのR巨を切換えることにより表示部の発振周波数を自
動的に決定する構成としたから、表示用の発振周波数を
特定の値に制御することができる。In this invention, the clock output from the screen display control oscillator circuit is divided by a frequency division ratio set by a program of a microcomputer, and the system clock of the microcomputer is divided by a predetermined frequency division ratio. The oscillation frequency of the display section is automatically changed by comparing the output obtained from the oscillation with a phase comparator, and switching several R circuits built into the screen display control oscillation circuit based on the comparison result of the phase comparator. Since the configuration is such that the display oscillation frequency can be controlled to a specific value.
以下、この発明の一実施例を図について説明する。第1
図において1はマイクロコンピュータのシステムクロッ
クを作るための発振回路、3はそのクロックの分周器で
ある。また2は表示制御部のクロック発生回路である。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is an oscillation circuit for generating a system clock for a microcomputer, and 3 is a frequency divider for that clock. Further, 2 is a clock generation circuit of the display control section.
6は表示制御部のクロックを分周する、マイクロコンピ
ュータによって分周比が変えられるプログラマブル分周
器、7はシステムクロ・ツクの分周信号と表示用クロッ
クのプログラマブル分周器6による分周1言号の位相を
比較する位相比較器である。位相比較器7の出力はマイ
クロコンピュータが読み出せるものとする。6 is a programmable frequency divider whose frequency division ratio can be changed by a microcomputer, which divides the clock of the display control unit; 7 is a system clock frequency division signal and a display clock frequency divided by the programmable frequency divider 6; This is a phase comparator that compares the phase of words. It is assumed that the output of the phase comparator 7 can be read by a microcomputer.
また第2図は表示制御部クロック発生回路2の詳細を示
す回路図であり、図中、信号線4はRFCに直列に接続
される抵抗群5のセレクト信号である。FIG. 2 is a circuit diagram showing details of the display control section clock generation circuit 2, and in the figure, a signal line 4 is a select signal for a resistor group 5 connected in series with RFC.
次に動作について説明する。Next, the operation will be explained.
例えば、システムクロックの発振周波数を4MHzとし
、分周器3で1/16分周されて位相比較器7には25
0KHzが入力されているとする。マイクロコンピュー
タのプログラムにより、セレクト信号4で、抵抗群5の
R3Iが選択されて、それとRFe+ CFCの組み
合わせにより、表示制御用クロック2の発振周波数は約
5MHzの発振になっているものとし、また、マイクロ
コンピュータのプログラムにより、プログラマブル分周
器6の分周比が1/20になっているものとすると、プ
ログラマブル分周器6からの出力は約250KHzとな
りシステムクロック°の分周信号とほぼ同等の周波数と
なる。ここで、容量Cア。や抵抗RFCは10〜20%
程度の誤差があると考えれるので、実際には250KH
zより大きいか又は小さいことになる。For example, if the oscillation frequency of the system clock is 4MHz, the frequency is divided by 1/16 by the frequency divider 3, and the oscillation frequency of the system clock is 4MHz.
Assume that 0KHz is input. It is assumed that R3I of the resistor group 5 is selected by the select signal 4 according to the microcomputer program, and the oscillation frequency of the display control clock 2 is set to approximately 5 MHz due to the combination of this and RFe+CFC, and Assuming that the frequency division ratio of the programmable frequency divider 6 is set to 1/20 by the microcomputer program, the output from the programmable frequency divider 6 will be approximately 250 KHz, which is approximately equivalent to the frequency division signal of the system clock °. becomes the frequency. Here, the capacity C a. and resistance RFC is 10-20%
It is thought that there is a certain degree of error, so the actual value is 250KH.
It will be larger or smaller than z.
位相比較器7によりプログラマブル分周器6からの出力
とシステムクロックの分周信号とを比較して、マイクロ
コンピュータのCPU8がプログラムによりこの位相差
を検知して、周波数が高くなれば低くなるように、低け
れば高くなるように、レジスタ群5のレジスタをR31
から他の値に選択し直すようにすれば、表示制御用クロ
ック2の発振周波数をシステムクロックを基準に補正す
ることができる。ここで、R8,、の個数は任意である
とし、Rs n +Ry cで決まる周波数の変化の度
合いは数パーセントとなるよう設けられているものとす
る。The phase comparator 7 compares the output from the programmable frequency divider 6 and the divided signal of the system clock, and the CPU 8 of the microcomputer detects this phase difference according to a program, so that the higher the frequency, the lower the frequency. , the register of register group 5 is set to R31 so that the lower the higher the higher the register is.
By reselecting another value from , the oscillation frequency of the display control clock 2 can be corrected based on the system clock. Here, it is assumed that the number of R8, . is arbitrary, and that the degree of change in frequency determined by Rs n + Ry c is several percent.
以上のように、この発明によれば画面表示制御機能を内
蔵するワンチップマイクロコンピュータにおいて、画面
表示クロック周波数をシステムクロックと比較してプロ
グラムにより調整する構成としたから、最終製器へ組込
むアセンブリ後の調整が不要となりICの使用段階にお
けるコストメリットが得られる。また、電圧変動等にも
自動的に対応できる効果がある。As described above, according to the present invention, in a one-chip microcomputer with a built-in screen display control function, the screen display clock frequency is compared with the system clock and adjusted by a program. This eliminates the need for adjustment, resulting in cost benefits at the stage of IC usage. It also has the effect of automatically responding to voltage fluctuations and the like.
第1図はこの発明の一実施例によるワンチップマイクロ
コンピュータの表示用発振周波数制御装置の構成を示す
図、第2図は第1図の実施例に用いる表示用クロック発
生器の内部構成を示す図、第3図は画面表示制御機能を
内蔵するマイクロコンピュータの発振回路を示す図、第
4図は基本的な表示用クロック発振回路を示す図、第5
図及び第6図は第4図の発振回路の発振波形を示す図で
ある。
1はシステムクロック発生器、2は表示制御用クロック
発生器、3は分周器、4はセレクト信号、5は抵抗群、
6はプログラマブル分周器、7は位相比較器、8はCP
U。
なお図中同一符号は同−又は相当部分を示す。
第1図
4°を乙りメj!
第3図FIG. 1 is a diagram showing the configuration of a display oscillation frequency control device for a one-chip microcomputer according to an embodiment of the present invention, and FIG. 2 is a diagram showing the internal configuration of a display clock generator used in the embodiment of FIG. Figure 3 is a diagram showing the oscillation circuit of a microcomputer with a built-in screen display control function, Figure 4 is a diagram showing a basic display clock oscillation circuit, and Figure 5 is a diagram showing a basic display clock oscillation circuit.
This figure and FIG. 6 are diagrams showing oscillation waveforms of the oscillation circuit of FIG. 4. 1 is a system clock generator, 2 is a display control clock generator, 3 is a frequency divider, 4 is a select signal, 5 is a group of resistors,
6 is a programmable frequency divider, 7 is a phase comparator, 8 is a CP
U. Note that the same reference numerals in the figures indicate the same or equivalent parts. Figure 1: 4°! Figure 3
Claims (2)
チップマイクロコンピュータにおいて、マイクロコンピ
ュータのシステムクロックを分周する分周手段と、 画面表示制御用発振器の出力する画面表示制御用クロッ
クをマイクロコンピュータによってプログラムされた値
で分周するプログラマブル分周手段と、 上記分周手段により分周されたクロックの位相と上記プ
ログラマブル分周手段により分周されたクロックの位相
とを比較する位相比較器と、該位相比較器の出力に基づ
いて上記画面表示制御用発振器の発振抵抗R_F_Cを
切換えることにより上記画面表示制御用クロックの周波
数を変化させる周波数制御手段とを備えたことを特徴と
するワンチップマイクロコンピュータ。(1) In a one-chip microcomputer that has a built-in screen display control function for a cathode ray tube, etc., the microcomputer uses a dividing means to divide the system clock of the microcomputer and a screen display control clock output from a screen display control oscillator. a programmable frequency divider that divides the frequency by a programmed value; a phase comparator that compares the phase of the clock divided by the frequency divider with the phase of the clock divided by the programmable frequency divider; A one-chip microcomputer comprising: frequency control means for changing the frequency of the screen display control clock by switching the oscillation resistor R_F_C of the screen display control oscillator based on the output of the phase comparator.
レクト信号を出力するCPUと、上記上記画面表示制御
用発振器内部に設けられ、上記セレクト信号によって切
り替わる抵抗群からなる発振抵抗R_F_Cとから構成
されることを特徴とする特許請求の範囲第1項記載のワ
ンチップマイクロコンピュータ。(2) The frequency control means includes a CPU that receives the output of the phase comparator and outputs a selection signal according to a program, and a group of resistors that are provided inside the screen display control oscillator and are switched by the selection signal. The one-chip microcomputer according to claim 1, characterized in that the one-chip microcomputer is comprised of a resistor R_F_C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62276897A JPH087561B2 (en) | 1987-10-30 | 1987-10-30 | One-chip microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62276897A JPH087561B2 (en) | 1987-10-30 | 1987-10-30 | One-chip microcomputer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01118192A true JPH01118192A (en) | 1989-05-10 |
JPH087561B2 JPH087561B2 (en) | 1996-01-29 |
Family
ID=17575915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62276897A Expired - Lifetime JPH087561B2 (en) | 1987-10-30 | 1987-10-30 | One-chip microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH087561B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007212755A (en) * | 2006-02-09 | 2007-08-23 | Hitachi Displays Ltd | Display apparatus |
-
1987
- 1987-10-30 JP JP62276897A patent/JPH087561B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007212755A (en) * | 2006-02-09 | 2007-08-23 | Hitachi Displays Ltd | Display apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH087561B2 (en) | 1996-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2057400C (en) | A clock buffer with adjustable delay and fixed duty cycle output | |
KR870011522A (en) | Clock control circuit | |
JPH01118192A (en) | One-chip microcomputer | |
JPH07325559A (en) | Automatic synchronization control circuit of self-frequency of display apparatus | |
JP2954043B2 (en) | OSD device | |
JP2636835B2 (en) | Frequency control circuit | |
JPS58107727A (en) | Phase synchronous circuit | |
US6278330B1 (en) | Frequency and phase offset signal generator and method | |
JPH0237727B2 (en) | ||
JP2976630B2 (en) | Frequency synthesizer | |
WO2000014881A1 (en) | Method of controlling free-running frequency of voltage-controlled oscillator | |
JPS639210A (en) | Oscillation frequency control circuit | |
JPH07321619A (en) | Pulse signal generator | |
JPH0633717Y2 (en) | Oscillator circuit rate adjuster | |
JP2655165B2 (en) | Synchronization method of synchronous inverter, synchronous signal generation circuit and synchronous inverter device | |
JP2536018B2 (en) | Frequency synthesizer circuit | |
KR930003014B1 (en) | Static voltage inverter base signal generating circuit | |
JPS6319585A (en) | Clock device | |
JPH1183990A (en) | Clock generator for ultrasonic searching unit | |
JP2621257B2 (en) | PLL circuit adjustment inspection device | |
JPH02206917A (en) | Random frequency signal generating circuit | |
JPH0438015A (en) | Phase adjusting circuit | |
JPH06164379A (en) | Duty ratio fixed pll oscillation circuit | |
JPH075855A (en) | Microcomputer with function of on-screen display | |
JPH0330519A (en) | Frequency synthesizer |