JPH01114204A - Output circuit using transistor - Google Patents

Output circuit using transistor

Info

Publication number
JPH01114204A
JPH01114204A JP62273891A JP27389187A JPH01114204A JP H01114204 A JPH01114204 A JP H01114204A JP 62273891 A JP62273891 A JP 62273891A JP 27389187 A JP27389187 A JP 27389187A JP H01114204 A JPH01114204 A JP H01114204A
Authority
JP
Japan
Prior art keywords
transistor
load
current
resistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62273891A
Other languages
Japanese (ja)
Inventor
Jiro Masuda
舛田 次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP62273891A priority Critical patent/JPH01114204A/en
Publication of JPH01114204A publication Critical patent/JPH01114204A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To enable the ON/OFF control of load while power consumption at the time when the load is normal is limited by providing a diode to supply a current through the load to the base of a first transistor(TR) connected to the load in series through a second TR. CONSTITUTION:At normal time that the short-circuit of the load 11 does not occur, the current for load control is supplied to the first TR 1 through a resistor r2 and the second TR 2. The diode D1, connected in relation to the second TR and the load, comes conductive when the load 11 short-circuits, and the current through the load 11 is given to the base of the first TR 1 through the second TR 2, and a large current flows in the first TR 1. But, since this current need not be a large value too much, the resistance value of the resistor r2 can be selected to be large. Thus, the power consumption by the resistor r2 and the power consumption by the first TR 1 are limited, and in addition, the large current can be flowed in the first TR 1 at the time of the short-circuit of the load.

Description

【発明の詳細な説明】 技術分野 本発明は、トランジスタを用いて負荷のオン/オフを制
御するトランジスタを用いた出力回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an output circuit using a transistor that controls on/off of a load using a transistor.

背景技術 典型的な先行技術は、第3図に示される。負荷1には直
列にNPN形のトランジスタTR1が接続されている。
BACKGROUND ART A typical prior art is shown in FIG. An NPN type transistor TR1 is connected in series to the load 1.

この負荷1には、電流検出のための小さい抵抗値を有す
る抵抗R1が直列に接続されている。抵抗R1の負荷1
とは反対側の端子には電源電圧V c cが与えられて
おり、該抵抗R1の両端の電圧は電圧検出器2によって
検出され、トランジスタTRIが導通している状態で負
荷1の両端が短絡したときに、抵抗R1に大電流が流れ
、抵抗R1による電圧降下が大きくなったときに電圧検
出器2はハイレベルの信号を出力する。
A resistor R1 having a small resistance value for current detection is connected in series to this load 1. Load 1 of resistor R1
A power supply voltage Vcc is applied to the terminal on the opposite side of the resistor R1, and the voltage across the resistor R1 is detected by the voltage detector 2, and both ends of the load 1 are short-circuited while the transistor TRI is conducting. When this occurs, a large current flows through the resistor R1, and when the voltage drop across the resistor R1 becomes large, the voltage detector 2 outputs a high-level signal.

トランジスタTR,1のペニス電流を制御するために、
N、 P N形のトランジスタTR2が設けられる。ト
ランジスタTRIのベースには、抵抗R2を介してベー
ス電流が供給される。
To control the penis current of transistor TR,1,
An N, P N type transistor TR2 is provided. A base current is supplied to the base of the transistor TRI via a resistor R2.

電圧検出器2の出力は、マイクロコンピュータなどによ
って実現される処理回路3に与えられる、。
The output of the voltage detector 2 is given to a processing circuit 3 realized by a microcomputer or the like.

前記処理回路3は、電圧検出器2からローレベルの信号
が与えられている場合、すなわち負荷1が短絡していな
い正常な場合において、トランジスタTR2のベースに
抵抗R3を介してローレベルの信号を与える。トランジ
スタTR2のベースは抵抗R4を介して接地され、また
そのエミッタは接地されている。
The processing circuit 3 sends a low level signal to the base of the transistor TR2 via the resistor R3 when a low level signal is given from the voltage detector 2, that is, when the load 1 is normal and not short-circuited. give. The base of the transistor TR2 is grounded via a resistor R4, and the emitter thereof is grounded.

トランジスタTR2のベースに処理回路3からローレベ
ルの信号が与えられると、該1〜ランジスタTR2は遮
断され、これによって1〜ランジスタTRIには、抵抗
R2を介してベース電流が流れる。すなわちトランジス
タTRIは導通し、負荷1は電力付勢される。
When a low level signal is applied from the processing circuit 3 to the base of the transistor TR2, the transistors 1 to TR2 are cut off, and a base current flows through the transistors 1 to TRI via the resistor R2. That is, transistor TRI is conductive and load 1 is energized.

負荷1が短絡していない状態ては、抵抗R1による電圧
降下は小さく、電圧検出器2はローレベルの信号を処理
回路3に対して出力する。負荷1の両端子間が短絡する
と、抵抗R1に大電流が流れ、これによって電圧検出器
2はハイレベルの信号を処理回路3に与える。このとき
処理回路3はトランジスタT R2のベースにハイレベ
ルの信号を導出し、これによって該1ヘランジスタTR
2は導通するので、トランジスタTRIは遮断され、し
たがって負荷1は消勢されることになる。
When the load 1 is not short-circuited, the voltage drop across the resistor R1 is small, and the voltage detector 2 outputs a low level signal to the processing circuit 3. When both terminals of the load 1 are short-circuited, a large current flows through the resistor R1, which causes the voltage detector 2 to provide a high-level signal to the processing circuit 3. At this time, the processing circuit 3 derives a high level signal to the base of the transistor TR2.
Since 2 conducts, transistor TRI will be cut off and thus load 1 will be deenergized.

1ヘランジスタTRIが導通している状態で、負荷1の
両端子間が短絡すると抵抗R1およびトランジスタTR
Iに大電流が流れる。電圧検出器2によって抵抗R1の
大きな電圧降下を検出するためには、トランジスタT 
R1に大きなベース電流を流すことができるようにしな
ければならず、そのためには抵抗R2の抵抗値を小さく
選ぶ必要がある。しかしながら抵抗R2の抵抗値を小さ
く選ぶと、負荷1が短絡していない正常時においても、
抵抗R2を介してトランジスタT R1のベースに大き
な電流が流れ、抵抗R2による消費電力が大きくなって
しまう。
If both terminals of load 1 are short-circuited while resistor TRI is conducting, resistor R1 and transistor TR
A large current flows through I. In order to detect a large voltage drop across resistor R1 by voltage detector 2, transistor T
It is necessary to allow a large base current to flow through R1, and for this purpose it is necessary to select a small resistance value for resistor R2. However, if the resistance value of resistor R2 is chosen to be small, even in normal conditions when load 1 is not short-circuited,
A large current flows to the base of the transistor TR1 via the resistor R2, resulting in increased power consumption by the resistor R2.

このような問題を解決するために、第4図に示される先
行技術がある。この先行技術は第3図に示される先行技
術に類似しており、対応する部分には同一の参照符を付
して示ず。この第4図に示される先行技術ては、複数の
トランジスタQl。
In order to solve this problem, there is a prior art technique shown in FIG. This prior art is similar to the prior art shown in FIG. 3, and corresponding parts are not labeled with the same reference numerals. The prior art shown in FIG. 4 includes a plurality of transistors Ql.

Q2がダーリン1−・ン接続された回路構成となってい
る。これによって抵抗R2を介してトランジスタQ2の
ベースに与えられる電流は小さくても、トランジスタQ
1のベースには大きな電流を与えることがてき、したが
ってトランジスタQ1に流れる電流を大きくすることが
できるようになる。
The circuit configuration is such that Q2 is connected to Darling 1-. As a result, even though the current applied to the base of transistor Q2 via resistor R2 is small,
A large current can be applied to the base of transistor Q1, and therefore the current flowing through transistor Q1 can be increased.

トランジスタQ2のベース電流は小さくてもよいため、
抵抗R2の抵抗値は大きくすることができ、抵抗R2に
よる消費電力を少なくすることがてきる。
Since the base current of transistor Q2 may be small,
The resistance value of the resistor R2 can be increased, and the power consumption by the resistor R2 can be reduced.

発明が解決すべき問題点 第4図の先行技術の新たな問題は、負荷1が短絡してい
ない正常時においてトランジスタQ 1 。
Problems to be Solved by the Invention A new problem with the prior art shown in FIG. 4 is that during normal operation when the load 1 is not short-circuited, the transistor Q1.

Q2がダーリントン接続された回路構成であるために、
トランジスタQ1のコレクターエミッタ間の電圧降下が
大きくなって、トランジスタQ1による消費電力が大き
くなってしまうことである。
Since Q2 has a Darlington connected circuit configuration,
The voltage drop between the collector and emitter of the transistor Q1 becomes large, and the power consumption by the transistor Q1 becomes large.

本発明の目的は、負荷の正常時における消費電力を制限
して、負荷をオン/オフ制御することができるようにし
たトランジスタを用いた出力回路を提供することである
SUMMARY OF THE INVENTION An object of the present invention is to provide an output circuit using transistors that is capable of controlling on/off of a load by limiting power consumption when the load is normal.

問題点を解決するための手段 本発明は、負荷に直列に接続される第1トランジスタと
、 第11〜ランジスクのベース電流を制御する第2トラン
ジスタと、 第21−ランジスタに電流を供給する抵抗と、第2トラ
ンジスタと負荷とに関連して接続され、負荷が短絡する
ことによって導通し、これによって負荷を介する電流を
第2トランジスタを経て第11〜ランジスタのベースに
供給するダイオードとを含むことを特徴とする1〜ラン
ジスタを用いた出力回路である。
Means for Solving the Problems The present invention comprises a first transistor connected in series to a load, a second transistor for controlling the base current of the eleventh to transistors, and a resistor for supplying current to the twenty-first transistor. , a diode connected in association with the second transistor and the load, which conducts when the load is shorted, thereby directing current through the load through the second transistor to the bases of the transistors. Characteristics 1 - It is an output circuit using a transistor.

作  用 本発明においては、負荷の短絡を生していない正常時に
は、抵抗と第21〜ランジスタを介して第1、 l−ラ
ンジスタに負荷制御のための電流を供給することがてき
る。第2トランジスタと負荷とに関連して接続されるダ
イオードは、負荷が短絡することによって導通し、この
ダイオードが導通ずると、負荷を介する電流が第21〜
ランジスタを経て第11〜ランジスタのベースに与えら
れるようになり、これによって第1トランジスタには大
電流が流れるようになる。
Operation In the present invention, in a normal state when there is no short circuit in the load, a current for load control can be supplied to the first L-transistor via the resistor and the L-transistor. A diode connected in conjunction with the second transistor and the load becomes conductive when the load is shorted, and when this diode becomes conductive, the current through the load is
The current is applied to the bases of the eleventh to transistor transistors through the transistor, and as a result, a large current flows through the first transistor.

負荷が短絡していない正常時においては、第1トランジ
スタに流れる電流は過度に大きな値である必要はないの
で、抵抗の抵抗値を大きく選ぶことができる。
Under normal conditions when the load is not short-circuited, the current flowing through the first transistor does not need to have an excessively large value, so the resistance value of the resistor can be selected to be large.

これによって抵抗による消費電力および第1トランジス
タによる消費電力が制限され、しかも負荷の短絡時にお
いては、第1トランジスタに大電流を流ずことか可能と
なる。
This limits the power consumption by the resistor and the power consumption by the first transistor, and also allows a large current to flow through the first transistor when the load is short-circuited.

本発明は、負荷の短絡時だけではなくその他の場合にお
いても、第1トランジスタに大電流を流す必要がある場
合に対して広〈実施することができるものである。
The present invention can be widely implemented not only when a load is short-circuited but also in other cases where a large current needs to flow through the first transistor.

実施例 第1図は、本発明の一実施例の基本的な構成を示すブロ
ック図である。負荷11には直列に小さい抵抗値を宣す
る抵抗s−1が接続されている。該抵抗r1の両端の電
圧は、電圧検出器12に与えられる。該電圧検出器12
は、負荷11の両端子間が短絡していない正常時におい
てはローレベル=7− の信号を、たとえばマイクロコンピュータなどによって
実現される処理回路13に与え、負荷11の両端子間が
短絡し、後述のようにして抵抗rlによる電圧降下が大
きくなって、比較的大きな電圧が入力された場合には、
前記処理回路13にハイレベルの信号を出力する。
Embodiment FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention. A resistor s-1 having a small resistance value is connected in series to the load 11. The voltage across the resistor r1 is applied to a voltage detector 12. The voltage detector 12
In a normal state when both terminals of the load 11 are not short-circuited, a signal of low level = 7- is applied to the processing circuit 13 realized by, for example, a microcomputer, and when both terminals of the load 11 are short-circuited, When the voltage drop due to the resistor rl increases as described later and a relatively large voltage is input,
A high level signal is output to the processing circuit 13.

負荷11には直列に第1のトランジスタであるトランジ
スタT r 1が接続される。該トランジスタTriは
、そのコレクタが負荷11と接続され、このコレクタは
接続点14においてダイオードD1のアノード端子に接
続される。またトランジスタT s−1のエミッタは接
地されている。ダイオードD1のカソード端子は第2の
トランジスタであるトランジスタTl−2のコレクタに
接続され、このコレクタには、充分大きな抵抗値を有す
る抵抗r2を介してコレクタ電流が供給される。
A transistor T r 1, which is a first transistor, is connected in series to the load 11 . The transistor Tri has its collector connected to the load 11, and this collector is connected at a connection point 14 to the anode terminal of the diode D1. Further, the emitter of the transistor T s-1 is grounded. The cathode terminal of the diode D1 is connected to the collector of the second transistor Tl-2, and a collector current is supplied to the collector through a resistor r2 having a sufficiently large resistance value.

トランジスタTr2のベースには処理回路13から抵抗
r3を介してハイレベルまたはローレベルの信号が与え
られる。このベースは抵抗r4を介して接地されている
。トランジスタTr2のエミッタからはトランジスタT
riのベースにベース電流が供給される。まなこのエミ
ッタは、充分大きな抵抗値を有する抵抗r5を介して接
地される。本実施例においてはトランジスタT+−1,
Tr2がいずれもNPN形のトランジスタとされる。
A high level or low level signal is applied to the base of the transistor Tr2 from the processing circuit 13 via a resistor r3. This base is grounded via a resistor r4. Transistor T is connected from the emitter of transistor Tr2.
A base current is supplied to the base of ri. Manako's emitter is grounded via a resistor r5 having a sufficiently large resistance value. In this embodiment, transistors T+-1,
Both Tr2 are NPN type transistors.

本実施例においてトランジスタT1−1のベース−エミ
ッタ間の電圧VII!、コレクターエミッタ間の電圧V
cEl+ダイオードD1が導通するために要する電圧V
D、トランジスタTr2のコレクターエミッタ間の電圧
V。E2は、 V ci+ < V o+ V C+:2+ V BE
    ・・・(1)なる関係を満たすようにされる。
In this embodiment, the base-emitter voltage VII of the transistor T1-1! , collector-emitter voltage V
cEl+Voltage V required for diode D1 to conduct
D, collector-emitter voltage V of transistor Tr2; E2 is V ci+ < Vo+ V C+:2+ V BE
...The following relationship (1) is satisfied.

なお第1式において、電圧V cI:+ r V cE
□+ V BEは負荷11が短絡していない正常時にお
けるそれぞれの電圧値である。これによって負荷11が
短絡していない正常時においては、ダイオードD1は逆
バイアスとなるため導通しないことになる。
Note that in the first equation, voltage V cI: + r V cE
□+VBE is each voltage value when the load 11 is not short-circuited and is normal. As a result, under normal conditions when the load 11 is not short-circuited, the diode D1 is reverse biased and does not conduct.

負荷11が短絡していない場合においては、抵抗r1の
両端の電圧は小さく、したがって電圧検出器12は処理
回路13に対してローレベルの信号を出力する。このと
き処理回路13はトランジスタT r 2のベースにハ
イレベルの信号を与える。
When the load 11 is not short-circuited, the voltage across the resistor r1 is small, and therefore the voltage detector 12 outputs a low level signal to the processing circuit 13. At this time, the processing circuit 13 provides a high level signal to the base of the transistor T r 2.

これによってトランジスタT r 2は正常時において
は導通しており、したがって該トランジスタTr2のエ
ミッタからトランジスタTrlのベースにベース電流が
供給され、これによって負荷11が電力付勢されること
になる。この場合においてダイオードD1は遮断されて
おり、またトランジスタTr、2に与えられるベース電
流はごく小さな電流であって、さらに抵抗r2は充分大
きな抵抗値に選ばれているので、トランジスタTriの
ベースに与えられるベース電流は比較的小さいが、コレ
クタ電流も小さいため電圧■。1が小さいので、したが
ってトランジスタTr1の消費電力が大きくなることは
ない。
As a result, the transistor T r 2 is conductive under normal conditions, so that a base current is supplied from the emitter of the transistor Tr 2 to the base of the transistor Trl, thereby energizing the load 11 . In this case, the diode D1 is cut off, the base current applied to the transistor Tr,2 is a very small current, and the resistor r2 is selected to have a sufficiently large resistance value, so that the base current applied to the transistor Tri is very small. Although the base current generated is relatively small, the collector current is also small, so the voltage ■. 1 is small, so the power consumption of the transistor Tr1 does not increase.

負荷11の両端子間が短絡した場合において、トランジ
スタT r 1のコレクタには比較的大きな電流が与え
られるようになる。これによってトランジスタT r 
1のコレクターエミッタ間の電圧降下が大きくなり、し
たがって接続点14の電位が高くなる。このときダイオ
ードD]は導通し、1ヘランジスタT r 2のコレク
タにダイオードD1を介する電流が与えられるようにな
る。これによって1ヘランジスタT1−1のベースに与
えられるベース電流は増大し、1〜ランジスタT r 
1には大電流が流れ、したがって抵抗r 1には大電流
が流れることになる。
When both terminals of the load 11 are short-circuited, a relatively large current is applied to the collector of the transistor T r 1. As a result, the transistor T r
The collector-emitter voltage drop of 1 becomes large, and therefore the potential of the connection point 14 becomes high. At this time, the diode D] becomes conductive, and a current is applied to the collector of the one-herald transistor T r 2 via the diode D1. As a result, the base current applied to the base of the transistor T1-1 increases, and the base current applied to the base of the transistor T1-1 increases.
A large current flows through the resistor r1, and therefore a large current flows through the resistor r1.

抵抗1−1に大電流が流れると、その両端子間の電圧降
下が大きくなり、したがって電圧検出器12には比較的
大きな電圧が与えられ、これによ−)で処理回路1゜3
にはハイレベルの信号が与えられる。このとき処理回路
13はトランジスタTr2のベースにローレベルの信号
を導出し、これによってトランジスタT1−2は遮断さ
れ、したがってトランジスタT r 1のベースにはベ
ース電流が供給されないので、該トランジスタT1−1
も遮断されて負荷11は消勢される。
When a large current flows through the resistor 1-1, the voltage drop between its terminals increases, and therefore a relatively large voltage is applied to the voltage detector 12, which causes the processing circuit 1.
is given a high level signal. At this time, the processing circuit 13 derives a low level signal to the base of the transistor Tr2, thereby cutting off the transistor T1-2, and therefore, no base current is supplied to the base of the transistor T1-1.
is also cut off and the load 11 is deenergized.

抵抗r2の抵抗値は、上記第1式を溝なすそれぞれの電
圧と、電源電圧V c cと、正常時におけるトランジ
スタT +−1のコレクタ電流■。と、トランジスタT
1−1の電流増幅率1−1.。と、抵抗r 5の抵抗値
とによって、 によって表されるように選ぶことにより、負荷11の両
端子間が短絡していない正常時における充分な負荷駆動
電力が、負荷11に与えられることになる。
The resistance value of the resistor r2 is determined by the respective voltages forming the first equation above, the power supply voltage Vcc, and the collector current of the transistor T+-1 during normal operation. and transistor T
1-1 current amplification factor 1-1. . By choosing the resistance value of the resistor r5 as expressed by the following, sufficient load driving power can be given to the load 11 in normal conditions when both terminals of the load 11 are not short-circuited. .

正常時におけるトランジスタT1−1のコレクターエミ
ッタ間の電圧■。、1は0.05V程度であり、負荷1
1の両端子間が短絡した場合において前述のトランジス
タT1−1のコレクターエミッタ間の電圧が上昇し、た
とえば]、、5V程度になった場合において、ダイオー
ドD]が導通し、負荷11の短絡が検出されることにな
る。
The collector-emitter voltage of transistor T1-1 during normal operation. , 1 is about 0.05V, and the load 1
When the collector-emitter voltage of the transistor T1-1 increases, for example, when the voltage between the collector and emitter of the transistor T1-1 is short-circuited between the two terminals of the transistor T1-1, and reaches about 5V, the diode D becomes conductive, and the short-circuit of the load 11 occurs. It will be detected.

以上のように本実施例においては、正常時においてトラ
ンジスタTr2のベースには、ごくわずかの電流が与え
られ、またそのコレクタには大きな抵抗値を有する抵抗
1−2を介してコレクタ電流がり−えられているため、
比較的小さなコレクタ電流が供給される。これによって
トランジスタT rlのベース電流が制限されるが、コ
レクタ電流が比較的小さいなめ、コレクターエミッタ間
の電圧降下が充分小さいので、その消費電力が制限され
る。
As described above, in this embodiment, a very small current is applied to the base of the transistor Tr2 under normal conditions, and a collector current is applied to the collector of the transistor Tr2 through the resistor 1-2 having a large resistance value. Because it is
A relatively small collector current is supplied. This limits the base current of the transistor Trl, but since the collector current is relatively small and the voltage drop between the collector and emitter is sufficiently small, its power consumption is limited.

また負荷11の両端子間が短絡した場6においては、ダ
イオードD ]、が導通し、これによってトランジスタ
T r 2のコレクタ電流が増加してトランジスタT 
r 1のベースに与えられるベース電流が増加するため
、1ヘランジスタT r 1には大電流が流れ、これに
よって抵抗r1の両端子間の電圧降下が大きくなって、
電圧検出器12の出力はハイレベルとなり、負荷11の
両端子間の短絡が検出される。
In addition, in the case 6 where both terminals of the load 11 are short-circuited, the diode D] becomes conductive, and as a result, the collector current of the transistor T r 2 increases and the transistor T
Since the base current applied to the base of r1 increases, a large current flows through the one-herald transistor Tr1, which increases the voltage drop between both terminals of the resistor r1,
The output of the voltage detector 12 becomes high level, and a short circuit between both terminals of the load 11 is detected.

第2図は、本発明の他の実施例の基本的な構成を示すブ
ロック図である。本実施例は前述の第1実施例と類似し
ており、同等の機能を有するもJ〕には同一の参照符を
イー1して示す。本実施例は、前述の第1実施例をPN
P形のトランジスタを用いて構成したものである。
FIG. 2 is a block diagram showing the basic configuration of another embodiment of the present invention. This embodiment is similar to the above-described first embodiment, and the same reference numerals are used to indicate the same functions. This embodiment is based on the above-mentioned first embodiment.
It is constructed using P-type transistors.

負荷11の両端子間が短絡していない正常時において、
電圧検出器12には比較的小さな電圧が与えられており
、したがって電圧検出器12は処理回路13に対してロ
ーレベルの信号を出力している。処理回路13は電圧検
出器12からローレベルの信号が与えられている場合に
おいて、PNP形のトランジスタであって、第21ヘラ
ンジスタであるトランジスタT r 4のベースに対し
、抵抗r3を介してローレベルの信号を導出している。
During normal operation when both terminals of load 11 are not short-circuited,
A relatively small voltage is applied to the voltage detector 12, and therefore the voltage detector 12 outputs a low level signal to the processing circuit 13. When the processing circuit 13 is supplied with a low level signal from the voltage detector 12, the processing circuit 13 outputs a low level signal to the base of the transistor T r 4, which is a PNP type transistor and is a 21st transistor, via a resistor r3. The signal is derived.

また電圧検出器]2がハイレベルの信号を出力するとき
には処理回路13は1〜ランジスタT I−4のベース
に対し、ハイレノベルの信号を導出する。
When the voltage detector [2] outputs a high level signal, the processing circuit 13 derives a high level signal from the bases of the transistors 1 to TI-4.

1〜ランジスタT1−4のエミッタは、PNP形のトラ
ンジスタであって、第1トランジスタであるトランジス
タTl−3のベースに接続され、該1〜ランジスタT 
r 3のエミッタには電源から電流が供給されている。
The emitters of the transistors 1 to T1-4 are PNP transistors, and are connected to the base of the transistor Tl-3, which is the first transistor.
A current is supplied to the emitter of r3 from the power supply.

またトランジスタT r 4のコレクタと、1〜ランジ
スタT r 3のコレクタとは、ダイオードD1を介し
て接続され、該ダイオードD1は負荷11の両端子間が
短絡していない正常時においては遮断されている。
Further, the collector of the transistor T r 4 and the collectors of the transistors T r 1 to T r 3 are connected through a diode D1, and the diode D1 is cut off during normal operation when both terminals of the load 11 are not short-circuited. There is.

負荷11が短絡していない正常時において電圧検出器1
2は前述のようにローレベルの信号を導出しているため
、トランジスタT r 4のベースには処理回路13か
らローレベルの信号が与えられており、したがって該ト
ランジスタT1−4は導通していて、これによってトラ
ンジスタT1−3も導通している。これによって負荷1
1には電源からトランジスタTr3を・介して駆動電流
が供給されることになる。
Voltage detector 1 under normal conditions when load 11 is not short-circuited
2 derives a low level signal as described above, the base of the transistor T r 4 is given a low level signal from the processing circuit 13, and therefore the transistor T1-4 is conductive. , whereby the transistors T1-3 are also conductive. This results in load 1
1 is supplied with a drive current from the power supply through the transistor Tr3.

負荷11の両端子間が短絡した場合においては、トラン
ジスタTr’3による電圧降下に起因して、該トランジ
スタTr、3のコレクターエミッタ間の電圧が大きくな
る。したがってトランジスタT 、 r3のコレクタと
ダイオードD1のカソードとを接続する接続点15の電
位は下降し、これによってダイオードD1が導通する。
When both terminals of the load 11 are short-circuited, a voltage drop across the transistor Tr'3 increases the voltage between the collector and emitter of the transistor Tr'3. Therefore, the potential at the connection point 15 connecting the collectors of the transistors T1, r3 and the cathode of the diode D1 decreases, thereby making the diode D1 conductive.

ダイオードD1が導通すると、負荷11にはトランジス
タT1−3から与えられる電流の他に、トランジスタT
1−3のベースからトランジスタTl−4のエミッタ、
コレクタを経てダイオードD1を介して与えられる電流
も与えられるようになる。これによって抵抗r1には大
電流が流れ、したがって電圧検出器12には比較的大き
な電圧が入力されるようになり、その出力はハイレベル
となる。これによって処理回路13はトランジスタTr
4のベースにハイレベルの信号を導出し、したがってト
ランジスタT r4は遮断され、トランジスタT r 
3も遮断されることになる。これによって負荷11は消
勢されることになる。
When the diode D1 becomes conductive, the load 11 receives a current from the transistor T1-3 as well as a current from the transistor T1-3.
From the base of 1-3 to the emitter of transistor Tl-4,
A current is also applied via the collector and the diode D1. As a result, a large current flows through the resistor r1, and therefore a relatively large voltage is input to the voltage detector 12, and its output becomes high level. As a result, the processing circuit 13
4, thus transistor T r4 is cut off and transistor T r
3 will also be blocked. This causes the load 11 to be deenergized.

以上のよう″に本実施例は前述の第1実施例をPNP形
のトランジスタによって構成したことに特徴があり、本
実施例においても、前述の第1実施例と同等の効果を得
ることができる。
As described above, this embodiment is characterized in that the first embodiment described above is constructed using PNP type transistors, and this embodiment can also obtain the same effect as the first embodiment described above. .

前述の実施例は負荷の短絡を検出して、負荷を消勢する
ようにした場合について説明したけれども、本発明は第
1トランジスタ(T r 1 、 T r 3 )に大
電流を流す必要がある場合において広〈実施されるもの
である。
Although the above embodiment describes the case where a short circuit in the load is detected and the load is deenergized, the present invention requires a large current to flow through the first transistors (T r 1 , T r 3 ). It is widely practiced in various cases.

効  果 以上のように本発明に従えば、負荷の正常時における消
費電力が制限され、しかも負荷をオン/オフ制御するこ
とができるようになる。また第1トランジスタの正常時
における消費電力が小さいため、負荷の正常時における
発熱をも防ぐことができる。
Effects As described above, according to the present invention, the power consumption of the load during normal operation is limited, and moreover, the load can be controlled on/off. Furthermore, since the power consumption of the first transistor during normal operation is small, heat generation during normal load operation can also be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の基本的な構成を示すブロッ
ク図、第2図は本発明の他の実施例の基本的な構成を示
すブロック図、第3図は典型的な先行技術を示すブロッ
ク図、第4図は他の先行技術を示すブロック図である。 11−・・負荷、T r 1 、 T r 2 、 T
 r 3 、 T r 4・・・トランジスタ、rl、
1−2.1−3.r4.+−5・・・抵抗、Dl・・・
ダイオード 代理人  弁理士 画数 圭一部 第1図 第3図 第4図
FIG. 1 is a block diagram showing the basic configuration of one embodiment of the present invention, FIG. 2 is a block diagram showing the basic configuration of another embodiment of the present invention, and FIG. 3 is a typical prior art. FIG. 4 is a block diagram showing another prior art. 11-...Load, T r 1 , T r 2 , T
r3, Tr4...transistor, rl,
1-2.1-3. r4. +-5...Resistance, Dl...
Diode agent Patent attorney Number of strokes Keiichi Figure 1 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 負荷に直列に接続される第1トランジスタと、第1トラ
ンジスタのベース電流を制御する第2トランジスタと、 第2トランジスタに電流を供給する抵抗と、第2トラン
ジスタと負荷とに関連して接続され、負荷が短絡するこ
とによつて導通し、これによつて負荷を介する電流を第
2トランジスタを経て第1トランジスタのベースに供給
するダイオードとを含むことを特徴とするトランジスタ
を用いた出力回路。
[Scope of Claims] A first transistor connected in series to a load, a second transistor that controls the base current of the first transistor, a resistor that supplies current to the second transistor, and a connection between the second transistor and the load. a diode connected in association with the load, which conducts when the load is shorted, thereby directing current through the load through the second transistor to the base of the first transistor. Output circuit used.
JP62273891A 1987-10-28 1987-10-28 Output circuit using transistor Pending JPH01114204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62273891A JPH01114204A (en) 1987-10-28 1987-10-28 Output circuit using transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62273891A JPH01114204A (en) 1987-10-28 1987-10-28 Output circuit using transistor

Publications (1)

Publication Number Publication Date
JPH01114204A true JPH01114204A (en) 1989-05-02

Family

ID=17534013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62273891A Pending JPH01114204A (en) 1987-10-28 1987-10-28 Output circuit using transistor

Country Status (1)

Country Link
JP (1) JPH01114204A (en)

Similar Documents

Publication Publication Date Title
US5828206A (en) Serial control type voltage regulator
JPS60501035A (en) Comparator circuit with reduced input bias current
US4140977A (en) Signal translation circuits
JPS6091425A (en) Constant voltage power supply circuit
JPH01114204A (en) Output circuit using transistor
JP2533201B2 (en) AM detection circuit
JPH077337A (en) Bipolarity voltage/current converting circuit
JPH0479171B2 (en)
JP2664263B2 (en) ECL-TTL conversion circuit
JPS6024020Y2 (en) DC 2-wire proximity switch
JPH0648280B2 (en) Current detection circuit
JPS62253216A (en) Output current drive circuit
JPS63305415A (en) Current mirror circuit layout
JPS60257609A (en) Output circuit
JPS5816272Y2 (en) Schmitt circuit
JPH0786895A (en) Output circuit
JPS5833582Y2 (en) DC output circuit
JPH01115205A (en) Maximum value output circuit
JPH06104706A (en) Window type comparator circuit
JPH0722868A (en) Operational amplifier
JPS63163283A (en) Voltage comparator
JPS60106225A (en) Switching circuit
JPS63307514A (en) Constant current circuit
JPH0637615A (en) Current switching type driving control circuit
JPS60129816A (en) Output circuit