JPH01112596A - 不揮発性メモリの高電圧印加方法 - Google Patents
不揮発性メモリの高電圧印加方法Info
- Publication number
- JPH01112596A JPH01112596A JP62169537A JP16953787A JPH01112596A JP H01112596 A JPH01112596 A JP H01112596A JP 62169537 A JP62169537 A JP 62169537A JP 16953787 A JP16953787 A JP 16953787A JP H01112596 A JPH01112596 A JP H01112596A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulation film
- high voltage
- voltage
- tunnel current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000006378 damage Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241000282485 Vulpes vulpes Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、相対的に高い電圧が絶縁膜に印加される浮遊
ゲート型ＥＦＲＯＭ、［ＥＰＲＯＭ等ＩＣの高電圧印加
方法に関する。
ゲート型ＥＦＲＯＭ、［ＥＰＲＯＭ等ＩＣの高電圧印加
方法に関する。
本発明は、絶縁膜を通してトンネル電流を流し、書き込
みあるいは消去を行う浮遊ゲート型ＥＰＲＯＭ、ＥＥＦ
ＲＯＭＥＰＲＯＭ等ＩＣ込み、又ハ消去のための、上記
絶縁膜への高電圧印加方法において、段階的に高電圧印
加することにより、上記絶縁膜を劣下や破壊から保護す
るようにしたものである。
みあるいは消去を行う浮遊ゲート型ＥＰＲＯＭ、ＥＥＦ
ＲＯＭＥＰＲＯＭ等ＩＣ込み、又ハ消去のための、上記
絶縁膜への高電圧印加方法において、段階的に高電圧印
加することにより、上記絶縁膜を劣下や破壊から保護す
るようにしたものである。
従来、第２図（ａ）と山）に示す様にトンネル電流を流
すための絶縁膜へアース電位から瞬時に書き込み電圧Ｖ
、。（第２図（ａ））又は消去電圧■。、（第２図山）
） レベルまで立ち上がる高電圧パルスを印加していた
。
すための絶縁膜へアース電位から瞬時に書き込み電圧Ｖ
、。（第２図（ａ））又は消去電圧■。、（第２図山）
） レベルまで立ち上がる高電圧パルスを印加していた
。
しかし、従来の高電圧印加方法では、アース電位から書
き込み電圧ＶＣＧ又は消去電圧Ｖ Ｅｍｓ レベルまで
の立ち上がり時に、過大なトンネル電流が上記高電圧が
印加された絶縁膜に流れることにより、上記絶縁膜の劣
下や破壊が起きるという欠点を有していた。
き込み電圧ＶＣＧ又は消去電圧Ｖ Ｅｍｓ レベルまで
の立ち上がり時に、過大なトンネル電流が上記高電圧が
印加された絶縁膜に流れることにより、上記絶縁膜の劣
下や破壊が起きるという欠点を有していた。
ｃ問題点を解決するための手段〕
上記問題点を解決するために、本発明においては、トン
ネル電流を流すための絶縁膜に段階的に高い電圧を印加
することにより、高電圧の立ち上がり時の過大なトンネ
ル電流が流れることを防止した。
ネル電流を流すための絶縁膜に段階的に高い電圧を印加
することにより、高電圧の立ち上がり時の過大なトンネ
ル電流が流れることを防止した。
上記のような高電圧印加方法でトンネル電流を流すため
の絶縁膜に高電圧を印加すると、上記絶縁膜にかかる電
圧の変化が、上記高電圧の立ち上がり時において小さく
て済むため、このことにより過大なトンネル電流が絶縁
膜中を流れず、上記絶縁膜を劣下及び破壊から保護する
。
の絶縁膜に高電圧を印加すると、上記絶縁膜にかかる電
圧の変化が、上記高電圧の立ち上がり時において小さく
て済むため、このことにより過大なトンネル電流が絶縁
膜中を流れず、上記絶縁膜を劣下及び破壊から保護する
。
以下に本発明の実施例を図面に基づいて詳細に説明する
。第３図１ａｌは、−船釣なフローティングゲート（以
下ＦＣと略す）電極２とコントロールゲート（以下ＣＧ
と略す）電極１とイレースゲート（以下ＥＲ３と略す）
電極３から構成されたフロートフクス型不揮発性記憶装
置の略記号を示す図で、第３図ｔｂ＞はＦＧへの電荷の
注入時（書き込み時）の各端子の電圧印加タイミング図
であり、第３図山）は電荷抜き取り時（消去時）の各端
子の電圧印加タイミング図を示したものである。
。第３図１ａｌは、−船釣なフローティングゲート（以
下ＦＣと略す）電極２とコントロールゲート（以下ＣＧ
と略す）電極１とイレースゲート（以下ＥＲ３と略す）
電極３から構成されたフロートフクス型不揮発性記憶装
置の略記号を示す図で、第３図ｔｂ＞はＦＧへの電荷の
注入時（書き込み時）の各端子の電圧印加タイミング図
であり、第３図山）は電荷抜き取り時（消去時）の各端
子の電圧印加タイミング図を示したものである。
まず、上記不揮発性記憶装置の動作を述べる。
上記不揮発性記憶装置において、ＦＣ２への電荷の注入
は、ＣＧ電極１に書き込み電圧ｖｃ、を与え、ＥＲ３電
掻３をＧＮＤにすることによりＣＧ電極１と容量結合し
ているＦＣ２の電位がＥＲ３ｉｌ極３より電位が上がり
、ＦＧＩとＥＲ３ｌｔＦｊ３が比較的薄い絶縁膜で形成
されているため、上記絶縁膜に高電界がかかり、トンネ
ル電流が流れ、ＦＣ２へ電荷の注入が行われる。また、
ＦＣ２の電荷の抜き取りは、ＥＲ３電極３に消去電圧Ｖ
！０を与えＣＧ電極１をＧＮＤにすることにより、Ｃ
Ｇ電極１と容量結合しているＦＣ２の電位がＧＮＤ側に
ひっばられ、ＥＲ３電極３とＦＣ２の間の比較的薄い絶
縁物に高電界がかかり、トンネル電流が流れＦＣ２の抜
き取りが行われる。
は、ＣＧ電極１に書き込み電圧ｖｃ、を与え、ＥＲ３電
掻３をＧＮＤにすることによりＣＧ電極１と容量結合し
ているＦＣ２の電位がＥＲ３ｉｌ極３より電位が上がり
、ＦＧＩとＥＲ３ｌｔＦｊ３が比較的薄い絶縁膜で形成
されているため、上記絶縁膜に高電界がかかり、トンネ
ル電流が流れ、ＦＣ２へ電荷の注入が行われる。また、
ＦＣ２の電荷の抜き取りは、ＥＲ３電極３に消去電圧Ｖ
！０を与えＣＧ電極１をＧＮＤにすることにより、Ｃ
Ｇ電極１と容量結合しているＦＣ２の電位がＧＮＤ側に
ひっばられ、ＥＲ３電極３とＦＣ２の間の比較的薄い絶
縁物に高電界がかかり、トンネル電流が流れＦＣ２の抜
き取りが行われる。
上記のＦＣ２の電荷の抜き取り、注入により不揮発性記
憶装置として使用出来る。
憶装置として使用出来る。
第３図１ａｌにおいて、上記不揮発性記憶装置の書き込
み時の各端子の電圧印加方法で、ＣＧ電圧の立ち上がり
時にＶｃｃ＋、 Ｖｃｃｚと２段階で高い電圧を印加し
ている。（ＶＣ□＜■ＣＧりこのように、ＣＧ電圧の立
ち上がりを段階的にした場合は、ＥＲ３とＦＣの間の絶
縁膜に過大なトンネル電流を流すことなく、ＦＧへの電
荷注入を行うことができる。
み時の各端子の電圧印加方法で、ＣＧ電圧の立ち上がり
時にＶｃｃ＋、 Ｖｃｃｚと２段階で高い電圧を印加し
ている。（ＶＣ□＜■ＣＧりこのように、ＣＧ電圧の立
ち上がりを段階的にした場合は、ＥＲ３とＦＣの間の絶
縁膜に過大なトンネル電流を流すことなく、ＦＧへの電
荷注入を行うことができる。
第１図山）において、上記不揮発性記憶装置の消去時の
各端子の電圧印加方法で、ＥＲ３電圧の立ち上がり時に
、■□、１．■□、と２段階で高い電圧を印加している
。（Ｖｉｍｓ＋＜Ｖ。ｓｉ）このようにＥＲ３電圧の立
ち上がりを段階的にした場合はＥＲ３，！：ＦＧの間の
絶縁膜に過大なトンネル電流を流すことなく、ＦＣへの
電荷の注入を行うことが出来る。
各端子の電圧印加方法で、ＥＲ３電圧の立ち上がり時に
、■□、１．■□、と２段階で高い電圧を印加している
。（Ｖｉｍｓ＋＜Ｖ。ｓｉ）このようにＥＲ３電圧の立
ち上がりを段階的にした場合はＥＲ３，！：ＦＧの間の
絶縁膜に過大なトンネル電流を流すことなく、ＦＣへの
電荷の注入を行うことが出来る。
本発明は以上説明したように、トンネル電流を流すため
の絶縁膜に段階的に高い電圧を印加することにより、高
電圧の立ち上がり時の過大なトンネル電流が流れること
を防止し、上記絶縁膜の劣下や破壊を防ぐ効果がある。
の絶縁膜に段階的に高い電圧を印加することにより、高
電圧の立ち上がり時の過大なトンネル電流が流れること
を防止し、上記絶縁膜の劣下や破壊を防ぐ効果がある。
第１図（ａｌと（ｂｌは、それぞれ本発明にかかる書き
込み時と消去時の高電圧印加タイミング図、第３図１ａ
ｌと（ｂｌは、それぞれ従来の書き込み時と消去時の高
電圧印加波形説明図、第３図１ａｌ〜（Ｃ１は、それぞ
れフロートソクス型不揮発性記憶装置と書き変え及び消
去時の電圧タイミング説明図である。 １・・・ＣＧ電極 ２ ・ ・ ・ ＦＣ ３・・・ＥＲ３電極 以上 出願人 セイコー電子工業株式会社
込み時と消去時の高電圧印加タイミング図、第３図１ａ
ｌと（ｂｌは、それぞれ従来の書き込み時と消去時の高
電圧印加波形説明図、第３図１ａｌ〜（Ｃ１は、それぞ
れフロートソクス型不揮発性記憶装置と書き変え及び消
去時の電圧タイミング説明図である。 １・・・ＣＧ電極 ２ ・ ・ ・ ＦＣ ３・・・ＥＲ３電極 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 絶縁膜を通してトンネル電流を流し、書き込みあるい
は消去を行う浮遊ゲート型ＥＰＲＯＭ、ＥＥＰＲＯＭ等
ＩＣを書き込み又は消去のための、上記絶縁膜への高電
圧印加方法において、段階的に高電圧印加することを特
徴とする不揮発性メモリ高電圧印加方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169537A JPH01112596A (ja) | 1987-07-07 | 1987-07-07 | 不揮発性メモリの高電圧印加方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169537A JPH01112596A (ja) | 1987-07-07 | 1987-07-07 | 不揮発性メモリの高電圧印加方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112596A true JPH01112596A (ja) | 1989-05-01 |
Family
ID=15888327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62169537A Pending JPH01112596A (ja) | 1987-07-07 | 1987-07-07 | 不揮発性メモリの高電圧印加方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112596A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701259A2 (en) * | 1994-09-09 | 1996-03-13 | Samsung Electronics Co., Ltd. | Auto-program circuit for a non-volatile memory device |
| KR100470182B1 (ko) * | 1997-08-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 플래쉬메모리셀의드레인바이어스회로 |
| KR100481841B1 (ko) * | 1997-11-25 | 2005-08-25 | 삼성전자주식회사 | 음의고전압을방전시키기위한회로를구비한플래시메모리장치 |
| JP2009059460A (ja) * | 2007-08-30 | 2009-03-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
1987
- 1987-07-07 JP JP62169537A patent/JPH01112596A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701259A2 (en) * | 1994-09-09 | 1996-03-13 | Samsung Electronics Co., Ltd. | Auto-program circuit for a non-volatile memory device |
| EP0701259A3 (en) * | 1994-09-09 | 1998-09-23 | Samsung Electronics Co., Ltd. | Auto-program circuit for a non-volatile memory device |
| KR100470182B1 (ko) * | 1997-08-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 플래쉬메모리셀의드레인바이어스회로 |
| KR100481841B1 (ko) * | 1997-11-25 | 2005-08-25 | 삼성전자주식회사 | 음의고전압을방전시키기위한회로를구비한플래시메모리장치 |
| JP2009059460A (ja) * | 2007-08-30 | 2009-03-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3061924B2 (ja) | 不揮発性記憶装置の消去方法 | |
| US6169693B1 (en) | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response | |
| JP3258065B2 (ja) | フローティングゲートメモリセルのプログラミングに関する方法 | |
| TW540055B (en) | Usage of word voltage assistance in twin MONOS cell during program and erase | |
| US5341342A (en) | Flash memory cell structure | |
| US6614693B1 (en) | Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM | |
| US5790460A (en) | Method of erasing a flash EEPROM memory | |
| JPH10261292A (ja) | 不揮発性半導体記憶装置の消去方法 | |
| US5838618A (en) | Bi-modal erase method for eliminating cycling-induced flash EEPROM cell write/erase threshold closure | |
| TWI230944B (en) | Overerase protection of memory cells for nonvolatile memory | |
| US6055183A (en) | Erase method of flash EEPROM by using snapback characteristic | |
| US6122201A (en) | Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM | |
| US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
| JP2754887B2 (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| JP2638654B2 (ja) | 半導体不揮発性記憶装置 | |
| US5903499A (en) | Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase | |
| JPH01112596A (ja) | 不揮発性メモリの高電圧印加方法 | |
| JP2794974B2 (ja) | 不揮発性半導体記憶装置の起動方法 | |
| US6760270B2 (en) | Erase of a non-volatile memory | |
| US5949717A (en) | Method to improve flash EEPROM cell write/erase threshold voltage closure | |
| JP3464955B2 (ja) | 半導体記憶装置及び記憶方法 | |
| JPH0223595A (ja) | 不揮発性半導体記憶装置の書込み方法 | |
| JPH0997500A (ja) | 不揮発性半導体記憶装置 | |
| JPH04359476A (ja) | 不揮発性半導体メモリの書き換え方法 |