JPH01109828A - 送信出力制御回路 - Google Patents
送信出力制御回路Info
- Publication number
- JPH01109828A JPH01109828A JP62266202A JP26620287A JPH01109828A JP H01109828 A JPH01109828 A JP H01109828A JP 62266202 A JP62266202 A JP 62266202A JP 26620287 A JP26620287 A JP 26620287A JP H01109828 A JPH01109828 A JP H01109828A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- amplifier
- transmission output
- switching signal
- burst switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 31
- 230000011664 signaling Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、送信出力制御回路に関し、特に、消費電力の
低減とアイソレーションを改善させた送信出力制御回路
に関する。
低減とアイソレーションを改善させた送信出力制御回路
に関する。
［従来の技術］
第３図は、従来の送信出力制御回路のブロック図である
。
。
同図において、ｌは入力レベル制御回路、２は線形の人
出力特性を持つＡＢ級またはＡ級の増幅器であり、入力
レベル制御回路１は増幅器２の入力信号のレベルを制御
して出力し、増幅器２はその出力を増幅する。また、３
は制御信号発生回路であり、バーストスイッチング信号
に従って制御信号を出力する。そして、５はＲＦ入力端
子、６はＲＦ出力端子、７はバーストスイッチング信号
入力端子である。さらに、８は前置制御回路であｒ、制
御信号発生回路３の制御信号に従って送信オフ時は入力
レベル制御回路ｌの入力レベルを小さくする。
出力特性を持つＡＢ級またはＡ級の増幅器であり、入力
レベル制御回路１は増幅器２の入力信号のレベルを制御
して出力し、増幅器２はその出力を増幅する。また、３
は制御信号発生回路であり、バーストスイッチング信号
に従って制御信号を出力する。そして、５はＲＦ入力端
子、６はＲＦ出力端子、７はバーストスイッチング信号
入力端子である。さらに、８は前置制御回路であｒ、制
御信号発生回路３の制御信号に従って送信オフ時は入力
レベル制御回路ｌの入力レベルを小さくする。
上記構成において、ＲＦ入力端子５にはＲＦ偽信号、バ
ーストスイッチング信号入力端子７にはバーストスイッ
チング信号を入力する。すると、送信オン時には入力レ
ベル制御回路Ｉが増幅器２の入力レベルを制御し、増幅
器２がその出力信号を増幅する。そして、送信オフ時に
は前置制御回路８が入力レベル制御回路１の入力を小さ
くし、増幅器２における入出力間のアイソレーションを
大きくさせる。
ーストスイッチング信号入力端子７にはバーストスイッ
チング信号を入力する。すると、送信オン時には入力レ
ベル制御回路Ｉが増幅器２の入力レベルを制御し、増幅
器２がその出力信号を増幅する。そして、送信オフ時に
は前置制御回路８が入力レベル制御回路１の入力を小さ
くし、増幅器２における入出力間のアイソレーションを
大きくさせる。
従来の送信出力制御回路は、以上のようにして送信出力
を制御していた。
を制御していた。
［解決すべき問題点］
上述した従来の送信出力制御回路は、次のような問題点
があった。
があった。
■増幅器にＡ級またはＡＢ級のアンプを使用する場合、
送信オフ時においてもバイアス電流が流れるため、送信
オフ時の消費電力が多い。
送信オフ時においてもバイアス電流が流れるため、送信
オフ時の消費電力が多い。
■増幅器における入出力間のアイソレーションが小さく
、送信出力のオンオフ比が十分とれないため、送信出力
オフ時は入力レベル制御回路１への入力レベルを小さく
することによって必要なアイソレーションを得なければ
ならず、そのために人出力レベル制御回路ｌの前に前置
増幅回路８を設置する必要があり、回路構成が複雑にな
ってしまう。
、送信出力のオンオフ比が十分とれないため、送信出力
オフ時は入力レベル制御回路１への入力レベルを小さく
することによって必要なアイソレーションを得なければ
ならず、そのために人出力レベル制御回路ｌの前に前置
増幅回路８を設置する必要があり、回路構成が複雑にな
ってしまう。
本発明は、上記問題点にかんがみてなされたもので、消
費電力が少なく、かつ、簡易な構成で増幅話人出力間の
アイソレーションを十分とることが可能な送信出力制御
回路の提供を目的とする。
費電力が少なく、かつ、簡易な構成で増幅話人出力間の
アイソレーションを十分とることが可能な送信出力制御
回路の提供を目的とする。
［問題点の解決手段］
上記目的を達成するため、本発明の送信出力制御回路は
、ＡＢ級またはＡ級の特性をもつ増幅器と、バーストス
イッチング信号の入力に応じて制御信号を発生する制御
信号発生回路と、この制御信号発生回路からの制御信号
に従って上記増幅器への入力レベルを制御する入力レベ
ル制御回路と、上記バーストスイッチング信号に同期し
て上記増幅器のバイアス電圧を制御するバイアス制御回
路とを備えた構成としである。
、ＡＢ級またはＡ級の特性をもつ増幅器と、バーストス
イッチング信号の入力に応じて制御信号を発生する制御
信号発生回路と、この制御信号発生回路からの制御信号
に従って上記増幅器への入力レベルを制御する入力レベ
ル制御回路と、上記バーストスイッチング信号に同期し
て上記増幅器のバイアス電圧を制御するバイアス制御回
路とを備えた構成としである。
［実施例コ
以下、図面にもとづいて本発明の詳細な説明する。
第１図は本発明の一実施例に係る送信出力制御回路のブ
ロック図、第２図（ａ）〜（ｄ）は第１図の送信出力制
御回路における各部の信号を示すタイミングチャートで
ある。なお、従来例と共通または対応する部分について
は同一の符号で表す。
ロック図、第２図（ａ）〜（ｄ）は第１図の送信出力制
御回路における各部の信号を示すタイミングチャートで
ある。なお、従来例と共通または対応する部分について
は同一の符号で表す。
第１図において、４はバイアス制御回路であり、バース
トスイッチング信号に同期して、増幅器２のバイアス電
圧を制御する。
トスイッチング信号に同期して、増幅器２のバイアス電
圧を制御する。
また、第２図において、ａはバーストスイッチング信号
、ｂはバイアス制御回路４の出力信号、Ｃは制御信号発
生回路３の出力信号、ｄは増幅器２の出力信号である。
、ｂはバイアス制御回路４の出力信号、Ｃは制御信号発
生回路３の出力信号、ｄは増幅器２の出力信号である。
上記構成において、バイアス電圧制御回路４は、バース
トスイッチング信号（第３図（ａ））に同期して制御信
号（第３図（ｂ））を出力する。すなわち、バーストス
イッチング信号がオンの時のみ増幅器２にバイアス電圧
がかかるよう制御する。
トスイッチング信号（第３図（ａ））に同期して制御信
号（第３図（ｂ））を出力する。すなわち、バーストス
イッチング信号がオンの時のみ増幅器２にバイアス電圧
がかかるよう制御する。
この結果、第３図に示すようなタイミングによって増幅
器２のバイアス電圧と出力信号が制御される。
器２のバイアス電圧と出力信号が制御される。
また、これによって送信出力オフ時における増幅器２の
消費電力はほぼゼロとなり、増幅器２の入出力間のアイ
ソレーションも増加して送信出力のオンオフ比も十分と
れるようになる。
消費電力はほぼゼロとなり、増幅器２の入出力間のアイ
ソレーションも増加して送信出力のオンオフ比も十分と
れるようになる。
すなわち、従来の送信出力制御回路では、増幅器２がＡ
Ｂ級またはＡ級の特性をもつ場合、送信出力オフ時にお
ける消費電力の増加や送信出力のオンオフ比が十分とれ
ないという問題点があったが、本実施例では、第１図に
示すバイアス電圧制御回路４を付加してこれを解決して
いる。
Ｂ級またはＡ級の特性をもつ場合、送信出力オフ時にお
ける消費電力の増加や送信出力のオンオフ比が十分とれ
ないという問題点があったが、本実施例では、第１図に
示すバイアス電圧制御回路４を付加してこれを解決して
いる。
なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
ば、上述の実施例では、バイアス電圧制御回路４は、直
接バーストスイッチング信号を入力して増幅器２のバイ
アス電圧を制御しているが、制御信号発生回路３の制御
信号によってバーストスイッチング信号を判断すること
もできる。
旨の範囲内における種々変形例を含むものである。例え
ば、上述の実施例では、バイアス電圧制御回路４は、直
接バーストスイッチング信号を入力して増幅器２のバイ
アス電圧を制御しているが、制御信号発生回路３の制御
信号によってバーストスイッチング信号を判断すること
もできる。
［発明の効果］
以上説明したように本発明は、バーストスイッチング信
号にもとづいてバイアス制御回路で増幅器のバイアス電
圧を制御することにより、送信出力オフ時は増幅器のバ
イアス電流が流れなくなり、消費電力を低減せしめるほ
か、増幅器の入出力のアイソレーションも十分にとるこ
とが可能となり、消費電力の低減とアイソレーションの
改善という要求を同時に満たす送信出力制御回路を提供
できるという効果がある。
号にもとづいてバイアス制御回路で増幅器のバイアス電
圧を制御することにより、送信出力オフ時は増幅器のバ
イアス電流が流れなくなり、消費電力を低減せしめるほ
か、増幅器の入出力のアイソレーションも十分にとるこ
とが可能となり、消費電力の低減とアイソレーションの
改善という要求を同時に満たす送信出力制御回路を提供
できるという効果がある。
さらに、従来例のように入力レベル制御回路の前に前置
制御回路を設置する必要ながなくなり、より簡易な構成
とすることができるという効果もある。
制御回路を設置する必要ながなくなり、より簡易な構成
とすることができるという効果もある。
第１図は本発明の一実施例に係る送信出力制御回路のブ
ロック図、第２図（ａ）〜（ｄ）は第１図の送信出力制
御回路における各部の信号を示すタイミングチャート、
第３図は従来の送信出力制御回路のブロック図である。 １：入力レベル制御回路 ２：線形の人出力特性を持つ増幅器 ３：制御信号発生回路 ４：バイアス制御回路
ロック図、第２図（ａ）〜（ｄ）は第１図の送信出力制
御回路における各部の信号を示すタイミングチャート、
第３図は従来の送信出力制御回路のブロック図である。 １：入力レベル制御回路 ２：線形の人出力特性を持つ増幅器 ３：制御信号発生回路 ４：バイアス制御回路
Claims (1)
- ＡＢ級またはＡ級の特性をもつ増幅器と、バーストスイ
ッチング信号の入力に応じて制御信号を発生する制御信
号発生回路と、この制御信号発生回路からの制御信号に
従って上記増幅器への入力レベルを制御する入力レベル
制御回路と、上記バーストスイッチング信号に同期して
上記増幅器のバイアス電圧を制御するバイアス制御回路
とを具備することを特徴とする送信出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266202A JPH01109828A (ja) | 1987-10-23 | 1987-10-23 | 送信出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266202A JPH01109828A (ja) | 1987-10-23 | 1987-10-23 | 送信出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109828A true JPH01109828A (ja) | 1989-04-26 |
Family
ID=17427679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62266202A Pending JPH01109828A (ja) | 1987-10-23 | 1987-10-23 | 送信出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109828A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229735A (ja) * | 1990-06-16 | 1992-08-19 | Nec Corp | バースト信号用送信回路 |
| JPH06244652A (ja) * | 1992-11-26 | 1994-09-02 | Nec Corp | 無線機用ブースタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637536B2 (ja) * | 1979-06-19 | 1981-09-01 |
-
1987
- 1987-10-23 JP JP62266202A patent/JPH01109828A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637536B2 (ja) * | 1979-06-19 | 1981-09-01 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229735A (ja) * | 1990-06-16 | 1992-08-19 | Nec Corp | バースト信号用送信回路 |
| JPH06244652A (ja) * | 1992-11-26 | 1994-09-02 | Nec Corp | 無線機用ブースタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY124544A (en) | Efficient parallel-stage power amplifier | |
| TW359917B (en) | Trigger voltage controllable Schmitt trigger circuit | |
| CA2402704A1 (en) | System and method of producing direct audio from a power supply | |
| CA2249859A1 (en) | Power supply control system | |
| ATE235758T1 (de) | Analoge niederspannungseingangsschaltung | |
| JP3180711B2 (ja) | ゲイン制御装置 | |
| JPH01109828A (ja) | 送信出力制御回路 | |
| EP0860826A3 (en) | PRML system with reduced complexity maximum likelihood detector | |
| TW275164B (en) | Precision current mirror circuit | |
| WO1998048510A3 (en) | An arrangement and method relating to signal power amplification | |
| TW344166B (en) | An arrangement for stabilizing an output stage, and an output stage | |
| JPH0339931Y2 (ja) | ||
| JPH09116359A (ja) | 電力増幅回路 | |
| JP3544115B2 (ja) | デューティ制御回路 | |
| WO1997033366A3 (en) | Circuit arrangement comprising a logarithmic transfer function | |
| ATE114208T1 (de) | Schaltungsanordnung zur regelung des pegels elektrischer signale. | |
| JPH03201710A (ja) | 電力増幅器 | |
| JPS6468006A (en) | Power amplifier provided with fader vr | |
| JP3586054B2 (ja) | 電力増幅器 | |
| JPS6487257A (en) | Luminous amount control device | |
| JPH0231522A (ja) | 送信電力増幅装置の電力消費節減方式 | |
| JPH07326939A (ja) | リミッタ回路 | |
| JPH029871U (ja) | ||
| JPS6041310A (ja) | 音声出力装置 | |
| JPH11150995A (ja) | 発電機の制御方法 |