JP7843811B2 - ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 - Google Patents
ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法Info
- Publication number
- JP7843811B2 JP7843811B2 JP2024151027A JP2024151027A JP7843811B2 JP 7843811 B2 JP7843811 B2 JP 7843811B2 JP 2024151027 A JP2024151027 A JP 2024151027A JP 2024151027 A JP2024151027 A JP 2024151027A JP 7843811 B2 JP7843811 B2 JP 7843811B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic core
- current
- superposition
- model
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Filters And Equalizers (AREA)
Description
特許文献4に記載の発明は、積層チップインダクタのシミュレーション方法に関するものであり、ノイズフィルタ分野に適用することは難しい。
本発明の実施の形態に係る直流重畳モデル作成方法および直流重畳モデル提供方法について詳細に説明する。
図2は、インダクタとして機能する磁性コアの基本回路構成を示す図である。
図3は、図5に示す直流重畳モデルが成立することを数式により示すための第1の基本モデルを示す図である。
図4は、図5に示す直流重畳モデルが成立することを数式により示すための第2の基本モデルを示す図である。
以下、これらの図を用いて本実施の形態に係る直流重畳モデル作成方法について詳細に説明する。
以下、具体的にシミュレーションモデルの作成方法と提供方法について説明する。
(第1の基本モデル)
図3において、B3がインダクタンス(f(i))を有するインダクタとしてふるまうには数1より、数3を満たすことが要求される。
つぎに、第1の基本モデルを使うことにより数3を成立できることを説明する。図2から得られる数1を用いると、インダクタ(L1)は数4であらわされる。
つぎに、図3に示すiとiLとは同じであるので数5が成立する。
数5の両辺を微分すると、数6が得られる。
数3を変形すると数7が得られる。
数6と数7とから数8が得られる。
このようにして得られた数8を、図3の基本モデルのラベル名で表現すると数9となる。
(第2の基本モデル)
ここで、第2の基本モデルにおいて、L1は定数が1(H)に設定している。したがって、1/L1=1である。この結果、数13のようになる。
つぎに、図4に示すiとiLとは同じであるので数14が成立する。
数14の両辺を微分すると、数15が得られる。
ここで、図4からv2=VL2であるので数16が得られる。なお、明細書中ではv2と記載したが、数式、図3および図4では同じ文字を筆記体で記載している。
以上の結果から、数11および数16より、ビヘイビア電源B3から数17を出力することで数12を成立させることができる。
したがって、図4に示す第2の基本モデルを用いて直流重畳電流がある場合のシミュレーションをすることができる。
(素子定数の設定とテーブル関数)
(シミュレーション結果と実測との比較)
以上のように、本発明のシミュレーションモデルは直流電流が重畳された磁性コアに対して実測値と精度よく一致している。
(直流重畳モデル提供方法)
つぎに、作成した直流重畳モデルと磁性コアに関する情報を格納する。
R1、R2、R 抵抗
L1 インダクタ(1H)
SW スイッチ
IL 電流
VL 電圧
B1、B2、B3 ビヘイビア電源
i、iL 電流
R3 抵抗(1mΩ)
C1、C2、C3、C4、C5 キャパシタ
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10 抵抗
L1、L2、L3、L4 インダクタ
L6 インダクタ(1H)
INV インバータ
Moter モータ
Claims (6)
- ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICE(Simulation Program with Integrated Circuit Emphasis)を使用してシミュレーションするための直流重畳モデル作成方法であって、
前記磁性コアを、抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、前記抵抗(R)と前記キャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、前記インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により前記磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、
提供側のコンピュータは、
直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、前記抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出する第1のステップと、
直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した前記抵抗値、前記インダクタンス値および前記キャパシタンス値をもとに、前記抵抗(R)、前記キャパシタ(C)および前記インダクタ(L)について前記テーブル関数に未定義の変数を含まないように設定する第2のステップとを行い、直流重畳電流が重畳された場合の回路特性をシミュレートすることを特徴とするノイズフィルタ用磁性コアの直流重畳モデル作成方法。
- 前記第1のステップにおいて、
前記提供側のコンピュータは、前記抵抗値は共振周波数における抵抗値から算出し、前記インダクタンス値は共振周波数の低周波側の傾きから算出し、前記キャパシタンス値は共振周波数から算出することを特徴とする請求項1に記載のノイズフィルタ用磁性コアの直流重畳モデル作成方法。
- 前記磁性コアは異なる素材および/または形状から構成される場合、
前記提供側のコンピュータは、異なる素材および/または形状からなる前記磁性コアごとに前記第1のステップと前記第2のステップとを行い、異なる素材および/または形状からなる前記磁性コアごとの直流重畳モデルを作成することを特徴とする請求項1に記載のノイズフィルタ用磁性コアの直流重畳モデル作成方法。
- ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICE(Simulation Program with Integrated Circuit Emphasis)を使用してシミュレーションするための直流重畳モデル提供方法であって、
前記磁性コアを、抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、前記抵抗(R)と前記キャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、前記インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により前記磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、
提供側のコンピュータは、
直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、前記抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出し、
直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した前記抵抗値、前記インダクタンス値および前記キャパシタンス値をもとに、前記抵抗(R)、前記キャパシタ(C)および前記インダクタ(L)について前記テーブル関数に未定義の変数を含まないように設定して直流重畳電流が重畳された場合の回路特性をシミュレートする直流重畳モデルを作成するAステップと、
前記直流重畳モデルと磁性コアに関する情報を格納するBステップと、
前記磁性コアに関する情報についてインターネットを介して公開するCステップとを行い、
前記磁性コアを用いてノイズ対策を行うユーザが、前記磁性コアに関する情報の入手を希望した場合、
ユーザ側のコンピュータは、前記インターネットを介して前記磁性コアに関する情報にアクセスし、前記情報の入手を希望することを前記提供側のコンピュータに入力した場合、
前記提供側のコンピュータは、前記ユーザ側のコンピュータに対してユーザ登録を要求し、前記ユーザ側のコンピュータから前記ユーザ登録がなされた場合に、前記提供側のコンピュータは前記ユーザ側のコンピュータに対して前記ノイズフィルタ用磁性コアの直流重畳モデルを含む前記磁性コアに関する情報のダウンロードを許可することを特徴とするノイズフィルタ用磁性コアの直流重畳モデル提供方法。
- 前記抵抗値、インダクタンス値およびキャパシタンス値の算出において、
前記提供側のコンピュータは、前記抵抗値は共振周波数における抵抗値から算出し、前記インダクタンス値は共振周波数の低周波側の傾きから算出し、前記キャパシタンス値は共振周波数から算出することを特徴とする請求項4に記載のノイズフィルタ用磁性コアの直流重畳モデル提供方法。
- 前記磁性コアが異なる素材および/または形状から構成される場合、
前記提供側のコンピュータは、
前記Aステップにおいて、異なる素材および/または形状から構成される前記磁性コアごとに前記抵抗値、インダクタンス値およびキャパシタンス値を算出し、異なる素材および/または形状から構成される前記磁性コアごとの直流重畳モデルを作成し、
前記Bステップにおいて、前記直流重畳モデルと前記磁性コアに関する情報を格納することを特徴とする請求項4に記載のノイズフィルタ用磁性コアの直流重畳モデル提供方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024151027A JP7843811B2 (ja) | 2024-09-02 | 2024-09-02 | ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024151027A JP7843811B2 (ja) | 2024-09-02 | 2024-09-02 | ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2026046483A JP2026046483A (ja) | 2026-03-13 |
| JP7843811B2 true JP7843811B2 (ja) | 2026-04-10 |
Family
ID=99015806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024151027A Active JP7843811B2 (ja) | 2024-09-02 | 2024-09-02 | ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7843811B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014185294A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル |
| JP2017091346A (ja) | 2015-11-13 | 2017-05-25 | 株式会社村田製作所 | インダクタのシミュレーションモデル |
| JP2018160132A (ja) | 2017-03-23 | 2018-10-11 | 太陽誘電株式会社 | 等価回路の構築方法,シミュレーション方法及びその装置 |
| CN112464602A (zh) | 2020-12-03 | 2021-03-09 | 电子科技大学 | 一种多谐振点电阻及电感的高频spice模型建立方法 |
| JP2021068143A (ja) | 2019-10-23 | 2021-04-30 | 三菱電機エンジニアリング株式会社 | 特性算出装置、特性算出方法、及び特性算出プログラム |
-
2024
- 2024-09-02 JP JP2024151027A patent/JP7843811B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014185294A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル |
| JP2017091346A (ja) | 2015-11-13 | 2017-05-25 | 株式会社村田製作所 | インダクタのシミュレーションモデル |
| JP2018160132A (ja) | 2017-03-23 | 2018-10-11 | 太陽誘電株式会社 | 等価回路の構築方法,シミュレーション方法及びその装置 |
| JP2021068143A (ja) | 2019-10-23 | 2021-04-30 | 三菱電機エンジニアリング株式会社 | 特性算出装置、特性算出方法、及び特性算出プログラム |
| CN112464602A (zh) | 2020-12-03 | 2021-03-09 | 电子科技大学 | 一种多谐振点电阻及电感的高频spice模型建立方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2026046483A (ja) | 2026-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105229645B (zh) | 电感器的仿真方法及电感器的非线性等效电路模型 | |
| Stevanovic et al. | Behavioral modeling of chokes for EMI simulations in power electronics | |
| Zeltser et al. | On SPICE simulation of voltage-dependent capacitors | |
| CN105229644B (zh) | 电容器的仿真方法及电容器的非线性等效电路模型 | |
| JP5121757B2 (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
| US8718987B2 (en) | Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator | |
| JP3894375B2 (ja) | 回路の応答をシミュレートする方法 | |
| US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
| May | Passive Circuit Analysis with LTspice® | |
| JP7246633B2 (ja) | 電磁界シミュレータおよび電磁界解析方法 | |
| WO1998022895A2 (en) | Method and apparatus for making an electrical circuit having an rlcg line | |
| WO2003023661A2 (en) | Method and apparatus for analysing and modeling of analog systems | |
| JP7843811B2 (ja) | ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 | |
| Nako et al. | Reduced complexity approximation and design of Gaussian impulse response filters and wavelets | |
| Root et al. | New techniques for non-linear behavioral modeling of microwave/RF ICs from simulation and nonlinear microwave measurements | |
| Brown et al. | Time-domain simulation of mixed nonlinear magnetic and electronic systems | |
| Alonso et al. | Modeling magnetic devices using SPICE: Application to variable inductors | |
| JP2017068492A (ja) | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム | |
| Liu et al. | Nonlinear inductor modeling for power converter | |
| Thompson et al. | Analog circuit model for loudspeakers including eddy current behavior and suitable for time domain simulation | |
| Ranta et al. | Inclusion of hysteresis and eddy current losses in nonlinear time-domain inductance models | |
| Wilson | Modeling and simulation of magnetic components in electric circuits | |
| JP2004246503A (ja) | 回路基板のインピーダンスを計算する装置および方法 | |
| Radner et al. | Straightforward modeling of frequency dispersive and nonlinear common mode chokes for transient simulations | |
| JP2017194811A (ja) | 周波数特性解析装置、方法、及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251031 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20251224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20260113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7843811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |