JP7843811B2 - ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 - Google Patents

ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法

Info

Publication number
JP7843811B2
JP7843811B2 JP2024151027A JP2024151027A JP7843811B2 JP 7843811 B2 JP7843811 B2 JP 7843811B2 JP 2024151027 A JP2024151027 A JP 2024151027A JP 2024151027 A JP2024151027 A JP 2024151027A JP 7843811 B2 JP7843811 B2 JP 7843811B2
Authority
JP
Japan
Prior art keywords
magnetic core
current
superposition
model
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024151027A
Other languages
English (en)
Other versions
JP2026046483A (ja
Inventor
晴加 野上
菜実 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiwa Electric Mfg Co Ltd
Original Assignee
Seiwa Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiwa Electric Mfg Co Ltd filed Critical Seiwa Electric Mfg Co Ltd
Priority to JP2024151027A priority Critical patent/JP7843811B2/ja
Publication of JP2026046483A publication Critical patent/JP2026046483A/ja
Application granted granted Critical
Publication of JP7843811B2 publication Critical patent/JP7843811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Filters And Equalizers (AREA)

Description

本発明は、ノイズフィルタに用いる磁性コアの電気特性をSPICE(Simulation Program with Integrated Circuit Emphasis)を用いた回路用シミュレータでシミュレーションするための直流重畳モデル作成方法および直流重畳モデル提供方法に関する。
電子機器は高速化、大容量化、小型軽量化や低消費電力化への要求が高まる中で電子機器開発期間の短縮化とコスト削減が競争力向上のために必須となっている。このため、試作実験回数を削減するために高精度なシミュレーションモデルが必要になってきている。電子回路設計においては、SPICE(Simulation Program with Integrated Circuit Emphasis)等の回路用シミュレータが用いられている。
ノイズフィルタなどに用いられている磁性コアのインダクタンスは、重畳印加されるDCバイアス電圧や直流電流によって変化し、その変化はノイズ対策のための回路シミュレーションをする場合に無視することができない。
磁性コアに多く用いられているフェライトは酸化鉄を主成分とするセラミックスであり、磁性コアのほとんどはリング形状で用いられることが多い。リングの穴の中に導線を通すことによって導線とフェライトコアによりインダクタを構成する。このインダクタは、高周波になるほど高いインピーダンスを持つ。このため、高周波電流を阻止するローパスフィルタとして働き、高周波ノイズを減衰させることができる。また、導線を通ったノイズ電流の一部は磁気損失として失われ、ノイズ除去の作用をする。
機器のデジタル化と大電流化の進展により、高周波領域のノイズ対策の要求が増大している。ノイズ対策において最適な磁性コアを設定する作業は、複雑で手間と時間がかかるので、高精度の回路シミュレーション技術が要求されている。このため、ノイズ対策についても直流重畳特性を考慮したSPICEシミュレーションが要求されている。
コンデンサやインダクタの直流重畳特性を考慮したシミュレーション方法としては、電子部品を製造販売している企業を主体に色々な方法が開発され、多くは無償で提供されている。
例えば、重畳等価回路の構築方法として以下の方法が開示されている。電流もしくは電圧が重畳された重畳状態における受動素子の重畳等価回路を、電流もしくは電圧が重畳されていない基準状態における受動素子の基準状態等価回路を利用して構築する方法であり、受動素子の基準状態における無重畳時特性と、重畳状態における重畳時特性との差異に相当する電流もしくは電圧を供給して差異の補正を行うステップを含む方法である。より具体的には、重畳等価回路の外部端子間に、電圧源と電流センサーを接続するとともに、重畳等価回路の外部端子間には接続されない独立した閉ループ回路に、基準状態等価回路と電流源と電圧センサーとを接続し、外部端子間の電流を電流センサーで検知し、この検知結果に依存する電流を、電流源から基準状態等価回路に通電するとともに、この通電によって基準状態等価回路に生ずる電圧を電圧センサーで検知し、この結果に依存する電圧を電圧源から出力することで補正を行う方法である(例えば、特許文献1参照)。
さらに、インダクタを含む回路のシミュレーション結果と、実際の回路の動作とが大きく乖離しないようなインダクタのシミュレーションモデルが開示されている。具体的には、直流電流が重畳された三角波の電流がインダクタに流れる場合のインダクタのシミュレーションモデルであって、インダクタの等価回路を、直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路とし、インダクタの直流抵抗を、三角波の振幅と三角波の直流重畳電流とに対する第1の関数、インダクタの見掛けの交流抵抗を、三角波の振幅と三角波の直流重畳電流と三角波の周波数とに対する第2の関数、インダクタのインダクタンスを、三角波の振幅と三角波の直流重畳電流と三角波の周波数とに対する第3の関数とし、直流抵抗はその両端の電圧値を、第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源とし、見掛けの交流抵抗は、交流抵抗の両端の電圧値を、第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源とし、インダクタンスは、そのインダクタンスの両端の電圧の積分値を、第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源とし、三角波の直流重畳電流は、第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化することにより求められ、 三角波の振幅は、第1のビヘイビア電流源に流れる電流値から三角波の重畳電流の値を減じた値を、ピークホールド回路でピークホールドすることにより求められ、三角波の周波数は、第1のビヘイビア電流源に流れる電流値から三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、パルス波をカウンタ回路でカウントすることにより求めるシミュレーションモデルである(例えば、特許文献2参照)。
さらに例えば、直流電流重畳時の非線形特性を精度高く動的にシミュレート可能なインダクタのシミュレーション方法および非線形等価回路モデルが開示されている。具体的には、インダクタの等価回路を、受動回路素子を使って表し、直流電流重畳時における前記受動回路素子の特性変化率を、実測値を基に電流を変数とする近似関数として表し、インダクタに流れる電流を参照し、参照した電流に対応して近似関数により算出される特性変化率、および直流電流無重畳時に受動回路素子に生じる無重畳時電圧に基づいて、直流電流の重畳によって特性が変化する受動回路素子に直列に接続される制御電圧源により、直流電流重畳時に受動回路素子に生じる重畳時電圧と無重畳時電圧との差分電圧を発生させ、無重畳時電圧に差分電圧を重畳させることで、インダクタの直流電流重畳時の非線形特性をシミュレートする方法が開示されている(例えば、特許文献3参照)。
さらに例えば、回路シミュレータを用いた回路設計と実際の回路性能との誤差の発生を良好に抑制することを目的とした等価回路モデルの回路定数解析方法が開示されている。具体的には、内部導体の表皮効果を考慮するインダクタンスL1とレジスタンスR1の直列回路に、直流に対するインダクタンスL0とインダクタンスL1との間の相互インダクタンスLmを並列接続し、これにインダクタンスL0と内部導体の直流抵抗Rdc1とを直列に接続する。次に、外部電極の寄生インダクタンスLsを等価インダクタンスL0に直列に接続するとともに、外部電極の直流抵抗Rdc2を内部導体の直流抵抗Rdc1に直列に接続する。また、寄生キャパシタンスCpと、チップを構成する誘電体の損失を表す抵抗Rpとを直列に接続した直列回路を、外部電極の等価素子Ls,Rdc2の内側に並列に接続して構成された等価回路モデルを用いる(例えば、特許文献4参照)。
特開2018-160132号公報 特開2017-091346号公報 国際公開番号WO2014/185294 特開2010-204869号公報
特許文献1に記載の発明は、電流もしくは電圧が基準状態の等価回路を基本とし、これに、電流もしくは電圧重畳時の特性変化を表す電源回路を付加することで、電流もしくは電圧重畳時の特性が精度よく表現できることを特徴としている。そのために電流センサーまたは電圧センサーを用いて、電流源の電流または電圧源の電圧に依存させるようにしており、構成が複雑である。
特許文献2に記載の発明は、直流電流が重畳された三角波の電流が流れる場合のインダクタのシミュレーションモデルであってDC-DCコンバータなどに用いられるパワーインダクタのように大振幅の電流が一定の条件で流れる場合のシミュレーション用であって、フェライトコアなどの磁性コアを用いたノイズフィルタ分野への適用は難しい。
特許文献3に記載の発明は、インダクタのシミュレーション方法でありDC―DCコンバータなど、電源回路に用いるインダクタを対象としたシミュレーション方法である。このため、ノイズフィルタ分野への適用は難しい。
特許文献4に記載の発明は、積層チップインダクタのシミュレーション方法に関するものであり、ノイズフィルタ分野に適用することは難しい。
フェライトコアなどの磁性コアをノイズフィルタとして用いる場合、磁性コアに導線を通したり、巻き付けたりするのでインダクタを構成する。インダクタは、直流飽和電流を超えると急速にインダクタンスが低下することが知られている。ノイズフィルタとして用いる場合、ノイズレベルやノイズの周波数などはあらかじめ設定することができないだけでなく、インダクタンス(L)は電流が増大するにつれて低下する性質があり(直流重畳特性)、また、発熱によりコアの透磁率(μ)や飽和磁束密度(Bs)が変化する性質も有する。
本発明は、フェライトコアを含む磁性コアをノイズフィルタとして用いる場合に、SPICEを活用してシミュレーションするためのノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデルのユーザへの提供方法を提示することを目的とする。
上記従来の課題を解決するために本発明のノイズフィルタ用磁性コアの直流重畳モデル作成方法は、ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICE(Simulation Program with Integrated Circuit Emphasis)を使用してシミュレーションするための作成方法であって、磁性コアを抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、抵抗(R)とキャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により前記磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、提供側のコンピュータは、直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、前記抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出する第のステップと、直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した抵抗値、インダクタンス値およびキャパシタンス値をもとに、抵抗(R)、キャパシタ(C)およびインダクタ(L)についてテーブル関数に未定義の変数を含まないように設定する第のステップとを行い、直流重畳電流が重畳された場合の回路特性をシミュレートすることを特徴とする。
さらに、上記方法における第のステップにおいて、提供側のコンピュータは、抵抗値は共振周波数における抵抗値から算出し、インダクタンス値は共振周波数の低周波側の傾きから算出し、キャパシタンス値は共振周波数から算出するようにしてもよい。なお、抵抗値、インダクタンス値およびキャパシタンス値を求める方法は、上記に限定されることはなく他の方法でもよい。
また、上記方法において、磁性コアは異なる素材および/または形状から構成される場合提供側のコンピュータは異なる素材および/または形状からなる磁性コアごとに上記第のステップと上記第のステップとを行い、異なる素材および/または形状からなる磁性コアごとの直流重畳モデルを作成するようにしてもよい。上記において、異なる素材および/または形状という表現は、素材が異なる場合、形状が異なる場合、および、素材と形状がそれぞれ異なる場合をいうものである。
磁性コアの素材としては、フェライトが多く使われているが、その他にダスト材、アモルファス、ナノクリスタルなどもコアとして用いられている。これらはそれぞれ磁気特性が異なるので直流重畳モデル、特にテーブル関数を個別に作成することが必要である。また、磁性コアは形状、例えばリング直径や幅などによっても磁気特性が異なるので、これらについても直流重畳モデル、特にテーブル関数を個別に作成することが必要となる場合がある。ただし、形状が異なる場合でもほぼ同じ抵抗値、インダクタンス値およびキャパシタンス値を用いてもよい場合は同一の直流重畳モデルを用いてもよい。
磁性コアのインダクタンス値は電流が増大するにつれて低下する性質があり、これを直流重畳特性という。さらに、電流の増大に伴い発熱すると、コアの透磁率や飽和磁束密度が変化する。したがって、静的なシミュレーション方法では高精度が得られない。しかし、本発明の直流重畳モデルでは、磁性コアについて実測データをもとにして抵抗、インダクタおよびキャパシタのテーブル関数を設定しているので直流重畳電流が変化しても高精度のシミュレーションが可能となった。
つぎに、本発明のノイズフィルタ用磁性コアの直流重畳モデルの提供方法は、ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICEを使用してシミュレーションするための提供方法であって、磁性コアを抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、抵抗(R)とキャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、提供側のコンピュータは直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出し、直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した抵抗値、インダクタンス値およびキャパシタンス値をもとに、抵抗(R)、キャパシタ(C)およびインダクタ(L)についてテーブル関数に未定義の変数を含まないように設定して直流重畳電流が重畳された場合の回路特性をシミュレートする直流重畳モデルを作成するAステップと、直流重畳モデルと磁性コアに関する情報を格納するステップと、磁性コアに関する情報についてインターネットを介して公開するステップとを行い、磁性コアを用いてノイズ対策を行うユーザが、磁性コアに関する情報の入手を希望した場合、ユーザ側のコンピュータはインターネットを介して磁性コアに関する情報にアクセスし、情報の入手を希望することを提供側のコンピュータに入力した場合、提供側のコンピュータはユーザ側のコンピュータに対してユーザ登録を要求し、ユーザ側のコンピュータからユーザ登録がなされた場合に、提供側のコンピュータはユーザ側のコンピュータに対して直流重畳モデルを含む磁性コアに関する情報のダウンロードを許可することを特徴とする。
さらに、抵抗値、インダクタンス値およびキャパシタンス値の算出において、提供側のコンピュータは、抵抗値は共振周波数における抵抗値から算出し、インダクタンス値は共振周波数の低周波側の傾きから算出し、キャパシタンス値は共振周波数から算出するようにしてもよい。
また、磁性コアが異なる素材および/または形状から構成される場合、提供側のコンピュータは、上記ステップにおいて異なる素材および/または形状から構成される磁性コアごとに抵抗値、インダクタンス値およびキャパシタンス値を算出し、異なる素材および/または形状から構成される磁性コアごとの直流重畳モデルを作成し、Bステップにおいて、これらの直流重畳モデルと磁性コアに関する情報を格納するようにしてもよい。
上記提供方法とすることにより、磁性コアの提供者がインダクタとして機能する磁性コアをビヘイビア電源で表現し、提供側のコンピュータは等価回路であらわされる抵抗、インダクタおよびキャパシタに対して実測した数値に基づくテーブル関数を設定するので直流重畳電流が変化しても高精度のシミュレーションができる。この結果、ユーザ側のコンピュータは磁性コアを使用するためのシミュレーションにおいてSPICEを用いた回路シミュレーションを簡単に行うことができる。
本発明の磁性コアのシミュレーションモデルの提供方法は、磁性コアを用いてノイズ対策を行うユーザに幅広く使用可能となり、種々のノイズ対策分野に大きな効果を奏する。
本実施の形態に係る磁性コアの等価回路を示す図である。 インダクタとして機能する磁性コアの基本回路構成を示す図である。 図5に示す直流重畳モデルが成立することを数式により示すための第1の基本モデルを示す図である。 図5に示す直流重畳モデルが成立することを数式により示すための第2の基本モデルを示す図である。 直流重畳モデルのテーブル関数を求めるための方法を説明する図であり、(a)は等価回路において直流重畳電流により変化する抵抗値、インダクタンス値およびキャパシタンス値を示し、(b)は直流重畳モデルとテーブル関数を説明する図である。 図5に示す等価回路のそれぞれのインピーダンスの周波数特性と直流重畳モデルでテーブル関数を設定して求めたインピーダンスの周波数特性のシミュレーション結果であり、(a)は図5(a)で求めたシミュレーション結果、(b)は図5(b)の直流重畳モデルにより求めたシミュレーション結果である。 本発明の直流重畳モデルを用いて周波数とインピーダンスとの相関について、直流重畳電流をパラメータとして求めた結果である。 図7に示す実測値を求めた装置構成を示す図である。 磁性コアとしてMnZnコア(E04RM251512:星和電機(株)製)を用いた場合の、直流重畳電流によるインダクタンス(Ls)の変化を求めた結果である。 ナノクリスタルコア(E04RK254015:星和電機(株)製)を用いた場合の、直流重畳電流によるインダクタンス(Ls)の変化を求めた結果である。 ユーザが動力回路のノイズ対策としてインバータ(INV)とモータ(Moter)との間に磁性コアのモデルを配置して、そのノイズ特性を評価する場合の簡単な構成図である。 ユーザが磁性コアの直流重畳モデルをダウンロードして設計しようとする回路に組み込み、シミュレートするための手順を示す図である。
(実施の形態)
本発明の実施の形態に係る直流重畳モデル作成方法および直流重畳モデル提供方法について詳細に説明する。
図1は、本実施の形態に係る磁性コアの等価回路を示す図である。図1において、L1は磁性コアのインダクタ、C1は磁性コアの寄生容量を示すキャパシタ、R1とR2とは磁性コアの抵抗成分である。
図2は、インダクタとして機能する磁性コアの基本回路構成を示す図である。
図3は、図5に示す直流重畳モデルが成立することを数式により示すための第1の基本モデルを示す図である。
図4は、図5に示す直流重畳モデルが成立することを数式により示すための第2の基本モデルを示す図である。
図5は、直流重畳モデルのテーブル関数を求めるための方法を説明する図であり、(a)は等価回路において直流重畳電流により変化する抵抗値、インダクタンス値およびキャパシタンス値を示し、(b)は直流重畳モデルとテーブル関数を説明する図である。
以下、これらの図を用いて本実施の形態に係る直流重畳モデル作成方法について詳細に説明する。
本実施の形態に係るノイズフィルタ用磁性コアの直流重畳モデル作成方法は、ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICEを使用してシミュレーションするための作成方法であって、磁性コアを抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、抵抗(R)とキャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、提供側のコンピュータは直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、抵抗(R)の抵抗値、インダクタ(L)のインダクタンス値およびキャパシタ(C)のキャパシタンス値を算出する第のステップと、直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した抵抗値、インダクタンス値およびキャパシタンス値をもとに、抵抗(R)、キャパシタ(C)およびインダクタ(L)についてテーブル関数に未定義の変数を含まないように設定する第のステップとを行い、直流重畳電流が重畳された場合の回路特性をシミュレートすることを特徴とする。
なお、本実施の形態では、上記方法における第のステップにおいて、提供側のコンピュータは、抵抗値は共振周波数における抵抗値から算出し、インダクタンス値は共振周波数の低周波側の傾きから算出し、キャパシタンス値は共振周波数から算出するようにした。ただし、抵抗値、インダクタンス値およびキャパシタンス値を求める方法は、上記に限定されることはなく他の方法でもよい。また、磁性コアは素材や形状が異なる種々のものがあるが、本実施の形態ではフェライトコアを用いる場合を例として説明する。
以下、具体的にシミュレーションモデルの作成方法と提供方法について説明する。
磁性コアの特性は図1のように受動素子であるR、L、Cを用いた等価回路であらわすことができる。ただし、このような等価回路を用いてLT-SPICEで磁性コアに直流を重畳するシミュレーションをしても、R、L、C素子の定数が一定値に設定されていれば静特性しか表現できない。しかし、磁性コアは電流により特性が変化するので、この等価回路では正確な評価ができない。
そこで、図5(b)に示すようにビヘイビア電源を組み込んだ直流重畳モデルを構築し、受動素子の素子定数に実測値を使用したテーブル関数を使用することとした。以下、この直流重畳モデルの妥当性について、図3に示す第1の基本モデルをもとにして数式を用いて説明する。
(第1の基本モデル)
ノイズ対策用の磁性コアは導線を通すかあるいは巻き回して使用するのでインダクタとなる。基本回路構成を図2に示す。図3は、図5(b)に示す直流重畳モデルの第1の基本モデルを示す。図5(b)に示す直流重畳モデルでは、ビヘイビア電圧源(V0)を配置し、これを電流計として使用することで、テーブル関数に未定義の変数を含まないようにして、ユーザがいちいち変数を設定する作業をなくした。また、磁性コアであるインダクタをビヘイビア電流源であらわすこととし、これによりユーザは変数を気にせずに、設定されているテーブル関数を用いることでDC電流の重畳に応答できるようにした。
図2において、インダクタ(L1)に直流を印加した場合、インダクタに生じる電圧(VL)は電流の変化率(ΔIL/Δt)に比例するので、数1であらわされる。
図3において、B1とB2とはビヘイビア電圧源であり、B1はVLを出力する。B2はVに応じてv2を出力する。B3はビヘイビア電流源である。この場合、VLは数2であらわされる。

図3において、B3がインダクタンス(f(i))を有するインダクタとしてふるまうには数1より、数3を満たすことが要求される。

つぎに、第1の基本モデルを使うことにより数3を成立できることを説明する。図2から得られる数1を用いると、インダクタ(L1)は数4であらわされる。
ここで、図3のR3は1mΩに設定しており、非常に小さな値であるため、0と近似してもよい。そうすると、R3iL=0とみなすことができる。また、L1は定数が1(H)に設定しているので、数4中の1/L1=1となる。したがって、最終的に数4が得られる。
つぎに、図3に示すiとiLとは同じであるので数5が成立する。

数5の両辺を微分すると、数6が得られる。

数3を変形すると数7が得られる。

数6と数7とから数8が得られる。

このようにして得られた数8を、図3の基本モデルのラベル名で表現すると数9となる。
以上の結果から、B2から数10で求める数値を出力することで、数3を成立することができる。したがって、図3に示す第1の基本モデルを用いてインダクタを構成する磁性コアのシミュレーションをすることができる。

(第2の基本モデル)
第2の基本モデルを図4に示す。図4に示す第2の基本モデルは、図3に示す第1の基本モデルと比較すると、B3がビヘイビア電圧源で、B2はビヘイビア電流源で構成している。ビヘイビア電源B1の出力VL1は第1の基本モデルと同様にあらわすことができる。これを数11に示す。
図4に示すビヘイビア電源B3がインダクタンス(f(i))を有するインダクタとしてふるまうには、数1より数12を満たすことが要求される。これは第1のSPICEモデルと同様である。
つぎに、第2の基本モデルを使うと数12と同等の数式が得られることを説明する。図2から得られる数1を用いると、インダクタ(L1)は数13であらわされる。

ここで、第2の基本モデルにおいて、L1は定数が1(H)に設定している。したがって、1/L1=1である。この結果、数13のようになる。
つぎに、図4に示すiとiLとは同じであるので数14が成立する。

数14の両辺を微分すると、数15が得られる。

ここで、図4からv=VL2であるので数16が得られる。なお、明細書中ではv2と記載したが、数式、図3および図4では同じ文字を筆記体で記載している。

以上の結果から、数11および数16より、ビヘイビア電源B3から数17を出力することで数12を成立させることができる。

したがって、図4に示す第2の基本モデルを用いて直流重畳電流がある場合のシミュレーションをすることができる。
(素子定数の設定とテーブル関数)
図1に示すように、磁性コアを、抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわした。つぎに、磁性コアに対して直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、抵抗値、インダクタンス値およびキャパシタンス値を算出した。本実施の形態では、抵抗値は共振周波数における抵抗値から算出し、インダクタンス値は共振周波数の低周波側の傾きから算出し、キャパシタンス値は共振周波数から算出した。
直流重畳電流に応じて算出した抵抗値、インダクタンス値およびキャパシタンス値の具体例を図5に示す。図5において、(a-1)は直流重畳電流が0Aの場合、(a-2)は直流重畳電流が1Aの場合、(a-3)は直流重畳電流が5Aの場合、(a-4)は直流重畳電流が10Aの場合である。例えば、(a-1)の直流重畳電流が0Aの場合、R1=37.8Ω、R2=41.3Ω、C1(キャパシタンス値)=1.3nF、L1(インダクタンス値)=6.7μHである。(a-4)の直流重畳電流が10Aの場合には、R7=17.3Ω、R8=22.6Ω、C4(キャパシタンス値)=1.5nF、L1(インダクタンス値)=0.16μHである。このように、直流重畳電流が増加するに伴い、抵抗値とインダクタンス値とは減少していくが、キャパシタンス値はあまり変化しない。なお、等価回路としては抵抗、インダクタおよびキャパシタは同じであるが、直流重畳電流により数値が異なるので符号を付して区別している。
図5(b)は、第1の基本モデルをもとにした直流重畳モデルである。この直流重畳モデルでは、図5(a)で求めた数値をもとにしてテーブル関数を設定している。C5(キャパシタンス値)については、数18で示す。R9とR10については、数19と数20に示す。また、B1の出力については数21に示す。
このように等価回路をもとにしてそれぞれの直流電流における数値を求め、この数値を用いてテーブル関数を作成し、SPICEでこの直流重畳モデルを動かすときに数18~数21のテーブル関数を設定することにより直流重畳電流が印加されても精度の良いシミュレーションが可能となった。
図6は、図5に示す等価回路のそれぞれのインピーダンスの周波数特性と、直流重畳モデルでテーブル関数を設定して求めたインピーダンスの周波数特性とのそれぞれのシミュレーション結果である。図6(a)は、図5(a)で求めたシミュレーション結果であり、図6(b)は図5(b)の直流重畳モデルにより求めたシミュレーション結果である。両者は同様の挙動を示しており、直流重畳モデルを用いれば直流重畳電流が変化しても十分に高精度のシミュレーションができることが認められた。
なお、図5(a)では、直流電流として0A、1A、5Aおよび10Aとしたが、実際にはさらに多くの電流値を印加して数値を求めテーブル関数に反映させることが好ましい。また、最大電流値についてもさらに大きな範囲までとすることが好ましい。
(シミュレーション結果と実測との比較)
図7は、本発明の直流重畳モデルを用いて周波数とインピーダンスとの相関について、直流重畳電流をパラメータとして求めた結果である。磁性コアとして、MnZnコア(E04RM251512:星和電機(株)製)を用いた。シミュレーションはSIMで表示し、実測はMEASで表示している。(a)は直流重畳電流が0A、(b)は1A、(c)は5A、(d)は8A、(e)は10A、(f)は15Aとした場合の結果である。直流重畳電流が1A~15Aと変化しても実測値と直流重畳モデルを用いたシミュレーション値とはよく一致していることが認められる。なお、実測値は図8に示す装置構成により計測した。
図9は、磁性コアとしてMnZnコア(E04RM251512:星和電機(株)製)を用いた場合の、直流重畳電流によるインダクタンス(Ls)の変化を求めた結果である。(a)は周波数が10kHzの場合、(b)は周波数が100kHzの場合である。シミュレーションはSIMで表示し、実測はMEASで表示している。図からわかるように、直流重畳電流が15Aまではシミュレーションデータと実測値とはよい一致を示している。
図10は、ナノクリスタルコア(E04RK254015:星和電機(株)製)を用いた場合の、直流重畳電流によるインダクタンス(Ls)の変化を求めた結果である。(a)は周波数が10kHzの場合、(b)は周波数が100kHzの場合である。シミュレーションはSIMで表示し、実測はMEASで表示している。図からわかるように、直流重畳電流が2Aまではシミュレーションデータと実測値とはよい一致を示している。
以上のように、本発明のシミュレーションモデルは直流電流が重畳された磁性コアに対して実測値と精度よく一致している。
(直流重畳モデル提供方法)
磁性コアの直流重畳モデル提供方法は、ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICEを使用してシミュレーションするための提供方法である。
具体的には、磁性コアを抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、抵抗(R)とキャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、提供側のコンピュータは直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、抵抗値、インダクタンス値およびキャパシタンス値を算出する。つぎに、直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した抵抗値、インダクタンス値およびキャパシタンス値をもとに、抵抗(R)、キャパシタ(C)およびインダクタ(L)についてテーブル関数に未定義の変数を含まないように設定して直流重畳電流が重畳された場合の回路特性をシミュレートする直流重畳モデルを作成する。
つぎに、作成した直流重畳モデルと磁性コアに関する情報を格納する。
さらに、提供側のコンピュータは、磁性コアに関する情報についてインターネットを介して公開する。この場合、磁性コアに関する情報としては、例えば周波数帯域、SPICEに対応できる直流重畳モデルの利用可否、インピーダンスマップ、適用ケーブル径、製品形状など、ユーザが磁性コアを選択するために必要なデータをいう。
つぎに、磁性コアを用いてノイズ対策を行うユーザが磁性コアに関する情報の入手を希望した場合、ユーザ側のコンピュータはインターネットを介して磁性コアに関する情報にアクセスし、情報の入手を希望することを提供側のコンピュータに入力した場合、提供側のコンピュータはユーザ側のコンピュータに対してユーザ登録を要求し、ユーザ側のコンピュータからユーザ登録がなされた場合に、提供側のコンピュータはユーザ側のコンピュータに対して直流重畳モデルを含む磁性コアに関する情報のダウンロードを許可することが好ましい。
それによりユーザは磁性コアに関連する情報から最適な磁性コアを選択し、その磁性コアについての直流重畳モデルをダウンロードして設計しようとする回路に組み込み、シミュレーションを実施する。本発明の磁性コアの直流重畳モデルはテーブル関数が設定されており、未定義の変数を扱う必要がないので容易にシミュレーションをすることができる。
本実施の形態で用いるコンピュータとしては、通常のパーソナルコンピュータでもよい。なお、このコンピュータの場合には、大量の磁性コアに関する情報を格納する必要があるのでこれらをサーバに格納し、コンピュータはサーバにアクセスできるようにしておくことが好ましい。ユーザの用いるコンピュータについても通常のパーソナルコンピュータを使用できる。
本発明のSPICEを利用した直流重畳モデルの使用の一例を説明する。図11は、ユーザが動力回路のノイズ対策としてインバータ(INV)とモータ(Moter)との間に磁性コアのモデルを配置して、そのノイズ特性を評価する場合の簡単な構成図である。このような場合、ユーザは図12に示す手順で磁性コアの直流重畳モデルをダウンロードして設計しようとする回路に組み込み、シミュレートする。まず、ユーザはインターネットによりSPICEソフトをダウンロードする。つぎに、LTspiceの所定のフォルダにダウンロードしたSPICEソフトとシンボルを格納する。その後、シミュレートする回路に、本発明の直流重畳モデルを配置する。このような状態とした後に、回路のシミュレートを開始する。これによりユーザは非常に簡単に磁性コアを用いた場合のノイズ対策をシミュレートすることができる。
なお、抵抗値、インダクタンス値およびキャパシタンス値の算出において、抵抗値は共振周波数における抵抗値から算出し、インダクタンス値は共振周波数の低周波側の傾きから算出し、キャパシタンス値は共振周波数から算出するようにしてもよい。ただし、これに限定されるものではない。
また、磁性コアが異なる素材および/または形状から構成される場合、提供側のコンピュータは、Aステップにおいて異なる素材および/または形状から構成される磁性コアごとに抵抗値、インダクタンス値およびキャパシタンス値を算出し、異なる素材および/または磁性コアごとの直流重畳モデルを作成し、Bステップにおいて、直流重畳モデルと磁性コアに関する情報を格納するようにしてもよい。
なお、回路シミュレータとしては、本発明で使用したLTspice(アナログデバイセズ社)だけでなく、Pspice(Texas Instrument社)、ADC(Keysight Advanced Design System社)、CST(AET社)、Ansys(Ansys社)、QucsStudio(開発者:Michael Margraf)、MicroCAP(東陽テクニカ社)等のシミュレータがあり、本発明はこれらに対しても適用できる。
本発明の磁性コアのシミュレーションモデルの作成方法およびシミュレーションモデルの提供方法は、電源回路、モータ駆動回路、高周波回路など、ノイズ対策が要求される電気、電子関連分野に大きな効果を奏する。
C1 キャパシタ
R1、R2、R 抵抗
L1 インダクタ(1H)
SW スイッチ
IL 電流
VL 電圧
B1、B2、B3 ビヘイビア電源
i、iL 電流
R3 抵抗(1mΩ)
C1、C2、C3、C4、C5 キャパシタ
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10 抵抗
L1、L2、L3、L4 インダクタ
L6 インダクタ(1H)
INV インバータ
Moter モータ

Claims (6)

  1. ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICE(Simulation Program with Integrated Circuit Emphasis)を使用してシミュレーションするための直流重畳モデル作成方法であって、
    前記磁性コアを、抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、前記抵抗(R)と前記キャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、前記インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により前記磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、
    提供側のコンピュータは、
    直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、前記抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出する第のステップと、
    直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した前記抵抗値、前記インダクタンス値および前記キャパシタンス値をもとに、前記抵抗(R)、前記キャパシタ(C)および前記インダクタ(L)について前記テーブル関数に未定義の変数を含まないように設定する第のステップとを行い、直流重畳電流が重畳された場合の回路特性をシミュレートすることを特徴とするノイズフィルタ用磁性コアの直流重畳モデル作成方法。
  2. 前記第のステップにおいて、
    前記提供側のコンピュータは、前記抵抗値は共振周波数における抵抗値から算出し、前記インダクタンス値は共振周波数の低周波側の傾きから算出し、前記キャパシタンス値は共振周波数から算出することを特徴とする請求項1に記載のノイズフィルタ用磁性コアの直流重畳モデル作成方法。
  3. 前記磁性コアは異なる素材および/または形状から構成される場合
    前記提供側のコンピュータは、異なる素材および/または形状からなる前記磁性コアごとに前記第のステップと前記第のステップとを行い、異なる素材および/または形状からなる前記磁性コアごとの直流重畳モデルを作成することを特徴とする請求項1に記載のノイズフィルタ用磁性コアの直流重畳モデル作成方法。
  4. ノイズフィルタとして用いる磁性コアに対して直流重畳電流が印加された場合の回路特性を、SPICE(Simulation Program with Integrated Circuit Emphasis)を使用してシミュレーションするための直流重畳モデル提供方法であって、
    前記磁性コアを、抵抗(R)、インダクタ(L)およびキャパシタ(C)からなる受動素子を用いた等価回路であらわし、前記抵抗(R)と前記キャパシタ(C)との値は直流重畳電流値を変数としたテーブル関数を使用し、前記インダクタ(L)はビヘイビア電流源であらわし、電流計として作動するビヘイビア電圧源により前記磁性コアに印加される直流重畳電流を求める構成としたSPICE内で使用する回路モデルを構築し、
    提供側のコンピュータは、
    直流電流重畳時の直流電流を変化させてインピーダンスの周波数特性を測定し、それぞれの直流電流におけるインピーダンスの周波数特性から、前記抵抗(R)の抵抗値、前記インダクタ(L)のインダクタンス値および前記キャパシタ(C)のキャパシタンス値を算出し、
    直流重畳モデルに用いる素子の素子定数として、それぞれの直流重畳電流に対して算出した前記抵抗値、前記インダクタンス値および前記キャパシタンス値をもとに、前記抵抗(R)、前記キャパシタ(C)および前記インダクタ(L)について前記テーブル関数に未定義の変数を含まないように設定して直流重畳電流が重畳された場合の回路特性をシミュレートする直流重畳モデルを作成するAステップと、
    前記直流重畳モデルと磁性コアに関する情報を格納するステップと、
    前記磁性コアに関する情報についてインターネットを介して公開するステップとを行い、
    前記磁性コアを用いてノイズ対策を行うユーザが、前記磁性コアに関する情報の入手を希望した場合
    ユーザ側のコンピュータは、前記インターネットを介して前記磁性コアに関する情報にアクセスし、前記情報の入手を希望することを前記提供側のコンピュータに入力した場合、
    前記提供側のコンピュータは、前記ユーザ側のコンピュータに対してユーザ登録を要求し、前記ユーザ側のコンピュータから前記ユーザ登録がなされた場合に、前記提供側のコンピュータは前記ユーザ側のコンピュータに対して前記ノイズフィルタ用磁性コアの直流重畳モデルを含む前記磁性コアに関する情報のダウンロードを許可することを特徴とするノイズフィルタ用磁性コアの直流重畳モデル提供方法。
  5. 前記抵抗値、インダクタンス値およびキャパシタンス値の算出において、
    前記提供側のコンピュータは、前記抵抗値は共振周波数における抵抗値から算出し、前記インダクタンス値は共振周波数の低周波側の傾きから算出し、前記キャパシタンス値は共振周波数から算出することを特徴とする請求項4に記載のノイズフィルタ用磁性コアの直流重畳モデル提供方法。
  6. 前記磁性コアが異なる素材および/または形状から構成される場合、
    前記提供側のコンピュータは、
    前記ステップにおいて、異なる素材および/または形状から構成される前記磁性コアごとに前記抵抗値、インダクタンス値およびキャパシタンス値を算出し、異なる素材および/または形状から構成される前記磁性コアごとの直流重畳モデルを作成し、
    前記Bステップにおいて、前記直流重畳モデルと前記磁性コアに関する情報を格納することを特徴とする請求項4に記載のノイズフィルタ用磁性コアの直流重畳モデル提供方法。
JP2024151027A 2024-09-02 2024-09-02 ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法 Active JP7843811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024151027A JP7843811B2 (ja) 2024-09-02 2024-09-02 ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024151027A JP7843811B2 (ja) 2024-09-02 2024-09-02 ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法

Publications (2)

Publication Number Publication Date
JP2026046483A JP2026046483A (ja) 2026-03-13
JP7843811B2 true JP7843811B2 (ja) 2026-04-10

Family

ID=99015806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024151027A Active JP7843811B2 (ja) 2024-09-02 2024-09-02 ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法

Country Status (1)

Country Link
JP (1) JP7843811B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185294A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル
JP2017091346A (ja) 2015-11-13 2017-05-25 株式会社村田製作所 インダクタのシミュレーションモデル
JP2018160132A (ja) 2017-03-23 2018-10-11 太陽誘電株式会社 等価回路の構築方法,シミュレーション方法及びその装置
CN112464602A (zh) 2020-12-03 2021-03-09 电子科技大学 一种多谐振点电阻及电感的高频spice模型建立方法
JP2021068143A (ja) 2019-10-23 2021-04-30 三菱電機エンジニアリング株式会社 特性算出装置、特性算出方法、及び特性算出プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185294A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル
JP2017091346A (ja) 2015-11-13 2017-05-25 株式会社村田製作所 インダクタのシミュレーションモデル
JP2018160132A (ja) 2017-03-23 2018-10-11 太陽誘電株式会社 等価回路の構築方法,シミュレーション方法及びその装置
JP2021068143A (ja) 2019-10-23 2021-04-30 三菱電機エンジニアリング株式会社 特性算出装置、特性算出方法、及び特性算出プログラム
CN112464602A (zh) 2020-12-03 2021-03-09 电子科技大学 一种多谐振点电阻及电感的高频spice模型建立方法

Also Published As

Publication number Publication date
JP2026046483A (ja) 2026-03-13

Similar Documents

Publication Publication Date Title
CN105229645B (zh) 电感器的仿真方法及电感器的非线性等效电路模型
Stevanovic et al. Behavioral modeling of chokes for EMI simulations in power electronics
Zeltser et al. On SPICE simulation of voltage-dependent capacitors
CN105229644B (zh) 电容器的仿真方法及电容器的非线性等效电路模型
JP5121757B2 (ja) 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
US8718987B2 (en) Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator
JP3894375B2 (ja) 回路の応答をシミュレートする方法
US9563728B2 (en) Equivalent circuit model, program, and recording medium
May Passive Circuit Analysis with LTspice®
JP7246633B2 (ja) 電磁界シミュレータおよび電磁界解析方法
WO1998022895A2 (en) Method and apparatus for making an electrical circuit having an rlcg line
WO2003023661A2 (en) Method and apparatus for analysing and modeling of analog systems
JP7843811B2 (ja) ノイズフィルタ用磁性コアの直流重畳モデル作成方法およびノイズフィルタ用磁性コアの直流重畳モデル提供方法
Nako et al. Reduced complexity approximation and design of Gaussian impulse response filters and wavelets
Root et al. New techniques for non-linear behavioral modeling of microwave/RF ICs from simulation and nonlinear microwave measurements
Brown et al. Time-domain simulation of mixed nonlinear magnetic and electronic systems
Alonso et al. Modeling magnetic devices using SPICE: Application to variable inductors
JP2017068492A (ja) 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
Liu et al. Nonlinear inductor modeling for power converter
Thompson et al. Analog circuit model for loudspeakers including eddy current behavior and suitable for time domain simulation
Ranta et al. Inclusion of hysteresis and eddy current losses in nonlinear time-domain inductance models
Wilson Modeling and simulation of magnetic components in electric circuits
JP2004246503A (ja) 回路基板のインピーダンスを計算する装置および方法
Radner et al. Straightforward modeling of frequency dispersive and nonlinear common mode chokes for transient simulations
JP2017194811A (ja) 周波数特性解析装置、方法、及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20251224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260331

R150 Certificate of patent or registration of utility model

Ref document number: 7843811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150