JP7841829B2 - 半導体デバイスの製造 - Google Patents

半導体デバイスの製造

Info

Publication number
JP7841829B2
JP7841829B2 JP2024500561A JP2024500561A JP7841829B2 JP 7841829 B2 JP7841829 B2 JP 7841829B2 JP 2024500561 A JP2024500561 A JP 2024500561A JP 2024500561 A JP2024500561 A JP 2024500561A JP 7841829 B2 JP7841829 B2 JP 7841829B2
Authority
JP
Japan
Prior art keywords
template
seed
semiconductor
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024500561A
Other languages
English (en)
Other versions
JP2024527739A (ja
Inventor
リッター、マーカス
ニチェーレ、ファブリジオ
シュミット、ハインツ
リエル、ハイケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2024527739A publication Critical patent/JP2024527739A/ja
Application granted granted Critical
Publication of JP7841829B2 publication Critical patent/JP7841829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/272—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3462—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明の実施形態は、全般的に、半導体デバイスを製造するための方法に関する。本発明の実施形態はさらに、そのような方法によって得ることが可能なデバイスに関する。
ナノメートル・サイズの量子デバイスならびに先進的なメソ・スケール・システムは、現在の相補型金属酸化膜半導体（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）技術が提供できるものを超える材料組合せおよびプロセス・ステップを利用することがある。したがって、それらの不足を満たすために、改良されたまたは全く新しい製造モジュールが望まれる。
選択的エピタキシーに基づくプロセスが広く使用されているが、それらは、長いプロセス時間、化学物質の大量消費、およびそれに対応する費用のために、多くの関連する構造に適用することができない。
したがって、エピタキシー・プロセスの効率を向上させることが非常に望ましい。
一態様によると、本発明の実施形態は、半導体材料からなる半導体構造を製造するための方法である。方法は、テンプレート構造を用意するステップを含むことができる。テンプレート構造は、開口部、キャビティ、およびシード構造を備えることができる。シード構造は、シード材料およびシード表面を備えることができる。テンプレート構造の内側表面は、金属材料を含む少なくとも１つの金属表面エリアを備えることができる。具現化される方法は、テンプレート構造のキャビティの中で、シード表面から金属表面エリアに沿って半導体構造を成長させるステップをさらに含む。
本発明の実施形態は、テンプレート構造内部の金属表面エリアが半導体構造の成長率を大きく増大させることができるという発明者らによる発見に基づいている。
したがって、本発明の実施形態によると、金属表面エリアをもつキャビティを使用して、半導体構造の成長動態を局所的に調節することができる。
実施形態によると、テンプレート構造の内側表面、すなわちキャビティの表面、への金属表面の組み込みを使用して、プロセスの効率および経済性を高めることができる。それはさらに、成長率および成長の選択性を高めるために使用することができる。さらに、それは、様々な形状および大きさのデバイスを同時に成長させるために使用することができる。
実施形態によると、金属表面エリアは、テンプレート構造の内側表面の最上部、底部、または側部、あるいはそれらの組合せを形成することができる。金属表面エリアの範囲および位置は、それぞれの製造プロセスならびに望まれる半導体構造に依存して適合され得る。実施形態によると、テンプレート構造の内側表面の一部またはテンプレート構造の内側表面全体が、金属表面エリアで覆われ得る。
一実施形態によると、金属材料および半導体材料は、金属材料が半導体材料に核生成部位を与えないように選択され得る。
一実施形態によると、金属材料は、半導体構造を成長させるステップが行われるプロセス温度よりも高い融点を有する。一実施形態によると、金属材料は、このプロセス温度で化学的に安定している。
一実施形態によると、金属材料は遷移金属窒化物である。そのような材料は成長率を高めることができる。
複数の実施形態によると、遷移金属窒化物は、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、窒化ハフニウム（ＨｆＮ）、窒化バナジウム（ＶＮ）、窒化ニオブ（ＮｂＮ）、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）、または窒化タングステン（ＷＮ）、あるいはそれらの組合せであり得る。
複数の実施形態によると、半導体材料は、ＩＩＩ族元素およびＶ族元素を含むＩＩＩ－Ｖ族半導体材料であり得る。複数の実施形態によると、半導体構造を成長させるステップは、Ｖ族元素の場合には１５０マイクロモル（μモル）／分未満、およびＩＩＩ族元素の場合には２μモル／分未満の流量で行われ得る。
これは、金属表面エリアによる成長の加速は、低い材料流量の成長条件の場合に特に高いという発見に基づいている。
複数の実施形態によると、テンプレート構造を用意することは、第１のテンプレート材料から第１のテンプレート層を形成することと、第２のテンプレート材料から第２のテンプレート層を形成することであって、第１のテンプレート材料が上記金属材料である、形成することと、を含む。
これは効率的な製造を促す。
複数の実施形態によると、金属材料は、成長ステップ中のシード表面の表面エネルギーまたは半導体構造の前部表面の表面エネルギーあるいはその両方よりも低いが、第２のテンプレート材料の表面エネルギーよりも高い表面エネルギーをもたらすように選択される。これは、成長中にキャビティの中で半導体前駆体種が半導体構造の前部表面に効率的に到達することを可能にし、しかし、第１のテンプレート材料の表面に核生成を生じることがない。これに関して、前部表面は、キャビティ内で成長する間の半導体構造のそれぞれの露出表面と理解されるものとする。
複数の実施形態によると、金属材料は、第２のテンプレート材料の表面の表面移動長さよりも大きい表面移動長さをもたらすように選択される。これは、前駆体種が脱着する前により遠くまで進むことができるため、成長中にキャビティの中で半導体前駆体種が半導体構造の前部表面に効率的に到達することを可能にする。
表面移動長さは、対応する成長プロセス、例えば金属有機化学気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）、の半導体前駆体種に関するそれぞれの表面の性質を表すものとする。より詳細には、表面移動長さは、それぞれ第１のテンプレート材料および第２のテンプレート材料の表面における半導体前駆体種の移動長さと理解されるものとする。
複数の実施形態によると、金属材料は、第２のテンプレート材料の表面の表面吸着率よりも高い半導体材料に対する表面吸着率をもたらすように選択される。この結果、成長雰囲気からの半導体前駆体種が効率的に捕捉され得る。
表面吸着率は、対応する成長プロセス、例えばＭＯＣＶＤ、の半導体前駆体種に関するそれぞれの表面の性質を表すものとする。表面吸着率は、それぞれ第１のテンプレート材料および第２のテンプレート材料の表面における前駆体種の吸着率と理解されるものとする。
本発明のさらなる態様の一実施形態によると、上述の態様による方法によって得ることが可能な半導体デバイスが提供される。
本発明の一実施形態のさらなる態様は、テンプレート構造のキャビティ内でのエピタキシャル成長の間の半導体構造の成長率を高めるための、テンプレート構造内での金属表面エリアの使用に関する。
本発明の一実施形態のさらなる態様は、テンプレート構造のキャビティ内でのエピタキシャル成長の間の半導体構造の前部表面におけるＩＩＩ族前駆体材料種に対するＶ族前駆体材料種の比を高めるための、テンプレート構造内での金属表面エリアの使用に関する。これは、テンプレート構造の中の金属表面エリアは、エピタキシャル成長中のキャビティ内部のＶ／ＩＩＩ半導体材料比を高めることを可能にするという発見に基づいている。
本方法のステップは、適宜異なる順序で行われ得る。さらに、ステップは、適宜組み合わせることも可能であり、すなわち、例えば２つ以上のステップが一緒に行われ得る。
本発明の１つの態様の特徴の利点は、本発明の別の態様の対応する特徴に該当し得る。
本発明の実施形態について、添付図面を参照しながら、例示的であって非制限的な例として以下でより詳細に説明する。
初期構造の３次元図である。 パターニングによって図１ａの構造から形成されたナノワイヤを備える構造の３次元図である。 ナノワイヤをテンプレート構造内に封入することによって図１ｂの構造から形成された構造の３次元図である。 テンプレート構造の中に開口部およびキャビティを形成することによって図１ｃの構造から形成された構造の３次元図である。 テンプレート構造の中に半導体構造を成長させることによって図１ｄの構造から形成された構造の３次元図である。 テンプレート構造を除去することによって図１ｅの構造から形成された構造を示す図である。 初期構造の３次元図である。 パターニングによって図２ａの構造から形成されたナノワイヤを備える構造の３次元図である。 ナノワイヤの一部をさらにパターニングすることによって図２ｂの構造から形成された構造の３次元図である。 ナノワイヤをテンプレート構造内に封入し、開口部を形成することによって図２ｃの構造から形成された構造の３次元図である。 テンプレート構造の中にキャビティを形成することによって図２ｄの構造から形成された構造の３次元図である。 テンプレート構造の中に半導体構造を成長させることによって図２ｅの構造から形成された構造の３次元図である。 テンプレート構造を除去することによって図２ｆの構造から形成された構造を示す図である。 純粋な誘電テンプレート構造内で成長させた半導体構造を示す図である。 金属表面エリアを備えるテンプレート構造内で成長させた半導体構造を示す図である。 本発明の実施形態による半導体構造を製造するための方法の方法ステップのフローチャートである。 （ａ）は、低いテンプレート・アスペクト比をもつ純粋な誘電テンプレート構造内で成長させた半導体構造を示す図である。（ｂ）は、高いアスペクト比をもつ純粋な誘電テンプレート構造内で成長させた半導体構造を示す図である。（ｃ）は、金属表面エリアを備える、低いテンプレート・アスペクト比をもつテンプレート構造内で成長させた半導体構造を示す図である。（ｄ）は、金属表面エリアを備える、高いテンプレート・アスペクト比をもつテンプレート構造内で成長させた半導体構造を示す図である。
はじめに、図１～図５を参照して、本発明の実施形態のいくつかの一般的態様および用語を説明する。
図のいずれかまたはすべてにおいて、寸法は、一定の縮尺で描かれていない場合もあり、また本発明の実施形態の特徴および原理を説明するために簡略化された模式的な形で示されることがある。
用語「～の上」および「～の上方」は、この文脈では、また慣習通り、基板の表面に対して垂直なまたは直交する方向、詳細には垂直ｚ方向、における向きまたは相対位置を示すために使用される。
用語「横方向の」または「横方向に」は、この文脈では、また慣習通り、基板表面に対して概ね垂直方向または外向きにと対照的に、基板の面に対して概ね平行な向きを示すために使用される。
用語「半導体基板上に配置される」は、広い意味で理解されるものとし、特に、中間層、例えば絶縁層、が基板と結晶構造との間に配置される実施形態を包含するものとする。したがって、用語「基板上に配置される」は、「基板の上方に」配置される意味を包含するものとする。
本発明の実施形態による方法は、非常に効率的な方法でエピタキシャル成長による半導体構造の製造を可能にする。
図１ａ～１ｆは、本発明の実施形態による製造方法の各段階の中で形成される、初期、中間、および最終前または最終構造の拡大された３次元図を示す。
図１ａは、初期構造１０１の３次元図を示す。
初期構造１０１は、基板１１０を含む。基板１１０は、半導体材料を含むことができ、例えばバルク半導体基板であり得る。基板１１０は、結晶半導体または大径の化合物半導体ウェハとして具現化され得る。基板は、例えば、周期表のＩＶ族の材料を半導体材料として含むことができる。ＩＶ族の材料には、例えば、ケイ素、ゲルマニウム、ケイ素－ゲルマニウム混合物、ケイ素－炭素混合物、ケイ素－ゲルマニウム－炭素混合物などがある。例えば、基板１１０は、半導体産業で使用される結晶ケイ素ウェハであり得る。以下の説明では、基板はケイ素（Ｓｉ）を含むものとし、これは斜めの縞で図示される。
構造１０１は、基板１１０の上の絶縁層１１１も含むことができる。絶縁層１１１は、誘電層として具現化され得る。絶縁層１１１は、知られている方法、例えば、熱酸化、化学気相成長（ＣＶＤ：chemical vapor deposition）、プラズマ増強ＣＶＤ（ＰＥＣＶＤ：plasma enhanced CVD）、原子層堆積、化学溶液堆積、ＭＯＣＶＤ、蒸着、スパッタリング、または他の堆積プロセス、あるいはそれらの組合せによって形成され得る。そのような誘電材料の例には、これらに限定されないが、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、酸化ランタン（Ｌａ２Ｏ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、アルミン酸ランタン（ＬａＡｌＯ３）、二酸化ジルコニウム（ＺｒＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化ガドリニウム（Ｇｄ２Ｏ３）、酸化マグネシウム（ＭｇＯ）、ハフニウム（Ｈｆ）系の材料、およびそれらの多層を含む組合せがある。
以下の例示的な説明では、絶縁層１１１はＳｉＯ２を含むものとし、これは横方向の縞によって図示される。
構造１０１は、絶縁層１１１の上の犠牲層１１２をさらに含む。犠牲層１１２は、シード材料を含むかそれから構成されることができる。シード材料は、ＩＶ族材料であり得る。シード材料は、特にＳｉであり得る。実施形態によれば、基板１１０、絶縁層１１１、および犠牲層１１２は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハとして具現化され得る。他の実施形態によると、シード材料は、ＩＩＩ－Ｖ族材料、例えばヒ化ガリウム（ＧａＡｓ）、ヒ化インジウム（ＩｎＡｓ）またはリン化インジウム（ＩｎＰ）、であり得る。
構造１０１は、第１のテンプレート層１１３をさらに含む。第１のテンプレート層１１３は、第１のテンプレート材料を含むことができる。第１のテンプレート材料は、金属材料、特に遷移金属窒化物であり得る。第１のテンプレート材料は、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＭｏＮ、またはＷＮとして具現化され得る。一実施形態によると、第１のテンプレート層１１３は、ＴｉＮの２５ナノメートル（ｎｍ）厚膜であり得る。犠牲層１１２は、３０％の点パターンで図示され、第１のテンプレート層１１３は５％の点パターンで図示されている。
基板１１０、絶縁層１１１、犠牲層１１２および第１のテンプレート層１１３の厚さは、任意の好適な厚さであり得る。
図１ｂは、構造１０２の３次元図を示す。構造１０２は、犠牲層１１２および第１のテンプレート層１１３をパターニングすることによって構造１０１から形成されたものである。パターニングされた犠牲層１１２およびパターニングされた第１のテンプレート層１１３は、ナノワイヤ１２０を形成する。犠牲層１１２および第１のテンプレート層１１３のパターニングは、１回または複数回のリソグラフィおよびエッチング・ステップによって行われ得る。エッチングは、特に臭化水素（ＨＢｒ）化学に基づくことができる。これはよく知られた技術であり、Ｓｉフォトニクスにおいて標準的な技術として使用されている。それは滑らかな側壁をもたらすことができる。
パターニングされた犠牲層１１２は、犠牲構造１２２を形成する。犠牲構造１２２は、その後形成されるテンプレート構造の内側部分を形成し、局所的に別の半導体材料、特にＩＩＩ－Ｖ族半導体材料に置き換えることができる。
図１ｃは、構造１０３の３次元図を示す。構造１０３は、ナノワイヤ１２０を封入することによって構造１０２から形成されたものである。より詳細には、ナノワイヤ１２０を、誘電材料の第２のテンプレート層１４０で覆うことができる。図１ｃの実施形態では、第２のテンプレート層１４０はＳｉＯ２を含むか、またはそれから構成されるものとする。第２のテンプレート層１４０は、本発明の態様の図示を分かりやすくするために透明化して図示されている。
図１ｄは、構造１０４の３次元図を示す。構造１０４は、第２のテンプレート層１４０に開口部１５０を形成することにより、構造１０３から形成されたものである。より詳細には、犠牲構造１２２の犠牲Ｓｉ材料へのアクセスを与えるために、第２のテンプレート層１４０のＳｉＯ２が、例えば反応性イオン・エッチング（ＲＩＥ：reactive-ion etching）によりエッチングされている。加えて、シード構造１２３の望まれる残り部分まで犠牲構造１２２のシード材料の一部の選択的な除去が行われている。シード構造１２３は、シード表面１２３ａを提供する。選択的な除去により、その後の成長ステップのためのテンプレート構造１５５の中空キャビティ１５１を形成している。選択的な除去は、特に選択的エッチング技術によって行われ得る。テンプレート構造１５５は、開口部１５０と、キャビティ１５１と、シード表面１２３ａを有するシード構造１２３と、第１のテンプレート層１１３と、第２のテンプレート層１４０とを含むことができる。第１のテンプレート層１１３は、テンプレート構造１５５の内側表面の最上部を形成することができ、一方、内側表面の側壁は第２のテンプレート層１４０によって形成され、内側表面の底部は絶縁層１１１によって形成され得る。より詳細には、第１のテンプレート層１１３は、キャビティ１５１に向かう内側表面１１３ａを提供することができ、したがって、テンプレート構造１５５の内側表面の金属表面エリア１１３ａを提供することができる。言い換えると、第１のテンプレート層１１３によって提供される金属表面エリア１１３ａは、テンプレート構造１５５の内側表面の最上部または天井、言い換えるとキャビティ１５１の最上部または天井、を形成することができる。
他の実施形態および他の製造方法によれば、テンプレート構造１５５は、金属表面エリアを、テンプレート構造の内側表面の側部／側壁としてまたは底部として備えることもできる。これは、犠牲構造の堆積の前に第１のテンプレート材料を堆積することにより、すなわち、例えば第１のテンプレート層を絶縁層１１１の上に直接設けることにより、実現され得る。他の実施形態によると、金属材料を含む第１のテンプレート層は、第２のテンプレート層の堆積の後に、例えば第２のテンプレート層の局所的エッチングにより、堆積させることができる。
さらなる実施形態によれば、そのような技法および方法の組合せが行われ得る。
図１ａ～１ｄを参照して上記で説明した実施形態によると、第１のテンプレート材料からなる第１のテンプレート層１１３は、犠牲構造１２２およびシード構造１２３に対して自己整合式に製造されている。
図１ｅは、構造１０５の３次元図を示す。構造１０５は、テンプレート構造１５５の中、より詳細にはキャビティ１５１の中で、シード表面１２３ａから半導体構造１６０を成長させることにより、構造１０４から形成されたものである。半導体構造１６０の成長は、半導体構造１６０の核生成段階および成長段階を含む。成長は、半導体基板１１０に対して平行に成長方向１６５に、したがって横方向に行われる。成長はさらに、キャビティ１５１の金属表面エリア１１３ａに沿って行われる。金属表面エリア１１３ａの存在は、純粋な誘電キャビティにおける、すなわち、誘電内側表面エリアだけを有するテンプレート構造の中での、成長率と比較して半導体１６０の成長率を促し、高めることができる。半導体構造１６０は、格子パターンで図示されている。半導体構造１６０の露出表面１６０ａは、半導体構造１６０の成長中に前部表面１６０ａを確立する。
半導体構造１６０は、特にＩＩＩ－Ｖ族半導体材料からなることができる。
半導体構造１６０の成長は、例えばＭＯＣＶＤにより、大気圧ＣＶＤにより、低圧もしくは減圧ＣＶＤにより、超高真空ＣＶＤにより、分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）により、原子層堆積（ＡＬＤ：atomic layer deposition）により、または水素化物気相エピタキシーにより、行われ得る。
複数の実施形態によると、第１のテンプレート層１１３の金属材料および半導体構造１６０の半導体材料は、金属材料が半導体材料に核生成部位を与えないように選択される。これは、キャビティ１５１内での効率的な成長を促す。さらに、金属材料は、半導体構造１６０の成長が行われるプロセス温度よりも高い融点を有することができる。加えて、金属材料は、プロセス温度で安定している材料として選択され得る。
図１ｆは、構造１０６の３次元図を示す。構造１０６は、例えば適切なエッチング技術によって第２のテンプレート層１４０および第１のテンプレート層１１３を除去することにより、構造１０５から形成されたものである。これにより半導体構造１６０を解放している。
半導体構造１６０は、その後、例えば電気接点を設けることにより、構想される最終的なデバイスの用途に鑑みてさらに処理され得る。
図２ａ～２ｇは、本発明の別の実施形態による製造方法の各段階で形成される、初期、中間、および最終前または最終構造の拡大された３次元図を示す。
図２ａは、初期構造２０１の３次元図を示す。
初期構造２０１は、基板２１０を含む。基板２１０は、半導体材料を含むことができ、例えばバルク半導体基板であり得る。基板２１０は、結晶半導体または大径の化合物半導体ウェハとして具現化され得、一般には、図１ａを参照して説明された基板１１０として具現化され得る。
構造２０１は、基板２１０の上の絶縁層２１１をさらに含む。絶縁層２１１は、図１ａを参照して説明したように、例えば誘電層として具現化され得る。絶縁層２１１は、グレーの網掛で図示されている。
構造２０１は、絶縁層２１１の上の犠牲層２１２をさらに含む。犠牲層２１２は、図１ａを参照して説明したように、シード材料を含むかそれから構成されることができる。構造２０１は、第１のテンプレート層２１３をさらに含むことができる。第１のテンプレート層２１３は、第１のテンプレート材料として金属材料、特に遷移金属窒化物を含むことができる。犠牲層２１２もグレーの網掛で図示しているが、誘電層２１１よりも薄いグレーである。第１のテンプレート層２１３もグレーの網掛で図示しているが、犠牲層２１２よりも薄いグレーである。
基板２１０、絶縁層２１１および犠牲層２１２は、特にシリコン・オン・インシュレータ（ＳＯＩ）ウェハとして具現化され得る。
複数の実施形態によると、ＳＯＩ層２１０～２１２は、ＴｉＮの２５ｎｍ厚層をスパッタリングすることによってメタライゼーションすることができ、それによりＴｉＮの層２１３を第１のテンプレート層として形成する。
図２ｂは、構造２０２の３次元図を示す。構造２０２は、犠牲層２１２および第１のテンプレート層２１３をパターニングすることにより、構造２０１から形成されたものである。パターニングされた犠牲層２１２およびパターニングされた第１のテンプレート層２１３は、四角形２２１で終端するナノワイヤ２２０を形成する。犠牲層２１２および第１のテンプレート層２１３のパターニングは、１つまたは複数のリソグラフィおよびエッチング・ステップにより、特にドライ・エッチングにより、行われ得る。
パターニングされた犠牲層２１２は、犠牲構造２２２を形成する。犠牲構造２２２は、その後形成されるテンプレート構造の内側部分を形成し、局所的に別の半導体材料、特にＩＩＩ－Ｖ族半導体材料に置き換えることができる。
図２ｃは、構造２０３の３次元図を示す。構造２０３は、第１のテンプレート層２１３をさらにパターニングすることにより、構造２０２から形成されたものである。より詳細には、第１のテンプレート層２１３が、例えばナノワイヤ２２０の一端からのエッチングにより、例えば局所的なウェット・エッチングにより、四角形２２１の中で除去されており、これは、下にあるＳＯＩは影響されないままにする。
図２ｄは、構造２０４の３次元図を示す。構造２０４は、犠牲構造２２２および第１のテンプレート層２１３を封入することにより、構造２０３から形成されたものである。より詳細には、犠牲構造２２２および第１のテンプレート層２１３は、誘電材料の第２のテンプレート層２４０で覆うことができる。これは、例えば、４０ｎｍ厚のＳｉＯ２層の共形堆積によって犠牲構造２２２および第１のテンプレート層２１３を覆うことによって行われ得る。第２のテンプレート層２４０は、明るいグレーの網掛で透明化して図示されている。
図２ｅは、構造２０５の３次元図を示す。構造２０５は、第２のテンプレート層２４０に犠牲構造２２２への開口部２５０を形成することにより、構造２０４から形成されたものである。より詳細には、犠牲Ｓｉ材料へのアクセスを与えるために、第２のテンプレート層２４０のＳｉＯ２が例えばＲＩＥによってエッチングされている。加えて、残るシード構造２２３のシード表面２２３ａの望まれる位置まで、犠牲構造２２２のシード材料、特にＳｉ、の選択的な除去が行われている。これにより、その後の成長ステップのためのテンプレート構造２５５の中空キャビティ２５１を形成している。選択的な除去は、特に選択的エッチング技術によって行われ得る。テンプレート構造２５５は、開口部２５０と、キャビティ２５１と、シード表面２２３ａを有するシード構造２２３とを含んでいる。第１のテンプレート層２１３は、キャビティ２５１に向かう内側表面２１３ａを金属表面エリア２１３ａとして提供する。言い換えると、第１のテンプレート層２１３によって提供される金属表面エリア２１３ａは、テンプレート構造２５５の内側表面の最上部または天井を形成する。
図２ｆは、構造２０６の３次元図を示す。構造２０６は、テンプレート構造２５５の中、より詳細にはキャビティ２５１の中で、シード表面２２３ａから半導体構造２６０を成長させることにより、構造２０５から形成されたものである。半導体構造２６０の成長は、半導体構造２６０の核生成段階および成長段階を含む。成長は、半導体基板２１０に対して平行、または実質的に平行に成長方向２６５に、したがって横方向に行われ得る。
成長はさらに、キャビティ２５１の金属表面エリア２１３ａに沿って行われる。金属表面エリア２１３ａは、純粋な誘電キャビティにおける成長と比較して半導体２６０の成長率を促し、高めることができる。半導体構造２６０は、縦方向のパターンで図示されている。
半導体構造２６０の成長は、ここでも、例えばＭＯＣＶＤにより、大気圧ＣＶＤにより、低圧もしくは減圧ＣＶＤにより、超高真空ＣＶＤにより、分子線エピタキシー（ＭＢＥ）により、原子層堆積（ＡＬＤ）により、または水素化物気相エピタキシーにより行われ得る。
より詳細には、一部の実施形態によると、トリメチル・インジウム（ＴＭＩｎ）およびｔｅｒｔブチルアルシン（ＴＢＡｓ）を前駆体種として使用する金属－有機化学気相エピタキシー（ＭＯＶＰＥ：metal-organic chemical vapor phase epitaxy）により、ヒ化インジウム（ＩｎＡｓ）ナノワイヤをテンプレート構造の内部に成長させることができる。１５０という高いＶ／ＩＩＩ前駆体比および摂氏５５０度（℃）の公称成長温度を使用して、ナノワイヤがテンプレート・キャビティを径方向に満たすことを確実にすることができる。それにより得られるＩｎＡｓナノワイヤの高さと幅は、それぞれＳＯＩ層の厚さ（例えば４０～７０ｎｍ）およびテンプレートの幅（例えば４０～１００ｎｍ）によって決定され得る。
図２ｇは、構造２０７の３次元図を示す。構造２０７は、例えば好適なエッチング技術により第２のテンプレート層２４０および第１のテンプレート層２１３を除去することにより、構造２０６から形成されたものである。これにより半導体構造２６０を解放している。半導体構造２６０は、その後、例えば電気接点を設けることにより、構想される最終的なデバイスの用途に鑑みてさらに処理され得る。
図３ａおよび図３ｂは、エピタキシャル成長によってテンプレート構造の中に形成されたナノワイヤ構造の走査電子顕微鏡（ＳＥＭ：scanning electron microscope）像を示す。両構造は、同じプロセス条件および同じ化学物質使用量で、しかし異なるテンプレート構造の中で成長させたものである。
より詳細には、図３ａは、純粋な誘電テンプレート構造３１５内、より詳細には、この実施形態ではＳｉＯ２のみからなる内側表面をもつテンプレート構造内で、成長させた半導体構造３１０を示す。したがって、テンプレート構造３１５のキャビティの天井、側壁、および底部は、この実施形態では、誘電表面のみからなることができる。半導体構造３１０は、Ｓｉシード３１１から成長したＩｎＡｓのナノワイヤ３１２を備える。
一方、図３ｂは、図２ｅに示されるテンプレート構造２５５に対応するテンプレート構造３５５内、すなわち、ＴｉＮからなる内側表面としての金属表面エリア２１３ａを備えるテンプレート構造内で、成長させた半導体構造３２０を示す。より詳細には、キャビティ２５１の最上部／天井は、ＴｉＮの金属表面を含む。半導体構造３２０は、Ｓｉシード３２１から成長させたＩｎＡｓのナノワイヤ３２２を備える。
同じプロセス条件であるにもかかわらず、ＩｎＡｓナノワイヤ３２２は、ＩｎＡｓナノワイヤ３１２の３倍の長さである。より詳細には、ナノワイヤ３１２は、およそ２５０ｎｍの長さを有するのに対し、ナノワイヤ３２２は、およそ７００ｎｍの長さを有する。したがって、本発明の実施形態による新しい方法を用いると、キャビティ２５１の金属表面エリア２１３ａが、３倍に近い半導体成長率の増大をもたらしたと推測することができる。
図４は、本発明の実施形態による半導体構造、例えば図２ａ～２ｇを参照して説明した半導体構造２６０、を製造するための方法のステップのフローチャートを示す。
ステップ４１０において、半導体基板またはウェハを用意することができる。
ステップ４２０において、基板、例えば犠牲層２１２の上に、犠牲層を形成することができる。
ステップ４３０において、犠牲層、例えば第１のテンプレート層２１３の上に、金属材料の第１のテンプレート層を形成することができる。
ステップ４４０において、例えば図２ｂに示されるように、犠牲層および第１のテンプレート層をパターニングすることができる。
ステップ４５０において、例えば図２ｃに示されるように、第１のテンプレート層が部分的に、選択的にエッチングされる。
ステップ４６０において、例えば図２ｄに示されるように、誘電材料の第２のテンプレートを、第１のテンプレート層および基板の上または上方に形成することができる。
ステップ４７０において、第２のテンプレート層に開口部を形成することができる。さらに、犠牲構造の一部を、例えば選択的なエッチングにより、除去することができる。これにより、図２ｅに示されるようなキャビティを備えるテンプレート構造を形成した。犠牲構造の残りの部分は、後にテンプレート構造のキャビティの中で半導体構造を成長させるためのシード構造を形成する。
ステップ４８０において、図２ｆに示されるように、キャビティの中でシード構造のシード表面から半導体構造を成長させることができる。金属材料を含む第１のテンプレート層は、テンプレート構造の内側表面を確立することができ、半導体構造の成長を促すことができる。
ステップ４７０の後に、望まれる最終的なデバイス構造を得るためにさらなる処理ステップが適宜続き得ることが留意されるべきである。これは、特に、半導体構造に接触するための接触層を成長させるステップを含んでよい。
複数の実施形態によると、ステップ４２０とステップ４３０の間に、絶縁層、特にＳｉＯ２の層、を犠牲層の上に設けるさらなるステップがあり得る。一例によると、これは、２ｎｍ未満のＳｉＯ２の薄層であり得る。複数の実施形態によると、そのような層は、ステップ４３０で第１のテンプレート材料を堆積する前に、ＳＯＩウェハを酸素（Ｏ２）プラズマの中に置くことによって製造され得る。複数の実施形態によると、そのような追加の層は、任意の誘電材料から作られ得る。
したがって、そのような実施形態によれば、犠牲層と第１のテンプレート層の間に追加の誘電層があり得る。そのような実施形態は、その後の犠牲層のエッチング・ステップ（ステップ４７０参照）の確実性を向上させることができる。
そのような実施形態によると、この薄い追加の層は次いで、ステップ４７０とステップ４８０の間、すなわちエピタキシャル成長の直前に、例えばエッチングにより、さらなるステップで除去することができる。複数の実施形態によると、薄い追加の層は、フッ化水素酸でエッチングすることができる。
そのような追加の層は、製造中に金属表面エリアを元のままの保護された状態に保つことも助ける。
図５（ａ）～（ｄ）は、エピタキシャル成長によってテンプレート構造の中に形成されたナノワイヤ構造の走査電子顕微鏡（ＳＥＭ）像を示す。すべての構造は、同じプロセス条件および同じ化学物質使用量で、しかし異なるテンプレート構造の中で成長させたものである。図５（ａ）～（ｄ）に関する調査は、テンプレート構造のアスペクト比の影響と、テンプレート構造の内側表面の金属表面エリア影響とを比較するために行われた。図５（ａ）～（ｄ）に示されるすべてのデバイス／構造は、同じチップ上にある。
より詳細には、図５（ａ）は、純粋な誘電テンプレート構造５１５ａ内、より詳細にはＳｉＯ２のみからなる内側表面をもつテンプレート構造内で、成長させた半導体構造５１０ａを示す。テンプレート構造５１５ａは、第１の（低い）テンプレート・アスペクト比を有する。半導体構造５１０ａは、Ｓｉシード５１１ａから成長したＩｎＡｓのナノワイヤ５１２ａを備える。ナノワイヤ５１２ａは、８５０ｓで成長したおよそ４７０ｎｍの長さを有する。
図５（ｂ）は、純粋な誘電テンプレート構造５１５ｂ内、より詳細には、この実施形態ではＳｉＯ２のみからなる内側表面をもつテンプレート構造内で、成長させた半導体構造５１０ｂを示す。テンプレート構造５１５ｂは、テンプレート構造５１５ａのテンプレート・アスペクト比よりも高い第２のテンプレート・アスペクト比を有する。半導体構造５１０ｂは、Ｓｉシード５１１ｂから成長したＩｎＡｓのナノワイヤ５１２ｂを備える。ナノワイヤ５１２ｂは、８５０ｓで成長したおよそ３００ｎｍの長さを有する。
図５（ｃ）は、図２ｅに示されるテンプレート構造２５５に対応するテンプレート構造５５５ａ内で、すなわち、ＴｉＮからなる内側表面として金属表面エリア２１３ａを備えるテンプレート構造内で、成長させた半導体構造５２０ａを示す。テンプレート構造５５５ａは、図５（ａ）のテンプレート構造５１５ａと同じ（第１の）アスペクト比を有する。半導体構造５２０ａは、Ｓｉシード５２１ａから成長したＩｎＡｓのナノワイヤ５２２ａを備える。ナノワイヤ５２２ａは、８５０ｓで成長した１０５０ｎｍを超える長さを有する。
図５（ｄ）は、図２ｅに示されるテンプレート構造２５５に対応するテンプレート構造５５５ｂ内で、すなわち、やはりＴｉＮからなる内側表面として金属表面エリア２１３ａを備えるテンプレート構造で、成長させた半導体構造５２０ｂを示す。テンプレート構造５５５ｂは、図５（ｂ）のテンプレート構造５１５ｂと同じ、したがって図５（ｃ）のテンプレート構造５５５ａのアスペクト比よりも高い、（第２の）アスペクト比を有する。半導体構造５２０ｂは、Ｓｉシード５２１ｂから成長したＩｎＡｓのナノワイヤ５２２ｂを備える。ナノワイヤ５２２ｂは、８５０ｓで成長した８９０ｎｍを超える長さを有する。
図５（ａ）～（ｄ）から、成長率（ＧＲ）の増大は、テンプレート材料、すなわち、ＴｉＮの内側表面の存在によって支配され、キャビティ／テンプレート・アスペクト比によって支配されるのではないと結論付けることができる。
本発明の実施形態のさらなる調査は、例えば、テンプレート構造のＴｉＮ表面エリアに起因する成長率の増大は、キャビティの結晶方位、例えば＜１１０＞方向対＜１１１＞方向、の影響に匹敵することを示した。
さらに、Ｖ／ＩＩＩ＝１５０の場合のＴｉＮ表面をもつテンプレート構造（すなわち、純粋な誘電テンプレート構造における成長率に対するテンプレート・アスペクト比および結晶方位の影響が小さいレジーム）における成長率の増大は、Ｖ／ＩＩＩ＝７０の場合と非常に似ている。したがって、成長率の増大は、Ｖ／ＩＩＩ材料比にはごく弱く依存する。これは、有効なＶ／ＩＩＩ比はテンプレート中での半導体成長の間に変化するため、成長の均一性が必要とされる用途に重要であり得る。
さらに、内側ＴｉＮ表面をもつテンプレート構造における成長率の増大は、低い材料流量の成長条件の場合に特に高いものであり得る（例えば４倍以上）。これは、結晶への前駆体材料の効率的な取り込みをもたらし、一方で寄生核生成および前駆体の使用量を減らすことができるため、応用例およびスケーラビリティのために使用することができる。
加えて、純粋な誘電キャビティ内で１つのファセットの成長率が他の成長率よりも大幅に優勢であるレジームでは、内側表面としてのＴｉＮの存在が、他のファセットの成長率を大幅に高めることができる。これを使用して結晶の幾何学的形状を調整することができ、それが、本発明の実施形態による大型結晶の成長を可能にすることができる。
一般に、本発明の実施形態による方法の多用途性は、ＩＩＩ－Ｖ族半導体材料の任意の組合せがテンプレート構造内で成長することを可能にし得、埋め込まれた量子ウェル、量子ドット、量子ワイヤ、ドーピングされたまたは真性の半導体層、ならびにヘテロ接合を含む。
複数の実施形態によると、製造された半導体構造はゲイン構造を形成することができる。そのようなゲイン構造は、エピタキシャル成長されたものであり、基板の横方向、より詳細にはｘ－ｙ平面に延びる。ｘ－ｙ平面は、基礎となる基板に対して平行に配置される。
したがって、具現化されるゲイン構造は、ｐ－ｉ－ｎ構造を形成するドーピング・プロファイルを含むことができる。これは、電気ポンピングを促すことができる。ｐ－ｉ－ｎ構造は、ｐドーピング領域とｎドーピング領域との間に配置された真性領域を有する構造である。
これに関して、ドーピングとは、半導体の電気的および光学的および構造的性質を変更する目的で、真性半導体に意図的に不純物を導入することと理解されるものとする。半導体のドーピングは、バンド・ギャップの中に許されたエネルギー状態を導入するが、それは当該ドーパント・タイプに対応するエネルギー・バンドに非常に近い。正またはｐ型ドーピングは、価電子帯に自由正孔を導入するのに対し、負またはｎ型ドーピングは、伝導帯の中に自由電子を導入する。
ドーパントの導入は、フェルミ準位に対してエネルギー・バンドをずらす効果がある。ｎ型半導体では、フェルミ準位は伝導帯に近いか、または縮退型ｎ型半導体では伝導帯の中にある。ｐ型の場合、フェルミ準位は、価電子帯に近いかまたはその中にある。典型的にドーピングされた半導体におけるドーピング密度は、材料および状態の密度に応じて、５×１０１８センチメートル（ｃｍ）－３～１０２０ｃｍ－３の範囲である。半導体は完全に真性であることは滅多にないが、電気的な意味における真性とは、半導体が導電性でないことを意味する。典型的には、ドーピング・レベルは、１０１５～１０１６ｃｍ－３前後である。
説明のための例が上記に与えられたが、上記で説明された基本的な製造ステップは、他の材料、形状、およびサイズの半導体構造を生産するために使用され得ることが理解されるであろう。材料および処理技術は、所与の実施形態に合わせて適宜選択することができ、好適な選択が当業者に直ちに明らかになろう。
上記では特定の例を説明したが、多数の他の実施形態が構想され得る。半導体構造を成長させるためのシード表面は、結晶シード表面であり得るが、他の実施形態によれば、アモルファス表面によって提供されることも可能である。シードが明確な結晶方位を有し、シードの結晶構造が成長する結晶（例えばＩＩＩ－Ｖ化合物半導体）の構造と適度に一致する場合、成長する結晶はこの方位を適合させることができる。シードがアモルファスであるまたは不定の結晶方位を有する場合、成長する結晶は単結晶になるが、その結晶方位はランダムになる。
開示される半導体構造および回路は、半導体チップの一部であり得る。得られた集積回路チップは、ベア・ダイとして未処理のウェハ形態で（すなわち、複数のパッケージされていないチップを有する単一のウェハとして）、またはパッケージ形態で、製造者によって流通させることができる。後者の場合、チップは、単一チップ・パッケージ（マザーボードまたは他の上位担体に取り付けられる導線を備えた、プラスチック担体など）に、または複数チップ・パッケージ（片方または両方の表面相互接続または埋め込まれた相互接続を有するセラミック担体など）に、実装される。いずれの場合も、チップは、マザーボードなどの中間製品または最終製品の一部として、他のチップ、個別の回路素子、または他の信号処理デバイス、あるいはそれらの組合せと一体化され得る。最終製品は、集積回路チップを有する任意の製品であり得る。
以下の定義および省略形が、特許請求の範囲および明細書の解釈に使用されるべきである。本明細書において使用される場合、用語「～を備える」、「～を備えている」、「～を含む」、「～を含んでいる」、「～を有する」、「～を有している」、「～を包含する」もしくは「～を包含している」、またはその任意の他の変化形は、非排他的な包含をカバーすることが意図される。例えば、要素の列挙を含む、組成、混合物、プロセス、方法、物品、もしくは装置は、必ずしもそれらの要素だけに制限されず、明示的に列挙されない、またはそのような組成、混合物、プロセス、方法、物品、または装置に固有でない、他の要素を含むことができる。
本明細書において使用される場合、要素または構成要素の前にある冠詞「ａ」および「ａｎ」は、その要素または構成要素の実例（すなわち発生）の数に関して非制約的でないことが意図される。したがって、「ａ」または「ａｎ」は、１つまたは少なくとも１つを含むように解釈されるべきであり、数が明らかに単数であることが意図されない限り、その要素または構成要素の単数形は複数形も包含する。
本明細書において使用される場合、用語「発明」または「本発明」は、非制限的な用語であり、特定の発明の任意の単一の態様を指すことは意図されず、明細書および特許請求の範囲に記載されるすべての可能な態様を包含する。
連邦政府による資金提供を受けた研究または開発の記載
本発明は、国防高等研究計画局（ＤＡＲＰＡ）によって授与された１４０Ｄ６３１８Ｃ００２８の下で政府の支援を受けてなされた。政府は、本発明に一定の権利を有する。
様々な本発明の実施形態の説明は、例示を目的として提示されたものであり、網羅的である、または開示された実施形態に制限されることは意図されない。記載される実施形態の範囲および思想から逸脱することなく、多くの変更および変形が当業者に明らかとなろう。本明細書で使用される用語は、実施形態の原理、実際的な応用、もしくは市場に見られる技術に対する技術的向上を最も良く説明するために、または当業者が本明細書に記載される実施形態を理解できるようにするために選択されたものである。

Claims (20)

  1. 半導体材料からなる半導体構造を製造するための方法であって、
    テンプレート構造を用意するステップであって、前記テンプレート構造が、開口部、キャビティ、およびシード構造を備え、前記シード構造が、シード材料およびシード表面を備え、前記テンプレート構造の内側表面が、金属材料を含む少なくとも１つの金属表面エリアを備えている、前記用意するステップと、
    前記テンプレート構造の前記キャビティの中で、前記シード表面から前記金属表面エリアに沿って前記半導体構造を成長させるステップと
    を含み、前記テンプレート構造を前記用意するステップが、
    犠牲層の上に第１のテンプレート層を形成することと、
    前記犠牲層および前記第１のテンプレート層をパターニングすることと、
    前記第１のテンプレート層および基板上に第２のテンプレート層を形成することと、
    前記犠牲層のシード材料の一部を選択的に除去し、それにより前記キャビティを形成することと
    を含む、方法。
  2. 前記金属材料および前記半導体材料は、前記金属材料が前記半導体材料に核生成部位を与えないように選択される、請求項１に記載の方法。
  3. 前記金属材料が、前記半導体構造を成長させる前記ステップが行われるプロセス温度よりも高い融点を有し、
    前記金属材料が、前記プロセス温度で化学的に安定している、請求項１または２に記載の方法。
  4. 前記金属材料が遷移金属窒化物である、請求項１または２に記載の方法。
  5. 前記遷移金属窒化物が、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＭｏＮ、およびＷＮからなる群から選択される、請求項４に記載の方法。
  6. 前記半導体構造を、半導体基板の面に対して平行な第１の成長方向に成長させる、請求項１または２に記載の方法。
  7. 前記半導体構造がナノワイヤである、請求項１または２に記載の方法。
  8. 前記テンプレート構造を前記用意するステップが、
    第１のテンプレート材料から前記第１のテンプレート層を形成することと、
    第２のテンプレート材料から前記第２のテンプレート層を形成することであって、前記第１のテンプレート材料が前記金属材料である、前記形成することと、
    を含む、請求項１または２に記載の方法。
  9. 前記第２のテンプレート材料が誘電材料である、請求項８に記載の方法。
  10. 前記金属材料は、
    成長させる前記ステップ中の前記シード表面の表面エネルギーまたは前記半導体構造の前部表面の表面エネルギーよりも低いが、前記第２のテンプレート材料の表面エネルギーよりも高い表面エネルギー、
    前記第２のテンプレート材料の表面の表面移動長さよりも大きい表面移動長さ、または
    前記第２のテンプレート材料の前記表面の表面吸着率よりも高い前記半導体材料に対する表面吸着率
    をもたらすように選択される、請求項８に記載の方法。
  11. 前記テンプレート構造を前記用意するステップが、
    前記基板として半導体基板を用意することと、
    前記半導体基板の上に前記犠牲層を形成することであって、前記犠牲層が前記シード材料を含む、前記形成することと、
    前記第２のテンプレート層に前記開口部を形成することと
    を含み、前記キャビティは、前記シード表面をもつ前記シード構造を備える、請求項８に記載の方法。
  12. 前記金属表面エリアの前記金属材料を、前記シード構造に対して自己整合式に形成することをさらに含む、請求項１または２に記載の方法。
  13. 前記金属表面エリアが、前記テンプレート構造の前記内側表面の最上部、底部、または側部を形成する、請求項１または２に記載の方法。
  14. 前記シード材料が、ＳｉなどのＩＶ族材料、またはＧａＡｓ、ＩｎＡｓ、およびＩｎＰからなる群から選択されるＩＩＩ－Ｖ族材料である、請求項１または２に記載の方法。
  15. 前記半導体材料が、ＩＩＩ族元素およびＶ族元素を含むＩＩＩ－Ｖ族半導体材料である、請求項１または２に記載の方法。
  16. 前記半導体構造の前記成長が、金属有機化学気相成長（ＭＯＣＶＤ）、大気圧ＣＶＤ、低圧もしくは減圧ＣＶＤ、超高真空ＣＶＤ、分子線エピタキシー（ＭＢＥ）、原子層堆積（ＡＬＤ）、または水素化物気相エピタキシー、の１つによって行われる、請求項１または２に記載の方法。
  17. 前記半導体構造を成長させる前記ステップが、前記Ｖ族元素の場合には１５０マイクロモル（μモル）／分未満、および前記ＩＩＩ族元素の場合には２μモル／分未満の流量で行われる、請求項１５に記載の方法。
  18. 半導体デバイスであって、
    基板と、
    前記基板上に配置され、シード材料およびシード表面を備えるシード構造と、
    前記基板上に配置され、前記シード構造に隣接する半導体構造であって、前記シード表面から前記基板の面に平行な第１の方向に延在する前記半導体構造と、
    前記シード構造および前記半導体構造上に配置され、前記シード構造および前記半導体構造に接する金属材料の金属表面エリアを与える金属材料層と
    を備え、前記金属材料層の側面と、前記シード構造の側面とが整合している、半導体デバイス。
  19. 装置であって、
    基板と、
    前記基板上に配置され、シード材料のシード表面を有するシード構造と、
    前記シード構造上に配置され、金属材料の金属表面エリアを有する金属材料層と、
    前記シード表面と前記金属表面エリアとに隣接して前記基板の上に配置された半導体構造と
    を備え、前記半導体構造は、前記シード表面から前記金属表面エリアに沿って延びており、前記金属材料層の側面と、前記シード構造の側面とが整合している、装置。
  20. 前記半導体構造が、前記シード材料からエピタキシャル成長され、前記シード材料がＩＩＩ－Ｖ族材料を含み、前記金属材料が遷移金属窒化物を含む、請求項１９に記載の装置。
JP2024500561A 2021-07-28 2022-05-23 半導体デバイスの製造 Active JP7841829B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/387,625 2021-07-28
US17/387,625 US11776809B2 (en) 2021-07-28 2021-07-28 Fabrication of a semiconductor device
PCT/EP2022/063835 WO2023006273A1 (en) 2021-07-28 2022-05-23 Fabrication of a semiconductor device

Publications (2)

Publication Number Publication Date
JP2024527739A JP2024527739A (ja) 2024-07-26
JP7841829B2 true JP7841829B2 (ja) 2026-04-07

Family

ID=82156493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024500561A Active JP7841829B2 (ja) 2021-07-28 2022-05-23 半導体デバイスの製造

Country Status (4)

Country Link
US (1) US11776809B2 (ja)
EP (1) EP4377991A1 (ja)
JP (1) JP7841829B2 (ja)
WO (1) WO2023006273A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105356A1 (en) 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
JP2017508271A (ja) 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造
US20170104058A1 (en) 2015-10-08 2017-04-13 International Business Machines Corporation Fabrication of semiconductor junctions
US20210151320A1 (en) 2019-11-14 2021-05-20 International Business Machines Corporation Hybrid template area selective epitaxy (htase)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3406049A (en) 1965-04-28 1968-10-15 Ibm Epitaxial semiconductor layer as a diffusion mask
DE102006045912B4 (de) 2005-09-29 2011-07-21 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8242540B2 (en) 2010-06-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of III-V compound semiconductors on silicon surfaces
WO2013158210A2 (en) * 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
KR101496572B1 (ko) 2012-10-16 2015-02-26 주식회사 엘지실트론 에피택셜 성장용 서셉터 및 에피택셜 성장방법
US12094760B2 (en) 2020-11-04 2024-09-17 International Business Machines Corporation High-transparency semiconductor-metal interfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105356A1 (en) 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
JP2017508271A (ja) 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造
US20170104058A1 (en) 2015-10-08 2017-04-13 International Business Machines Corporation Fabrication of semiconductor junctions
US20210151320A1 (en) 2019-11-14 2021-05-20 International Business Machines Corporation Hybrid template area selective epitaxy (htase)

Also Published As

Publication number Publication date
EP4377991A1 (en) 2024-06-05
JP2024527739A (ja) 2024-07-26
US11776809B2 (en) 2023-10-03
US20230033374A1 (en) 2023-02-02
WO2023006273A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US10541135B2 (en) Source and drain formation using self-aligned processes
WO2005064687A1 (en) Semiconductor device comprising a pn-heterojunction
US10332972B2 (en) Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface
US11881533B2 (en) Fabrication of a semiconductor device including a quantum dot structure
WO2012094856A1 (zh) 半导体结构及其制作方法
US9640394B2 (en) Method for fabricating a semiconductor structure
JP7841829B2 (ja) 半導体デバイスの製造
CN112670157B (zh) 用于感兴趣的半导体材料在硅衬底上的异质集成的工艺
US20250151450A1 (en) Fabrication of a semiconductor device including a quantum dot structure
JP7719575B2 (ja) 半導体構造体の製造
KR101345897B1 (ko) 하니콤 헤테로에피택시를 구비한 반도체장치
CN113314396B (zh) 一种半导体衬底及半导体结构的制备方法
US10840093B2 (en) Fabrication of semiconductor substrates
TW202005090A (zh) 穿隧場效電晶體裝置
US9564452B1 (en) Fabrication of hybrid semiconductor circuits
US9917414B2 (en) Monolithic nanophotonic device on a semiconductor substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251028

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20251202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260310

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20260310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260324

R150 Certificate of patent or registration of utility model

Ref document number: 7841829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150