JP7807629B2 - 半導体装置 - Google Patents

Description

本発明は、パワーデバイス等として有用な半導体装置およびそれを備える半導体システムに関する。

高耐圧、低損失および高耐熱を実現できる次世代の結晶性酸化物半導体材料として、バンドギャップの大きな酸化ガリウム（Ｇａ_２Ｏ_３）を用いた半導体装置が注目されている。結晶性酸化物半導体を含む半導体装置は、スイッチング素子として、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。

酸化ガリウムには、α、β、γ、δ、εの５つの結晶構造が存在することが知られている（非特許文献１）。しかしながら、酸化ガリウムは、最安定相がβガリア構造であるので、例えば、準安定相であるコランダム構造を有する酸化ガリウムを含む結晶膜は、特殊な成膜法を用いなければ成膜することが困難であるといった課題があり、これに対し、現在、コランダム構造を有する結晶性半導体の成膜を含め、酸化ガリウムおよび／またはその混晶を含む結晶性酸化物半導体膜の成膜について、いくつか検討がなされている。

例えば、特許文献１には、酸化ガリウムは、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として記載されている。ここでＩｎＡｌＧａＯ系半導体とはＩｎ_ＸＡｌ_ＹＧａ_ＺＯ_３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。また、特許文献２には、コランダム構造を有する結晶性酸化物半導体（α－Ｇａ_２Ｏ_３等）を主成分として含むｎ型半導体層と、ｎ型半導体層上に積層されていえる電界シールド層およびゲート電極を備える半導体装置において、電界シールド層にｐ型酸化物半導体を用いることが記載されている。

酸化ガリウムを含む半導体装置は、高耐圧、低損失および高耐熱を実現できる一方、酸化ガリウムの半導体特性を十分に発揮するにはまだまだ満足のいくものではなく、例えば、ゲート絶縁膜が高電界となり破壊しやすくなるなどの問題があり、酸化ガリウムの半導体特性を十分に発揮しうる半導体装置、特に、オン抵抗を低減しつつ高耐圧化を実現できる半導体装置が待ち望まれていた。

国際公開第２０１４／０５０７９３号 国際公開第２０１９／０９８２９８号

R. Roy V.G. Hill, and E. F. Osborn: J. Am. Chem. Soc. 74 (1952) 719

本発明は、オン抵抗を低減しつつ優れた電界緩和効果を有する半導体装置を提供することを目的とする。

本発明者らは、上記目的を達成すべく鋭意検討した結果、半導体層に少なくとも一部が埋設されているゲート電極と、前記ゲート電極の埋設下端部と同じ深さかまたは前記埋設下端部よりも深い位置にまで少なくとも一部が前記半導体層に埋設されているディープｐ層と、チャネル層とを含む半導体装置であって、前記ディープｐ層が結晶性酸化物半導体からなり、前記ディープｐ層のキャリア濃度が前記チャネル層のキャリア濃度よりも高い半導体装置が、オン抵抗を低減しつつ電界緩和効果を得ることができることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。

すなわち、本発明は、以下の発明に関する。
［１］ 半導体層に少なくとも一部が埋設されているゲート電極と、前記ゲート電極の埋設下端部と同じ深さかまたは前記埋設下端部よりも深い位置にまで少なくとも一部が前記半導体層に埋設されているディープｐ層と、チャネル層とを含む半導体装置であって、
前記チャネル層が第１のｐ型酸化物半導体を主成分として含み、前記ディープｐ層が前記第１のｐ型酸化物半導体とは異なる第２のｐ型酸化物半導体を主成分として含むことを特徴とする半導体装置。
［２］ 前記第１および／または第２のｐ型酸化物半導体がコランダム構造またはβガリア構造を有する前記［１］記載の半導体装置。
［３］ 前記第１のｐ型酸化物半導体が、酸化ガリウムまたはその混晶である前記［１］または［２］に記載の半導体装置。
［４］ 前記チャネル層と前記半導体層との伝導帯のバンドオフセットが１．５ｅＶ以下である前記［１］～［３］のいずれかに記載の半導体装置。
［５］ 前記バンドオフセットが１．０ｅＶ以下である前記［４］記載の半導体装置。
［６］ 前記第２のｐ型酸化物半導体のバンドギャップが前記第１のｐ型酸化物半導体のバンドギャップよりも小さい前記［１］～［５］のいずれかに記載の半導体装置。
［７］ 前記第２のｐ型酸化物半導体が、酸化イリジウムまたはその混晶である［１］～［６］のいずれかに記載の半導体装置。
［８］ 前記ディープｐ層と前記半導体層との間に、ｉ型半導体層が設けられている前記［１］～［７］のいずれかに記載の半導体装置。
［９］ 前記ｉ型半導体層のキャリア密度が、前記半導体層のキャリア密度よりも小さい前記［８］記載の半導体装置。
［１０］ パワーデバイスである前記［１］～［９］のいずれかに記載の半導体装置。
［１１］ 半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］～［１０］のいずれかに記載の半導体装置である半導体システム。

本発明の半導体装置によれば、オン抵抗を低減しつつ優れた電界緩和効果を得ることができる。

本発明における好適な半導体装置の概略斜視断面図である。 本発明の半導体装置の好適な一例を模式的に示す斜視断面図である。 電源システムの好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 本発明において好適に用いられる成膜装置（ミストＣＶＤ装置）の概略図である。 本発明において好適に用いられる成膜装置（ミストＣＶＤ装置）の概略図である。 パワーカードの好適な一例を模式的に示す図である。 本発明における好適な半導体装置を模式的に示す断面図である。 本発明における好適な半導体装置を模式的に示す断面図である。 本発明における好適な半導体装置を模式的に示す断面図である。 本発明におけるデバイスシミュレーションの結果を示す図である。 本発明におけるデバイスシミュレーションの結果を示す図である。

本発明の半導体装置は、半導体層に少なくとも一部が埋設されているゲート電極と、前記ゲート電極の埋設下端部と同じ深さかまたは前記埋設下端部よりも深い位置にまで少なくとも一部が前記半導体層に埋設されているディープｐ層と、チャネル層とを含む半導体装置であって、前記チャネル層が第１のｐ型酸化物半導体を主成分として含み、前記ディープｐ層が前記第１のｐ型酸化物半導体とは異なる第２のｐ型酸化物半導体を主成分として含むことを特長とする。

「ゲート電極の埋設下端部」とは、前記ゲート電極の底の全部または一部をいう。
前記ゲート電極は、主電流の流れを制御することができる電極であれば特に限定されず、半導体領域、拡散領域、電極等が含まれる。

前記ゲート電極の材料は、ゲート電極として用いることができるものであれば、特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記ゲート電極の材料が、金属、金属化合物、金属酸化物、金属窒化物であるのが好ましい。前記金属としては、好適には例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属などが挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）等から選ばれる１種または２種以上の金属などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。

前記ゲート電極の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。

前記チャネル層は、前記ゲート電極に直接または他の層を介して接しており、ソース電極（エミッタ電極）とドレイン電極（コレクタ電極）との間に位置しているものであれば、特に限定されない。本発明において、前記チャネル層は、第１のｐ型酸化物半導体を主成分として含む。前記第１のｐ型酸化物半導体は、周期律表のｄブロック金属および／または周期律表第１３族金属を含むのが好ましく、周期律表第９族金属および／または第１３族金属を含むのがより好ましく、周期律表第１３族金属を少なくとも含むのが最も好ましい。「主成分」とは、前記第１のｐ型酸化物半導体が、原子比で、前記チャネル層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。例えば、前記第１のｐ型酸化物半導体が、ｐ型ドーパントを含有するα－Ｇａ_２Ｏ_３である場合、前記チャネル層の全ての金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ_２Ｏ_３が含まれていればそれでよい。また、本発明においては、前記第１のｐ型酸化物半導体のバンドギャップが、５．０ｅＶ以上であるのが好ましい。また、本発明においては、前記第１のｐ型酸化物半導体が、結晶性を有しているのが好ましい。この場合、前記第１のｐ型酸化物半導体が、単結晶であってもよいし、多結晶等であってもよい。また、前記第１のｐ型酸化物半導体は、コランダム構造またはβガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。

また、本発明においては、前記第１のｐ型酸化物半導体が、ガリウムを含有する金属酸化物の結晶又は混晶であるのも好ましく、酸化ガリウムまたはその混晶（例えば、α－Ｇａ_２Ｏ_３またはその混晶）であるのがより好ましい。この場合、前記第１のｐ型酸化物半導体は、通常、ｐ型ドーパントを含有する。前記ｐ型ドーパントとしては、特に限定されないが、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等およびこれらの２種以上などの元素等が挙げられる。また、前記ドーパントの濃度は、特に限定されない。本発明においては、前記ディープｐ層よりもキャリア濃度が低いのが好ましい。前記ドーパントの濃度は、例えば、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよい。なお、本発明においては、前記ドーパントの濃度を例えば約１×１０^１８／ｃｍ^３以下の低濃度にするのが好ましい。

なお、「周期律表」は、国際純正応用化学連合（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ ａｎｄ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ）（ＩＵＰＡＣ）にて定められた周期律表を意味する。「ｄブロック」は、３ｄ、４ｄ、５ｄ、および６ｄ軌道を満たす電子を有する元素をいう。 前記ｄブロック金属としては、例えば、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、ルテチウム（Ｌｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）、ローレンシウム（Ｌｒ）、ラザホージウム（Ｒｆ）、ドブニウム（Ｄｂ）、シーボーギウム（Ｓｇ）、ボーリウム（Ｂｈ）、ハッシウム（Ｈｓ）、マイトネリウム（Ｍｔ）、ダームスタチウム（Ｄｓ）、レントゲニウム（Ｒｇ）、コペルニシウム（Ｃｎ）及びこれらの２種以上の金属などが挙げられる。

前記ディープｐ層は、前記第１のｐ型酸化物半導体とは異なる第２のｐ型酸化物半導体を主成分として含むものであれば、特に限定されない。本発明においては、前記第２のｐ型酸化物半導体は、周期律表のｄブロック金属および／または周期律表第１３族金属を含むのが好ましく、周期律表第９族金属および／または第１３族金属を含むのがより好ましく、周期律表第９族金属および周期律表第１３族金属を含むのが最も好ましい。本発明においては、前記第２のｐ型酸化物半導体が、イリジウムを含有する金属酸化物の結晶又は混晶であるのも好ましく、酸化イリジウムまたはその混晶（例えば、α－Ｉｒ_２Ｏ_３またはその混晶）であるのがより好ましい。前記第２のｐ型酸化物半導体がα－Ｉｒ_２Ｏ_３の混晶である場合の例としては、α－（ＩｒＧａ）_２Ｏ_３等が挙げられる。この場合、前記第２のｐ型酸化物半導体中のα－（ＩｒＧａ）_２Ｏ_３中のＩｒとＧａとの原子比は、特に限定されない。本発明の実施態様においては、α－（ＩｒＧａ）_２Ｏ_３中のＩｒおよびＧａの合計に対するＩｒの原子比は、例えば、１％～９５％の範囲内である。「主成分」とは、前記第２のｐ型酸化物半導体が、原子比で、前記ディープｐ層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。具体的には、例えば、前記第２のｐ型酸化物半導体が、α－Ｉｒ_２Ｏ_３である場合、前記ディープｐ層の全ての金属元素中のイリジウムの原子比が０．５以上の割合でα－Ｉｒ_２Ｏ_３が含まれていればそれでよい。また、例えば、前記第２のｐ型酸化物半導体が、α－（ＩｒＧａ）_２Ｏ_３である場合、前記ディープｐ層の全ての金属元素に対するイリジウムおよびガリウムの原子比の合計が０．５以上の割合でα－（ＩｒＧａ）_２Ｏ_３が含まれていればそれよい。また、本発明においては、前記第２のｐ型酸化物半導体が、結晶性を有するのが好ましい。この場合、前記第２のｐ型酸化物半導体がコランダム構造またはβガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、前記ディープｐ層は、ｐ型ドーパントを含有していてもよい。前記ｐ型ドーパントとしては、特に限定されないが、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等およびこれらの２種以上などの元素等が挙げられる。また、前記ドーパントの濃度は、通常、前記チャネル層よりもキャリア濃度が高い。前記ディープｐ層のキャリア濃度は、例えば、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３である。本発明においては、前記ディープｐ層のキャリア濃度が、１×１０^１７／ｃｍ^３以上であるのが好ましく、１×１０^１８／ｃｍ^３以上であるのがより好ましい。

前記半導体層は、半導体からなる半導体層であれば特に限定されないが、ｎ型半導体層（ｎ＋型半導体層やｎ－型半導体層を含む）であるのが好ましい。本発明においては、前記半導体層が結晶性酸化物半導体層であるのが好ましい。また、本発明においては、前記半導体層の降伏電界強度が５ＭＶ／ｃｍ以上であるのが、半導体特性より良好に発揮することができるので好ましい。また、本発明においては、前記半導体層がコランダム構造またはβガリア構造を有するのが好ましく、酸化ガリウムまたはその混晶を含むのも好ましい。前記半導体層の厚さは、本発明の目的を阻害しない限り、特に限定されない。本発明においては、前記半導体層の厚さが５０μｍ以下であるのが好ましく、３０μｍ以下であるのがより好ましく、１０μｍ以下であるのが最も好ましい。また、ディープｐ層の厚さを半導体層（例えばｎ－型半導体層）の厚さの半分以上に設定するのも好ましい。このような好ましい厚さとすることにより、前記第２のｐ型酸化物半導体による電界緩和効果をより向上させ、且つ半導体特性（小型化も含む）をより良好に奏することができる。

前記結晶性酸化物半導体層は、通常、酸化物半導体を主成分として含む。前記酸化物半導体は、ガリウムを含むのが好ましく、酸化ガリウムおよびその混晶であるのがより好ましい。また、前記結晶性酸化物半導体層の結晶構造等は特に限定されない。前記結晶性酸化物半導体層の結晶構造としては、例えば、コランダム構造、βガリア構造、六方晶構造（例えばε型構造）等が挙げられる。本発明においては、前記結晶性酸化物半導体層がコランダム構造またはβガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。前記酸化物半導体は、特に限定されないが、少なくとも周期律表第３周期～第６周期の１種または２種以上の金属を含むのが好ましく、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも一つを含むのがより好ましい。ｎ型の酸化物半導体については少なくともガリウムを含むのが好ましい。ガリウムを含む前記酸化物半導体としては、例えば、α－Ｇａ_２Ｏ_３またはその混晶などが挙げられる。このような好ましい酸化物半導体を主成分として含む結晶性酸化物半導体層は、結晶性や放熱性がより優れたものとなり、半導体特性もさらに優れたものになり得る。なお、前記「主成分」とは、結晶性酸化物半導体層中の組成比で、前記酸化物半導体を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。例えば、前記酸化物半導体がα－Ｇａ_２Ｏ_３である場合、前記結晶性酸化物半導体層の金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ_２Ｏ_３が含まれていればそれでよい。本発明においては、前記結晶性酸化物半導体層の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。なお、前記酸化物半導体は、単結晶であってもよいし、多結晶であってもよい。また、前記酸化物半導体は、通常、膜状であるが、本発明の目的を阻害しない限りは特に限定されず、板状であってもよいし、シート状であってもよく、層状であってもよく、複数の層を含む積層体であってもよい。

前記酸化物半導体は、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。ｎ型ドーパントであってもよいし、ｐ型ドーパントであってもよい。前記ｎ型ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブなどが挙げられる。前記ｐ型トーパントとしては、例えば、上記したｐ型ドーパントなどが挙げられる。ドーパントの濃度は、適宜設定されるものであってよく、具体的には例えば、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させてもよい。

本発明においては、前記チャネル層と前記半導体層（ドリフト層）との伝導帯のバンドオフセットは、１．５ｅＶ以下であるのが好ましく、１．０ｅＶ以下であるのがより好ましい。このような好ましい構成とすることにより、前記半導体装置のオン抵抗をより低減しつつ電界緩和効果を得ることができる。前記チャネル層と前記ディープｐ層との好ましい組合せとしては、例えば、前記チャネル層がｐ型ドーパントを含むα－Ｇａ_２Ｏ_３を主成分として含み、前記ディープｐ層がα－Ｉｒ_２Ｏ_３またはその混晶（例えば、酸化イリジウムと酸化ガリウムとの混晶）を主成分として含む場合などが挙げられる。この場合、前記半導体層（ドリフト層）としては、ｎ型ドーパントを含むα－Ｇａ_２Ｏ_３等を用いることにより、オン抵抗をより低減することができる。また、この場合、前記ディープｐ層と前記半導体層（ドリフト層）との間にｉ型半導体層が設けられているのも好ましい。ｉ型半導体層は、半導体層（ドリフト層）よりもキャリア密度の低いものであれば、特に限定されない。ｉ型半導体層としては、例えば、前記半導体層（ドリフト層）および／または前記ディープｐ層の主成分と同じ材料を主成分とする半導体層が挙げられる。ｉ型半導体層のキャリア密度は、例えば、２．０×１０^１６／ｃｍ^３以下である。このようにしてｉ型半導体層を用いることにより、例えばディープｐ層に半導体層（ドリフト層）よりもバンドギャップの低い材料を用いた場合であっても、ディープｐ層にかかる電界を抑えることができる。

前記第１および第２のｐ型酸化物半導体、前記結晶性酸化物半導体および前記酸化物半導体（以下、まとめて「前記結晶性酸化物半導体」ともいう。）は例えばミストＣＶＤ法またはミスト・エピタキシー法によりエピタキシャル結晶成長させることにより得ることができる。

＜結晶基板＞
前記結晶基板は、本発明の目的を阻害しない限り特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板が挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。前記コランダム構造を有する結晶基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。

本発明においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、ｃ面サファイア基板、ｍ面サファイア基板、ａ面サファイア基板、ｒ面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されず、例えば、０．０１°以上であるが、好ましくは０．２°以上であり、より好ましくは０．２°～１２°である。前記サファイア基板は、結晶成長面がａ面、ｍ面またはｒ面であるのが好ましく、０．２°以上のオフ角を有するｃ面サファイア基板であるのも好ましい。
なお、前記結晶基板の厚さは、特に限定されないが、通常、１０μｍ～２０ｍｍであり、より好ましくは１０～１０００μｍである。

また、前記結晶基板は、第１の結晶軸と第２の結晶軸とを少なくとも含む形状であるか、または第１の結晶軸および第２の結晶軸に対応する溝が形成されていてもよい。
前記結晶基板の好適な形状としては、例えば、円形、三角形、四角形（例えば長方形若しくは台形等）、五角形若しくは六角形等の多角形状、扇型等が挙げられる。

なお、本発明においては、前記結晶基板上にバッファ層や応力緩和層等の他の層を設けもよい。バッファ層としては、前記結晶基板または前記結晶性酸化物半導体の結晶構造と同一の結晶構造を有する金属酸化物からなる層などが挙げられる。また、応力緩和層としては、ＥＬＯマスク層などが挙げられる。

前記エピタキシャル結晶成長の方法は、本発明の目的を阻害しない限り、特に限定されず、公知の方法であってよい。前記エピタキシャル結晶成長方法としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明においては、前記エピタキシャル結晶成長が、ミストＣＶＤ法またはミスト・エピタキシー法を用いて行われるのが好ましい。

前記のミストＣＶＤ法またはミスト・エピタキシー法では、金属を含む原料溶液を霧化し（霧化工程）、液滴を浮遊させ、得られた霧化液滴をキャリアガスでもって前記結晶基板近傍まで搬送し（搬送工程）、ついで、前記霧化液滴を熱反応させること（成膜工程）により行う。

（原料溶液）
原料溶液は、成膜原料として金属を含んでおり、霧化可能であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。前記金属は、金属単体であっても、金属化合物であってもよく、本発明の目的を阻害しない限り特に限定されないが、ガリウム（Ｇａ）、イリジウム（Ｉｒ）、インジウム（Ｉｎ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、レニウム（Ｒｅ）、チタン（Ｔｉ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）およびジルコニウム（Ｚｒ）から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、前記金属が、少なくとも周期律表第３周期～第６周期の１種または２種以上の金属を含むのが好ましく、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも一つを含むのがより好ましく、少なくともガリウムを含むのが最も好ましい。また、本発明においては、前記金属が、ガリウムと、インジウムおよび／またはアルミニウムとを含むのも好ましい。このような好ましい金属を用いることにより、半導体装置等により好適に用いることができる前記結晶性酸化物半導体を成膜することができる。

本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。

前記原料溶液の溶媒は、本発明の目的を阻害しない限り特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましい。

また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合してもよい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられる。前記酸化剤としては、例えば、過酸化水素（Ｈ_２Ｏ_２）、過酸化ナトリウム（Ｎａ_２Ｏ_２）、過酸化バリウム（ＢａＯ_２）、過酸化ベンゾイル（Ｃ_６Ｈ_５ＣＯ）_２Ｏ_２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。

前記原料溶液には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムもしくはニオブ等のｎ型ドーパント、またはマグネシウムもしくはカルシウム等のｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させてもよい。

（霧化工程）
前記霧化工程は、金属を含む原料溶液を調整し、前記原料溶液を霧化し、液滴を浮遊させ、霧化液滴を発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、０．０００１ｍｏｌ／Ｌ～２０ｍｏｌ／Ｌが好ましい。霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の霧化方法であってよいが、本発明においては、超音波振動を用いる霧化方法であるのが好ましい。本発明で用いられるミストは、空中に浮遊するものであり、例えば、スプレーのように吹き付けるのではなく、初速度がゼロで、空間に浮かびガスとして搬送することが可能なミストであるのがより好ましい。ミストの液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１～１０μｍである。

（搬送工程）
前記搬送工程では、前記キャリアガスによって前記霧化液滴を前記基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、不活性ガス（例えば窒素やアルゴン等）、または還元ガス（水素ガスやフォーミングガス等）などが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、１ＬＰＭ以下が好ましく、０．１～１ＬＰＭがより好ましい。

（成膜工程）
成膜工程では、前記霧化液滴を反応させて、前記結晶基板上に成膜する。前記反応は、前記霧化液滴から膜が形成される反応であれば特に限定されないが、本発明においては、熱反応が好ましい。前記熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、原料溶液の溶媒の蒸発温度以上の温度で行うが、高すぎない温度以下が好ましく、６５０℃以下がより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが蒸発温度の計算がより簡単になり、設備等も簡素化できる等の点で好ましい。また、膜厚は成膜時間を調整することにより、設定することができる。

また、本発明の半導体装置は、通常、ソース電極（エミッタ電極）およびドレイン電極（コレクタ電極）を備える。前記ソース電極（エミッタ電極）およびドレイン電極（コレクタ電極）は、公知の電極材料が用いられてもよく、本発明の目的を阻害しない限り特に限定されないが、例えば、周期律表第４族または第１１族の金属を含むものなどが好適な例として挙げられる。ソース電極（エミッタ電極）およびドレイン電極（コレクタ電極）に用いられる好適な周期律表第４族または第１１族の金属は、前記ゲート電極に含まれる金属と同様であってよい。また、ソース電極（エミッタ電極）およびドレイン電極（コレクタ電極）は単層の金属層であってもよいし、２以上の金属層を含んでいてもよい。ソース電極（エミッタ電極）およびドレイン電極（コレクタ電極）の形成手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、ソース電極およびドレイン電極を構成する金属は、合金であってもよい。

本発明において好適な半導体装置を図１に示す。図１の半導体装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ｎ＋型半導体層１、ｎ－型半導体層（ドリフト層）２、ｐ＋型半導体層（ディープｐ層）６、ｐ－型半導体層（チャネル層）７、ｎ＋型半導体層１１、ゲート絶縁膜１３、ゲート電極３、ｐ＋型半導体層１６、ソース電極２４、層間絶縁膜２５、ドレイン電極２６を備えている。なお、ｐ＋型半導体層（ディープｐ層）６は、少なくともその一部が、ゲート電極３の埋設下端部３ａよりも深い位置にまで前記ｎ－型半導体層２に埋設されている。図１の半導体装置のオン状態では、前記ソース電極２４と前記ドレイン電極２６との間に電圧を印加し、前記ゲート電極３に前記ソース電極２４に対して正の電圧を与えると、前記ｐ－型半導体層７とゲート絶縁膜１３との界面にチャネルが形成され、ターンオンする。オフ状態は、前記ゲート電極３の電圧を０Ｖにすることにより、チャネルができなくなり、ターンオフする。また、図１の半導体装置は、ｐ＋型半導体層６が、ゲート電極３よりも深くｎ－型半導体層２に埋め込まれている。このような構成とすることにより、ゲート電極下部近傍の電界を緩和することができ、ゲート絶縁膜やｎ－型半導体層内の電界分布をより良好なものとすることができる。また、本発明においては、前記ｎ－型半導体層２のキャリア密度は、６００Ｖ耐圧の場合、１．４×１０^１７／ｃｍ^３以下であるのが好ましく、１２００Ｖ耐圧の場合、６．９×１０^１６／ｃｍ^３以下であるのが好ましい。また、ディープｐ層６の深さ（図１中におけるＤ）は、１．０μｍ以上であるのが好ましく、１．５μｍ以上であるのが、より電界を緩和できるので、好ましい。また、ディープｐ層６の深さＤとドリフト層濃度との関係は、６００Ｖ耐圧の場合、ｙ≧２．６７×１０^－１７ｘ－０．８３（ｙはディープｐ層６の深さ、ｘはドリフト層（ｎ－型半導体層２）濃度をそれぞれ示す）であるのが好ましく、１２００Ｖ耐圧の場合、ｙ≧１．８９×１０^－１７ｘ＋０．３９（ｙはディープｐ層６の深さ、ｘはドリフト層（ｎ－型半導体層２）濃度をそれぞれ示す）であるのが好ましい。なお、ディープｐ層６とゲートトレンチとの間隔（図１のＷ）は、０．５μｍ以下であるのが好ましい。本発明においては、前記ｐ－型半導体層（チャネル層）７が、前記第１のｐ型酸化物半導体を主成分として含み、前記ｐ＋型半導体層（ディープｐ層）６が、前記第２のｐ型酸化物半導体を主成分として含む。このような構成とすることにより、オン抵抗を低減しつつ優れた電界緩和効果を奏することができる。

前記ゲート絶縁膜（層間絶縁膜）の構成材料は、特に限定されず、公知の材料であってよい。前記ゲート絶縁膜の材料としては、例えば、ＳｉＯ_２膜、リン添加ＳｉＯ_２膜（ＰＳＧ膜）、ボロン添加ＳｉＯ_２膜、リンーボロン添加ＳｉＯ_２膜（ＢＰＳＧ膜）等が挙げられる。前記ゲート絶縁膜の形成方法としては、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法等が挙げられる。本発明の実施態様においては、前記ゲート絶縁膜の形成方法が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。また、前記ゲート電極の構成材料は、特に限定されず、公知の電極材料であってよい。前記ゲート電極の構成材料としては、例えば、上記した前記ソース電極の構成材料等が挙げられる。前記ゲート電極の形成方法は、特に限定されない。前記ゲート電極の形成方法としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。前記ｎ＋型半導体層１および前記ｎ－型半導体層２の材料は、上記した半導体層の材料と同様であってよい。また、前記ｐ＋型半導体層１６の主成分は、前記ｐ－型半導体層（チャネル層）７の主成分と異なるものであるのが好ましい。本発明においては、前記ｐ＋型半導体層１６の主成分が、前記第２のｐ型酸化物半導体と同様であってもよい。

図１の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられるが、本発明においては、ミストＣＶＤ法が好ましい。

以下、前記ミストＣＶＤ法の成膜装置について説明する。
図６の成膜装置６０１は、キャリアガスを供給するキャリアガス装置６２２ａと、キャリアガス装置６２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁６２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）装置６２２ｂと、キャリアガス（希釈）装置６２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁６２３ｂと、原料溶液６２４ａが収容されるミスト発生源６２４と、水６２５ａが入れられる容器６２５と、容器６２５の底面に取り付けられた超音波振動子６２６と、成膜室６３０と、ミスト発生源６２４から成膜室６３０までをつなぐ石英製の供給管６２７と、成膜室６３０内に設置されたホットプレート（ヒーター）６２８とを備えている。ホットプレート６２８上には、基板６０３が設置されている。

そして、図６に記載のとおり、原料溶液６２４ａをミスト発生源６２４内に収容する。次に、基板６０３を用いて、ホットプレート６２８上に設置し、ホットプレート６２８を作動させて成膜室６３０内の温度を昇温させる。次に、流量調節弁６２３（６２３ａ、６２３ｂ）を開いてキャリアガス源である（キャリアガス装置６２２ａおよびキャリアガス（希釈）装置６２２ｂ）からキャリアガスを成膜室６３０内に供給し、成膜室６３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量と、キャリアガス（希釈）の流量とをそれぞれ調節する。次に、超音波振動子６２６を振動させ、その振動を、水６２５ａを通じて原料溶液６２４ａに伝播させることによって、原料溶液６２４ａを微粒子化させて霧化液滴６２４ｂを生成する。この霧化液滴６２４ｂが、キャリアガスによって成膜室６３０内に導入され、基板６０３まで搬送され、そして、大気圧下、成膜室６３０内で霧化液滴６２４ｂが熱反応して、基板６０３上に膜が形成する。

また、図７に示すミストＣＶＤ装置（成膜装置）６０２を用いるのも好ましい。図７のミストＣＶＤ装置６０２は、基板６０３を載置するサセプタ６２１と、キャリアガスを供給するキャリアガス供給装置６２２ａと、キャリアガス供給装置６２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁６２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給装置６２２ｂと、キャリアガス（希釈）供給装置６２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁６２３ｂと、原料溶液６２４ａが収容されるミスト発生源６２４と、水６２５ａが入れられる容器６２５と、容器６２５の底面に取り付けられた超音波振動子６２６と、内径４０ｍｍの石英管からなる供給管６２７と、供給管６２７の周辺部に設置されたヒーター６２８と、熱反応後のミスト、液滴および排気ガスを排出する排気口６２９とを備えている。サセプタ６２１は、石英からなり、基板６０３を載置する面が水平面から傾斜している。成膜室となる供給管６２７とサセプタ６２１をどちらも石英で作製することにより、基板６０３上に形成される膜内に装置由来の不純物が混入することを抑制している。このミストＣＶＤ装置６０２は、前記の成膜装置６０１と同様に扱うことができる。

前記の好適な成膜装置を用いれば、前記結晶基板の結晶成長面上に、より容易に前記結晶性酸化物半導体を形成することができる。なお、前記結晶性酸化物半導体は、通常、エピタキシャル結晶成長により形成される。また、前記半導体装置は、前記結晶性酸化物半導体から公知の手段を用いて作製することができる。

なお、本発明の半導体装置として、好適な別の態様を図２に示す。図２の半導体装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ｎ＋型半導体層１、ｎ－型半導体層（ドリフト層）２、ｐ＋型半導体層（ディープｐ層）６、ゲート絶縁膜１３、ゲート電極３、ソース電極２４、層間絶縁膜２５、ドレイン電極２６を備えている。また、図２の半導体装置はｐ－型半導体層（チャネル層）７、ｎ＋型半導体層１１、ｐ＋型半導体層１６も備えている。なお、ｐ＋型半導体層（ディープｐ層）６は、少なくともその一部が、ゲート電極３の埋設下端部３ａよりも深い位置にまで前記半導体層に埋設されており、図２の半導体装置は、図１の半導体装置とは、ｐ＋型半導体層６が、ゲート電極３と直交するように設けられている点で異なる。このような半導体装置も好適であり、優れた電界緩和効果を発揮し得る。

また、本発明の半導体装置は、結晶性酸化物半導体に対してより効果的に電界緩和させ、かつ半導体特性（小型化も含む）をより良好に奏するように、前記半導体層の厚さが５０μｍ以下であるのが好ましく、３０μｍ以下であるのがより好ましく、１０μｍ以下であるのが最も好ましい。ディープｐ層の厚さを半導体層（例えばｎ－型半導体層）の厚さの半分以上に設定するのが好ましい。

図９は、本発明の好適な半導体装置の一例を示す。図９の半導体装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ｎ＋型半導体層（ドレイン層）１、ｎ－型半導体層（ドリフト層）２、ｐ＋型半導体層（ディープｐ層）６、ｐ－型半導体層（チャネル層）７、ｎ＋型半導体層（ｎ＋ソース層）１１、ゲート絶縁膜１３、ゲート電極３、ｐ＋型半導体層１６、ソース電極２４およびドレイン電極２６を備えている。なお、ｐ＋型半導体層（ディープｐ層）６は、少なくともその一部が、ゲート電極３の埋設下端部よりも深い位置にまで前記ｎ－型半導体層２内に埋設されている。図９の半導体装置のオン状態では、前記ソース電極２４と前記ドレイン電極２６との間に電圧を印加し、前記ゲート電極３に前記ソース電極２４に対して正の電荷を与えると、前記ｐ－型半導体層７とゲート絶縁膜１３との界面にチャネルが形成され、ターンオンする。オフ状態は、前記ゲート電極３の電圧を０Ｖにすることにより、チャネルができなくなり、ターンオフする。また、図９の半導体装置は、ｐ＋型半導体層６が、ゲート電極３よりも深くｎ－型半導体層２に埋め込まれている。このような構成とすることにより、ゲート電極下部近傍の電界を緩和することができ、ゲート絶縁膜やｎ－型半導体層内の電界分布をより良好なものとすることができる。なお、本発明においては、ｐ＋型半導体層（ディープｐ層）６が、イリジウムを含む酸化物半導体を主成分として含むのが好ましい。イリジウムを含む酸化物半導体としては、例えば、α－Ｉｒ_２Ｏ_３またはその混晶（例えば、酸化イリジウムと酸化ガリウムとの混晶）が挙げられる。ｐ＋型半導体層（ディープｐ層）６にこのような好ましい酸化物半導体を用いることにより、空乏層内の空間電荷量が十分に確保できるため、より優れた電界緩和効果を得ることができる。

図９に示す半導体装置において、ｐ－型半導体層（チャネル層）７とｎ－型半導体層（ドリフト層）２との界面におけるバンドオフセットΔＥｃ（伝導帯オフセット）が半導体装置のＩｄ－Ｖｄ特性に与える影響についてシミュレーションを行った。シミュレーションモデルを図１２（ａ）に示す。シミュレーションは、ｎ＋型半導体層のキャリア密度を１．０×１０^１９／ｃｍ^３、深さを０．１μｍとし、ｐ－型半導体層（チャネル層）のキャリア密度を１．０×１０^１７／ｃｍ^３、厚みを０．７μｍとし、ｎ－型半導体層（ドリフト層）のキャリア密度を１．０×１０^１７／ｃｍ^３、厚みを３μｍとし、ｎ＋型半導体層（ドレイン層）のキャリア密度を１．０×１０^１９／ｃｍ^３、厚みを０．６μｍとし、トレンチゲートの深さを１μｍ、幅を０．４μｍとし、ゲート酸化膜の側面の厚みを８０ｎｍ、底面の厚みを１２０ｎｍとして行った。結果を図１２（ｂ）に示す。図１２（ｂ）から明らかなように、ｐ－型半導体層（チャネル層）とｎ－型半導体層（ドリフト層）との界面のバンドオフセットΔＥｃは、１．０ｅＶ以下であるのが好ましく、０ｅＶ以下であるのがより好ましい。このような好ましいｐ－型半導体層（チャネル層）とｎ－型半導体層（ドリフト層）との組合せとすることにより、よりオン抵抗が低減された半導体装置を得ることができる。ｐ－型半導体層（チャネル層）とｎ－型半導体層（ドリフト層）との好ましい組合せとしては、例えば、ｐ－型半導体層（チャネル層）としてｐ型ドーパントを含むα－Ｇａ_２Ｏ_３を用いて、ｎ－型半導体層（ドリフト層）としてｎ型ドーパントを含むα－Ｇａ_２Ｏ_３を用いる組合せが挙げられる。

図１０は、本発明の好適な半導体装置の他の一例を示す。図１０の半導体装置は、金属酸化膜半導体電界効果トラジスタ（ＭＯＳＦＥＴ）であり、ｐ＋型半導体層（ディープｐ層）６とｎ－型半導体層（ドリフト層）２との間にｉ型半導体層２８が設けられている点で、図９の半導体装置と異なる。ｉ型半導体層は、ｎ－型半導体層よりもキャリア密度が小さいものであれば、特に限定されない。本発明においては、前記ｉ型半導体層の主成分がｎ－型半導体層の主成分と同一であるのが好ましい。

図１０に示す半導体装置におけるｉ型半導体層２８の効果を確かめるためにシミュレーションを行った。シミュレーションモデルを図１３（ａ）に示す。シミュレーションは、ｐ＋型半導体層（ディープｐ層）のキャリア濃度を１．０×１０^１８／ｃｍ^３、厚みを１．０μｍとし、ｎ－型半導体層（ドリフト層）のキャリア密度を１．０×１０^１７／ｃｍ^３、厚みを２μｍとし、ｎ＋型半導体層（ドレイン層）のキャリア密度を１．０×１０^１９／ｃｍ^３、厚みを１μｍとして行った。また、本シミュレーションでは、ｐ＋型半導体層（ディープｐ層）としてＩｒＧａＯ（バンドギャップ３ｅＶ）を用い、ｉ型半導体層およびｎ型半導体層としてＧａ_２Ｏ_３を用い、ＩｒＧａＯ／Ｇａ_２Ｏ_３接合のバンドオフセットΔＥｃ（伝導帯オフセット）は１．０４ｅＶとし、バンドオフセットΔＥｖ（価電子帯オフセット）は３．３４ｅＶとした。ｉ型半導体層が無い場合（図１３（ｂ）の（１））、ｉ型半導体層のキャリア密度１．０×１０^１４／ｃｍ^３、厚み０．６μｍの場合（図１３（ｂ）の（２））、ｉ型半導体層のキャリア密度１．０×１０^１４／ｃｍ^３、厚み１μｍの場合（図１３（ｂ）の（３））それぞれにおいて、逆電圧１０００Ｖ印加時の電界強度分布の結果を図１３（ｂ）に示す。図１３（ｂ）から明らかなように、ｉ型半導体層を設けることにより、ｐ＋型半導体層として例えばＩｒＧａＯ（酸化イリジウムと酸化ガリウムとの混晶）を用いた場合であっても、ＩｒＧａＯにおける電界を絶縁破壊電界以下に低減できることがわかる。

図１１は、本発明の好適な半導体装置の他の一例を示す。図１１の半導体装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ゲート底部付近にｐ型半導体層２７を備える点で図１０の半導体装置と異なる。前記ｐ型半導体層２７は、前記ｐ－型半導体層（チャネル層）７の主成分であるｐ型酸化物半導体と異なるｐ型酸化物半導体を主成分として含むのが好ましい。本発明においては、前記ｐ型半導体層２７の主成分が、前記第２のｐ型酸化物半導体と同様であってもよい。

図９、図１０および図１１に示す半導体装置のそれぞれのＩｄ－Ｖｄ特性（Ｖｇ＝２０Ｖ）を比較するためにシミュレーションを行った。１０００Ｖ印加した時のＩｒＧａＯ（ｐ＋型半導体層：ディープｐ層）とゲート酸化膜にかかる電界およびオン抵抗（Ｖｇ＝２０Ｖ、Ｖｄ＝２Ｖ）の結果を表１に示す。表１から明らかなように、図９の構造と比較して、図１０の構造の方がよりＩｒＧａＯにかかる電界および酸化膜にかかる電界を低減できることがわかる。また、図１１の構造は、図１０の構造と比較してゲート酸化膜にかかる電界をより低減することができることがわかる。

前記半導体装置は、特にパワーデバイスに有用であり、とりわけノーマリーオフ型の半導体装置として好適に用いられる。本発明においては、前記結晶性酸化物半導体を、所望により公知の手段を用いて前記結晶基板と剥離等して、半導体装置に用いることができ、好適には縦型デバイスとして用いることができる。なお、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）のいずれにも好適に用いられるが、本発明においては、中でも、縦型デバイスに用いることが好ましい。前記半導体装置の好適な例としては、例えば、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが挙げられる。本発明においては、中でも絶縁ゲート型半導体装置（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）またはショットキーゲートを有する半導体装置（例えば、ＭＥＳＦＥＴなど）が好ましく、ＭＯＳＦＥＴまたはＩＧＢＴがより好ましい。

本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図３は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図４に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図５に示す。図５は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４（Ａ～Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。

本発明においては、前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図８は、本発明の好適な実施態様の一つであるパワーカードを示す。図８のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。

半導体チップ３０１ａは、金属伝熱板（突出端子部）３０２ｂの内側の主面上にはんだ層３０４で接合され、半導体チップ３０１ａの残余の主面には、金属伝熱板（突出端子部）３０３ｂがはんだ層３０４で接合され、これによりＩＧＢＴのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂの材料としては、例えば、ＭｏまたはＷ等が挙げられる。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは、半導体チップ３０１ａの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板３０２ｂおよび３０３ｂの外表面は平面となっている。

樹脂封止部２０９は例えばエポキシ樹脂からなり、これら金属伝熱板３０２ｂおよび３０３ｂの側面を覆ってモールドされており、半導体チップ３０１ａは樹脂封止部２０９でモールドされている。但し、金属伝熱板３０２ｂおよび３０３ｂの外主面すなわち接触受熱面は完全に露出している。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは樹脂封止部２０９から図８中、右方に突出し、いわゆるリードフレーム端子である制御電極端子３０５は、例えばＩＧＢＴが形成された半導体チップ３０１ａのゲート（制御）電極面と制御電極端子３０５とを接続している。

絶縁スペーサである絶縁板２０８は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板２０８は金属伝熱板３０２ｂおよび３０３ｂを完全に覆って密着しているが、絶縁板２０８と金属伝熱板３０２ｂおよび３０３ｂとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板２０８を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。

冷媒チューブ２０２は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。スペーサ２０３は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板３０２ｂおよび３０３ｂの接触面に塗布等によって形成したフィルム（膜）としてもよい。この軟質のスペーサ２０３の表面は、容易に変形して、絶縁板２０８の微小凹凸や反り、冷媒チューブ２０２の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ２０３の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ２０３を省略してもよい。

本発明の半導体装置は、例えば化合物半導体電子デバイスや、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、酸化物半導体層を含むパワーデバイスに有用である。

１ ｎ＋型半導体層
２ ｎ－型半導体層（ドリフト層）
３ ゲート電極
３ａ 埋設下端部
６ ｐ＋型半導体層（ディープｐ層）
７ ｐ－型半導体層（チャネル層）
１１ ｎ＋型半導体層
１３ ゲート絶縁膜
１６ ｐ＋型半導体層
２４ ソース電極
２５ 層間絶縁膜
２６ ドレイン電極
２７ ｐ型半導体層
２８ ｉ型半導体層
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
２０１ 両面冷却型パワーカード
２０２ 冷媒チューブ
２０３ スペーサ
２０８ 絶縁板（絶縁スペーサ）
２０９ 封止樹脂部
２２１ 隔壁
２２２ 流路
３０１ａ 半導体チップ
３０２ｂ 金属伝熱板（突出端子部）
３０３ ヒートシンク及び電極
３０３ｂ 金属伝熱板（突出端子部）
３０４ はんだ層
３０５ 制御電極端子
３０８ ボンディングワイヤ
６０１ ミスト装置（成膜装置）
６０２ ミスト装置（成膜装置）
６０３ 基板
６２１ サセプタ
６２２ａ キャリアガス供給装置
６２２ｂ キャリアガス（希釈）供給装置
６２３ａ 流量調節弁
６２３ｂ 流量調節弁
６２４ ミスト発生源
６２４ａ 原料溶液
６２５ 容器
６２５ａ 水
６２６ 超音波振動子
６２７ 供給管
６２８ ヒーター
６２９ 排気口
６３０ 成膜室

Claims (11)

1. 半導体層に少なくとも一部が埋設されているゲート電極と、前記ゲート電極の埋設下端部と同じ深さかまたは前記埋設下端部よりも深い位置にまで少なくとも一部が前記半導体層に埋設されているディープｐ層と、チャネル層とを含む半導体装置であって、
   前記チャネル層が第１のｐ型酸化物半導体を主成分として含み、前記ディープｐ層が前記第１のｐ型酸化物半導体とは異なる第２のｐ型酸化物半導体を主成分として含むことを特徴とする半導体装置。
2. 前記第１および／または第２のｐ型酸化物半導体がコランダム構造またはβガリア構造を有する請求項１記載の半導体装置。
3. 前記第１のｐ型酸化物半導体が、酸化ガリウムまたはその混晶である請求項１または２に記載の半導体装置。
4. 前記チャネル層と前記半導体層との伝導帯のバンドオフセットが１．５ｅＶ以下である請求項１～３のいずれかに記載の半導体装置。
5. 前記バンドオフセットが１．０ｅＶ以下である請求項４記載の半導体装置。
6. 前記第２のｐ型酸化物半導体のバンドギャップが前記第１のｐ型酸化物半導体のバンドギャップよりも小さい請求項１～５のいずれかに記載の半導体装置。
7. 前記第２のｐ型酸化物半導体が、酸化イリジウムまたはその混晶である請求項１～６のいずれかに記載の半導体装置。
8. 前記ディープｐ層と前記半導体層との間に、ｉ型半導体層が設けられている請求項１～７のいずれかに記載の半導体装置。
9. 前記ｉ型半導体層のキャリア密度が、前記半導体層のキャリア密度よりも小さい請求項８記載の半導体装置。
10. パワーデバイスである請求項１～９のいずれかに記載の半導体装置。
11. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項１～１０のいずれかに記載の半導体装置である半導体システム。