JP7790633B2 - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP7790633B2
JP7790633B2 JP2025515176A JP2025515176A JP7790633B2 JP 7790633 B2 JP7790633 B2 JP 7790633B2 JP 2025515176 A JP2025515176 A JP 2025515176A JP 2025515176 A JP2025515176 A JP 2025515176A JP 7790633 B2 JP7790633 B2 JP 7790633B2
Authority
JP
Japan
Prior art keywords
interlayer connection
conductor
layer
circuit board
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2025515176A
Other languages
English (en)
Other versions
JPWO2024219284A1 (ja
JPWO2024219284A5 (ja
Inventor
知大 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2024219284A1 publication Critical patent/JPWO2024219284A1/ja
Publication of JPWO2024219284A5 publication Critical patent/JPWO2024219284A5/ja
Application granted granted Critical
Publication of JP7790633B2 publication Critical patent/JP7790633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層回路基板に関する。
特許文献1には、絶縁層と、上記絶縁層の一方主面に形成された導体層とを含む配線基板であって、上記絶縁層は、上記導体層を底とし、上記絶縁層の他方主面に向かって開口する穴を有し、上記穴には、上記導体層に接続された第1ビア部と、上記第1ビア部に接続された第2ビア部とが設けられており、上記第1ビア部は、導電性部材を含み、樹脂部材を含まず、上記第1ビア部は、上記第1ビア部の上記第2ビア部側の端面が上記第2ビア部に向かって突出する突出部を有しており、上記第2ビア部の一部は、上記第1ビア部の上記突出部と上記絶縁層との間まで延在し、かつ、上記第1ビア部に接続された上記導体層には接しない、ことを特徴とする配線基板が開示されている。
国際公開第2022/202322号
特許文献1には、導体箔付き絶縁層に設けられた穴にめっき処理を施すことにより、穴の途中まで第1ビア部を形成すること、及び、第1ビア部が形成された穴の残りの部分に導電性ペーストを充填することにより、第1ビア部と接続された第2ビア部を形成することが記載されている。
さらに、特許文献1には、第1ビア部及び第2ビア部が形成された導体箔付き絶縁層を含む絶縁層を順に積層し、その後、得られた積層体を積層方向に加熱プレス(一括プレス)することにより、積層基板(以下、多層回路基板ともいう)を作製することが記載されている。
しかしながら、一括プレスによって多層回路基板を作製する場合には、第1ビア部及び第2ビア部を含む層間接続導体にかかる垂直荷重が局所的に大きくなる。その際、第2ビア部の導電性ペーストとして一般的に使用されているCu合金系の導電性ペーストは、ヤング率が高く、展性が劣るため、この荷重に第2ビア部が耐えきれず、層間接続導体にクラックが発生しやすくなる。
そこで、ヤング率が高く、展性に優れるAg合金系の導電性ペーストを第2ビア部に使用することが考えられる。しかしながら、Cuに比べてAgはマイグレーションが発生しやすいため、Ag合金系の導電性ペーストの使用量が多くなると、マイグレーションのリスクが高くなる。また、Agは高価な貴金属であるため、製造コストの観点からも、Ag合金系の導電性ペーストの使用量が多くなることは好ましくない。
本発明は、上記の問題を解決するためになされたものであり、層間接続導体にクラックが発生しにくく、かつ、マイグレーションのリスクが低く、製造コストの増大が抑えられる多層回路基板を提供することを目的とする。
本発明の多層回路基板は、複数の絶縁層が積層されてなり、積層方向に相対する第1主面及び第2主面を有する絶縁基材と、上記絶縁層同士の間、上記第1主面又は上記第2主面に設けられる複数の導体層と、上記絶縁層を上記積層方向に貫通して設けられる複数の層間接続導体と、を備える。上記導体層は、いずれもCu箔からなる第1の導体層、第2の導体層、第3の導体層及び第4の導体層を含む。上記層間接続導体は、上記積層方向において上記第1の導体層及び上記第2の導体層に挟まれる第1の層間接続導体と、上記積層方向において上記第3の導体層及び上記第4の導体層に挟まれる第2の層間接続導体と、を含む。上記第1の層間接続導体は、Cuを主成分とする単一金属からなる第1部分と、Agを主成分とする単一金属又は合金からなる第2部分と、を上記積層方向に含む。上記第1部分の一方の端部は上記第1の導体層と接合し、上記第1部分の他方の端部は上記第2部分の一方の端部と接合している。上記第2部分には、上記第1部分側の端部において、Cu及びSnを含む中間層が形成されている。上記第2の層間接続導体は、Cuを主成分とする合金からなる第3部分を含む。上記第3部分の一方の端部は上記第3の導体層と接合し、上記第3部分の他方の端部は上記第4の導体層と接合している。上記第3部分には、上記第3の導体層側の端部及び上記第4の導体層側の端部において、Cu及びSnを含む中間層が形成されている。
本発明によれば、層間接続導体にクラックが発生しにくく、かつ、マイグレーションのリスクが低く、製造コストの増大が抑えられる多層回路基板を提供することができる。
図1は、本発明の多層回路基板の一例を模式的に示す断面図である。 図2は、本発明の第1実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図3は、第1の層間接続導体31の一例を模式的に示す断面図である。 図4は、第2の層間接続導体32の一例を模式的に示す断面図である。 図5は、第2の層間接続導体33の一例を模式的に示す断面図である。 図6A及び図6Bは、多層回路基板1Aの製造方法の一例を模式的に示す断面図である。 図7は、本発明の第2実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図8は、本発明の第3実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図9は、本発明の第4実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図10は、第1の層間接続導体34の一例を模式的に示す断面図である。 図11は、本発明の第5実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図12は、本発明の第6実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図13は、本発明の第7実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図14は、本発明の第8実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図15は、本発明の第9実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図16は、本発明の第10実施形態に係る多層回路基板の一例を模式的に示す断面図である。 図17は、本発明の第11実施形態に係る多層回路基板の一例を模式的に示す断面図である。
以下、本発明の多層回路基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。以下において記載する本発明の個々の好ましい構成を2つ以上組み合わせたものもまた本発明である。
本明細書において、要素間の関係性を示す用語(例えば「垂直」、「平行」、「直交」等)及び要素の形状を示す用語は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数%程度の差異をも含むことを意味する表現である。また、本明細書において、「同等である」とは、完全に同等である場合のみを意味する表現ではなく、実質的に同等である場合、例えば、数%程度の差異をも含むことを意味する表現である。
以下に示す図面は模式図であり、その寸法、縦横比の縮尺等は実際の製品と異なる場合がある。図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。
図1は、本発明の多層回路基板の一例を模式的に示す断面図である。
図1に示す多層回路基板1は、絶縁基材10と、複数の導体層20と、複数の層間接続導体30と、を備える。
多層回路基板1は、リジッド基板であってもよく、フレキシブル基板であってもよい。多層回路基板1は、曲げ部を有してもよい。
絶縁基材10は、複数の絶縁層11が積層されてなる積層体である。絶縁基材10は、積層方向(図1では上下方向)に相対する第1主面10a(図1では上面)及び第2主面10b(図1では下面)を有する。
導体層20は、絶縁層11同士の間、第1主面10a又は第2主面10bに設けられている。
絶縁基材10の第1主面10aには、導体層20として実装電極E1が配置されている。
絶縁基材10の第2主面10bには、導体層20として放射電極E2が配置されている。放射電極E2は、導体層20のうち第2主面10bに最も近接して配置される導体層であればよく、必ずしも第2主面10bに配置されていなくてもよい。放射電極E2がアンテナの放射素子を構成する。放射素子の動作周波数帯は、例えばミリ波帯等の高周波帯である。
層間接続導体30は、絶縁層11を積層方向に貫通して設けられている。各々の層間接続導体30は、1層の絶縁層11を積層方向に貫通して設けられていてもよく、2層以上の絶縁層11を積層方向に貫通して設けられていてもよい。
各々の層間接続導体30は、積層方向において、第1主面10a側の導体層20及び第2主面10b側の導体層20に挟まれている。
多層回路基板1の表層には、絶縁性の保護層40が設けられていてもよい。保護層40は、例えば、カバーレイ、レジスト層等である。保護層40は、第1主面10a及び第2主面10bのうち、両側の主面に設けられていてもよいし、いずれか一方の主面に設けられていてもよい。
図1に示す多層回路基板1には、電子部品100が実装されている。図1に示す例では、電子部品100として、集積回路(IC)110、高周波部品120及びコネクタ130が多層回路基板1の第1主面10aに実装されている。このうち、集積回路110及び高周波部品120は誘電体基板140に実装されており、誘電体基板140を介して多層回路基板1に実装されている。
図1中の破線で囲んだ箇所で示すように、集積回路110等の電子部品100から層間接続導体をダイレクトに多層回路基板1に下ろすことで、電流の経路を短くすることが好ましい。これにより、挿入損失を小さくすことができる。そのため、実装電極E1に接続される層間接続導体30には、小径化及び狭ピッチ化が求められる。
一方、放射電極E2に接続される層間接続導体30には、実装電極E1に接続される層間接続導体30ほど小径化及び狭ピッチ化は必要ない。例えば、放射電極E2に接続される層間接続導体30の直径を実装電極E1に接続される層間接続導体30の直径よりも大きくすることで、接続強度を高くすることができる。
多層回路基板1では、層間接続導体30として、以下に示す各実施形態で説明する第1の層間接続導体又は第2の層間接続導体が設けられる。
後述するように、少なくとも1つの第1の層間接続導体と接続する導体層20が実装電極E1であることが好ましい。また、少なくとも1つの第2の層間接続導体と接続する導体層20が放射電極E2であることが好ましい。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2実施形態以降では、第1実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
[第1実施形態]
図2は、本発明の第1実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図2に示す多層回路基板1Aは、絶縁基材10と、複数の導体層20と、複数の層間接続導体30と、を備える。
絶縁基材10は、複数の絶縁層11が積層されてなる積層体である。絶縁基材10は、積層方向(図2では上下方向)に相対する第1主面10a(図2では上面)及び第2主面10b(図2では下面)を有する。
絶縁層11は、例えば、樹脂を主成分とする樹脂絶縁層である。
絶縁層11が樹脂絶縁層である場合、絶縁層11は、熱硬化性樹脂を主成分とする層でもよく、熱可塑性樹脂を主成分とする層でもよいが、熱可塑性樹脂を主成分とする層を含むことが好ましい。絶縁層11が熱可塑性樹脂から構成される場合には、導体層20が形成された樹脂シートを複数枚積層し、熱処理によって一括圧着(一括プレス)することができる。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂若しくはその変性樹脂、及び、アクリル樹脂等が挙げられる。
熱可塑性樹脂としては、例えば、液晶ポリマー(LCP)、フッ素樹脂、熱可塑性ポリイミド樹脂、ポリエーテルエーテルケトン樹脂(PEEK)、ポリフェニレンスルフィド樹脂(PPS)等が挙げられる。
絶縁層11は、液晶ポリマーを主成分とする層を含むことが好ましい。液晶ポリマーは他の熱可塑性樹脂に比べて吸水率が低い。したがって、絶縁層11が液晶ポリマーを主成分とする層を含む場合、絶縁層11に残存する水分を少なくすることができる。
絶縁層11は、セラミックフィラー等の無機材料を含んでいてもよい。
セラミックフィラーとしては、例えば、窒化ホウ素、タルク、溶融シリカ等が挙げられる。
絶縁層11の1層分の厚さ(積層方向の長さ)は、好ましくは10μm以上、100μm以下である。絶縁層11の1層分の厚さは、互いに同じでもよく、異なってもよい。
導体層20は、絶縁層11同士の間、第1主面10a又は第2主面10bに設けられている。
導体層20は、配線等にパターン化されたパターン形状であってもよく、一面に広がった面状であってもよい。導体層20の形状は、互いに同じでもよく、異なってもよい。
導体層20は、いずれもCu(銅)箔からなることが好ましい。
導体層20は、一方の主面にマット面を有し、他方の主面にシャイニー面を有してもよい。
導体層20の厚さ(積層方向の長さ)は、好ましくは1μm以上、35μm以下であり、より好ましくは6μm以上、18μm以下である。導体層20の厚さは、互いに同じでもよく、異なってもよい。
導体層20は、互いに平行でもよく、平行でなくてもよい。
絶縁基材10の第1主面10aには、導体層20として実装電極E1が配置されている。
絶縁基材10の第2主面10bには、導体層20として放射電極E2が配置されている。放射電極E2は、導体層20のうち第2主面10bに最も近接して配置される導体層であればよく、必ずしも第2主面10bに配置されていなくてもよい。
図2に示す多層回路基板1Aでは、層間接続導体30は、第1の層間接続導体31と、第2の層間接続導体32及び33と、を含む。層間接続導体30は、第2の層間接続導体32及び33のうち、いずれか一方のみを含んでいてもよい。
積層方向に垂直な断面において、層間接続導体30の形状は、円形であることが好ましい。この場合、真円だけでなく、楕円、長円等も円形に含まれる。
第1の層間接続導体31は、第1部分31Aと、第2部分31Bと、を積層方向に含む。
図3は、第1の層間接続導体31の一例を模式的に示す断面図である。図3では、図2と上下を入れ替えて図示している。
第1の層間接続導体31は、積層方向において第1の導体層21及び第2の導体層22に挟まれている。図3に示す例では、第1の層間接続導体31は、1層の絶縁層11を積層方向に貫通して設けられている。
第1の層間接続導体31において、第1部分31Aは、Cuを主成分とする単一金属からなる。
第1部分31Aは、例えば、めっきビアである。ここで、めっきビアとは、液相法又は気相法により膜を成長させたものを意味する。
第2部分31Bは、Agを主成分とする単一金属又は合金からなる。例えば、第2部分31Bは、AgSn、AgSn等のAg-Sn合金からなる。
第2部分31Bは、例えば、ペーストビアである。ここで、ペーストビアとは、ペーストを固化させたものを意味する。後述する一括プレスによって多層回路基板1Aが作製される場合、第2部分31Bが接合材として機能することで、第1部分31Aと第2の導体層22とを導通接続させることができる。
第1部分31Aの一方の端部は第1の導体層21と接合し、第1部分31Aの他方の端部は第2部分31Bの一方の端部と接合している。
第1部分31Aと第1の導体層21とは、異種材料を介さず、直接接合されている。そのため、第1部分31Aと第1の導体層21との界面には、異種材料が存在しない部分、すなわち、第1部分31Aと第1の導体層21とが直接接している部分が存在する。
第2部分31Bには、第1部分31A側の端部において、Cu及びSnを含む中間層51が形成されている。例えば、中間層51は、CuSn、CuSn等のCu-Sn合金からなる。
第2部分31Bの他方の端部は第2の導体層22と接合している。
第2部分31Bには、第2の導体層22側の端部において、Cu及びSnを含む中間層51が形成されている。例えば、中間層51は、CuSn、CuSn等のCu-Sn合金からなる。
中間層51は、例えば、絶縁層11を積層方向に平行な方向に切断した断面を、走査型電子顕微鏡(SEM)を用いて観察することにより確認することができる。中間層51は、第1部分31A及び第2部分31Bのいずれとも組成が異なるため、SEM写真において第1部分31A及び第2部分31Bとは異なる色調で表示される。
なお、含まれる金属元素の種類が同じであっても、それぞれの金属元素の含有割合が異なる場合も「組成が異なる」とする。例えば、CuSn、CuSn、CuSn等の組成は、いずれも、金属種としてCu及びSnを含む組成であるが、金属種の含有割合が異なるため、互いに組成が異なっていると言える。
図4は、第2の層間接続導体32の一例を模式的に示す断面図である。図4では、図2と上下を入れ替えて図示している。
第2の層間接続導体32は、積層方向において第3の導体層23及び第4の導体層24に挟まれている。図4に示す例では、第2の層間接続導体32は、1層の絶縁層11を積層方向に貫通して設けられている。
第2の層間接続導体32は、第3部分32Aを含む。
第2の層間接続導体32において、第3部分32Aは、Cuを主成分とする合金からなる。例えば、第3部分32Aは、CuSn、CuSn等のCu-Sn合金からなる。
第3部分32Aは、例えば、ペーストビアである。
第3部分32Aの一方の端部は第3の導体層23と接合し、第3部分32Aの他方の端部は第4の導体層24と接合している。
第3部分32Aには、第3の導体層23側の端部及び第4の導体層24側の端部において、Cu及びSnを含む中間層52が形成されている。例えば、中間層52は、CuSn、CuSn等のCu-Sn合金からなる。ただし、中間層52の組成は、第3部分32Aの組成と異なる。
図5は、第2の層間接続導体33の一例を模式的に示す断面図である。図5では、図2と上下を入れ替えて図示している。
第2の層間接続導体33は、積層方向において第3の導体層23及び第4の導体層24に挟まれている。図5に示す例では、第2の層間接続導体33は、2層の絶縁層11を積層方向に貫通して設けられている。第2の層間接続導体33は、1組の第2の層間接続導体32が反転した状態で接続した形状を有している。
第2の層間接続導体33は、第3部分33Aを含む。
第2の層間接続導体33において、第3部分33Aは、Cuを主成分とする合金からなる。例えば、第3部分33Aは、CuSn、CuSn等のCu-Sn合金からなる。
第3部分33Aは、例えば、ペーストビアである。
第3部分33Aの一方の端部は第3の導体層23と接合し、第3部分33Aの他方の端部は第4の導体層24と接合している。
第3部分33Aには、第3の導体層23側の端部及び第4の導体層24側の端部において、Cu及びSnを含む中間層53が形成されている。例えば、中間層53は、CuSn、CuSn等のCu-Sn合金からなる。ただし、中間層53の組成は、第3部分33Aの組成と異なる。
多層回路基板1Aでは、第1の層間接続導体31の第2部分31BがAgを主成分とする単一金属又は合金からなるのに対して、第2の層間接続導体32の第3部分32A又は第2の層間接続導体33の第3部分33AがCuを主成分とする合金からなることを特徴としている。
第1の層間接続導体31においては、ヤング率が高く、展性に優れるAg系の材料が第2部分31Bに使用されているため、例えば一括プレスによって多層回路基板1Aを作製する場合であっても、クラックの発生を抑えることができる。
一方、第2の層間接続導体32又は33においては、Cu系の材料が第3部分32A又は33Aに使用されているため、Ag系の材料が使用されている場合に比べてマイグレーションのリスクを低くすることができる。さらに、多層回路基板1A全体におけるAg系の材料の使用量が少なくなるため、製造コストの増大を抑えることもできる。
このように、多層回路基板1Aにおいては、材料の異なる第1の層間接続導体31と第2の層間接続導体32又は33とをそれぞれ適した箇所に配置することができる。
例えば、少なくとも1つの第1の層間接続導体31と接続する第1の導体層21又は第2の導体層22は、実装電極E1であることが好ましい。上述のとおり、実装電極E1に接続される層間接続導体30には、小径化及び狭ピッチ化が求められる。特許文献1に記載されているような、導体箔付き絶縁層に設けられた穴に導電性ペーストを充填して固化することにより層間接続導体を形成する場合、穴の径が小さくなるほど深さ方向に導電性ペーストが充填されにくくなるため、導体箔との接続信頼性が十分に得られないおそれがある。そこで、穴の径が小さくても確実に充填することが可能なめっきビア等の第1部分31Aを含み、かつ、隣接層との接続を補完するためのペーストビア等の第2部分31Bを含む第1の層間接続導体31を実装電極E1と接合させることが好ましい。
第1の層間接続導体31と接続する第1の導体層21が実装電極E1でもよく、第1の層間接続導体31と接続する第2の導体層22が実装電極E1でもよいが、図2に示すように、第1の層間接続導体31と接続する第1の導体層21が実装電極E1であることが好ましい。すなわち、図2に示すように、第1部分31Aの一方の端部が実装電極E1と接合していることが好ましい。
一方、少なくとも1つの第2の層間接続導体32又は33と接続する第3の導体層23又は第4の導体層24は、放射電極E2であってもよい。上述のとおり、放射電極E2に接続される層間接続導体30には、実装電極E1に接続される層間接続導体30ほど小径化及び狭ピッチ化は必要ない。そのため、放射電極E2と接合する層間接続導体30は、ペーストビア等の第2の層間接続導体32又は33であってもよい。第1の層間接続導体31と異なり、めっき処理等の追加の工程が不要になるため、製造効率が向上する。
図2に示す例では、第2の層間接続導体33が放射電極E2に接続されているが、第2の層間接続導体32が放射電極E2に接続されていてもよい。また、第2の層間接続導体32に接続される放射電極E2と、第2の層間接続導体33に接続される放射電極E2とが混在してもよい。
第1の層間接続導体31の形状、配置等は、図2又は図3に限定されるものではない。
第1の層間接続導体31は、第1主面10a側の最表層に位置する絶縁層11に設けられていてもよく、内層に位置する絶縁層11に設けられていてもよく、第2主面10b側の最表層に位置する絶縁層11に設けられていてもよい。同一層の絶縁層11には、第1の層間接続導体31と第2の層間接続導体32又は33とが混在して設けられていてもよい。
第1の層間接続導体31は、第2の導体層22側の端部の面積よりも第1の導体層21側の端部の面積が小さいテーパー形状を有してもよく(図3参照)、テーパー形状を有しなくてもよい。第1の層間接続導体31がテーパー形状を有する場合、傾斜角は一定でもよく(図3参照)、一定でなくてもよい。
第1部分31Aの第2の導体層22側の端面は、平坦であってもよく(図2参照)、第2部分31Bに向かって突出してもよく(図3参照)、第1部分31Aに向かって凹んでもよい(図示せず)。
第1部分31A側の第2部分31Bの端部に形成されている中間層51は、第1部分31Aと絶縁層11との界面まで延在してもよく(図3参照)、延在しなくてもよい。第1部分31A側の第2部分31Bの端部に形成されている中間層51が第1部分31Aと絶縁層11との界面まで延在する場合、第1の導体層21と絶縁層11との界面まで達しなくてもよく(図3参照)、達してもよい。
第2の導体層22側の第2部分31Bの端部に形成されている中間層51は、第2の導体層22と絶縁層11との界面まで延在してもよく(図3参照)、延在しなくてもよい。
第2の層間接続導体32の形状、配置等は、図2又は図4に限定されるものではない。
第2の層間接続導体32は、第1主面10a側の最表層に位置する絶縁層11に設けられていてもよく、内層に位置する絶縁層11に設けられていてもよく、第2主面10b側の最表層に位置する絶縁層11に設けられていてもよい。同一層の絶縁層11には、第2の層間接続導体32と第2の層間接続導体33とが混在して設けられていてもよい。
第2の層間接続導体32は、第4の導体層24側の端部の面積よりも第3の導体層23側の端面の端部が小さいテーパー形状を有してもよく(図4参照)、テーパー形状を有しなくてもよい。第2の層間接続導体32がテーパー形状を有する場合、傾斜角は一定でもよく(図4参照)、一定でなくてもよい。
第3の導体層23側の第3部分32Aの端部に形成されている中間層52は、第3の導体層23と絶縁層11との界面まで延在してもよく(図4参照)、延在しなくてもよい。同様に、第4の導体層24側の第3部分32Aの端部に形成されている中間層52は、第4の導体層24と絶縁層11との界面まで延在してもよく(図4参照)、延在しなくてもよい。
第2の層間接続導体32の高さは、第1の層間接続導体31の高さよりも大きいことが好ましい。
第2の層間接続導体32の直径は、第1の層間接続導体31の直径と同等以上であることが好ましい。すなわち、第2の層間接続導体32の直径は、第1の層間接続導体31の直径と同等であるか、又は、第1の層間接続導体31の直径よりも大きいことが好ましい。なお、第1の層間接続導体31がテーパー形状を有する場合には、最も大きい部分の直径を第1の層間接続導体31の直径と定義する。第2の層間接続導体32及び第2の層間接続導体33についても同様である。
第2の層間接続導体33の形状、配置等は、図2又は図5に限定されるものではない。
第2の層間接続導体33は、第1主面10a側の最表層に位置する絶縁層11に設けられていてもよく、内層に位置する絶縁層11に設けられていてもよく、第2主面10b側の最表層に位置する絶縁層11に設けられていてもよい。同一層の絶縁層11には、第2の層間接続導体32と第2の層間接続導体33とが混在して設けられていてもよい。
第2の層間接続導体33は、テーパー形状を有する1組の第2の層間接続導体32が反転した状態で接続した形状を有してもよく(図5参照)、テーパー形状を有しなくてもよい。
第3の導体層23側の第3部分33Aの端部に形成されている中間層53は、第3の導体層23と絶縁層11との界面まで延在してもよく(図5参照)、延在しなくてもよい。同様に、第4の導体層24側の第3部分33Aの端部に形成されている中間層53は、第4の導体層24と絶縁層11との界面まで延在してもよく(図5参照)、延在しなくてもよい。
第2の層間接続導体33の高さは、第1の層間接続導体31の高さよりも大きいことが好ましい。また、第2の層間接続導体33の高さは、第2の層間接続導体32の高さよりも大きいことが好ましい。
第2の層間接続導体33の直径は、第1の層間接続導体31の直径と同等以上であることが好ましい。すなわち、第2の層間接続導体33の直径は、第1の層間接続導体31の直径と同等であるか、又は、第1の層間接続導体31の直径よりも大きいことが好ましい。また、第2の層間接続導体33の直径は、第2の層間接続導体32の直径と同等以上であることが好ましい。すなわち、第2の層間接続導体33の直径は、第2の層間接続導体32の直径と同等であるか、又は、第2の層間接続導体32の直径よりも大きいことが好ましい。
多層回路基板1Aは、例えば、以下の方法によって製造される。
図6A及び図6Bは、多層回路基板1Aの製造方法の一例を模式的に示す断面図である。なお、多層回路基板1Aは、ワンチップ(個片)の状態で製造されてもよく、集合基板を作製した後に個々の個片に分離することで製造されてもよい。ここでの集合基板とは、複数の多層回路基板1Aが含まれる基板を言う。
まず、図6Aに示すように、複数の絶縁層11を準備し、絶縁層11にそれぞれ導体層20を形成する。
例えば、絶縁層11の一方主面にCu箔をラミネートし、そのCu箔をフォトリソグラフィでパターニングすることにより導体層20を形成する。絶縁層11は、例えば、液晶ポリマー等の熱可塑性樹脂を主成分とする樹脂シートである。
また、絶縁層11には、第1の層間接続導体31及び第2の層間接続導体32が形成される。
例えば、導体層20の一方面が露出するように絶縁層11にレーザー等で貫通孔(ビアホールともいう)を形成する。貫通孔は、導体層20に向かって孔径が小さくなるテーパー形状を有していてもよい。その後、めっき処理によって、金属材料としてCuを貫通孔の途中まで充填することで第1部分31Aを形成する。続けて、Ag、Sn等の金属材料と樹脂材料とを含む導電性ペーストを貫通孔の内部に充填することで第2部分31Bを形成する。後述する加熱プレスで導電性ペーストが固化することにより、第1の層間接続導体31が形成される。
別途、導体層20の一方面が露出するように絶縁層11にレーザー等で貫通孔を形成した後、Cu、Sn等の金属材料と樹脂材料とを含む導電性ペーストを貫通孔の内部に充填することで第3部分32Aを形成する。後述する加熱プレスで導電性ペーストが固化することにより、第2の層間接続導体32が形成される。また、2つの第3部分32Aが反転した状態で接続した部分には、第2の層間接続導体33(図6B参照)が形成される。
それぞれの絶縁層11を順に積層し、その後、積層方向に加熱プレス(一括プレス)する。これにより、図6Bに示す多層回路基板1Aが製造される。
この製造方法によれば、絶縁層11を一括プレスすることにより、絶縁基材10を容易に作製することができる。そのため、多層回路基板1Aの製造工程が削減され、製造コストを低く抑えることができる。
図2等には示されていないが、導体層20の表面には、防錆層が設けられていてもよい。以下の実施形態においても同様である。
防錆層は、例えば、Zn、Ni、Cr、Mo、Pt等の金属を用いた防錆処理を金属箔の表面に施すことで形成される。
上述した一括プレスによって多層回路基板1Aが作製される場合、導体層20と絶縁層11との界面に防錆層を配置することにより、導体層20を構成するCu箔等の金属箔の酸化が防止されるため、導体層20と絶縁層11との密着性の低下を抑制することができる。
[第2実施形態]
本発明の第2実施形態では、内層に位置する絶縁層に第1の層間接続導体が設けられている。
図7は、本発明の第2実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図7に示す多層回路基板1Bでは、第1主面10a側の最表層に位置する絶縁層11だけでなく、内層に位置する絶縁層11にも第1の層間接続導体31が設けられている。なお、同一層の絶縁層11には、第1の層間接続導体31と第2の層間接続導体32又は33とが混在して設けられていてもよい。
このように、積層方向において隣り合う絶縁層に第1の層間接続導体がそれぞれ設けられていてもよい。これにより、小径の層間接続導体を介して内層まで配線を引き回せるため、例えば集積回路からアンテナまでを繋ぐ高周波回路の寄生容量が減り、特性を改善することができる。また、信号線周辺のグランド導体を小径及び狭ピッチで層間接続導体を配置することにより、例えば数十GHzの高周波でも電界漏れを防ぐことができる。
[第3実施形態]
本発明の第3実施形態では、積層方向から見て、第1の層間接続導体が、積層方向において隣り合う第1又は第2の層間接続導体の少なくとも一部と重なっている。
図8は、本発明の第3実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図8に示す多層回路基板1Cでは、積層方向から見て、上から1層目の絶縁層11に設けられている第1の層間接続導体31は、2層目の絶縁層11に設けられている第2の層間接続導体32の少なくとも一部と重なっている。図8に示す例では、1層目の絶縁層11に設けられている第1の層間接続導体31の中心軸は、2層目の絶縁層11に設けられている第2の層間接続導体32の中心軸と一致しているが、一致していなくてもよい。
さらに、積層方向から見て、上から2層目の絶縁層11に設けられている第1の層間接続導体31は、3層目の絶縁層11に設けられている第1の層間接続導体31の少なくとも一部と重なっている。図8に示す例では、2層目の絶縁層11に設けられている第1の層間接続導体31の中心軸は、3層目の絶縁層11に設けられている第1の層間接続導体31の中心軸と一致しているが、一致していなくてもよい。
上下層の層間接続導体が積層方向において重なっていると、配線を引き回す自由度が増えるため、回路のスペースを多く確保することできる。その結果、内層の高密度配線化が可能となる。
図8においては、第1の層間接続導体を含む2つの層間接続導体が重なっているが、第1の層間接続導体を含む3つ以上の層間接続導体が重なっていてもよい。例えば、第1の層間接続導体、第2の層間接続導体、第1の層間接続導体の順で重なっていてもよい。
また、積層方向から見て、第2の層間接続導体が、積層方向において隣り合う第1又は第2の層間接続導体の少なくとも一部と重なっていてもよい。その場合、第2の層間接続導体を含む2つの層間接続導体が重なっていてもよく、第2の層間接続導体を含む3つ以上の層間接続導体が重なっていてもよい。
[第4実施形態]
本発明の第4実施形態では、第1の層間接続導体が第4部分をさらに含み、かつ、2層の絶縁層を積層方向に貫通して設けられている。
図9は、本発明の第4実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図9に示す多層回路基板1Dでは、層間接続導体30は、第1の層間接続導体34と、第2の層間接続導体32及び33と、を含む。層間接続導体30は、第2の層間接続導体32及び33のうち、いずれか一方のみを含んでいてもよい。また、層間接続導体30は、第1の層間接続導体31(図2参照)をさらに含んでもよい。
第1の層間接続導体34は、第1部分34Aと、第2部分34Bと、第4部分34Cと、を積層方向に含む。
図10は、第1の層間接続導体34の一例を模式的に示す断面図である。図10では、図9と上下を入れ替えて図示している。
第1の層間接続導体34は、積層方向において第1の導体層21及び第2の導体層22に挟まれている。第1の層間接続導体34は、2層の絶縁層11を積層方向に貫通して設けられている。第1の層間接続導体34は、1組の第1の層間接続導体31が反転した状態で接続した形状を有している。
第1の層間接続導体34において、第1部分34Aは、Cuを主成分とする単一金属からなる。
第1部分34Aは、例えば、めっきビアである。
第2部分34Bは、Agを主成分とする単一金属又は合金からなる。例えば、第2部分34Bは、AgSn、AgSn等のAg-Sn合金からなる。
第2部分34Bは、例えば、ペーストビアである。
第4部分34Cは、Cuを主成分とする単一金属からなる。
第4部分34Cは、例えば、めっきビアである。
第1部分34Aの一方の端部は第1の導体層21と接合し、第1部分34Aの他方の端部は第2部分34Bの一方の端部と接合している。
第1部分34Aと第1の導体層21とは、異種材料を介さず、直接接合されている。そのため、第1部分34Aと第1の導体層21との界面には、異種材料が存在しない部分、すなわち、第1部分34Aと第1の導体層21とが直接接している部分が存在する。
第2部分34Bには、第1部分34A側の端部において、Cu及びSnを含む中間層54が形成されている。例えば、中間層54は、CuSn、CuSn等のCu-Sn合金からなる。
第4部分34Cの一方の端部は第2部分34Bの他方の端部と接合し、第4部分34Cの他方の端部は第2の導体層22と接合している。
第4部分34Cと第2の導体層22とは、異種材料を介さず、直接接合されている。そのため、第4部分34Cと第2の導体層22との界面には、異種材料が存在しない部分、すなわち、第4部分34Cと第2の導体層22とが直接接している部分が存在する。
第2部分34Bには、第4部分34C側の端部において、Cu及びSnを含む中間層54が形成されている。例えば、中間層54は、CuSn、CuSn等のCu-Sn合金からなる。
第1の層間接続導体34を配置する場合、第1の層間接続導体31に比べて配線を引き回す自由度が増えるため、回路のスペースを多く確保することできる。その結果、内層の高密度配線化が可能となる。
第1の層間接続導体34の形状、配置等は、図9又は図10に限定されるものではない。
第1の層間接続導体34は、第1主面10a側の最表層に位置する絶縁層11に設けられていてもよく、内層に位置する絶縁層11に設けられていてもよく、第2主面10b側の最表層に位置する絶縁層11に設けられていてもよい。多層回路基板1Dには、第1の層間接続導体31と第1の層間接続導体34とが混在して設けられていてもよい。
第1の層間接続導体34は、テーパー形状を有する1組の第1の層間接続導体31が反転した状態で接続した形状を有してもよく(図10参照)、テーパー形状を有しなくてもよい。
第1の層間接続導体34の高さは、第1の層間接続導体31の高さよりも大きいことが好ましい。また、第1の層間接続導体34の高さは、第2の層間接続導体32又は33の高さと同等であってもよく、第2の層間接続導体32又は33の高さよりも大きくてもよく、第2の層間接続導体32又は33の高さよりも小さくてもよい。
第1の層間接続導体34の直径は、第1の層間接続導体31の直径と同等であることが好ましい。また、第1の層間接続導体34の直径は、第2の層間接続導体32又は33の直径と同等以下であることが好ましい。すなわち、第1の層間接続導体34の直径は、第2の層間接続導体32又は33の直径と同等であるか、又は、第2の層間接続導体32又は33の直径よりも小さいことが好ましい。
[第5実施形態]
本発明の第5実施形態では、絶縁基材の第2主面に凹部が設けられ、絶縁基材が凹部で第1主面側に折り曲げられている。
図11は、本発明の第5実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図11に示す多層回路基板1Eでは、絶縁基材10の第2主面10bに凹部10Mが設けられ、絶縁基材10が凹部10Mで第1主面10a側に折り曲げられている。凹部10Mの深さ、折り曲げ角度等は特に限定されない。また、複数の凹部10Mが設けられていてもよい。
第2主面に凹部を形成して薄くすることで、絶縁基材が曲がりやすくなる。これにより、例えば周波数、帯域の異なるアンテナ面の方向を変えることができるため、1つの多層回路基板に複数のアンテナ指向性を持たせることができる。
[第6実施形態]
本発明の第6実施形態では、放射電極と接続する第2の層間接続導体が設けられている絶縁層を構成する材料が、実装電極と接続する第1の層間接続導体が設けられている絶縁層を構成する材料と異なる。例えば、放射電極と接続する第2の層間接続導体が設けられている絶縁層の誘電率が、実装電極と接続する第1の層間接続導体が設けられている絶縁層の誘電率よりも高い。
図12は、本発明の第6実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図12に示す多層回路基板1Fでは、絶縁基材10は、絶縁層11と、絶縁層11と異なる材料から構成される絶縁層12と、を含む。例えば、絶縁基材10は、絶縁層11と、絶縁層11よりも誘電率が高い絶縁層12と、を含む。
図12に示す例では、絶縁層11に第1の層間接続導体31が設けられ、絶縁層12に第2の層間接続導体32又は33が設けられているが、絶縁層11と絶縁層12との境界は特に限定されず、放射電極E2と接続する第2の層間接続導体(図12では第2の層間接続導体33)が設けられている絶縁層12を構成する材料が、実装電極E1と接続する第1の層間接続導体31が設けられている絶縁層11を構成する材料と異なっていればよい。例えば、絶縁層11には、第1の層間接続導体31又は34が設けられていてもよく、第2の層間接続導体32又は33が設けられていてもよい。同様に、絶縁層12には、第1の層間接続導体31又は34が設けられていてもよく、第2の層間接続導体32又は33が設けられていてもよい。
絶縁層11は、例えば、熱可塑性樹脂を主成分とする樹脂絶縁層である。熱可塑性樹脂としては、例えば、液晶ポリマー、フッ素樹脂、熱可塑性ポリイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンスルフィド樹脂等が挙げられる。
絶縁層12は、例えば、熱硬化性樹脂を主成分とする樹脂絶縁層である。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂若しくはその変性樹脂、及び、アクリル樹脂等が挙げられる。
絶縁層12は、セラミックフィラー等の無機材料を含む樹脂絶縁層であってもよい。その場合、絶縁層12は、熱可塑性樹脂を主成分とする樹脂絶縁層であってもよく、熱硬化性樹脂を主成分とする樹脂絶縁層であってもよい。
あるいは、絶縁層12は、低温同時焼成セラミック(LTCC)、高温同時焼成セラミック(HTCC)等のセラミックを主成分とするセラミック絶縁層であってもよい。絶縁層12として、樹脂絶縁層とセラミック絶縁層とが組み合わされていてもよい。
例えば、絶縁層の誘電率を実装電極側よりも放射電極側で高くすることで、アンテナの帯域範囲において自由度が高くなる。一方、実装電極側には特性が重要な信号線等の配線が多いため、絶縁層の誘電率を低くすることで挿入損失が向上する。このように、同一の多層回路基板で複数種類の絶縁層を積層することにより、設計自由度が向上する。
図12に示す多層回路基板1Fでは、例えば、実装電極E1と接続する第1の層間接続導体31が設けられている絶縁層11を含む第1基板部と、放射電極E2と接続する第2の層間接続導体(図12では第2の層間接続導体33)が設けられている絶縁層12を含む第2基板部とが、貼り合わせ等の方法によって接合されていてもよい。
図12には示されていないが、実装電極E1と接続する第1の層間接続導体31が設けられている絶縁層11を含む第1基板部と、放射電極E2と接続する第2の層間接続導体(図12では第2の層間接続導体33)が設けられている絶縁層12を含む第2基板部とが、はんだ等の導電性接合材150を介して接合されていてもよい。その場合、第1基板部の電極と第2基板部の電極とが導電性接合材150を介して接合される。放射電極E2が設けられた第2基板部を第1基板部に接合することで、アンテナの必要帯域を調整することができるため、自由度が向上する。
[第7実施形態]
本発明の第7実施形態では、放射電極の傾きがそれぞれ異なる。
図13は、本発明の第7実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図13に示す多層回路基板1Gでは、2つ以上の放射電極E2が同一層の絶縁層11の主面に設けられ、第1主面10aに対する放射電極E2の傾きがそれぞれ異なる。
多層回路基板1Gは、例えば、一括プレスの際に第2主面10b側の放射電極E2の向きを変えることで製造することができる。
放射電極を複数の方向に傾かせることで、アンテナの指向性を変えた構造にすることができる。
放射電極E2の数は2つでもよく、3つ以上でもよい。放射電極E2は、必ずしも第2主面10bに設けられていなくてもよい。第1主面10aに対する放射電極E2の傾きがそれぞれ異なる限り、第1主面10aと平行な放射電極E2が含まれていてもよい。また、3つ以上の放射電極E2が設けられている場合には、傾きが同じ放射電極E2が含まれていてもよい。
[第8実施形態]
本発明の第8実施形態では、放射電極が設けられている絶縁層の主面の面積は、実装電極が設けられている絶縁層の主面の面積よりも大きい。
図14は、本発明の第8実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図14に示す多層回路基板1Hでは、放射電極E2が設けられている絶縁層11の主面(図14では第2主面10b)の面積は、実装電極E1が設けられている絶縁層11の主面(図14では第1主面10a)の面積よりも大きい。放射電極E2は、必ずしも第2主面10bに設けられていなくてもよい。
放射電極側の主面の面積を実装電極側の主面の面積よりも大きくすることで、限られた基板サイズの中で放射電極を広げることができるため、特性を改善することができる。
[第9実施形態]
本発明の第9実施形態では、第1主面に電子部品が実装されている。
図15は、本発明の第9実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図15に示す多層回路基板1Iでは、第1主面10aに電子部品100が実装されている。電子部品100は、例えば、集積回路(IC)又はコネクタである。電子部品100は、例えば、はんだ等の導電性接合材150を介して多層回路基板1Iに接続されている。
第1主面に電子部品を実装することにより、一体型モジュール基板を提供することができる。特に、実装電極E1側に第1の層間接続導体31を配置することで、実装バンプのピッチが狭い電子部品を実装することができる。
[第10実施形態]
本発明の第10実施形態では、第1主面に絶縁性の保護層が設けられている。
図16は、本発明の第10実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図16に示す多層回路基板1Jでは、第1主面10aに絶縁性の保護層40が設けられている。実装電極E1の少なくとも一部は、保護層40から露出している。図16に示すように、第2主面10bに絶縁性の保護層40が設けられていてもよい。保護層40は、例えば、カバーレイ、レジスト層等である。
多層回路基板の表層に保護層を設けることで、絶縁層と導体層との密着強度が向上し、導体層が絶縁層から剥がれにくくなる。特に、第1主面に実装電極が高密度で配置されている場合、異物等からランド間のショート又はマイグレーションを保護層によって防ぐことができる。
[第11実施形態]
本発明の第11実施形態では、第2主面に別の基板が実装されている。
図17は、本発明の第11実施形態に係る多層回路基板の一例を模式的に示す断面図である。
図17に示す多層回路基板1Kでは、第2主面10bに別の基板160が実装されている。別の基板160は、例えば、低温同時焼成セラミック(LTCC)基板、高温同時焼成セラミック(HTCC)基板等のセラミック基板である。別の基板160には放射電極E2が設けられている。
多層回路基板とは誘電率が異なる別の基板を放射電極側に実装することで、アンテナの必要帯域を調整することができるため、自由度が向上する。
[その他の実施形態]
本発明の多層回路基板は、上記実施形態に限定されるものではなく、多層回路基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、第1の層間接続導体31は、1層の絶縁層を貫通して設けられていてもよく、2層以上の絶縁層を貫通して設けられていてもよい。第1の層間接続導体31が2層以上の絶縁層を貫通して設けられている場合、絶縁層の構成は、互いに同じでもよく、異なってもよい。また、第1の層間接続導体31が2層以上の絶縁層を貫通して設けられている場合、絶縁層の厚さは、互いに同じでもよく、異なってもよい。
第2の層間接続導体32は、1層の絶縁層を貫通して設けられていてもよく、2層以上の絶縁層を貫通して設けられていてもよい。第2の層間接続導体32が2層以上の絶縁層を貫通して設けられている場合、絶縁層の構成は、互いに同じでもよく、異なってもよい。また、第2の層間接続導体32が2層以上の絶縁層を貫通して設けられている場合、絶縁層の厚さは、互いに同じでもよく、異なってもよい。
第2の層間接続導体33は、2層の絶縁層を貫通して設けられていてもよく、3層以上の絶縁層を貫通して設けられていてもよい。絶縁層の構成は、互いに同じでもよく、異なってもよい。また、絶縁層の厚さは、互いに同じでもよく、異なってもよい。
第1の層間接続導体34は、2層の絶縁層を貫通して設けられていてもよく、3層以上の絶縁層を貫通して設けられていてもよい。第1の層間接続導体34が2層以上の絶縁層を貫通して設けられている場合、絶縁層の構成は、互いに同じでもよく、異なってもよい。また、第1の層間接続導体34が2層以上の絶縁層を貫通して設けられている場合、絶縁層の厚さは、互いに同じでもよく、異なってもよい。
本明細書には、以下の内容が開示されている。
<1>
複数の絶縁層が積層されてなり、積層方向に相対する第1主面及び第2主面を有する絶縁基材と、
上記絶縁層同士の間、上記第1主面又は上記第2主面に設けられる複数の導体層と、
上記絶縁層を上記積層方向に貫通して設けられる複数の層間接続導体と、を備え、
上記導体層は、いずれもCu箔からなる第1の導体層、第2の導体層、第3の導体層及び第4の導体層を含み、
上記層間接続導体は、上記積層方向において上記第1の導体層及び上記第2の導体層に挟まれる第1の層間接続導体と、上記積層方向において上記第3の導体層及び上記第4の導体層に挟まれる第2の層間接続導体と、を含み、
上記第1の層間接続導体は、Cuを主成分とする単一金属からなる第1部分と、Agを主成分とする単一金属又は合金からなる第2部分と、を上記積層方向に含み、
上記第1部分の一方の端部は上記第1の導体層と接合し、上記第1部分の他方の端部は上記第2部分の一方の端部と接合し、
上記第2部分には、上記第1部分側の端部において、Cu及びSnを含む中間層が形成され、
上記第2の層間接続導体は、Cuを主成分とする合金からなる第3部分を含み、
上記第3部分の一方の端部は上記第3の導体層と接合し、上記第3部分の他方の端部は上記第4の導体層と接合し、
上記第3部分には、上記第3の導体層側の端部及び上記第4の導体層側の端部において、Cu及びSnを含む中間層が形成されている、多層回路基板。
<2>
上記第2部分の他方の端部は上記第2の導体層と接合し、
上記第2部分には、上記第2の導体層側の端部において、Cu及びSnを含む中間層が形成されている、<1>に記載の多層回路基板。
<3>
上記第1の層間接続導体は、Cuを主成分とする単一金属からなる第4部分をさらに含み、
上記第4部分の一方の端部は上記第2部分の他方の端部と接合し、上記第4部分の他方の端部は上記第2の導体層と接合し、
上記第2部分には、上記第4部分側の端部において、Cu及びSnを含む中間層が形成されている、<1>に記載の多層回路基板。
<4>
上記第1主面に配置される実装電極と、
上記積層方向において上記実装電極よりも上記第2主面側に配置される放射電極と、をさらに備え、
少なくとも1つの上記第1の層間接続導体と接続する上記第1の導体層又は上記第2の導体層が上記実装電極である、<1>~<3>のいずれか1つに記載の多層回路基板。
<5>
上記第2の層間接続導体の高さは、上記第1の層間接続導体の高さよりも大きい、<4>に記載の多層回路基板。
<6>
上記第2の層間接続導体の直径は、上記第1の層間接続導体の直径と同等以上である、<4>又は<5>に記載の多層回路基板。
<7>
上記積層方向において隣り合う上記絶縁層に上記第1の層間接続導体がそれぞれ設けられている、<4>~<6>のいずれか1つに記載の多層回路基板。
<8>
上記第1の層間接続導体及び上記第2の層間接続導体が、同一層の上記絶縁層に設けられている、<4>~<7>のいずれか1つに記載の多層回路基板。
<9>
上記積層方向から見て、上記第1の層間接続導体は、上記積層方向において隣り合う上記第1又は第2の層間接続導体の少なくとも一部と重なっている、<4>~<8>のいずれか1つに記載の多層回路基板。
<10>
上記絶縁基材の上記第2主面に凹部が設けられ、
上記絶縁基材が上記凹部で上記第1主面側に折り曲げられている、<4>~<9>のいずれか1つに記載の多層回路基板。
<11>
上記放射電極は、上記導体層のうち上記第2主面に最も近接して配置される導体層であり、
少なくとも1つの上記第2の層間接続導体と接続する上記第3の導体層又は上記第4の導体層が上記放射電極である、<4>~<10>のいずれか1つに記載の多層回路基板。
<12>
上記放射電極と接続する上記第2の層間接続導体が設けられている上記絶縁層の誘電率は、上記実装電極と接続する上記第1の層間接続導体が設けられている上記絶縁層の誘電率よりも高い、<11>に記載の多層回路基板。
<13>
2つ以上の上記放射電極が同一層の上記絶縁層の主面に設けられ、
上記第1主面に対する上記放射電極の傾きがそれぞれ異なる、<11>又は<12>に記載の多層回路基板。
<14>
上記放射電極が設けられている上記絶縁層の主面の面積は、上記実装電極が設けられている上記絶縁層の主面の面積よりも大きい、<11>~<13>のいずれか1つに記載の多層回路基板。
<15>
上記第1主面に実装される電子部品をさらに備える、<4>~<14>のいずれか1つに記載の多層回路基板。
<16>
上記第1主面に設けられる絶縁性の保護層をさらに備える、<4>~<15>のいずれか1つに記載の多層回路基板。
<17>
上記第2主面に実装される別の基板をさらに備え、
上記別の基板に上記放射電極が設けられている、<4>~<16>のいずれか1つに記載の多層回路基板。
<18>
上記絶縁層は、熱可塑性樹脂を主成分とする層を含む、<1>~<17>のいずれか1つに記載の多層回路基板。
1、1A、1B、1C、1D、1E、1F、1G、1H、1I、1J、1K 多層回路基板
10 絶縁基材
10a 第1主面
10b 第2主面
10M 凹部
11、12 絶縁層
20 導体層
21 第1の導体層
22 第2の導体層
23 第3の導体層
24 第4の導体層
30 層間接続導体
31、34 第1の層間接続導体
31A、34A 第1部分
31B、34B 第2部分
32、33 第2の層間接続導体
32A、33A 第3部分
34C 第4部分
40 保護層
51、52、53、54 中間層
100 電子部品
110 集積回路(IC)
120 高周波部品
130 コネクタ
140 誘電体基板
150 導電性接合材
160 別の基板
E1 実装電極
E2 放射電極

Claims (18)

  1. 複数の絶縁層が積層されてなり、積層方向に相対する第1主面及び第2主面を有する絶縁基材と、
    前記絶縁層同士の間、前記第1主面又は前記第2主面に設けられる複数の導体層と、
    前記絶縁層を前記積層方向に貫通して設けられる複数の層間接続導体と、を備え、
    前記導体層は、いずれもCu箔からなる第1の導体層、第2の導体層、第3の導体層及び第4の導体層を含み、
    前記層間接続導体は、前記積層方向において前記第1の導体層及び前記第2の導体層に挟まれる第1の層間接続導体と、前記積層方向において前記第3の導体層及び前記第4の導体層に挟まれる第2の層間接続導体と、を含み、
    前記第1の層間接続導体は、Cuを主成分とする単一金属からなる第1部分と、Agを主成分とする単一金属又は合金からなる第2部分と、を前記積層方向に含み、
    前記第1部分の一方の端部は前記第1の導体層と接合し、前記第1部分の他方の端部は前記第2部分の一方の端部と接合し、
    前記第2部分には、前記第1部分側の端部において、Cu及びSnを含む中間層が形成され、
    前記第2の層間接続導体は、Cuを主成分とする合金からなる第3部分を含み、
    前記第3部分の一方の端部は前記第3の導体層と接合し、前記第3部分の他方の端部は前記第4の導体層と接合し、
    前記第3部分には、前記第3の導体層側の端部及び前記第4の導体層側の端部において、Cu及びSnを含む中間層が形成されている、多層回路基板。
  2. 前記第2部分の他方の端部は前記第2の導体層と接合し、
    前記第2部分には、前記第2の導体層側の端部において、Cu及びSnを含む中間層が形成されている、請求項1に記載の多層回路基板。
  3. 前記第1の層間接続導体は、Cuを主成分とする単一金属からなる第4部分をさらに含み、
    前記第4部分の一方の端部は前記第2部分の他方の端部と接合し、前記第4部分の他方の端部は前記第2の導体層と接合し、
    前記第2部分には、前記第4部分側の端部において、Cu及びSnを含む中間層が形成されている、請求項1に記載の多層回路基板。
  4. 前記第1主面に配置される実装電極と、
    前記積層方向において前記実装電極よりも前記第2主面側に配置される放射電極と、をさらに備え、
    少なくとも1つの前記第1の層間接続導体と接続する前記第1の導体層又は前記第2の導体層が前記実装電極である、請求項1~3のいずれか1項に記載の多層回路基板。
  5. 前記第2の層間接続導体の高さは、前記第1の層間接続導体の高さよりも大きい、請求項4に記載の多層回路基板。
  6. 前記第2の層間接続導体の直径は、前記第1の層間接続導体の直径と同等以上である、請求項に記載の多層回路基板。
  7. 前記積層方向において隣り合う前記絶縁層に前記第1の層間接続導体がそれぞれ設けられている、請求項に記載の多層回路基板。
  8. 前記第1の層間接続導体及び前記第2の層間接続導体が、同一層の前記絶縁層に設けられている、請求項に記載の多層回路基板。
  9. 前記積層方向から見て、前記第1の層間接続導体は、前記積層方向において隣り合う前記第1又は第2の層間接続導体の少なくとも一部と重なっている、請求項に記載の多層回路基板。
  10. 前記絶縁基材の前記第2主面に凹部が設けられ、
    前記絶縁基材が前記凹部で前記第1主面側に折り曲げられている、請求項に記載の多層回路基板。
  11. 前記放射電極は、前記導体層のうち前記第2主面に最も近接して配置される導体層であり、
    少なくとも1つの前記第2の層間接続導体と接続する前記第3の導体層又は前記第4の導体層が前記放射電極である、請求項に記載の多層回路基板。
  12. 前記放射電極と接続する前記第2の層間接続導体が設けられている前記絶縁層の誘電率は、前記実装電極と接続する前記第1の層間接続導体が設けられている前記絶縁層の誘電率よりも高い、請求項11に記載の多層回路基板。
  13. 2つ以上の前記放射電極が同一層の前記絶縁層の主面に設けられ、
    前記第1主面に対する前記放射電極の傾きがそれぞれ異なる、請求項11に記載の多層回路基板。
  14. 前記放射電極が設けられている前記絶縁層の主面の面積は、前記実装電極が設けられている前記絶縁層の主面の面積よりも大きい、請求項11に記載の多層回路基板。
  15. 前記第1主面に実装される電子部品をさらに備える、請求項に記載の多層回路基板。
  16. 前記第1主面に設けられる絶縁性の保護層をさらに備える、請求項に記載の多層回路基板。
  17. 前記第2主面に実装される別の基板をさらに備え、
    前記別の基板に前記放射電極が設けられている、請求項に記載の多層回路基板。
  18. 前記絶縁層は、熱可塑性樹脂を主成分とする層を含む、請求項1~のいずれか1項に記載の多層回路基板。
JP2025515176A 2023-04-20 2024-04-09 多層回路基板 Active JP7790633B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2023069296 2023-04-20
JP2023069296 2023-04-20
PCT/JP2024/014336 WO2024219284A1 (ja) 2023-04-20 2024-04-09 多層回路基板

Publications (3)

Publication Number Publication Date
JPWO2024219284A1 JPWO2024219284A1 (ja) 2024-10-24
JPWO2024219284A5 JPWO2024219284A5 (ja) 2025-10-01
JP7790633B2 true JP7790633B2 (ja) 2025-12-23

Family

ID=93152459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025515176A Active JP7790633B2 (ja) 2023-04-20 2024-04-09 多層回路基板

Country Status (5)

Country Link
US (1) US20260032809A1 (ja)
JP (1) JP7790633B2 (ja)
CN (1) CN121128324A (ja)
DE (1) DE112024001395T5 (ja)
WO (1) WO2024219284A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123830A (ja) 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法
WO2018216597A1 (ja) 2017-05-26 2018-11-29 株式会社村田製作所 多層配線基板、電子機器、及び、多層配線基板の製造方法
WO2022202322A1 (ja) 2021-03-26 2022-09-29 株式会社村田製作所 配線基板、積層基板及び配線基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442387B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123830A (ja) 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法
WO2018216597A1 (ja) 2017-05-26 2018-11-29 株式会社村田製作所 多層配線基板、電子機器、及び、多層配線基板の製造方法
WO2022202322A1 (ja) 2021-03-26 2022-09-29 株式会社村田製作所 配線基板、積層基板及び配線基板の製造方法

Also Published As

Publication number Publication date
DE112024001395T5 (de) 2026-01-08
JPWO2024219284A1 (ja) 2024-10-24
CN121128324A (zh) 2025-12-12
US20260032809A1 (en) 2026-01-29
WO2024219284A1 (ja) 2024-10-24

Similar Documents

Publication Publication Date Title
JP5944892B2 (ja) リジッドフレキシブル基板およびその製造方法
US7964800B2 (en) Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US11956903B2 (en) Transmission line, method of manufacturing transmission line, and electronic apparatus
JP7188836B2 (ja) プリント回路基板
JP5323435B2 (ja) 差動伝送用多層配線基板
EP3030060B1 (en) Wiring base plate and electronic device
US20030012006A1 (en) Pocket mounted chip having microstrip line
WO2023218719A1 (ja) 接合プリント配線板および接合プリント配線板の製造方法
JP7790633B2 (ja) 多層回路基板
JP7806969B2 (ja) 多層回路基板
US12328857B2 (en) Electronic component module and method of manufacturing electronic component module
US20260032811A1 (en) Circuit board
US20260032827A1 (en) Circuit board and method for producing circuit board
US20260032818A1 (en) Resin multilayer substrate and circuit module
US20260053022A1 (en) Wiring board, electronic module, and manufacturing method for wiring board
TWI903357B (zh) 接合印刷線路板、印刷線路板以及接合印刷線路板的製造方法
JP2025027192A (ja) 樹脂基板、樹脂基板の製造方法及び電子回路装置
KR20230170539A (ko) 안테나 기판 및 이를 포함하는 안테나 패키지
JP5193780B2 (ja) 差動伝送用接続構造体
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250725

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20250725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251124

R150 Certificate of patent or registration of utility model

Ref document number: 7790633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150