JP7786409B2 - フィルタ装置 - Google Patents

Description

本開示は、フィルタ装置に関し、より特定的には、フィルタ装置における通過特性の低下を抑制するための技術に関する。

特開２００８－１６７１５７号公報（特許文献１）には、２つのＬＣ並列共振器を備えた積層型のハイパスフィルタが開示されている。特許文献１のハイパスフィルタにおいては、２つのＬＣ並列共振器がキャパシタによって結合された構成を有している。

特開２００８－１６７１５７号公報

特許文献１のハイパスフィルタにおいては、２つの共振器を結合するキャパシタが、積層体の上面付近に配置された構造を有している。特許文献１の構造の場合、共振器同士を結合するキャパシタは接地されていないため、当該キャパシタを構成するキャパシタ電極の静電ポテンシャルが接地電位と比較して高くなる。そのため、当該ハイパスフィルタの上面付近に外部機器の外部シールドのような低電位部材が近づくと、ハイパスフィルタのキャパシタ電極と当該外部機器のシールド電極とが結合してシャント容量が形成され得る。そうすると、当該キャパシタによって発生する反射零点の周波数が低下し、結果としてハイパスフィルタの通過特性を低下させる要因となり得る。

本開示は、上記の課題を解決するためになされたものであって、その目的は、フィルタ装置において、外部シールド電極に起因する通過特性の低下を抑制することである。

本開示に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と、接地端子に接続された接地電極と、平板電極と、第１線路～第４線路とを備える。積層体は、第１面および第２面を有する。入力端子、出力端子および接地端子は、第２面に配置されている。平板電極は、接地電極よりも第１面側に配置されている。第１線路は、入力端子および平板電極と電気的に接続されている。第２線路は、出力端子および平板電極と電気的に接続されている。第３線路および第４線路は、平板電極と接地電極を接続する。第１線路は、第２線路と容量結合している。積層体を積層方向から平面視した場合に、平板電極は、第１線路と第２線路とが容量結合する部分を覆っている。

本開示に係るフィルタ装置においては、入力端子に接続されるシャント経路および出力端子に接続されるシャント経路が互いに容量結合しており、かつ、２つの経路が容量結合している部分が平板電極に覆われている。平板電極は、第３線路および第４線路によって接地電極に接続されているため、上記の容量結合部分よりも静電ポテンシャルが低くなっている。そのため、平板電極が、容量結合部分に対してシールドとして機能する。したがって、積層体に外部機器のシールド電極が近づいても、容量結合部の静電ポテンシャルの変動を抑制することができるので、外部シールド電極に起因する通過特性の低下を抑制することができる。

実施の形態１に係るフィルタ装置の等価回路図である。 実施の形態１のフィルタ装置の外形斜視図である。 実施の形態１のフィルタ装置の内部構造を示す透過斜視図である。 比較例のフィルタ装置の構成と、外部シールド電極による通過特性への影響を説明するための図である。 実施の形態１に係るフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。 変形例１に係るフィルタ装置の等価回路図である。 変形例１のフィルタ装置の内部構造を示す透過斜視図である。 変形例１のフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。 変形例２のフィルタ装置の内部構造を示す透過斜視図である。 変形例３のフィルタ装置の内部構造を示す透過斜視図である。 変形例４のフィルタ装置の内部構造を示す透過斜視図である。 変形例５のフィルタ装置の内部構造を示す透過斜視図である。 実施の形態２に係るフィルタ装置の等価回路図である。 実施の形態２のフィルタ装置の内部構造を示す透過斜視図である。 実施の形態２のフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。 変形例６に係るフィルタ装置の等価回路図である。 変形例６のフィルタ装置の内部構造を示す透過斜視図である。 変形例７に係るフィルタ装置の等価回路図である。 変形例７のフィルタ装置の内部構造を示す透過斜視図である。 変形例７のフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。 変形例８に係るフィルタ装置の等価回路図である。 変形例８のフィルタ装置の内部構造を示す透過斜視図である。 変形例８のフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。 変形例９に係るフィルタ装置の等価回路図である。 変形例９のフィルタ装置の内部構造を示す透過斜視図である。 変形例９のフィルタ装置における、外部シールド電極の有無による通過特性への影響を説明するための図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

［実施の形態１］
図１は、実施の形態１に係るフィルタ装置１００の等価回路図である。フィルタ装置１００は、入力端子Ｔ１と、出力端子Ｔ２と、接地端子ＧＮＤと、キャパシタＣ１と、インダクタＬ１，Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２とを含む。

キャパシタＣ１は、入力端子Ｔ１と出力端子Ｔ２との間に接続される。インダクタＬ１１，Ｌ１２は、入力端子Ｔ１と接地端子ＧＮＤとの間に直列に接続される。インダクタＬ２１，Ｌ２２は、出力端子Ｔ２と接地端子ＧＮＤとの間に直列に接続される。インダクタＬ１は、インダクタＬ１１とインダクタＬ１２との間の接続ノードＮ１と、インダクタＬ２１とインダクタＬ２２との間の接続ノードＮ２との間に接続される。すなわち、フィルタ装置１００は、いわゆるπ型のハイパスフィルタにおける２つのシャントインダクタ同士を接続した構成となっている。

次に、図２および図３を用いて、フィルタ装置１００の構造について説明する。図２はフィルタ装置１００の外形斜視図であり、図３はフィルタ装置１００の内部構造の一例を示す透過斜視図である。

図３および図４を参照して、フィルタ装置１００は、複数の誘電体層が積層方向に積層された、直方体または略直方体の積層体１１０を備えている。各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、図１で説明したインダクタおよびキャパシタが構成される。なお、本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられる柱状の導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

なお、以降の説明においては、積層体１１０における誘電体層の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

積層体１１０の上面１１１には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。積層体１１０の下面１１２には、当該フィルタ装置１００と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板形状の電極であり、積層体１１０の下面１１２に規則的に配置されたＬＧＡ（Land Grid Array）端子である。

入力端子Ｔ１は、下面１１２において、Ｙ軸方向の中央付近で、かつ、Ｘ軸の負方向の端部に近接した位置に配置されている。また、出力端子Ｔ２は、下面１１２において、Ｙ軸方向の中央付近で、かつ、Ｘ軸の正方向の端部に近接した位置に配置されている。接地端子ＧＮＤは、下面１１２の２つの長辺に沿って配置されている。

入力端子Ｔ１は、積層体１１０の内部に配置されたビアＶ１０、平板電極Ｐ１およびビアＶ１１によって、積層方向の中央付近の誘電体層に配置された平板電極ＰＬ１に接続される。ビアＶ１０およびビアＶ１１は、平板電極Ｐ１の部分でオフセットしている。

平板電極ＰＬ１は、積層体１１０を積層方向（Ｚ軸方向）から平面視した場合に略Ｃ形形状を有する帯状の電極であり、第１端部にビアＶ１１が接続されている。平板電極ＰＬ１の第２端部にはビアＶ１２が接続されている。ビアＶ１２は、平板電極ＰＬ１から上面１１１の方向に延伸し、上面１１１に近い誘電体層に配置された平板電極ＰＣ３０に接続される。

出力端子Ｔ２は、積層体１１０の内部に配置されたビアＶ２０、平板電極Ｐ２およびビアＶ２１によって、積層方向の中央付近の誘電体層に配置された平板電極ＰＬ２に接続される。ビアＶ２０およびビアＶ２１は、平板電極Ｐ２の部分でオフセットしている。

平板電極ＰＬ２は、平板電極ＰＬ１と同様に略Ｃ形形状を有する帯状の電極であり、平板電極ＰＬ１と同じ誘電体層において、平板電極ＰＬ１よりもＸ軸の正方向に離間して配置されている。平板電極ＰＬ２の第１端部には、ビアＶ２１が接続されており、平板電極ＰＬ２の第２端部にはビアＶ２２が接続されている。ビアＶ２２は、平板電極ＰＬ２から上面１１１の方向に延伸し平板電極ＰＣ３０に接続される。

平板電極ＰＣ３０は、積層体１１０を積層方向から平面視した場合に、略矩形形状を有する電極であり、平板電極ＰＬ１，ＰＬ２を覆っている。平板電極ＰＣ３０は、ビアＶＧ１０，ＶＧ２０によって、平板電極ＰＬ１，ＰＬ２と下面１１２との間に配置されている接地電極ＰＧ１に接続される。

接地電極ＰＧ１は、積層体１１０を積層方向から平面視した場合に、略Ｈ形形状を有している。接地電極ＰＧ１は、複数のビアＶＧ１によって、下面１１２に配置された複数の接地端子ＧＮＤにそれぞれ接続されている。

平板電極ＰＬ１における第１端部から第２端部までの経路の途中に、ビアを介してキャパシタ電極ＰＣ３１が接続されている。キャパシタ電極ＰＣ３１は、平板電極ＰＬ１とは異なる誘電体層に配置されており、平板電極ＰＬ１との接続部分からＸ軸の正方向に延伸している。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３１の一部が平板電極ＰＬ２と重なっている。

同様に、平板電極ＰＬ２における第１端部から第２端部までの経路の途中に、ビアを介してキャパシタ電極ＰＣ３２が接続されている。キャパシタ電極ＰＣ３２は、平板電極ＰＬ２とは異なる誘電体層に配置されており、平板電極ＰＬ２との接続部分からＸ軸の負方向に延伸している。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３２の一部が平板電極ＰＬ１と重なっている。

すなわち、入力端子Ｔ１と平板電極ＰＬ１とを接続する経路と、出力端子Ｔ２と平板電極ＰＬ２とを接続する経路とは容量結合している。そして、当該２つの経路が容量結合している部分、すなわちキャパシタ電極ＰＣ３１，ＰＣ３２は、積層体１１０を積層方向から平面視した場合に、平板電極ＰＣ３０によって覆われている。

なお、図３における、ビアＶ１０から、平板電極Ｐ１、ビアＶ１１、平板電極ＰＬ１およびビアＶ１２を経由して平板電極ＰＣ３０に至る経路が、図１におけるインダクタＬ１１に対応し、ビアＶＧ１０が図１におけるインダクタＬ１２に対応する。図３における、ビアＶ２０から、平板電極Ｐ２、ビアＶ２１、平板電極ＰＬ２およびビアＶ２２を経由して平板電極ＰＣ３０に至る経路が、図１におけるインダクタＬ２１に対応し、ビアＶＧ２０が図１におけるインダクタＬ２２に対応する。図３における平板電極ＰＣ３０は、図１のインダクタＬ１に対応する。

また、図３において、平板電極ＰＬ１とキャパシタ電極ＰＣ３２、および、平板電極ＰＬ２とキャパシタ電極ＰＣ３１によって、図１におけるキャパシタＣ１が構成される。なお、キャパシタ電極ＰＣ３１，ＰＣ３２は、必ずしも双方が設けられる必要はなく、２つの経路の所望の容量結合が確保できれば、キャパシタ電極ＰＣ３１，ＰＣ３２のいずれか一方が設けられる構成であってもよい。

（外部シールド電極による影響）
図１の等価回路図のようなπ型のハイパスフィルタにおいて、入力端子Ｔ１と出力端子Ｔ２との間に接続されるキャパシタＣ１を構成する対向電極は、いずれも接地端子ＧＮＤには直接接続されていない。そのため、キャパシタＣ１を構成する電極は、接地端子ＧＮＤよりも相対的に高い静電ポテンシャルを有している。この場合、外部機器の外部シールド電極あるいは接地電極のような低電位部材がフィルタ装置１００に近づくと、キャパシタＣ１を構成する電極と当該低電位部材間にシャント容量が形成され容量結合し得る。そうすると、当該キャパシタＣ１によって発生する反射零点の周波数が低下して、フィルタ装置の通過特性を低下させる要因となり得る。

図４は、上記のような問題点を検証するために比較例のフィルタ装置１００Ｘについて行なったシミュレーション結果を示す図である。具体的には、図４においては、比較例のフィルタ装置１００Ｘの構成、および、外部シールド電極の有無による通過特性の変化が示されている。

図４の上段には、フィルタ装置１００Ｘの等価回路図が示されている。フィルタ装置１００Ｘにおいては、図１のフィルタ装置１００におけるインダクタＬ１，Ｌ１２，Ｌ２２に代えて、キャパシタＣ１１，Ｃ２１が設けられている。キャパシタＣ１１は、インダクタＬ１１と接地端子ＧＮＤとの間に接続されている。また、キャパシタＣ２１は、インダクタＬ２１と接地端子ＧＮＤとの間に接続されている。すなわち、フィルタ装置１００Ｘは、シャント接続された２つのＬＣ直列共振器（Ｌ１１＋Ｃ１１，Ｌ２１＋Ｃ２１）と、キャパシタＣ１とによって構成されるπ型のハイパスフィルタである。

図４の中段には、フィルタ装置１００Ｘの側面透過図が示されている。フィルタ装置１００Ｘにおいては、平板電極ＰＬ１の第２端部を貫通するように接続されたビアＶ１２Ｘの下端にキャパシタ電極ＰＣ１０Ｘが配置されており、当該キャパシタ電極ＰＣ１０Ｘと接地電極ＰＧ１とによって、キャパシタＣ１１が構成されている。また、平板電極ＰＬ２の第２端部を貫通するように接続されたビアＶ２２Ｘの下端にキャパシタ電極ＰＣ２０Ｘが配置されており、当該キャパシタ電極ＰＣ２０Ｘと接地電極ＰＧ１とによって、キャパシタＣ２１が構成される。

また、ビアＶ１２Ｘ，Ｖ２２Ｘの上端には、それぞれキャパシタ電極ＰＣ４１，ＰＣ４２が接続されている。そして、このキャパシタ電極ＰＣ４１，ＰＣ４２の双方に対して部分的に対向するように、キャパシタ電極ＰＣ４０が配置されている。キャパシタ電極ＰＣ４０，ＰＣ４１，ＰＣ４２によって、キャパシタＣ１が構成される。

上記のような構成のフィルタ装置１００Ｘにおいては、積層体１１０の上面１１１に、外部機器における低電位部材（外部シールド電極ＳＨ）が近づくと、キャパシタＣ１を構成するキャパシタ電極ＰＣ４０，ＰＣ４１，ＰＣ４２と外部シールド電極ＳＨとが容量結合し得る。

図４の下段には、外部シールド電極ＳＨの有無によるフィルタ装置１００Ｘの通過特性の変化を表わすグラフが示されている。当該グラフにおいては、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ１０，ＬＮ１０Ａ，破線ＬＮ１１，ＬＮ１１Ａ）および反射損失（実線ＬＮ１５，破線ＬＮ１６）が示されている。グラフにおける実線ＬＮ１０，ＬＮ１０Ａ，ＬＮ１５は、外部シールド電極ＳＨのない場合の特性であり、破線ＬＮ１１，ＬＮ１１Ａ，ＬＮ１６は、外部シールド電極ＳＨが近づいた場合の特性である。なお、実線ＬＮ１０Ａおよび破線ＬＮ１１Ａで示される挿入損失は、実線ＬＮ１０および破線ＬＮ１１で示される挿入損失の拡大図であり、グラフの右側の縦軸が対応している。

図４のグラフに示されるように、外部シールド電極ＳＨが近づくと、減衰極の周波数が低下し（破線ＬＮ１６）、それによって通過帯域の高周波数側の挿入損失が低下していることがわかる（破線ＬＮ１１，ＬＮ１１Ａ）。

図５は、実施の形態１のフィルタ装置１００について、積層体１１０の上面１１１側における外部シールド電極の有無による通過特性の変化を示す図である。図５においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ２０，ＬＮ２０Ａ，破線ＬＮ２１，ＬＮ２１Ａ）および反射損失（実線ＬＮ２５，破線ＬＮ２６）が示されている。実線ＬＮ２０，ＬＮ２０Ａ，ＬＮ２５は、外部シールド電極のない場合の特性であり、破線ＬＮ２１，ＬＮ２１Ａ，ＬＮ２６は、外部シールド電極が近づいた場合の特性である。

図５に示されるように、実施の形態１のフィルタ装置１００においては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失の変化は、比較例のフィルタ装置１００Ｘの変化に比べると小さくなっており、外部シールド電極による影響が低減されていることがわかる。

これは、キャパシタＣ１を構成する平板電極ＰＬ１，ＰＬ２およびキャパシタ電極ＰＣ３１，ＰＣ３２が、これらの電極よりも低い静電ポテンシャルを有する平板電極ＰＣ３０によって覆われていることにより、当該平板電極ＰＣ３０が内部シールドとして機能し、キャパシタＣ１を構成する各電極と外部シールド電極との結合を抑制するためである。

このように、ハイパスフィルタを構成する２つのシャント経路同士が容量結合する部分を、接地電極に接続された平板電極により覆う構成とすることによって、外部シルード電極に起因する通過特性の低下を抑制することができる。

実施の形態１において、ビアＶ１０、平板電極Ｐ１、ビアＶ１１、平板電極ＰＬ１およびビアＶ１２を経由する経路は、本開示における「第１経路」に対応する。実施の形態１において、ビアＶ２０、平板電極Ｐ２、ビアＶ２１、平板電極ＰＬ２およびビアＶ２２を経由する経路は、本開示における「第２経路」に対応する。実施の形態１における「ビアＶＧ１０」および「ビアＶＧ２０」は、本開示における「第３経路」および「第４経路」にそれぞれ対応する。実施の形態１における「上面１１１」および「下面１１２」は、本開示における「第１面」および「第２面」に対応する。実施の形態１における「キャパシタ電極ＰＣ３１」および「キャパシタ電極ＰＣ３２」は、本開示における「第１キャパシタ電極」および「第２キャパシタ電極」にそれぞれ対応する。実施の形態１における「平板電極ＰＣ３０」は、本開示における「平板電極」に対応する。

上記の「第１線路」において、「平板電極ＰＬ１」は本開示の「第１配線パターン」に対応し、「ビアＶ１０，Ｖ１１」は本開示における「第１ビア」に対応し、「ビアＶ１２」は本開示における「第２ビア」に対応する。また、上記の「第２線路」において、「平板電極ＰＬ２」は本開示の「第２配線パターン」に対応し、「ビアＶ２０，Ｖ２１」は本開示における「第３ビア」に対応し、「ビアＶ２２」は本開示における「第４ビア」に対応する。

（変形例１）
変形例１においては、実施の形態１のフィルタ装置１００のシャント経路にＬＣ直列共振器を適用した構成について説明する。言い換えれば、図４の比較例のフィルタ装置１００Ｘに、実施の形態１の特徴を適用した例について説明する。

図６は、変形例１に係るフィルタ装置１００Ａの等価回路図である。フィルタ装置１００Ａにおいては、図１におけるインダクタＬ１１と接続ノードＮ１との間にキャパシタＣ１１が追加されており、さらに、インダクタＬ２１と接続ノードＮ２との間にキャパシタＣ２１が追加されている。その他の構成は、フィルタ装置１００と同じであり、図１と重複する要素についての説明は繰り返さない。

図７は、変形例１のフィルタ装置１００Ａの内部構造を示す透過斜視図である。図７において、フィルタ装置１００Ａは、概略的には、図３で説明したフィルタ装置１００に、キャパシタ電極ＰＣ１０，ＰＣ２０が追加された構成となっている。

キャパシタ電極ＰＣ１０は、平板電極ＰＬ１の第２端部に接続されたビアＶ１２の上面１１１側の端部に接続されている。キャパシタ電極ＰＣ１０は、積層体１１０を積層方向から平面視した場合に略矩形形状を有しており、平板電極ＰＣ３０に対向して配置されている。キャパシタ電極ＰＣ１０と平板電極ＰＣ３０とによって、図６におけるキャパシタＣ１１が構成される。

キャパシタ電極ＰＣ２０は、平板電極ＰＬ２の第２端部に接続されたビアＶ２２の上面１１１側の端部に接続されている。キャパシタ電極ＰＣ２０は、積層体１１０を積層方向から平面視した場合に略矩形形状を有しており、平板電極ＰＣ３０に対向して配置されている。キャパシタ電極ＰＣ２０と平板電極ＰＣ３０とによって、図６におけるキャパシタＣ２１が構成される。

積層体１１０を積層方向から平面視した場合に、平板電極ＰＣ３０は、キャパシタ電極ＰＣ１０，ＰＣ２０を覆っている。

このように、シャント経路にＬＣ直列共振器を形成することによって、非通過帯域に減衰極を追加することができるので、フィルタ装置の減衰特性を向上させることができる。さらに、当該ＬＣ直列共振器を構成するキャパシタにおける高静電ポテンシャル側の電極であるキャパシタ電極ＰＣ１０，ＰＣ２０が、内部シールド電極として機能し得る平板電極ＰＣ３０に覆われているため、積層体１１０の上面１１１側に外部シールド電極が近づいた場合でも、キャパシタ電極ＰＣ１０，ＰＣ２０の静電ポテンシャルの変動が抑制される。これにより、外部シールド電極に起因する通過特性の低下を抑制することができる。

図８は、変形例１のフィルタ装置１００Ａにおける、外部シールド電極の有無による通過特性への影響を説明するための図である。図８においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ３０，ＬＮ３０Ａ，破線ＬＮ３１，ＬＮ３１Ａ）および反射損失（実線ＬＮ３５，破線ＬＮ３６）が示されている。実線ＬＮ３０，ＬＮ３０Ａ，ＬＮ３５は、外部シールド電極のない場合の特性であり、破線ＬＮ３１，ＬＮ３１Ａ，ＬＮ３６は、外部シールド電極が近づいた場合の特性である。

図８に示されるように、変形例１のフィルタ装置１００Ａにおいては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失は、外部シールド電極のない場合とほぼ一致していることがわかる。したがって、フィルタ装置１００Ａの構成においても、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例１における「キャパシタ電極ＰＣ１０」および「キャパシタ電極ＰＣ２０」は、本開示における「第４キャパシタ電極」および「第５キャパシタ電極」にそれぞれ対応する。

（変形例２）
変形例２は、図６に示した変形例１と同様の回路構成を有するフィルタ装置における、２つのシャント経路間の容量結合の構成の他の例について説明する。図９は、変形例２のフィルタ装置１００Ｂの内部構造を示す透過斜視図である。フィルタ装置１００Ｂにおいては、図７で示した変形例１のフィルタ装置１００Ａにおける平板電極ＰＬ１，ＰＬ２が平板電極ＰＬ１Ｂ，ＰＬ２Ｂに置き換えられ、キャパシタ電極ＰＣ３１，ＰＣ３２が削除された構成となっている。フィルタ装置１００Ｂにおける他の構成はフィルタ装置１００Ａと同様であり、図７と重複する要素の説明は繰り返さない。

図９を参照して、平板電極ＰＬ１Ｂ，ＰＬ２Ｂの各々は、積層体１１０を積層方向から平面視した場合に、略Ｃ字形状を有する帯状の電極である。平板電極ＰＬ１Ｂの第１端部にはビアＶ１１が接続されており、第２端部にはビアＶ１２が接続されている。平板電極ＰＬ２Ｂの第１端部にはビアＶ２１が接続されており、第２端部にはビアＶ２２が接続されている。

平板電極ＰＬ１Ｂおよび平板電極ＰＬ２Ｂは、互いに異なる誘電体層に配置されている。そして、積層体１１０を積層方向から平面視した場合に、平板電極ＰＬ１Ｂの一部は、平板電極ＰＬ２Ｂの一部と重なっている。言い換えると、平板電極ＰＬ１Ｂおよび平板電極ＰＬ２Ｂは、自身を構成する電極同士によって容量結合し、図６におけるキャパシタＣ１を構成している。さらに、積層体１１０を積層方向から平面視した場合に、平板電極ＰＬ１Ｂおよび平板電極ＰＬ２Ｂ、ならびにキャパシタ電極ＰＣ１０，ＰＣ２０は、上面１１１側に配置された平板電極ＰＣ３０に覆われている。

変形例２のフィルタ装置１００Ｂの構成においても、キャパシタを構成する高静電ポテンシャル側の平板電極ＰＬ１Ｂ，ＰＬ２Ｂおよびキャパシタ電極ＰＣ１０，ＰＣ２０が、内部シールド電極として機能し得る平板電極ＰＣ３０に覆われているため、積層体１１０の上面１１１側に外部シールド電極が近づいた場合でも、これらの電極の静電ポテンシャルの変動が抑制される。これにより、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例２において、ビアＶ１０、平板電極Ｐ１、ビアＶ１１、平板電極ＰＬ１ＢおよびビアＶ１２を経由する経路は、本開示における「第１経路」に対応する。変形例２において、ビアＶ２０、平板電極Ｐ２、ビアＶ２１、平板電極ＰＬ２ＢおよびビアＶ２２を経由する経路」は、本開示における「第２経路」に対応する。

（変形例３）
変形例３においては、変形例１のフィルタ装置１００Ａにおける、平板電極ＰＬ１，ＰＬ２との間の容量結合を形成する構成の他の例について説明する。

図１０は、変形例３のフィルタ装置１００Ｃの内部構造を示す透過斜視図である。フィルタ装置１００Ｃにおいては、フィルタ装置１００Ａにおけるキャパシタ電極ＰＣ３１，ＰＣ３２が、キャパシタ電極ＰＣ３５に置き換わった構成となっている。フィルタ装置１００Ｃにおけるそれ以外の構成は、一部電極の形状が異なる部分はあるものの、実質的にはフィルタ装置１００Ａと同様であり、重複する要素の説明は繰り返さない。

図１０を参照して、キャパシタ電極ＰＣ３５は、直線状の４つの電極が、内部に開口部を有する四角形となるように配置された構成を有している。キャパシタ電極ＰＣ３５は、平板電極ＰＬ１，ＰＬ２が配置される誘電体層と、平板電極ＰＣ３０が配置される誘電体層との間の誘電体層に配置されている。そして、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３５は平板電極ＰＬ１，ＰＬ２と部分的に重なっている。キャパシタ電極ＰＣ３５と平板電極ＰＬ１，ＰＬ２とによって、図６におけるキャパシタＣ１が構成される。

さらに、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３５、平板電極ＰＬ１および平板電極ＰＬ２、ならびに、キャパシタ電極ＰＣ１０，ＰＣ２０は、上面１１１側に配置された平板電極ＰＣ３０に覆われている。これにより、積層体１１０の上面１１１側に外部シールド電極が近づいた場合でも、これらの電極の静電ポテンシャルの変動が抑制される。したがって、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例３における「キャパシタ電極ＰＣ３５」は、本開示における「第３キャパシタ電極」に対応する。

（変形例４）
変形例４においても、変形例１のフィルタ装置１００Ａにおける、平板電極ＰＬ１，ＰＬ２との間の容量結合を形成する構成の他の例について説明する。

図１１は、変形例４のフィルタ装置１００Ｄの内部構造を示す透過斜視図である。フィルタ装置１００Ｄにおいては、フィルタ装置１００Ａにおける平板電極ＰＬ１が平板電極ＰＬ１Ｄ１，ＰＬ１Ｄ２に置き換えられ、平板電極ＰＬ２が平板電極ＰＬ２Ｄ１，ＰＬ２Ｄ２に置き換えられている。さらに、フィルタ装置１００Ａのキャパシタ電極ＰＣ３１，ＰＣ３２に代えて、キャパシタ電極ＰＴ１０，ＰＴ１５，ＰＴ２０，ＰＴ２５が設けられている。フィルタ装置１００Ｄにおけるその他の構成はフィルタ装置１００Ａと同様であり、重複する要素の説明は繰り返さない。なお、平板電極ＰＬ１Ｄ１，ＰＬ１Ｄ２を包括的に「平板電極ＰＬ１Ｄ」と称し、平板電極ＰＬ２Ｄ１，ＰＬ２Ｄ２を包括的に「平板電極ＰＬ２Ｄ」と称する場合がある。

図１１を参照して、平板電極ＰＬ１Ｄ１，ＰＬ１Ｄ２は、積層体１１０を積層方向から平面視した場合に互いに同じ形状を有しており、積層方向の異なる誘電体層に、互いに重なるように配置されている。図１１においては、平板電極ＰＬ１Ｄ２が、平板電極ＰＬ１Ｄ１よりも上面１１１側に配置されている。平板電極ＰＬ１Ｄ１，ＰＬ１Ｄ２の第１端部にはビアＶ１１が接続されており、第２端部にはビアＶ１２が接続されている。平板電極ＰＬ１Ｄ１には、同じ誘電体層においてＸ軸の正方向に延伸するキャパシタ電極ＰＴ１５が接続されている。また、平板電極ＰＬ１Ｄ２には、同じ誘電体層においてＹ軸の負方向に延伸するキャパシタ電極ＰＴ１０が接続されている。積層体１１０を積層方向から平面視した場合に、平板電極ＰＬ１Ｄ１におけるキャパシタ電極ＰＴ１５の接続位置は、平板電極ＰＬ１Ｄ２におけるキャパシタ電極ＰＴ１０の接続位置とは異なっている。

同様に、平板電極ＰＬ２Ｄ１，ＰＬ２Ｄ２は、積層体１１０を積層方向から平面視した場合に互いに同じ形状を有しており、積層方向の異なる誘電体層に、互いに重なるように配置されている。図１１においては、平板電極ＰＬ２Ｄ１は平板電極ＰＬ１Ｄ１と同じ誘電体層に配置されており、平板電極ＰＬ２Ｄ２は平板電極ＰＬ１Ｄ２と同じ誘電体層に配置されている。平板電極ＰＬ２Ｄ１，ＰＬ２Ｄ２の第１端部にはビアＶ２１が接続されており、第２端部にはビアＶ２２が接続されている。平板電極ＰＬ２Ｄ１には、同じ誘電体層においてＸ軸の負方向に延伸するキャパシタ電極ＰＴ２５が接続されている。また、平板電極ＰＬ２Ｄ２には、同じ誘電体層においてＹ軸の正方向に延伸するキャパシタ電極ＰＴ２０が接続されている。キャパシタ電極ＰＴ２５は、積層体１１０を積層方向から平面視した場合に、平板電極ＰＴ１０と部分的に重なるように平板電極ＰＬ２Ｄ１に接続されている。また、キャパシタ電極ＰＴ２０は、積層体１１０を積層方向から平面視した場合に、平板電極ＰＴ１５と部分的に重なるように平板電極ＰＬ２Ｄ１に接続されている。

すなわち、キャパシタ電極ＰＴ１０およびキャパシタ電極ＰＴ２５の対と、キャパシタ電極ＰＴ１５およびキャパシタ電極ＰＴ２０の対とによって、図６におけるキャパシタＣ１が構成される。なお、キャパシタ電極ＰＴ１０およびキャパシタ電極ＰＴ２５の対、ならびに、キャパシタ電極ＰＴ１５およびキャパシタ電極ＰＴ２０の対のいずれか一方のみが設けられる構成であってもよい。

そして、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＴ１０，ＰＴ１５，ＰＴ２０，ＰＴ２５、平板電極ＰＬ１Ｄ，ＰＬ２Ｄ、および、キャパシタ電極ＰＣ１０，ＰＣ２０は、平板電極ＰＣ３０に覆われている。これにより、積層体１１０の上面１１１側に外部シールド電極が近づいた場合でも、これらの電極の静電ポテンシャルの変動が抑制される。したがって、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例４における「キャパシタ電極ＰＴ１０，ＰＴ１５」は、本開示における「第１キャパシタ電極」に対応する。変形例４における「キャパシタ電極ＰＴ２０，ＰＴ２５」は、本開示における「第２キャパシタ電極」に対応する。変形例４において、ビアＶ１０、平板電極Ｐ１、ビアＶ１１、平板電極ＰＬ１ＤおよびビアＶ１２を経由する経路は、本開示における「第１経路」に対応する。変形例４において、ビアＶ２０、平板電極Ｐ２、ビアＶ２１、平板電極ＰＬ２ＤおよびビアＶ２２を経由する経路は、本開示における「第２経路」に対応する。

（変形例５）
変形例５においても、変形例１のフィルタ装置１００Ａにおける、平板電極ＰＬ１，ＰＬ２との間の容量結合を形成する構成の他の例について説明する。

図１２は、変形例５のフィルタ装置１００Ｅの内部構造を示す透過斜視図である。フィルタ装置１００Ｅにおいては、フィルタ装置１００Ａにおける平板電極ＰＬ１が平板電極ＰＬ１Ｅ１，ＰＬ１Ｅ２に置き換えられ、平板電極ＰＬ２が平板電極ＰＬ２Ｅ１，ＰＬ２Ｅ２に置き換えられている。さらに、フィルタ装置１００Ａのキャパシタ電極ＰＣ３１，ＰＣ３２に代えて、キャパシタ電極ＰＣ３６が設けられている。フィルタ装置１００Ｅにおけるその他の構成はフィルタ装置１００Ａと同様であり、重複する要素の説明は繰り返さない。なお、平板電極ＰＬ１Ｅ１，ＰＬ１Ｅ２を包括的に「平板電極ＰＬ１Ｅ」と称し、平板電極ＰＬ２Ｅ１，ＰＬ２Ｅ２を包括的に「平板電極ＰＬ２Ｅ」と称する場合がある。

図１２を参照して、平板電極ＰＬ１Ｅ１，ＰＬ１Ｅ２は、積層体１１０を積層方向から平面視した場合に互いに同じ形状を有しており、積層方向の異なる誘電体層に、互いに重なるように配置されている。図１２においては、平板電極ＰＬ１Ｅ２が、平板電極ＰＬ１Ｅ１よりも上面１１１側に配置されている。平板電極ＰＬ１Ｅ１，ＰＬ１Ｅ２の第１端部にはビアＶ１１が接続されており、第２端部にはビアＶ１２が接続されている。

同様に、平板電極ＰＬ２Ｅ１，ＰＬ２Ｅ２は、積層体１１０を積層方向から平面視した場合に互いに同じ形状を有しており、積層方向の異なる誘電体層に、互いに重なるように配置されている。図１２においては、平板電極ＰＬ２Ｅ１は平板電極ＰＬ１Ｅ１と同じ誘電体層に配置されており、平板電極ＰＬ２Ｅ２は平板電極ＰＬ１Ｅ２と同じ誘電体層に配置されている。平板電極ＰＬ２Ｅ１，ＰＬ２Ｅ２の第１端部にはビアＶ２１が接続されており、第２端部にはビアＶ２２が接続されている。

キャパシタ電極ＰＣ３６は、平板電極ＰＬ１Ｅ１，ＰＬ２Ｅ１が配置される誘電体層と、平板電極ＰＬ１Ｅ２，ＰＬ２Ｅ２が配置される誘電体層との間の誘電体層に配置されている。図１２においては、キャパシタ電極ＰＣ３６は、Ｘ軸方向に延伸する帯状の電極である。そして、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３６は、平板電極ＰＬ１Ｅ，ＰＬ２Ｅと部分的に重なっている。すなわち、キャパシタ電極ＰＣ３６と、平板電極ＰＬ１Ｅ，ＰＬ２Ｅとによって、図６におけるキャパシタＣ１が構成される。

そして、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ３６、平板電極ＰＬ１Ｅ，ＰＬ２Ｅ、および、キャパシタ電極ＰＣ１０，ＰＣ２０は、平板電極ＰＣ３０に覆われている。これにより、積層体１１０の上面１１１側に外部シールド電極が近づいた場合でも、これらの電極の静電ポテンシャルの変動が抑制される。したがって、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例５における「キャパシタ電極ＰＣ３６」は、本開示における「第３キャパシタ電極」に対応する。変形例５において、ビアＶ１０、平板電極Ｐ１、ビアＶ１１、平板電極ＰＬ１ＥおよびビアＶ１２を経由する経路は、本開示における「第１経路」に対応する。変形例５において、ビアＶ２０、平板電極Ｐ２、ビアＶ２１、平板電極ＰＬ２ＥおよびビアＶ２２を経由する経路は、本開示における「第２経路」に対応する。

［実施の形態２］
実施の形態２および以降の変形例６～変形例９においては、実施の形態１あるいは変形例１～変形例５のフィルタ装置の構成に、ＬＣ直列共振器を追加した構成について説明する。上述のように、共振器を追加することによって減衰極を増やすことができるので、フィルタ装置の非通過帯域における減衰特性を向上させることができる。

図１３は、実施の形態２に係るフィルタ装置１００Ｆの等価回路図である。フィルタ装置１００Ｆは、図１で示した実施の形態１のフィルタ装置１００におけるインダクタＬ１の部分が、図１３の破線の領域ＡＲ１で示した回路に置き換わった構成を有している。

具体的には、フィルタ装置１００Ｆにおいては、インダクタＬ１１，Ｌ１２の接続ノードＮ１と、インダクタＬ２１，Ｌ２２の接続ノードＮ２とに間に、直列接続されたインダクタＬ４１，Ｌ４２が接続されている。そして、インダクタＬ４１とインダクタＬ４２との接続ノードＮ３に、インダクタＬ４３の一方端が接続される。インダクタＬ４３の他方端は、キャパシタＣ４１を介して接地端子ＧＮＤに接続される。

なお、インダクタＬ４１，Ｌ４２は、実質的には図１におけるインダクタＬ１に対応する。そのため、フィルタ装置１００Ｆは、実施の形態１のフィルタ装置１００のインダクタＬ１と接地端子ＧＮＤとの間にＬＣ直列共振回路（Ｌ４３＋Ｃ４１）が接続された構成に対応する。

図１４は、実施の形態２のフィルタ装置１００Ｆの内部構造を示す透過斜視図である。フィルタ装置１００Ｆは、図３で示した実施の形態１のフィルタ装置１００に、キャパシタ電極ＰＣ５５およびビアＶＧ５５が追加された構成となっている。図１４において、図３と重複する要素の説明は繰り返さない。

図１４を参照して、ビアＶＧ５５は、平板電極ＰＣ３０のほぼ中央に接続さている。ビアＶＧ５５は、平板電極ＰＣ３０から下面１１２側に延伸し、接地電極ＰＧ１に対向して配置されたキャパシタ電極ＰＣ５５に接続される。キャパシタ電極ＰＣ５５および接地電極ＰＧ１によって、図１３のキャパシタＣ４１が構成される。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ５５およびビアＶＧ５５は、平板電極ＰＣ３０に覆われている。

なお、平板電極ＰＣ３０におけるビアＶ１２からビアＶＧ５５までの部分が、図１３におけるインダクタＬ４１に対応する。また、平板電極ＰＣ３０におけるビアＶ２２からビアＶＧ５５までの部分が、図１３におけるインダクタＬ４２に対応する。ビアＶＧ５５は、図１３におけるインダクタＬ４３に対応する。

図１５は、実施の形態２のフィルタ装置１００Ｆにおける、外部シールド電極の有無による通過特性への影響を説明するための図である。図１５においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ４０，ＬＮ４０Ａ，破線ＬＮ４１，ＬＮ４１Ａ）および反射損失（実線ＬＮ４５，破線ＬＮ４６）が示されている。実線ＬＮ４０，ＬＮ４０Ａ，ＬＮ４５は、外部シールド電極のない場合の特性であり、破線ＬＮ４１，ＬＮ４１Ａ，ＬＮ４６は、外部シールド電極が近づいた場合の特性である。

図１５に示されるように、実施の形態２のフィルタ装置１００Ｆにおいては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失は、外部シールド電極のない場合とほぼ一致していることがわかる。したがって、フィルタ装置１００Ｆの構成においても、外部シールド電極に起因する通過特性の低下を抑制することができる。

実施の形態２における「ビアＶＧ５５」は、本開示における「第５線路」に対応する。また、実施の形態２における「キャパシタ電極ＰＣ５５」は、本開示における「第６キャパシタ電極」に対応する。

（変形例６）
変形例６においては、実施の形態２のフィルタ装置１００ＦにおけるＬＣ直列共振器が反対に接続された構成について説明する。

図１６は、変形例６に係るフィルタ装置１００Ｇの等価回路図である。フィルタ装置１００Ｇにおいては、図１３で示した実施の形態２のフィルタ装置１００Ｆの等価回路において、接続ノードＮ３にキャパシタＣ４１が接続されており、キャパシタＣ４１と接地端子ＧＮＤとの間にインダクタＬ４３が接続されている（破線領域ＡＲ２）。

図１７は、変形例６のフィルタ装置１００Ｇの内部構造を示す透過斜視図である。フィルタ装置１００Ｇにおいては、図１４のフィルタ装置１００Ｆにおけるキャパシタ電極ＰＣ５５およびビアＶＧ５５に代えて、キャパシタ電極ＰＣ５０およびビアＶＧ５０が設けられる。

キャパシタ電極ＰＣ５０は、平板電極ＰＣ３０と接地電極ＰＧ１との間の誘電体層において、平板電極ＰＣ３０に対向して配置されている。そして、キャパシタ電極ＰＣ５０は、ビアＶＧ５０によって接地電極ＰＧ１に接続される。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ５０およびビアＶＧ５０は、平板電極ＰＣ３０に覆われている。

なお、キャパシタ電極ＰＣ５０および平板電極ＰＣ３０によって、図１６におけるキャパシタＣ４１が構成される。また、ビアＶＧ５０は、図１６におけるインダクタＬ４３に対応する。

このような構成においても、実施の形態２と同様に、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例６における「ビアＶＧ５０」は、本開示における「第６線路」に対応する。また、変形例６における「キャパシタ電極ＰＣ５０」は、本開示における「第７キャパシタ電極」に対応する。

（変形例７）
変形例７においては、図１０で示した変形例３のフィルタ装置１００Ｃに、実施の形態２と同様のＬＣ直列共振器を追加した構成について説明する。

図１８は、変形例７に係るフィルタ装置１００Ｈの等価回路図である。図１８の等価回路は、図６で示した等価回路におけるインダクタＬ１の部分が、破線領域ＡＲ３の回路に置き換えられた構成となっている。すなわち、接続ノードＮ１と接続ノードＮ２との間に、直列接続されたインダクタＬ４１，Ｌ４２が接続されており、インダクタＬ４１，Ｌ４２の接続ノードＮ３と接地端子ＧＮＤとの間に、インダクタＬ４３およびキャパシタＣ４１によって構成されたＬＣ直列共振器が接続されている。

図１９は、変形例７のフィルタ装置１００Ｈの内部構造を示す透過斜視図である。フィルタ装置１００Ｈは、図１０で示したフィルタ装置１００Ｃの構成に、キャパシタ電極ＰＣ５５、および、ビアＶＧ５５，ＶＧ２１，ＶＧ２２が追加された構成となっている。図１９において、図１０と重複する要素の説明は繰り返さない。

図１９を参照して、ビアＶＧ５５は、平板電極ＰＣ３０のほぼ中央に接続されている。ビアＶＧ５５は、平板電極ＰＣ３０から下面１１２側に延伸し、接地電極ＰＧ１に対向して配置されたキャパシタ電極ＰＣ５５に接続される。キャパシタ電極ＰＣ５５および接地電極ＰＧ１によって、図１８のキャパシタＣ４１が構成される。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ５５およびビアＶＧ５５は、平板電極ＰＣ３０に覆われている。

なお、平板電極ＰＣ３０におけるビアＶ１１からビアＶＧ５５までの部分が、図１８におけるインダクタＬ４１に対応する。また、平板電極ＰＣ３０におけるビアＶ２１からビアＶＧ５５までの部分が、図１８におけるインダクタＬ４２に対応する。ビアＶＧ５５は、図１８におけるインダクタＬ４３に対応する。

ビアＶＧ１１は、ビアＶＧ１０に隣接して配置されており、平板電極ＰＣ３０と接地電極ＰＧ１とに接続される。同様に、ビアＶＧ２１は、ビアＶＧ２０に隣接して配置されており、平板電極ＰＣ３０と接地電極ＰＧ１とに接続される。ビアＶＧ１１，ＶＧ２１は、図１８におけるインダクタＬ１２，Ｌ２２のインダクタンス値を低減するために設けられるものであり、必ずしも必須の構成ではない。所望のインダクタンス値が実現できれば、ビアＶＧ１０，ＶＧ２０のみであってもよい。

図２０は、変形例７のフィルタ装置１００Ｈにおける、外部シールド電極の有無による通過特性への影響を説明するための図である。図２０においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ５０，ＬＮ５０Ａ，破線ＬＮ５１，ＬＮ５１Ａ）および反射損失（実線ＬＮ５５，破線ＬＮ５６）が示されている。実線ＬＮ５０，ＬＮ５０Ａ，ＬＮ５５は、外部シールド電極のない場合の特性であり、破線ＬＮ５１，ＬＮ５１Ａ，ＬＮ５６は、外部シールド電極が近づいた場合の特性である。

図２０に示されるように、実施の形態２のフィルタ装置１００Ｈにおいては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失は、外部シールド電極のない場合とほぼ一致していることがわかる。したがって、フィルタ装置１００Ｈの構成においても、外部シールド電極に起因する通過特性の低下を抑制することができる。

（変形例８）
変形例８においては、変形例７のフィルタ装置１００ＨにおけるＬＣ直列共振器が反対に接続された構成について説明する。

図２１は、変形例８に係るフィルタ装置１００Ｉの等価回路図である。フィルタ装置１００Ｉにおいては、図１８で示した変形例７のフィルタ装置１００Ｈの等価回路において、接続ノードＮ３にキャパシタＣ４１が接続されており、キャパシタＣ４１と接地端子ＧＮＤとの間にインダクタＬ４３が接続されている（破線領域ＡＲ４）。

図２２は、変形例８のフィルタ装置１００Ｉの内部構造を示す透過斜視図である。フィルタ装置１００Ｉにおいては、図１９のフィルタ装置１００Ｈにおけるキャパシタ電極ＰＣ５５およびビアＶＧ５５に代えて、キャパシタ電極ＰＣ５０およびビアＶＧ５０が設けられる。

キャパシタ電極ＰＣ５０は、平板電極ＰＣ３０と接地電極ＰＧ１との間の誘電体層において、平板電極ＰＣ３０に対向して配置されている。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ５０は、キャパシタ電極ＰＣ１０とキャパシタ電極ＰＣ２０との間に配置されており、キャパシタ電極ＰＣ１０，ＰＣ２０とは重なっていない。キャパシタ電極ＰＣ５０は、キャパシタ電極ＰＣ１０，ＰＣ２０と同じ誘電体層に配置されていてもよいし、異なる誘電体層に配置されていてもよい。そして、キャパシタ電極ＰＣ５０は、ビアＶＧ５０によって接地電極ＰＧ１に接続される。ビアＶＧ５０は、キャパシタ電極ＰＣ３５の開口部を貫通している。積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ５０およびビアＶＧ５０は、平板電極ＰＣ３０に覆われている。

図２３は、変形例８のフィルタ装置１００Ｉにおける、外部シールド電極の有無による通過特性への影響を説明するための図である。図２３においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ６０，ＬＮ６０Ａ，破線ＬＮ６１，ＬＮ６１Ａ）および反射損失（実線ＬＮ６５，破線ＬＮ６６）が示されている。実線ＬＮ６０，ＬＮ６０Ａ，ＬＮ６５は、外部シールド電極のない場合の特性であり、破線ＬＮ６１，ＬＮ６１Ａ，ＬＮ６６は、外部シールド電極が近づいた場合の特性である。

図２３に示されるように、変形例８のフィルタ装置１００Ｉにおいては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失は、外部シールド電極のない場合とほぼ一致していることがわかる。したがって、フィルタ装置１００Ｉの構成においても、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例８における「ビアＶＧ５０」は、本開示における「第７線路」に対応する。また、変形例８における「キャパシタ電極ＰＣ５０」は、本開示における「第８キャパシタ電極」に対応する。

（変形例９）
変形例９においては、変形例８のフィルタ装置１００Ｉにおけるキャパシタ電極ＰＣ５０が、各線路に接続されるキャパシタ電極ＰＣ１０，ＰＣ２０と容量結合する構成について説明する。

図２４は、変形例９に係るフィルタ装置１００Ｊの等価回路図である。図６に示した等価回路図における、インダクタＬ１１とキャパシタＣ１１との間の接続ノードＮ４と、インダクタＬ２１とキャパシタＣ２１との間の接続ノードＮ５との間に、破線領域ＡＲ５の回路が追加された構成となっている。

具体的には、接続ノードＮ４と接続ノードＮ５との間に、直列接続されたキャパシタＣ３１，Ｃ３２が接続されている。そして、キャパシタＣ３１，Ｃ３２の接続ノードＮ６と接地端子ＧＮＤとの間に、インダクタＬ３１が接続されている。キャパシタＣ３１，Ｃ３２およびインダクタＬ３１によって、ＬＣ直列共振器が構成される。

図２５は、変形例９のフィルタ装置１００Ｊの内部構造を示す透過斜視図である。フィルタ装置１００Ｊは、図７で示したフィルタ装置１００Ａに、キャパシタ電極ＰＣ６０およびビアＶＧ６０，ＶＧ６１が実質的に追加された構成となっている。図２５において、図７と重複する要素についての説明は繰り返さない。

図２５を参照して、キャパシタ電極ＰＣ６０は、積層体１１０を積層方向から平面視した場合に、略矩形形状を有しており、キャパシタ電極ＰＣ１０，ＰＣ２０よりも下面１１２側の誘電体層に配置されている。そして、積層体１１０を積層方向から平面視した場合に、キャパシタ電極ＰＣ６０は、キャパシタ電極ＰＣ１０，ＰＣ２０と部分的に重なっている。キャパシタ電極ＰＣ６０は、ビアＶＧ６０，ＶＧ６１によって接地電極ＰＧ１に接続されている。なお、キャパシタ電極ＰＣ６０と接地電極ＰＧ１との接続に、必ずしも２つのビアは必要ではなく、所望のインダクタンス値が実現できれば１つのビアであってもよい。

キャパシタ電極ＰＣ６０とキャパシタ電極ＰＣ１０とによって、図２４におけるキャパシタＣ３１が構成される。また、キャパシタ電極ＰＣ６０とキャパシタ電極ＰＣ２０とによって、図２４におけるキャパシタＣ３２が構成される。

図２６は、変形例９のフィルタ装置１００Ｊにおける、外部シールド電極の有無による通過特性への影響を説明するための図である。図２６においても、横軸に周波数が示されており、縦軸には挿入損失（実線ＬＮ７０，ＬＮ７０Ａ，破線ＬＮ７１，ＬＮ７１Ａ）および反射損失（実線ＬＮ７５，破線ＬＮ７６）が示されている。実線ＬＮ７０，ＬＮ７０Ａ，ＬＮ７５は、外部シールド電極のない場合の特性であり、破線ＬＮ７１，ＬＮ７１Ａ，ＬＮ７６は、外部シールド電極が近づいた場合の特性である。

図２６に示されるように、変形例９のフィルタ装置１００Ｊにおいては、外部シールド電極が上面１１１に近づいた場合の挿入損失および反射損失は、外部シールド電極のない場合とほぼ一致していることがわかる。したがって、フィルタ装置１００Ｊの構成においても、外部シールド電極に起因する通過特性の低下を抑制することができる。

変形例９における「ビアＶＧ６０，ＶＧ６１」は、本開示における「第７線路」に対応する。また、変形例９における「キャパシタ電極ＰＣ６０」は、本開示における「第８キャパシタ電極」に対応する。
［態様］
上述した複数の例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。

（第１項）一態様に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と、接地端子に接続された接地電極と、平板電極と、第１線路～第４線路とを備える。積層体は、第１面および第２面を有する。入力端子、出力端子および接地端子は、第２面に配置されている。平板電極は、接地電極よりも第１面側に配置されている。第１線路は、入力端子および平板電極と電気的に接続されている。第２線路は、出力端子および平板電極と電気的に接続されている。第３線路および第４線路は、平板電極と接地電極とを接続する。第１線路は、第２線路と容量結合している。積層体を積層方向から平面視した場合に、平板電極は、第１線路と第２線路とが容量結合する部分を覆っている。

（第２項）第１項に記載のフィルタ装置は、平板電極と第２面との間に配置され、第１線路に接続された第１キャパシタ電極をさらに備える。積層体を積層方向から平面視した場合に、第１キャパシタ電極および第２線路は部分的に重なっており、平板電極は第１キャパシタ電極を覆っている。

（第３項）第１または２項に記載のフィルタ装置は、平板電極と第２面との間に配置され、第２線路に接続された第２キャパシタ電極をさらに備える。積層体を積層方向から平面視した場合に、第２キャパシタ電極および第１線路は部分的に重なっており、平板電極は第２キャパシタ電極を覆っている。

（第４項）第１項に記載のフィルタ装置は、平板電極と第２面との間に配置され、第１線路および第２線路にそれぞれ接続された第１キャパシタ電極および第２キャパシタ電極をさらに備える。積層体を積層方向から平面視した場合に、第１キャパシタ電極および第２キャパシタ電極は部分的に重なっており、平板電極は第１キャパシタ電極および第２キャパシタ電極を覆っている。

（第５項）第１項に記載のフィルタ装置は、平板電極と第２面との間に配置された第３キャパシタ電極をさらに備える。積層体を積層方向から平面視した場合に、第３キャパシタ電極は第１線路および第２線路の双方と部分的に重なっており、平板電極は第３キャパシタ電極を覆っている。

（第６項）第１項に記載のフィルタ装置において、積層体を積層方向から平面視した場合に、第１線路の少なくとも一部は第２線路と重なっており、平板電極は第１線路および第２線路が重なっている部分を覆っている。

（第７項）第１項～第６項のいずれか１項に記載のフィルタ装置は、第４キャパシタ電極および第５キャパシタ電極をさらに備える。第４キャパシタ電極は、第１線路に接続され、平板電極に対向して配置されている。第５キャパシタ電極は、第２線路に接続され、平板電極に対向して配置されている。

（第８項）第１項～第７項のいずれか１項に記載のフィルタ装置は、平板電極と接地電極との間に配置されたＬＣ直列共振器をさらに備える。ＬＣ直列共振器は、接地電極に対向して配置された第６キャパシタ電極と、第６キャパシタ電極と平板電極とに接続された第５線路とを含む。

（第９項）第１項～第６項のいずれか１項に記載のフィルタ装置は、平板電極と接地電極との間に配置されたＬＣ直列共振器をさらに備える。ＬＣ直列共振器は、第７キャパシタ電極と、第６線路とを含む。第７キャパシタ電極は、平板電極よりも第２面側において、平板電極に対向して配置されている。第６線路は、第７キャパシタ電極および接地電極に接続されている。積層体を積層方向から平面視した場合に、平板電極は第７キャパシタ電極をさらに覆っている。

（第１０項）第７項に記載のフィルタ装置は、平板電極と接地電極との間に配置されたＬＣ直列共振器をさらに備える。ＬＣ直列共振器は、第８キャパシタ電極と、第７線路とをさらに含む。第８キャパシタ電極は、平板電極よりも第２面側に配置されている。第７線路は、第８キャパシタ電極および接地端子に接続される。積層体を積層方向から平面視した場合に、平板電極は第８キャパシタ電極をさらに覆っている。

（第１１項）第１０項に記載のフィルタ装置において、積層体を積層方向から平面視した場合に、第８キャパシタ電極は第４キャパシタ電極と第５キャパシタ電極との間に配置されている。

（第１２項）第１１項に記載のフィルタ装置において、第８キャパシタ電極は、第４キャパシタ電極および第５キャパシタ電極と同じ誘電体層に配置されている。

（第１３項）第１０項に記載のフィルタ装置において、積層体を積層方向から平面視した場合に、第８キャパシタ電極は第４キャパシタ電極および第５キャパシタ電極と部分的に重なっている。

（第１４項）第１項～第１３項のいずれか１項に記載のフィルタ装置において、第１線路は、積層体内の誘電体層に配置された第１配線パターンと、第１ビアおよび第２ビアとを含む。第１ビアは、第１配線パターンと入力端子とを接続する。第２ビアは、第１配線パターンと平板電極とを電気的に接続する。第２線路は、積層体内の誘電体層に配置された第２配線パターンと、第３ビアおよび第４ビアを含む。第３ビアは、第２配線パターンと出力端子とを接続する。第４ビアは、第２配線パターンと平板電極とを電気的に接続する。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００，１００Ａ～１００Ｊ，１００Ｘ フィルタ装置、１１０ 積層体、１１１ 上面、１１２ 下面、Ｃ１，Ｃ１１，Ｃ２１，Ｃ３１，Ｃ３２，Ｃ４１ キャパシタ、ＤＭ 方向性マーク、ＧＮＤ 接地端子、Ｌ１，Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，Ｌ４１～Ｌ４３ インダクタ、Ｎ１～Ｎ６ 接続ノード、Ｐ１，Ｐ２，ＰＣ３０，ＰＬ１，ＰＬ２，ＰＬ１Ｂ，ＰＬ１Ｄ，ＰＬ１Ｄ１，ＰＬ１Ｄ２，ＰＬ１Ｅ，ＰＬ１Ｅ１，ＰＬ１Ｅ２，ＰＬ２Ｂ，ＰＬ２Ｄ，ＰＬ２Ｄ１，ＰＬ２Ｄ２，ＰＬ２Ｅ，ＰＬ２Ｅ１，ＰＬ２Ｅ２，ＰＴ１０，ＰＴ１５ 平板電極、ＰＣ１０，ＰＣ１０Ｘ，ＰＣ２０，ＰＣ２０Ｘ，ＰＣ３１，ＰＣ３２，ＰＣ３５，ＰＣ３６，ＰＣ４０，ＰＣ４１，ＰＣ４２，ＰＣ５０，ＰＣ５５，ＰＣ６０，ＰＴ１０，ＰＴ１５，ＰＴ２０，ＰＴ２５ キャパシタ電極、ＰＧ１ 接地電極、ＳＨ 外部シールド電極、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｖ１０～Ｖ１２，Ｖ１２Ｘ，Ｖ２０～Ｖ２２，Ｖ２２Ｘ，Ｖ５０，Ｖ５５，ＶＧ１，ＶＧ１０，ＶＧ１１，ＶＧ２０～ＶＧ２２，ＶＧ５０，ＶＧ５５，ＶＧ６０，ＶＧ６１ ビア。

Claims (14)

1. 第１面および第２面を有し、複数の誘電体層が積層された積層体と、
   前記第２面に配置された入力端子、出力端子および接地端子と、
   前記接地端子に接続された接地電極と、
   前記接地電極よりも前記第１面側に配置された平板電極と、
   前記入力端子に接続されるとともに前記平板電極と容量結合された第１線路と、
   前記出力端子に接続されるとともに前記平板電極と容量結合された第２線路と、
   前記平板電極と前記接地電極とを接続する第３線路および第４線路とを備え、
   前記第１線路は、前記第２線路と容量結合しており、
   前記積層体を積層方向から平面視した場合に、前記平板電極は、前記第１線路と前記第２線路とが容量結合する部分を覆っている、フィルタ装置。
2. 前記平板電極と前記第２面との間に配置され、前記第１線路に接続された第１キャパシタ電極をさらに備え、
   前記積層体を積層方向から平面視した場合に、
   前記第１キャパシタ電極および前記第２線路は部分的に重なっており、
   前記平板電極は、前記第１キャパシタ電極を覆っている、請求項１に記載のフィルタ装置。
3. 前記平板電極と前記第２面との間に配置され、前記第２線路に接続された第２キャパシタ電極をさらに備え、
   前記積層体を積層方向から平面視した場合に、
   前記第２キャパシタ電極および前記第１線路は部分的に重なっており、
   前記平板電極は、前記第２キャパシタ電極を覆っている、請求項１に記載のフィルタ装置。
4. 前記平板電極と前記第２面との間に配置され、前記第１線路に接続された第１キャパシタ電極と、
   前記平板電極と前記第２面との間に配置され、前記第２線路に接続された第２キャパシタ電極とをさらに備え、
   前記積層体を積層方向から平面視した場合に、
   前記第１キャパシタ電極および前記第２キャパシタ電極は部分的に重なっており、
   前記平板電極は、前記第１キャパシタ電極および前記第２キャパシタ電極を覆っている、請求項１に記載のフィルタ装置。
5. 前記平板電極と前記第２面との間に配置された第３キャパシタ電極をさらに備え、
   前記積層体を積層方向から平面視した場合に、
   前記第３キャパシタ電極は、前記第１線路および前記第２線路の双方と部分的に重なっており、
   前記平板電極は、前記第３キャパシタ電極を覆っている、請求項１に記載のフィルタ装置。
6. 前記積層体を積層方向から平面視した場合に、
   前記第１線路の少なくとも一部は、前記第２線路と重なっており、
   前記平板電極は、前記第１線路および前記第２線路が重なっている部分を覆っている、請求項１に記載のフィルタ装置。
7. 前記第１線路に接続され、前記平板電極に対向して配置された第４キャパシタ電極と、
   前記第２線路に接続され、前記平板電極に対向して配置された第５キャパシタ電極とをさらに備える、請求項１～６のいずれか１項に記載のフィルタ装置。
8. 前記積層体において、前記平板電極と前記接地電極との間に配置されたＬＣ直列共振器をさらに備え、
   前記ＬＣ直列共振器は、
   前記接地電極に対向して配置された第６キャパシタ電極と、
   前記第６キャパシタ電極と前記平板電極とに接続された第５線路とを含む、請求項１～６のいずれか１項に記載のフィルタ装置。
9. 前記積層体において、前記平板電極と前記接地電極との間に配置されたＬＣ直列共振器をさらに備え、
   前記ＬＣ直列共振器は、
   前記平板電極よりも前記第２面側において、前記平板電極に対向して配置された第７キャパシタ電極と、
   前記第７キャパシタ電極および前記接地電極に接続された第６線路とを含み、
   前記積層体を積層方向から平面視した場合に、前記平板電極は前記第７キャパシタ電極をさらに覆っている、請求項１～６のいずれか１項に記載のフィルタ装置。
10. 前記積層体において、前記平板電極と前記接地電極との間に配置されたＬＣ直列共振器をさらに備え、
    前記ＬＣ直列共振器は、
    前記平板電極よりも前記第２面側に配置された第８キャパシタ電極と、
    前記第８キャパシタ電極および前記接地電極に接続された第７線路とをさらに含み、
    前記積層体を積層方向から平面視した場合に、前記平板電極は前記第８キャパシタ電極をさらに覆っている、請求項７に記載のフィルタ装置。
11. 前記積層体を積層方向から平面視した場合に、前記第８キャパシタ電極は、前記第４キャパシタ電極と前記第５キャパシタ電極との間に配置されている、請求項１０に記載のフィルタ装置。
12. 前記第８キャパシタ電極は、前記第４キャパシタ電極および前記第５キャパシタ電極と同じ誘電体層に配置されている、請求項１１に記載のフィルタ装置。
13. 前記積層体を積層方向から平面視した場合に、前記第８キャパシタ電極は、前記第４キャパシタ電極および前記第５キャパシタ電極と部分的に重なっている、請求項１０に記載のフィルタ装置。
14. 前記第１線路は、
    前記積層体内の誘電体層に配置された第１配線パターンと、
    前記第１配線パターンと前記入力端子とを接続するための第１ビアと、
    前記第１配線パターンと前記第４キャパシタ電極とを接続するための第２ビアとを含み、
    前記第２線路は、
    前記積層体内の誘電体層に配置された第２配線パターンと、
    前記第２配線パターンと前記出力端子とを接続するための第３ビアと、
    前記第２配線パターンと前記第５キャパシタ電極とを接続するための第４ビアとを含む、請求項７に記載のフィルタ装置。