JP7782895B2 - 保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法 - Google Patents

保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法

Info

Publication number
JP7782895B2
JP7782895B2 JP2025066761A JP2025066761A JP7782895B2 JP 7782895 B2 JP7782895 B2 JP 7782895B2 JP 2025066761 A JP2025066761 A JP 2025066761A JP 2025066761 A JP2025066761 A JP 2025066761A JP 7782895 B2 JP7782895 B2 JP 7782895B2
Authority
JP
Japan
Prior art keywords
hydrocarbon
effect transistor
thin film
field
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2025066761A
Other languages
English (en)
Other versions
JP2025162546A (ja
Inventor
パク,ジュンホン
Original Assignee
インダストリー-アカデミック コーオペレイション ファウンデーション キョンサン ナショナル ユニバーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インダストリー-アカデミック コーオペレイション ファウンデーション キョンサン ナショナル ユニバーシティ filed Critical インダストリー-アカデミック コーオペレイション ファウンデーション キョンサン ナショナル ユニバーシティ
Publication of JP2025162546A publication Critical patent/JP2025162546A/ja
Application granted granted Critical
Publication of JP7782895B2 publication Critical patent/JP7782895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/017Manufacture or treatment of FETs having two-dimensional material channels, e.g. TMD FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/481FETs having two-dimensional material channels, e.g. transition metal dichalcogenide [TMD] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/883Transition metal dichalcogenides, e.g. MoSe2
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスターに関し、より詳しくは、保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法に関する。
遷移金属ジカルコゲニド(TMD;Transition metal dichalcogenide)をはじめとする2次元(2D)の半導体物質は、オン/オフ電流比の特性に優れていてキャリアの移動度が抜群であるというメリットがあることから、電子素子のチャンネル層として用いられる核心素子としての研究が行われてきている。しかしながら、遷移金属ジカルコゲニド物質の表面は大気環境や素子の作製工程などといったような多種多様な外部の環境に晒されるときに、表面に存在する色々な種類の分子の吸着が生じてしまい、これらが散乱又は捕獲の中心として働いてチャンネル内の局部的なかつ不均一な電子の分布を引き起こしてしまう結果、キャリアの移動度の低下や、順方向バイアスと逆方向バイアスとの間に履歴現象(hysteresis)などをもたらして半導体素子の信頼性を低下させてしまうという問題がある。したがって、遷移金属ジカルコゲニドの表面への不純分子の吸着による欠陥を防ぎ、電気的な性能を保持するための遮蔽効果を得るために、この表面に備えられる保護膜が必要である。
本発明は、上述した問題を解決するために案出されたものであって、その目的は、保護膜を備える電界効果トランジスター及びこの製造方法を提供することである。
前記技術的課題を達成するために、本発明の好適な態様による電界効果トランジスターは、基板の上に備えられ、遷移金属ジカルコゲニド薄膜を備えるチャンネル層と、前記チャンネル層上の一部に互いに離れるように配置される複数の電極と、前記チャンネル層又は前記チャンネル層と前記電極を備えて覆われ、前記遷移金属ジカルコゲニド薄膜と接触してファンデルワールスギャップを形成し、ハイドロカーボンを含む保護膜と、を備えていてもよい。
前記ハイドロカーボンは非晶質であり、ラマン分光法(Raman spectroscopy)において1350cm-1ピーク(D)及び/又は1600cm-1ピーク(G)が示す結晶質炭素構造を部分的に含んでいてもよい。
前記保護膜の誘電定数は、10~40であってもよい。
前記保護膜の膜厚は、0.1~5nmであってもよい。
前記ファンデルワールスギャップは、1~5Åであってもよい。
前記保護膜は、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持することを特徴とし、前記電界効果トランジスターの電気的な性能を保持することは、空気及び酸素との接触が数ヶ月間行われたときに、電子移動度の減少率が10%未満として測定されることであってもよい。
前記技術的課題を達成するために、本発明の好適な態様による電界効果トランジスターの製造方法は、基板の上にハイドロカーボン薄膜を成長させるステップ(S01)と、遷移金属ジカルコゲニド薄膜を備えるチャンネル層及び前記チャンネル層上の残りの一部に互いに離れるように配置される複数の電極を備える電界効果トランジスターを用意するステップ(S02)と、前記ハイドロカーボン薄膜を転写して前記遷移金属ジカルコゲニド薄膜及び前記電極を覆い、前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜はファンデルワールスギャップを形成するステップ(S03)と、を含んでいてもよい。
前記ハイドロカーボン薄膜を成長させるステップは、低温化学気相蒸着(LTCVD;Low temperature CVD)、誘導結合プラズマ化学気相蒸着(ICP-CVD;Inductively Coupled Plasma-CVD)、低圧化学気相蒸着(LPCVD;Low Pressure CVD)、常圧化学気相蒸着(APCVD;Atmospheric Pressure CVD)、金属有機化学気相蒸着(MoCVD;Metal organic CVD)、プラズマ化学気相蒸着(PECVD;Plasma-enhanced CVD)またはこれらのうちから選択される2以上の方法を含んでいてもよい。
前記ハイドロカーボン薄膜を成長させるステップの成長温度は、500K~900Kの範囲であってもよい。
前記ハイドロカーボン薄膜の誘電定数は、10~40であってもよい。
前記ハイドロカーボンは非晶質であり、ラマン分光法(Raman spectroscopy)において1350cm-1ピーク(D)及び/又は1600cm-1ピーク(G)が示す結晶質炭素構造を部分的に含んでいてもよい。
前記ハイドロカーボン薄膜の膜厚は、0.1~5nmであってもよい。
前記ファンデルワールスギャップは、1~5Åであってもよい。
前記ハイドロカーボン薄膜は、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持することを特徴とし、前記電界効果トランジスターの電気的な性能を保持することは、空気及び酸素との接触が数ヶ月間行われたときに、電子移動度の減少率が10%未満として測定されることであってもよい。
上記のような本発明によれば、本発明の好適な実施形態に係るハイドロカーボン(HC)保護膜がキャッピングされた遷移金属ジカルコゲニドをチャンネル層として備える電界効果トランジスター(FET;Field effect transistor)は、遷移金属ジカルコゲニドの表面にセンチメートルスケールの広い面積を有する誘電体薄膜を保護膜として形成することにより、周辺環境に存在する酸素、水分などの不純分子が遷移金属ジカルコゲニドの表面に吸着して欠陥として働いて、チャンネル内のキャリアの散乱ないし捕獲による電界効果トランジスターの電気的な性能が低下してしまうという問題を補完し、長期間にわっての保管安定性を向上させることができる。
本発明の効果は、上述した効果に何ら制限されるものではなく、明細書の全般にわたっての記載から通常の技術者にとって明らかに理解できるものの、明示的に言及されていない他の効果をも含む。
本発明の一実施形態に係る電界効果トランジスターの断面を示す模式図である。 本発明の一実施形態に係る電界効果トランジスターの製造方法を示すフローチャートである。 本発明の実施例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSe2の断面を撮影した(a)走査型電子顕微鏡および(b)高解像度透過型電子顕微鏡画像である。 本発明の製造例1によるハイドロカーボン(HC)膜の 光学顕微鏡写真である。 本発明の製造例1によるハイドロカーボン(HC)膜のラマン分光法(Raman spectroscopy)の結果である。 本発明の製造例1によるハイドロカーボン(HC)膜の(a)原子間力顕微鏡(AFM;Atomic force microscopy)の結果、(b)高倍率原子間力顕微鏡(AFM)の結果、及び赤実線に沿って走査された表面高さの結果である。 本発明の製造例1によるハイドロカーボン(HC)膜の誘電定数の測定のための金属-誘電体-半導体(MIS;Metal-insulator-semiconductor)素子の構造である。 本発明の製造例1によるハイドロカーボン(HC)膜のMIS素子の光学顕微鏡写真である。 本発明の製造例1によるハイドロカーボン(HC)膜のC-V(Capacitance-voltage)特性の結果である。 本発明の製造例1によるハイドロカーボン(HC)膜の2端子IV特性の結果である。 本発明の実施例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターの複数が2x2cmの基板に形成された 光学顕微鏡写真である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対するHC保護膜の有無に応じた伝送特性の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対するHC保護膜無しの比較例1の出力特性の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対するHC保護膜付きの実施例1の出力特性の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対するHC保護膜の有無に応じた電子移動度(electron mobility)の統計の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対するHC保護膜の有無に応じたVthヒステリシス(hysteresis)の統計の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、積層されたHC/MoSe構造の模式図である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、MoSe(上)及びHC(下)の投影状態密度(PDoS;Projected density of states)の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、バンド構造計算結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、差電荷密度(赤色:電子蓄積、緑色:電子空乏)の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、平面平均電荷密度差(正数値:電子蓄積、負数値:電子空乏)の結果である。 本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、静電ポテンシャルの計算結果である。 本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対して3ヶ月間の保管後のラマン分光法の結果である。 本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対してHC保護膜無しの比較例1の出力特性の結果である。 本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対してHC保護膜付きの実施例1の出力特性の結果である。 本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対して保護膜の有無に応じた電子移動度(electron mobility)の統計の結果である。 本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対してHC保護膜の有無に応じたVthヒステリシス(hysteresis)の統計の結果である。
以下、添付図面に基づいて、本発明の好適な実施形態をより詳しく説明する。本発明の利点及び特徴、並びにそれらを成し遂げる方法は、添付図面と結び付けられて詳しく後述されている実施形態を参照すればより一層明らかになる筈である。しかしながら、本発明の技術的思想は以下に開示される実施形態に何ら限定されるものではなく、異なる様々な形態に具体化でき、単にこれらの実施形態は本発明の開示を完全たるものにし、本発明が属する技術分野において通常の知識を有する者に発明の範ちゅうを完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の範ちゅうによって定義されるだけである。なお、明細書の全般にわたって、同一の参照符号は、同一の構成要素を指す。
また、本明細書中で特に指摘したり、明らかに文脈と矛盾したりしない限り、技術的用語及び科学的用語を含めてこの明細書中に用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者にとって共通して理解可能な意味として使えるはずである。なお、一般に用いられる、辞書に定義されているような用語は、この開示において明らかに定義しない限り、理想的な意味として、または過度に形式的な意味として解釈されない。本明細書中において用いられた用語は、単に実施形態を説明するために用いられたものであり、本発明を制限しようとする意図はない。本明細書中において、単数の表現は、文脈からみて明らかに他の意味を有さない限り、複数の言い回しを含む。
本明細書中において用いられる「備える(comprises)」及び/又は「含む(comprising)」などの言い回しは、言及されている構成要素、段階、動作及び/又は素子の存在または付加を排除しない。
ハイドロカーボン保護膜により覆われた遷移金属ジカルコゲニドチャンネル層を備える電界効果トランジスター
図1は、本発明の一実施形態に係る電界効果トランジスターの断面を示す模式図である。
図1を参照すると、本発明の一実施形態に係る電界効果トランジスターは、チャンネル層120と、複数の電極130及び保護膜140を備える。より具体的には、チャンネル層120は、基板110の上に備えられ、遷移金属ジカルコゲニド薄膜を備え、電極130は、チャンネル層120上の一部に互いに離れるように配置され、保護膜140は、チャンネル層120又はチャンネル層120と電極130を備えて覆われ、前記遷移金属ジカルコゲニド薄膜と接触してファンデルワールスギャップを形成し、ハイドロカーボンを含む。
基板110は、半導体物質としてシリコン、シリコンオンインシュレータ(SoI:Silicon-on-insulator)などの半導体基板が使用可能であり、具体的には、表面に数~数百ナノメートルの層厚の誘電体層112、例えば、シリコンオキシドなどが形成されたシリコン111基板が使用可能である。また、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)などのワイドバンドギャップ半導体基板を用いることも可能である。基板110は、さらにドーパント(dopant)によりドープされたものを用いることも可能である。
チャンネル層120は、電気信号が印加されれば、電気的な変化の発生による反応する役割を果たす層であって、2次元の半導体物質を含んでいてもよい。具体的には、2次元(2D)の半導体物質は、単層内において強い共有結合をなしており、層と層との間においては相対的に弱いファンデルワールス力(Vander waals force)により結合された構造を有していてもよい。前記2次元の半導体物質は、チャンネル層120内において層状構造の極超薄膜又は極超薄板状の粒子、例えば、フレーク状に含まれてもよく、単層(monolayer)又は2層以上の複層(multilayer)として含まれる層状物質であってもよい。具体的には、前記2次元の半導体物質は、数層の複層構造として含まれてもよい。前記2次元の半導体物質は、バルク又は通常の膜厚の薄膜状態では間接遷移特性を示すものの、単層又は数層以内の膜厚である場合に直接遷移特性を示し、光反応性に優れており、透明である他、柔らかいという特性があるため、光電子(optoelectronic)素子として適用されることも可能である。
また、前記2次元の半導体物質は、構成原子の間に非常に強い共有結合を保持する各層が存在し、各層間の弱いファンデルワールス力(Vander Waals force)による結合をする層状構造を有している。層の外に延び出るダングリングボンド(dangling bond)が存在しないことから原理的に構成原子と2次元的な相互作用しかしないため、キャリアの輸送が、通常の薄膜やバルク物質とは異なり、弾度輸送の様相を示し、これにより、高移動度、高速、低電力の半導体として適用可能である。
前記2次元の半導体物質は、遷移金属ジカルコゲニド(TMD;Transition metal dichalcogenide)を含んでいてもよい。具体的には、前記遷移金属ジカルコゲニド物質は、一般式MXで表され得、ここで、Mは、遷移金属元素であって、例えば、Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Ru、Co、Pd、Pt、Cu、Ga、In、Sn、Ge、Pb又はこれらの組み合わせのうちから選択される少なくともいずれか1種を含んでいてもよく、Xは、カルコゲン(chalcogen)元素であって、S、Se、Te又はこれらの組み合わせのうちから選択される少なくともいずれか1種を含んでいてもよい。具体的には、前記遷移金属ジカルコゲニド物質は、MoS、MoSe、MoTe、WS、WSe、WTe、ZrS、ZrSe、HfS、HfSe、NbSe、ReSe、PdTe又はこれらの組み合わせのうちから選択される少なくともいずれか1種を含んでいてもよい。さらに具体的には、前記遷移金属ジカルコゲニド物質は、MoS、MoSe、WS、WSe又はこれらのうちから選択される少なくともいずれか1種を含んでいてもよく、一実施態様において、MoSeを含んでいてもよいが、これに何ら制限されるものではない。
前記遷移金属ジカルコゲニド物質の結晶構造(crystal structure)は、遷移金属であるMとカルコゲン元素であるXとの間に共有結合をしており、これに基づいて、平面方向に六方晶系の(hexagonal)構造を有していてもよい。さらなる相変化段階ないしドープ段階を通じて結晶構造を改変することも可能である。
特に、前記遷移金属ジカルコゲニドは、層状構造の極超薄膜又は極超薄板状の粒子、例えば、フレーク状に含まれてもよく、単層(monolayer)又は2層以上の複層(multilayer)として含まれてもよい。前記遷移金属ジカルコゲニド物質がフレーク状に含まれる場合、この平均直径が数ナノメートル~数マイクロメートル(μm)スケールの大きさであるものが使用可能である。例えば、前記フレークの平均直径は、1nm~100μmであってもよい。
電極130は、金属又は金属化合物を含んでいてもよい。前記金属又は金属化合物は、Ti、Ni、Au、Ag及びこれらの組み合わせのうちから選択される少なくともいずれか1種を含む金属元素を含んでいてもよく、金属電極(metal electrode)、金属配線(metal interconnection)などの電子素子用に適用されるのに好適な種類の金属元素を含む種類のものであれば、非制限的に使用可能である。
保護膜140は、前記遷移金属ジカルコゲニド薄膜が外部の環境に晒されるときに生じ得る諸問題を防ぐために覆われるパッシベーション(passivation)膜であってもよい。遷移金属ジカルコゲニド物質の表面は、大気環境や電界効果トランジスターの作製工程などといったような多種多様な外部の環境に晒されるときに、表面に存在する色々な種類の分子の吸着が生じてしまい、これらが散乱又は捕獲の中心として働いてチャンネル内の局部的なかつ不均一な電子の分布を引き起こし、キャリアの移動度の低下や、順方向バイアスと逆方向バイアスとの間に履歴現象(hysteresis)などをもたらして電界効果トランジスターの性能を減少させるという問題がある。したがって、遷移金属ジカルコゲニドの表面に不純分子、例えば、酸素、水分などの吸着による欠陥を防ぎ、電気的な性能を保持するための遮蔽効果を得るために、この表面に保護膜140が備えられてもよい。
保護膜140は、チャンネル層120の表面を覆っており、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持する役割を果たすことができる。
保護膜140は、ハイドロカーボン(HC;Hydrocarbon)を含んでいてもよい。前記ハイドロカーボン(HC)とは、炭素原子と水素原子との結合を主な骨格とする化合物のことを意味するものであり、sp結合又はsp結合をランダム(random)に含有する非晶質(amorphous)物質であって、具体的には、sp結合又はsp結合のみから構成されていない化学的な構造を意味することがあり、固定された自由ラジカルを意味するいわゆるダングリングボンド(Dangling bond)が所定の割合にて含有されている構造を意味することがある。あるいは、結晶質のsp結合又はsp結合を一部含有し、残りの一部に非結晶質部分を含有する構造を意味することがある。例えば、本発明の一実施態様のラマン分光法(Raman spectroscopy)において結晶質炭素を意味する1350cm-1ピーク(D)及び/又は1600cm-1ピーク(G)が示す結晶質炭素構造を部分的に含んでいてもよい。このようなハイドロカーボン(HC)膜は、非晶質物質であって、グラフェン、ダイアモンドなどに代表される結晶質構造の炭化水素物質に比べて、一定のレベル以上の誘電率などの特性を有していてもよい。また、本発明において適用されたハイドロカーボン(HC)膜は、非晶質物質であって、結晶質とは異なり、大面積の成長及び転写工程を非常に行い易い。
前記ハイドロカーボン(HC)の誘電定数は、10~40であってもよく、具体的には15~35、さらに具体的には20~30であってもよい。前記範囲内の誘電定数を有する場合、高誘電体(high K)を用いるゲートの制御にも活用することができるので好適である場合がある。また、前記ハイドロカーボン(HC)に所望の誘電的な性質を与えるために、さらなる化学処理を用いたドープないし改質の段階を付加して利用してもよい。一実施態様において、前記ハイドロカーボン(HC)の誘電定数は26であってもよいが、これに何ら制限されるものではない。
また、前記ハイドロカーボン(HC)は、外部の環境に晒されても電界効果トランジスター(FET)の電気的な性能を保持する役割を果たすことができる。前記電界効果トランジスター(FET)の電気的な性能を保持することは、空気及び酸素との接触が数ヶ月間行われたときに、電界効果トランジスターの電子移動度の減少率が小さいことを意味することがある。前記電界効果トランジスターの電子移動度の減少率が10%未満、具体的には8%未満、さらに具体的には6%未満として測定されてもよい。一実施態様において、前記電子移動度の減少率は5.5%であってもよいが、これに何ら制限されるものではない。
さらに、前記電界効果トランジスター(FET)の電気的な性能を保持することは、空気及び酸素との接触が数ヶ月間行われたときに、電界効果トランジスターのヒステリシス増加幅が小さいことを意味することがある。前記電界効果トランジスターのヒステリシス増加幅は、具体的には10Vth未満、さらに具体的には7Vth未満として測定されてもよい。一実施態様において、前記電界効果トランジスターのヒステリシス増加幅は5Vthであってもよいが、これに何ら制限されるものではない。
さらに、前記ハイドロカーボン(HC)は、前記遷移金属ジカルコゲニド薄膜と接触して電界効果トランジスターの電子移動度を30~80%向上させる特性を与えることができる。一実施態様において、保護膜無しの遷移金属ジカルコゲニド薄膜の電子移動度(μ)は概ね20~30cm-1-1のレベルであるが、前記ハイドロカーボン(HC)保護膜付きの遷移金属ジカルコゲニド薄膜の電子移動度(μ)は40~50cm-1-1のレベルに向上できるが、これに何ら制限されるものではない。
また、前記ハイドロカーボン(HC)は、前記遷移金属ジカルコゲニド薄膜と接触して順方向バイアスと逆方向バイアスとの間のスイーピングの間の履歴現象(hysteresis)を減少させる特性を与えることができる。一実施態様において、保護膜無しの遷移金属ジカルコゲニド薄膜のヒステリシスは概ね20~30Vthのレベルと高いものの、前記ハイドロカーボン(HC)保護膜付きの遷移金属ジカルコゲニド薄膜のヒステリシスは10~15Vthのレベルまで下がる可能性があるが、これに何ら制限されるものではない。
一方、前記ハイドロカーボン(HC)保護膜付きの前記チャンネル層は、空気及び酸素との接触が数ヶ月間行われたときに、電子移動度の減少率が10%未満として測定されて電気的な特性が保持される特性を示すことができる。一実施態様において、前記ハイドロカーボン(HC)保護膜付きのチャンネル層を備える電界効果トランジスターは、約35~40cm-1-1の電子移動度と約10~20Vthのヒステリシス増加幅を示したが、3ヶ月が経った後にも依然として35~40cm-1-1の電子移動度を示し、ヒステリシス増加幅を保持することができる。
これらに加えて、前記ハイドロカーボン(HC)は、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持する役割を果たすように、透湿性、低い酸素透過度、耐化学性などの物性をさらに有していてもよい。
前記ハイドロカーボン(HC)は、薄肉の薄膜状に含まれてもよく、このようなハイドロカーボン(HC)薄膜は、底面がピン孔なしに柔らかくて連続的な表面特徴を示すことができながらも、かつ、横又は縦の長さが数~数十センチメートルスケールの規模の薄膜であってもよい。また、前記ハイドロカーボン(HC)薄膜の膜厚は、数ナノメートルの膜厚であってもよく、1~5nm、具体的には2~3nmであってもよいが、これに何ら制限されるものではない。
前記ハイドロカーボン(HC)薄膜は、化学気相蒸着(CVD;Chemical Vapor Deposition)方法により成長可能であり、例えば、低温化学気相蒸着(LTCVD;Low temperature CVD)、誘導結合プラズマ化学気相蒸着(ICP-CVD;Inductively Coupled Plasma-CVD)、低圧化学気相蒸着(LPCVD;Low Pressure CVD)、常圧化学気相蒸着(APCVD;Atmospheric Pressure CVD)、金属有機化学気相蒸着(MoCVD;Metal organic CVD)、プラズマ化学気相蒸着(PECVD;Plasma-enhanced CVD)又はこれらのうちから選択される2以上の方法を含んでいてもよい。一実施態様において、前記ハイドロカーボン(HC)薄膜の成長は、誘導結合プラズマ化学気相蒸着(ICP-CVD;Inductively Coupled Plasma-CVD)を用いて行われてもよいが、これに何ら制限されるものではない。
前記ハイドロカーボン(HC)薄膜は、十分に大きな面積を有していてもよく、チャンネル層120又はチャンネル層120と電極130を両方とも備えるように覆って(カバーして)保護膜として形成されてもよい。このとき、前記ハイドロカーボン(HC)薄膜は、電界効果トランジスターのチャンネル層120の表面に酸素と水分といったような分子が吸着されて電界効果トランジスターの電気的な性能を減少させないために、外部の環境との物質的な交流を遮断し、遮蔽効果を与えるパッシベーション(passivation)の役割を果たすことができる。
このとき、前記ハイドロカーボン(HC)薄膜が保護膜として形成される過程において、チャンネル層120及び電極130と密着される可能性があり、このような接触過程を促すために、さらなる低温熱処理、例えば、80~120℃の温度において低温熱処理を施す過程が追加されてもよい。
前記ハイドロカーボン(HC)薄膜は、上述したチャンネル層120と接触するように位置して2次元の半導体物質、例えば、遷移金属ジカルコゲニド薄膜と接触してこれらの界面においてファンデルワールスギャップ(Vander Waals gap)を形成することができる。前記ファンデルワールスギャップは、1nm以下の間隔、すなわち、数オングストローム(Å)の単位の間隔であってもよい。前記ファンデルワールスギャップは、1~5Åであってもよく、一実施態様において、3Åであってもよいが、これに何ら制限されるものではない。
ハイドロカーボン保護膜により覆われた遷移金属ジカルコゲニドチャンネル層を備える電界効果トランジスターの製造方法
図2は、本発明の一実施形態に係る電界効果トランジスターの製造方法を示すフローチャートである。
図2を参照すると、本発明の一実施形態に係るハイドロカーボン保護膜により覆われた遷移金属ジカルコゲニドチャンネル層を備える電界効果トランジスターの製造方法は、まず、基板の上にハイドロカーボン薄膜を成長させるステップ(S01)を含んでいてもよい。
前記ハイドロカーボン薄膜を成長させるステップは、例えば、低温化学気相蒸着(LTCVD;Low temperature CVD)、誘導結合プラズマ化学気相蒸着(ICP-CVD;Inductively Coupled Plasma-CVD)、低圧化学気相蒸着(LPCVD;Low Pressure CVD)、常圧化学気相蒸着(APCVD;Atmospheric Pressure CVD)、金属有機化学気相蒸着(MoCVD;Metal organic CVD)、プラズマ化学気相蒸着(PECVD;Plasma-enhanced CVD)又はこれらのうちから選択される2以上の方法が利用可能である。一実施態様において、前記ハイドロカーボン薄膜を成長させるステップは、誘導結合プラズマ化学気相蒸着(ICP-CVD)を用いて行われてもよいが、これに何ら制限されるものではない。
前記ハイドロカーボン薄膜を基板の上に成長させるために、前記基板は、表面に数~数百ナノメートルの層厚の誘電体層、例えば、シリコンオキシドが形成されたシリコン基板が使用可能である。
前記基板の上へのハイドロカーボンの成長のための触媒として金属触媒層を形成することができる。前記金属触媒層は、数~数百ナノメートルの膜厚に蒸着された金属薄膜であってもよく、ナノ寸法の金属触媒粒子が一様に分散された薄膜であってもよい。前記金属触媒としては、例えば、Au、Ag、Cu、Pt、Zn、Fe、Ti、Sn、In、Bi及びNiのうちから選択される少なくともいずれか1種以上が使用可能である。一実施態様において、前記金属触媒は、Agであってもよく、前記金属触媒層の層厚は、150~250nmであってもよいが、これに何ら制限されるものではない。
その後、前記金属触媒層が形成された基板をチャンバー内に位置させ、炭化水素ガスとキャリアガスを注入するとともに、ハイドロカーボンの成長温度に達するように加熱するステップが行われてもよい。
前記炭化水素ガスとしては、C1~C3の炭素及び水素を含む炭化水素物質、例えば、メタン、エタン、プロパンなどが使用可能であり、一実施態様において、前記炭化水素ガスとしては、メタン(CH)が使用可能である。
前記ハイドロカーボンの成長温度は、500K~900Kの範囲であってもよい。前記範囲内の成長温度において成長したハイドロカーボンは非晶質であり、ラマン分光法(Raman spectroscopy)において1350cm-1ピーク(D)及び/又は1600cm-1ピーク(G)が示す結晶質炭素構造を部分的に含む構造であり、約26の誘電率が示されるハイドロカーボン物質が製造されてもよい。前記範囲未満の成長温度において成長したハイドロカーボンの化学構造は、非晶質物質のみから構成されてこの炭素構造を正確に把握することができず、前記範囲を超える成長温度を適用する場合に高い結晶性を帯びる結晶質炭素構造を有する物質から製造されて所望の物性のハイドロカーボン薄膜を製造し難くなる虞がある。具体的には、前記ハイドロカーボンの成長温度は、600K~800K、さらに具体的には650K~750Kであってもよい。一実施態様において、前記ハイドロカーボンの成長温度は、737Kであってもよいが、これに何ら制限されるものではない。
前記方法により成長したハイドロカーボン薄膜は、前記基板の大きさに見合う分の広い面積に成長することができ、例えば、数~数十平方センチメートル(cm)のスケールの面積に形成されることができる。
前記基板の上に成長したハイドロカーボン薄膜の表面に高分子溶液を塗布し、締め固めて高分子塗装、例えば、ポリメタクリル酸メチル(PMMA:Poly methyl meth acrylate)塗装を製造し、前記基板から引き離してハイドロカーボン薄膜が形成された高分子塗装を用意することができる。これを通じて、後述する電界効果トランジスターにハイドロカーボン薄膜を転写して保護膜を形成することができる。
この後、遷移金属ジカルコゲニド薄膜を備えるチャンネル層及び前記チャンネル層上の残りの一部に互いに離れるように配置される複数の電極を備える電界効果トランジスターを用意するステップ(S02)を含んでいてもよい。
前記遷移金属ジカルコゲニド薄膜及び前記電極を用意するステップは、上述したハイドロカーボン保護膜により覆われた遷移金属ジカルコゲニドチャンネル層を備える電界効果トランジスターの部分において説明したものと同様に利用可能であり、これについての詳しい説明は、簡潔な記載のために省略する。
前記遷移金属ジカルコゲニド薄膜を形成する方法としては、具体的には、層状バルク物質から粘着物質を用いて機械的に剥離する方法などの機械的な方法が利用可能であり、あるいは、単結晶の薄膜の蒸着のためのエピタキシャル(epitaxial)成長方法により高真空又は超高真空の条件下で上手く成長されたシード(seed)に基づいて結晶成長する分子線エピタキシャル成長(Molecular beam epitaxy)方法、溶融塩を補助した熱化学気相蒸着方法などの化学的方法を利用することもできる。但し、上述した方法は単なる1つの例示に過ぎず、遷移金属ジカルコゲニド層を形成するために、既知の非制限的な方法を利用することもできる。
前記電極は、金属又は金属化合物を含んでいてもよい。前記金属又は金属化合物は、Ti、Ni、Au、Ag及びこれらの組み合わせのうちから選択される少なくともいずれか1種を含む金属元素を含んでいてもよく、金属電極(metalel ectrode)、金属配線(metal interconnection)などの電子素子用に適用されるのに好適な種類の金属元素を含む種類のものであれば、非制限的に使用可能である。
前記電極を蒸着するステップは、チャンネル層の欠陥を誘導しないレベルのエネルギーが印加される金属薄膜の蒸着方法、例えば、電子ビーム蒸着装置、熱蒸着装置、スパッターリングなどの方法を非制限的に利用可能である。
その後、前記ハイドロカーボン薄膜を転写して前記遷移金属ジカルコゲニド薄膜及び前記電極を覆い、前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜はファンデルワールスギャップを形成するステップ(S03)を含んでいてもよい。
前記製造されたハイドロカーボン薄膜が形成された高分子塗装を前記ハイドロカーボンが形成された部分と前記遷移金属ジカルコゲニド薄膜が位置している部分とが接合されるように位置させることができる。その後、製造された高分子/ハイドロカーボン/遷移金属ジカルコゲニド薄膜を低温熱処理、例えば、80~120℃の温度において熱処理して高分子塗装を平らにするとともに、前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜との接触力を強化させることができる。
前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜とが接触した界面においてファンデルワールスギャップが形成されてもよい。換言すれば、前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜とは直接的に接触してファンデルワールス力(vdW;vander Waals force)による結合により接合されることができる。前記ファンデルワールスギャップが形成されることにより、表面反応性の高いダングリングボンド(Dangling bond)が取り除かれ、チャンネル層固有の物性が保存されることができ、チャンネル層内のキャリアの漏れを遮断し、準理想的な界面を形成することができるので、遷移金属ジカルコゲニド薄膜を備えるチャンネル層内のキャリアの移動度が向上し、電界効果トランジスターの履歴現象が低減されるという効果が与えられることができる。
前記ファンデルワールスギャップは、1nm以下の間隔、すなわち、数オングストローム単位の間隔であってもよい。前記ファンデルワールスギャップは、1~5Åであってもよく、一実施態様において、3Åであってもよいが、これに何ら制限されるものではない。
以下、本発明を実施例及び比較例を用いてさらに詳しく説明する。しかしながら、下記の実施例及び比較例は、本発明の例証のためのものであり、本発明の範囲がこれに制限されることはない。
製造例1:ICP-CVD方法によるハイドロカーボン(HC)の製造
誘導結合プラズマ化学気相蒸着法(ICP-CVD;Inductively Coupled PlasmaChemical Vapor Deposition)を用いてハイドロカーボン(HC)薄膜を形成する方法においては、まず、ハイドロカーボン(HC)の成長のための触媒として200nmの厚さのAgが蒸着されたSio/Si基板をチャンバー内に位置させ、CHガス20sccm、Ar+Hの混合ガス(90:10の体積%)100sccmを注入するとともに、ハイドロカーボン(HC)の成長温度(737K)までチャンバーの温度を昇温させた。この後、CHガス20sccmの注入下で電力600W及びチャンバー圧力1Torrの条件下で誘導結合プラズマ(ICP)を取り込ませた。これを通じて、ICP-CVD方法によりハイドロカーボン(HC;hydrocarbon)膜を成長させた。
製造例2:多層MoSe電界効果トランジスター(FET)の製造
多層MoSe電界効果トランジスター(FET)を作製するために、まず、バルクMoSeからスコッチテープを用いて機械的に剥離することにより、多層MoSeフレークを製造し、これを300nmの層厚のSio誘電層が形成されたp-Si基板(2cmx2cm)の上に転写した。多層MoSeフレークの転写過程において残留する化学物質を取り除くために、基板をアセトンに2時間かけて浸漬した後、イソプロピルアルコールにより濯ぎ、乾燥させた。ソース及びドレイン電極の場合、20nmの厚さのTi及び200nmの厚さのNiを電子ビーム蒸着法を用いて蒸着し、フォトリソグラフィ及びウェットエッチングを用いて電極のパターン化を行った。この後、有機残基を取り除き、金属電極とチャンネル層をもってMoSeの間の接触抵抗を減少させるために、Ar+Hの混合ガスの雰囲気下で200℃、2時間かけてアニール(annealing)を行った。2cmx2cmの大きさの基板の上に多層MoSe電界効果トランジスター(FET)が数十~数百個形成された。
実施例1:ハイドロカーボン(HC)膜を保護膜として適用した電界効果トランジスター(FET)の製造
製造例1により製造されたハイドロカーボン(HC)膜の表面にPMMA(Poly methyl meth acrylate)溶液を塗布してコートしかつ乾燥させ、形成されたPMMA/HC/基板をフッ化水素(HF)エッチング水溶液により約3分間エッチングしてPMMA/HC塗装を製造し、これを脱イオン水にて15分間水洗いした。この後、ハイドロカーボン膜が形成されたPMMA/HC塗装を2cmx2cmの大きさの製造例2により製造された多層MoSe FETの上に載せ、数百個の多層MoSe FETをいずれも覆うように位置させて保護膜の転写過程を行った。製造されたPMMA/HC/多層MoSe FETを373Kのホットプレートにおいて1日間加熱してPMMAフィルムを平坦化させ、MoSe層とハイドロカーボン(HC)との接着を促す過程を経た。その後、アセトンにより洗浄してPMMAを取り除いた。このようにして製造されたHC/多層MoSe FETをイソプロパノールにより濯ぎ、100℃において15分間加熱乾燥させ、ハイドロカーボン(HC)保護膜がキャッピングされた多層MoSe電界効果トランジスター(FET)を製造した。
比較例1:保護膜無しの電界効果トランジスター(FET)の製造
製造例2の多層MoSe電界効果トランジスター(FET)をそのまま用いて保護膜無しの電界効果トランジスターを製造した。
実験例1:ハイドロカーボン保護膜の物性の測定
図4は、本発明の製造例1によるハイドロカーボン(HC)膜の 光学顕微鏡写真であり、図5は、本発明の製造例1によるハイドロカーボン(HC)膜に対するラマン分光法(Raman spectroscopy)の結果であり、図6は、本発明の製造例1によるハイドロカーボン(HC)膜に対する(a)原子力顕微鏡(AFM;Atomic force microscopy)の結果、(b)高倍率の原子力顕微鏡(AFM)の結果及び赤実線に沿ってスキャンされた表面高さの結果である。
図4から図6を参照すると、本発明の製造例1によるハイドロカーボン(HC)保護膜は、約2x2cmの大きさを有する大面積の薄膜として製造され、PMMA/HC/MoSeをアセトンに24時間かけて浸漬してPMMAを取り除くことにより製造されたことを確認することができる。737Kにおいて合成されたHC膜(製造例1)は、六方晶系のハニーコム構造が破壊されて無秩序な結晶性を帯びる2つの炭素ピーク、すなわち、1350cm-1ピーク(D)及び1600cm-1ピーク(G)を示した。一方、473Kにおいて合成されたHC膜の場合、2つのピークの強度が確認されず、炭素構造のエントロピーが増加、すなわち、有意味な炭素構造は確認されないことを類推することができる。次いで、AFM像では、基板から剥離されたHC膜の底面がピン孔なしに柔らかくて連続的な表面を有することを確認することができる。大面積に一様に蒸着された薄膜であることを考慮するとき、本発明の製造例1に従い成長したHC膜は、表面粗さのRMS(二乗平均平方根)が約2.6nmに過ぎず、一様に成長したことを確認することができる。したがって、HC/MoSe積層において無欠陥のファンデルワールスギャップを形成することができるので、遷移金属ジカルコゲニドを含む電界効果トランジスターの電気的な性能に優れているということを類推することができる。
図7は、本発明の製造例1によるハイドロカーボン(HC)膜の(a)誘電定数の測定のための金属-誘電体-半導体(MIS;Metal-insulator-semiconductor)素子の構造、(b)MIS素子の光学顕微鏡写真、(c)C-V(Capacitance-voltage)及び(d)2端子IV特性の結果である。
図7を参照すると、本発明の製造例1によるハイドロカーボン(HC)保護膜は、誘電体膜であって、ゲート依存的な静電容量(gate-dependent capacitance)は、金属-誘電体-半導体(MIS)装置を用いて測定された。N型Si基板の背面にゲートバイアスが印加され、HC誘電層の上に0.2μmの厚さ及び100μmの直径の金(Au)電極が積層された。n-ブランチ(n-branch)において約3.0nFの最大の静電容量を確認することができる。HC誘電体膜は、ヒステリシス(hysteresis)損失が少なく(10mV未満)、累積変調と空乏との間の急激な遷移を示して、非常に低いトラップ電荷密度(trapped charge density)を示した。本発明の製造例1(737Kの温度において成長)によるハイドロカーボン(HC)膜の誘電率は約26であり、最大のキャパシタンス(capacitance)Cmaxは、次の式1に従って計算された。
max=εHC/tHC …(1)
ここで、εHCは、ハイドロカーボン(HC)の誘電率(permittivity)であり、tHCは、ハイドロカーボン(HC)膜の膜厚であり、ハイドロカーボン(HC)膜の膜厚は、約2.4nmであり、したがって、等価酸化物の厚さは、約0.2nmである。Au/HC/SiMISコンデンサーの漏れ電流は、1Vの印加電圧において約1Acm-2であった。また、HC誘電体膜は、少なくとも10MVcm-1の誘電体強度に相当する2V以上に保持された。
図3は、本発明の実施例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeの断面を撮影した(a)走査電子顕微鏡像及び(b)高解像度透過型電子顕微鏡画像であり、図8は、本発明の実施例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターの複数が2x2cmの基板に形成された光学顕微鏡写真である。
図3及び図8を参照すると、Sio/Si基板の上に作製されたMoSe FETの上に2x2cmの大きさのハイドロカーボン(HC)膜(白色の点線にて示す)を転写した。これを通じて、積層されたHC/MoSe FETの断面を確認した結果、目立つようなピン孔や粒子状の欠陥なしに均一であり、連続的であり、概ね2.4nmの膜厚を有するHC薄膜が多層MoSeの上に覆われてチャンネル層を保護しており、このとき、ファンデルワールスギャップは、0.3nm(3Å)であることを確認することができる。
実験例2:素子の電気的な特性の測定
図9は、本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対する(a)HC保護膜の有無に応じた伝送特性、(b)HC保護膜無しの比較例1の出力特性、(c)HC保護膜付きの実施例1の出力特性、(d)HC保護膜の有無に応じた電子移動度(electron mobility)の統計及び(e)HC保護膜の有無に応じたVthヒステリシス(hysteresis)の統計の結果である。
図9を参照すると、VDS=1Vのソース-ドレイン電圧の印加に対する伝送特性(transfer characteristics)は、ハイドロカーボン(HC)保護膜無しの場合に(黒色にて示す)、通常のn型挙動を示した。一方、保護膜がある場合(青色にて示す)セミ-ログスケール(semi-log scaled)の伝送特性を示し、n-ブランチにおいてIoN電流が約60から90μAに増加するのに対し、p-ブランチのIoFF電流は略一定していた。また、電界効果電子の移動度(μFE-e)は、下記の式2により得られた。
…(2)
ここで、δVDS/δVBG|maxは、最大のバック-ゲートトランスコンダクタンス(back-gated trans conductance)、L及びWは、それぞれチャンネルの長さと幅、CoXは、幾何学的なバックゲートキャパシタンス(geometric back-gate capacitance)、VDSは、ドレイン-ソース電圧を示す。保護膜無しのMoSeの電界効果電子の移動度(μFE-e)は、約29.61cm-1-1として計算されたのに対し、ハイドロカーボン(HC)保護膜を転写した後の電界効果電子の移動度(μFE-e)は、約41.18cm-1-1であって、保護膜が備えられることにより、電界効果電子の移動度が約40%向上したことを確認することができる。
また、HC/MoSeファンデルワールス接合において向上したキャリア伝達挙動のみならず、順方向バイアスのスイーピングと逆方向バイアスのスイーピングとの間のヒステリシスが大幅に減少して駆動性能がさらに向上する。ヒステリシス損失の定量化された値を抽出するために、線状領域方法(ELR;linear region method)を用いた外挿により線状スケールから順方向及び逆方向のスイーピング曲線のしきい値電圧(Vth)を抽出した。ELRは、最大の最初の勾配(最大の転倒点、gm)からI-Vグラフの線状外挿のゲート電圧軸切片(I=0)を求めることである。したがって、MoSe FET上のHCキャッピング層がある場合に、ファンデルワールス界面の形成によってヒステリシスが25Vから12Vに減少した。Vthが負の方向に約4から10Vに移動することは、僅かなn-ドープを示す。順方向スイープ(負から正に)は、さらなる負のバイアス方向へのしきい値電圧(VTH-FW)の移動を誘導し、これは、MoSeチャンネルにおける電子トラッピングを示す。逆に、逆方向スイープ(正から負に)は、さらなる正のバイアスに向かっての臨界電圧のシフトを含み、これは、捕獲された電子のデトラッピング(de-trapping)を示す。遷移金属ジカルコゲニドFETのヒステリシスは、ゲートバイアススイープの範囲、遷移金属ジカルコゲニド/ハイドロカーボン(HC)界面の品質、ゲート誘電体の厚さなどにより変更可能である。
電気駆動性能の向上は、スイープ速度1.6Vs-1として測定された出力特性により確認することができる。図9bに示すように、保護膜無しのMoSe FET(比較例1)のIは、VDSとは略線状の関係にある。図9cのハイドロカーボン(HC)保護膜を備えるMoSe FET(実施例1)の出力性能は、略オーミック(ohmic)動作に近く、IとVDSとの間の線状関係を保持しながら向上する。VBG=40Vの場合、10VDSの出力電流(IoN)が422から592μAに増加し、-10VDSの出力電流(IoN)は、536から718μAに向上する。これに対し、低温成長(473K)ハイドロカーボン(HC)保護膜を用いた場合においては、ヒステリシス損失が大幅に増加する。したがって、本発明によるファンデルワールス界面を有するHC/MoSe FETは、チャンネル表面を不動態化(保護)し、MoSe表面における分子の吸着を有効に遮断することにより、素子のヒステリシスの減少及び電子移動性を向上させることができる。ファンデルワールスギャップ(約0.3nm)がHC保護膜及びMoSeの界面に存在するので、原子の無秩序及び界面欠陥の発生を根本的に抑えることができる。
図9d及び図9eを参照すると、5つの同一の素子により再現性の分析を行ったところ、ハイドロカーボン(HC)保護膜付きのMoSe FET(実施例1、HC/MoSeにて示されている)は、保護膜無しの通常のMoSe FET(比較例1、Bare MoSeにて示されている)と比較して電子移動度を約9~57%増加させた。また、実施例1の場合、ヒステリシス減少に対する再現性が約10~17Vthの範囲内であることが確認され、これに対し、比較例1のヒステリシスは、約16~37Vthの範囲に分布している。
図10は、本発明の実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターと関連して、(a)積層されたHC/MoSe構造の模式図、(b)MoSe(上)及びHC(下)の投影状態密度(PDoS;Projected density of states)、(c)バンド構造計算、(d)差電荷密度(赤色:電子蓄積、緑色:電子空乏)、(e)平面平均電荷密度差(正数値:電子蓄積、負数値:電子空乏)及び(f)静電ポテンシャルの計算結果である。
図10を参照すると、密度関数理論(DFT)の計算を行ってハイドロカーボン(HC)保護膜を用いたファンデルワールスギャップの形成が単層MoSeに及ぼす電気的な影響を予測することができる。本発明において、単層MoSe及びHCモデルにそれぞれ3x3及び4x4のスーパーセル(super cells)を用いた。図10aに示すように、非晶質ハイドロカーボン(HC)の原子構造は、正確な非晶質構造を推定することがほとんど不可能であるため、炭素ネットワークのハニーコム格子におけるC原子をH原子に置き換えて計算されてもよい。HCとMoSeとの間のファンデルワールスギャップは、4.37Åとして計算され、これは、以上述べた図3bのTEM結果と類似の範囲内にあることを確認することができる。図10bの青色の点線のボックス内の範囲は、MoSeバンドギャップの範囲を示すものであり、MoSe(上)及びHC(下)の投影状態密度(PDoS)を比較すれば、MoSeバンドギャップの範囲内には観察可能な電子状態がないということを確認することができ、図10cから明らかなように、ハイドロカーボン(HC)保護膜付きのMoSe(実施例1)のバンド構造が保護膜無しのMoSe(比較例1)のバンド構造と略同一であることが分かる。
また、図10dは、HC/MoSe構造の電荷密度差の結果である。赤色は、電荷蓄積(charge accumulation)に相当するのに対し、緑色は、電荷空乏(charge depletion)に相当する。MoSeの表面においてハイドロカーボン(HC)の積層によるファンデルワールス界面領域の近傍において電荷の再分配を誘導しながら差電荷密度を示す。これに対し、図10eは、MoSeの小さい電荷濃度のみがファンデルワールスギャップに向かって移動した。図10fは、HCとMoSeとの間のファンデルワールスギャップが静電ポテンシャルの計算において導き出された3.93eVの高さ(φ)を有し、内蔵された界面電位と一致している。
図11は、本発明の製造例1、実施例1及び比較例1によるハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対して、(a)3ヶ月間の保管後のラマン分光法の結果、保管期間に応じた(b)HC保護膜無しの比較例1の出力特性、(c)HC保護膜付きの実施例1の出力特性、保管期間に応じた(d)保護膜の有無に応じた電子移動度(electron mobility)の統計及び(e)HC保護膜の有無に応じたVthヒステリシス(hysteresis)の統計の結果である。
図11を参照すると、本発明のハイドロカーボン(HC)保護膜がキャッピングされた多層MoSeをチャンネル層として備える電界効果トランジスターに対して初期の測定を行った後、常温空気中において2日間及び3ヶ月の時間が経った後に素子の電気的な特性を測定してハイドロカーボン(HC)保護膜の安定性を確認した。まず、図11aは、製造例1のハイドロカーボン(HC)保護膜のラマン分光法の結果により、最初の測定の後に3ヶ月が経ったものの、DバンドとGバンドは依然として観察されており、保護膜の化学構造は保持されるということを確認することができる。
図11bは、保護膜無しのMoSe FET(Bare MoSe FETにて示されている)に対して最初の測定を行った後に3ヶ月が経った後の31cm-1-1の電界効果電子の移動度と約9Vthのヒステリシス幅を示している。2日後に、保護膜なしに空気に晒されたMoSeの伝達曲線は、正のバイアスに移動しており、ヒステリシスは、僅かに増加しており、移動度は減少している。また、保護膜なしに3ヶ月の間に周辺条件にさらに晒されれば、ヒステリシス幅が31Vthに増加しながら、電気性能が大幅に低下した。さらに、MoSeの移動度は、20cm-1-1に減少した。MoSeの表面の周辺分子の吸着によってキャリアは吸着された分子により閉じ込まれることになる。MoSeの表面に吸着された分子のカバレッジが増加することにつれて、空気/MoSeの界面におけるキャリアトラップ/脱トラップの工程が著しくなって、ヒステリシス幅が大幅に増加するのである。さらに、保護膜なしに空気への露出により形成されたMoSe欠陥又は周縁部は、酸化が誘導されてFET素子の電気性能の低下が生じる可能性がある。
一方、ハイドロカーボン(HC)保護膜が形成されたMoSe FET(Hydrocarbon transferred FETにて示されている)に対する最初の測定に際して環境安定性が向上していることが確認され、36cm-1-1の電界効果電子の移動度と約14Vthのヒステリシス幅を示したが、3ヶ月が経った後に34cm-1-1及び約19Vthとして測定されて初期とは電気的な特性の差に大した変化がないということを確認することができた。すなわち、電界効果トランジスターの電子移動度は、外部の環境に晒される前の36cm-1-1から3ヶ月の間に晒された後の34cm-1-1に約5.5%の電子移動度の減少率を示すということを確認することができる。また、図11d及び図11eを参照すると、同一の電界効果トランジスターの間の再現性を確認してみるときにも、ハイドロカーボン(HC)保護膜を通じて、以上説明したところと略同様に、電界効果トランジスターのチャンネル層に対するパッシベーション(passivation)効果を示すということを確認することができた。
以上、添付図面に基づいて本発明の実施形態について述べてきたが、本発明が属する技術分野において通常の知識を有する者は、本発明の技術的な思想や必須的な特徴を変更することなく、本発明の他の具体的な形態でも実施可能であるということが理解できる筈である。よって、上述した実施形態は、あらゆる面において例示的なものに過ぎず、限定的ではないものと理解すべきである。
100 電界効果トランジスター
110 基板
111 シリコン
112 誘電体層
120 チャンネル層
130 電極
140 保護膜

Claims (13)

  1. 基板の上に備えられ、遷移金属ジカルコゲニド薄膜を備えるチャンネル層と、
    前記チャンネル層上の一部に互いに離れるように配置される複数の電極と、
    前記チャンネル層又は前記チャンネル層と前記電極を備えて覆われ、前記遷移金属ジカルコゲニド薄膜と接触してファンデルワールスギャップを形成し、ハイドロカーボンを含む保護膜と、
    を備え、
    前記保護膜は、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持することを特徴とし、
    前記電界効果トランジスターの電気的な性能を保持することは、空気及び酸素との接触がヶ月間行われたときに、電子移動度の減少率が10%未満として測定されることである、電界効果トランジスター。
  2. 前記ハイドロカーボンは非晶質であり、ラマン分光法(Raman spectroscopy)において1350cm -1 ピーク(D)及び/又は1600cm -1 ピーク(G)が示す結晶質炭素構造を部分的に含む、請求項1に記載の電界効果トランジスター。
  3. 前記保護膜の誘電定数は、10~40である、請求項1に記載の電界効果トランジスター。
  4. 前記保護膜の膜厚は、0.1~5nmである、請求項1に記載の電界効果トランジスター。
  5. 前記ファンデルワールスギャップは、1~5Åである、請求項1に記載の電界効果トランジスター。
  6. 基板の上にハイドロカーボン薄膜を成長させるステップ(S01)と、
    遷移金属ジカルコゲニド薄膜を備えるチャンネル層及び前記チャンネル層上の残りの一部に互いに離れるように配置される複数の電極を備える電界効果トランジスターを用意するステップ(S02)と、
    前記ハイドロカーボン薄膜を転写して前記遷移金属ジカルコゲニド薄膜及び前記電極を覆い、前記ハイドロカーボン薄膜と前記遷移金属ジカルコゲニド薄膜はファンデルワールスギャップを形成するステップ(S03)と、
    を含む、電界効果トランジスターの製造方法。
  7. 前記ハイドロカーボン薄膜を成長させるステップは、低温化学気相蒸着(LTCVD;Low temperature CVD)、誘導結合プラズマ化学気相蒸着(ICP-CVD;Inductively Coupled Plasma-CVD)、低圧化学気相蒸着(LPCVD;Low Pressure CVD)、常圧化学気相蒸着(APCVD;Atmospheric Pressure CVD)、金属有機化学気相蒸着(MOCVD;Metal Organic CVD)、プラズマ化学気相蒸着(PECVD;Plasma-enhanced CVD)またはこれらのうちから選択される2以上の方法を含む、請求項6に記載の電界効果トランジスターの製造方法。
  8. 前記ハイドロカーボン薄膜を成長させるステップの成長温度は、500K~900Kの範囲である、請求項6に記載の電界効果トランジスターの製造方法。
  9. 前記ハイドロカーボン薄膜の誘電定数は、10~40である、請求項6に記載の電界効果トランジスターの製造方法。
  10. 前記ハイドロカーボン薄膜は非晶質であり、ラマン分光法(Raman spectroscopy)において1350cm -1 ピーク(D)及び/又は1600cm -1 ピーク(G)が示す結晶質炭素構造を部分的に含む、請求項6に記載の電界効果トランジスターの製造方法。
  11. 前記ハイドロカーボン薄膜の膜厚は、0.1~5nmである、請求項6に記載の電界効果トランジスターの製造方法。
  12. 前記ファンデルワールスギャップは、1~5Åである、請求項6に記載の電界効果トランジスターの製造方法。
  13. 前記ハイドロカーボン薄膜は、外部の環境に晒されても電界効果トランジスターの電気的な性能を保持することを特徴とし、
    前記電界効果トランジスターの電気的な性能を保持することは、空気及び酸素との接触がヶ月間行われたときに、電子移動度の減少率が10%未満として測定されることである、請求項6に記載の電界効果トランジスターの製造方法。
JP2025066761A 2024-04-15 2025-04-15 保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法 Active JP7782895B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020240050234A KR102775383B1 (ko) 2024-04-15 2024-04-15 보호막으로 커버된 전이금속 디칼코게나이드를 포함하는 전계 효과 트랜지스터 및 이의 제조방법
KR10-2024-0050234 2024-04-15

Publications (2)

Publication Number Publication Date
JP2025162546A JP2025162546A (ja) 2025-10-27
JP7782895B2 true JP7782895B2 (ja) 2025-12-09

Family

ID=94977360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025066761A Active JP7782895B2 (ja) 2024-04-15 2025-04-15 保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法

Country Status (4)

Country Link
US (1) US12400925B1 (ja)
EP (1) EP4637295A1 (ja)
JP (1) JP7782895B2 (ja)
KR (1) KR102775383B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170098716A1 (en) 2015-02-20 2017-04-06 University Of Notre Dame Du Lac Two-dimensional heterojunction interlayer tunneling field effect transistors
US20180151763A1 (en) 2016-11-30 2018-05-31 Samsung Electronics Co., Ltd. Semiconductor devices including two-dimensional materials and methods of manufacturing the semiconductor devices
US20190148499A1 (en) 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device with phosphorene and fabrication thereof
CN114759086A (zh) 2022-04-06 2022-07-15 湖南大学 范德华间隙场效应晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
JP5011852B2 (ja) * 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP5647900B2 (ja) * 2008-01-31 2015-01-07 ノースウエスタン ユニバーシティ 溶液処理型高移動度無機薄膜トランジスタ
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
JP2018074077A (ja) * 2016-11-02 2018-05-10 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
KR20210157756A (ko) * 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR20220107576A (ko) * 2021-01-25 2022-08-02 삼성전자주식회사 이차원 물질을 포함하는 반도체 소자
KR20230050987A (ko) * 2021-10-08 2023-04-17 삼성전자주식회사 이차원 물질 구조체와 이를 포함하는 반도체 소자 및 반도체 소자의 제조방법
US12391570B2 (en) * 2022-05-23 2025-08-19 City University Of Hong Kong Methods of the ultra-clean transfer of two-dimensional materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170098716A1 (en) 2015-02-20 2017-04-06 University Of Notre Dame Du Lac Two-dimensional heterojunction interlayer tunneling field effect transistors
US20180151763A1 (en) 2016-11-30 2018-05-31 Samsung Electronics Co., Ltd. Semiconductor devices including two-dimensional materials and methods of manufacturing the semiconductor devices
US20190148499A1 (en) 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device with phosphorene and fabrication thereof
CN114759086A (zh) 2022-04-06 2022-07-15 湖南大学 范德华间隙场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YU, Jaeeun et.al.,Patterning superatom dopants on transition metal dichalcogenides,NanoLetters,米国,Americal Chemical Society,2016年,Vol.16,Iss.5,pp.3385-3389

Also Published As

Publication number Publication date
US12400925B1 (en) 2025-08-26
EP4637295A1 (en) 2025-10-22
JP2025162546A (ja) 2025-10-27
KR102775383B1 (ko) 2025-03-06

Similar Documents

Publication Publication Date Title
US11961934B2 (en) Visible light detector with high-photoresponse based on TiO2/MoS2 heterojunction and preparation thereof
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
US20100301336A1 (en) Method to Improve Nucleation of Materials on Graphene and Carbon Nanotubes
CN103493203A (zh) 晶体管器件以及用于制造晶体管器件的材料
WO2018025188A1 (en) Solar cells and methods of making solar cells
US20200194602A1 (en) Electronic device using two dimensional semiconductor material
Moon et al. 2D amorphous GaOX gate dielectric for β-Ga2O3 field-effect transistors
Kim et al. Formation of F-doped offset region for spray pyrolyzed self-aligned coplanar amorphous zinc–tin–oxide thin-film transistor by NF₃ plasma treatment
WO2021015677A1 (en) Transition metal dichalcogenides and uses thereof
US10643847B2 (en) Functionalized graphene structure and method for manufacturing the same
US20190385841A1 (en) HfO2 Devices
JP7782895B2 (ja) 保護膜により覆われた遷移金属ジカルコゲニドを含む電界効果トランジスター及びこの製造方法
Jana et al. Enhanced performance of MoS2/sio2 field-effect transistors by hexamethyldisilazane (HMDS) encapsulation
Yang et al. Phosphorus doping of Si nanosheets by spin-on dopant proximity
Schilirò et al. Scalable Dielectrics Technology for 2D Materials Electronics
CN109346410A (zh) 一种二硫化钼晶体管及其制造方法
Lee et al. Improved performance of MoS2 FETs using AlN/Al2O3 dielectric and Plasma Enhanced Atomic Layer Deposition (PEALD)
CN115347078A (zh) 基于等离子体n型掺杂的MoS2异质结光电探测器及其制备方法
KR20220165488A (ko) 터널링 절연체를 통한 모수석상 반도체 나노층과 금속 전극 간 접합저항 저하 기술을 기반으로 하는 광전자 소자 및 광전자 소자의 제조 방법
Wang et al. Air Stable High Mobility ALD ZnO TFT with HfO 2 Passivation Layer Suitable for CMOS-BEOL Integration
CN115632066B (zh) 一种基于双栅调控的SnS2/MoSe2异质结隧穿场效应晶体管及其制备方法和应用
KR102700293B1 (ko) 표면 처리 공정을 실시하여 제조된 tft
Shen Large-area CVD growth of two-dimensional transition metal dichalcogenides and monolayer MoS₂ and WS₂ metal-oxide-semiconductor field-effect transistors
Sakuragi Electronic Transport Properties in Single-layer CVD graphene
CN209401632U (zh) 一种二硫化钼晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250415

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20250415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251119

R150 Certificate of patent or registration of utility model

Ref document number: 7782895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150