JP7724243B2 - 使用ポリシー及びコア制約に基づくコア選択 - Google Patents

Description

現代のプロセッサは、命令を並列に実行するための多数のプロセッサコアを含む。プロセッサ又はシステム・オン・チップ（ＳｏＣ）のプロセッサコアの数が増加するにつれて、プロセッサコアは、電圧及び温度等のインフラストラクチャ制約に対して、広い範囲の周波数応答（frequency response）を有する傾向がある。例えば、各プロセッサコアは、所定の温度で最大周波数に達する様々な最小電圧を有する。加えて、プロセッサコア間の周波数応答の変化は、プロセッサコアのマイクロアーキテクチャ又は構造サイズの差異に起因して生じ得る。ＳｏＣ上に存在するプロセッサコアの不均一性は、各プロセッサコアが、様々なエネルギー効率及び場合によっては数百メガヘルツ程度の最大動作周波数特性を有することを意味する。

本開示は、添付の図面を参照することによってより良好に理解され、その多くの特徴及び利点が当業者に明らかになり得る。異なる図面における同じ符号の使用は、類似又は同一のアイテムを示す。

いくつかの実施形態による、選択したコア識別子をオペレーティングシステムに提供するように構成された処理ユニットを含む処理システムのブロック図である。 いくつかの実施形態による、図１の処理ユニットのコア選択エンジンのブロック図である。 いくつかの実施形態による、ワークロードを実行するためにプロセッサコアの優先キューリストをコンパイルする方法のフロー図である。 いくつかの実施形態による、選択したコア識別情報をオペレーティングシステムに提供するコア選択エンジンのブロック図である。 いくつかの実施形態による、選択したコア識別情報を処理ユニットからオペレーティングシステムに提供する方法を示すフロー図である。

図１～図５は、例えば、電圧対周波数応答等のシステム使用ポリシー及びプロセッサコアの制約の範囲に基づいて、ワークロードを実行するために、処理デバイスの複数のプロセッサコアから１つのプロセッサコア（又はプロセッサコアのセット）を選択し、選択したプロセッサコアをオペレーティングシステム（ＯＳ）に伝達するためのシステム及び技術を示す。プロセッサコアが第１のワークロードを実行するための要求をＯＳから受信したことに応じて、中央処理装置（ＣＰＵ）又はアクセラレーテッド・プロセッシング・ユニット（ＡＰＵ）等のプロセッサの処理ユニットは、プロセッサコアのそれぞれで第１のワークロードを実行するコストに基づいて、第１のワークロードを実行するために、プロセッサコアの優先キューリストをコンパイルし、コストは、例えば、システム使用ポリシー、第１のワークロードの特性及び各プロセッサコアの１つ以上の物理的制約に基づく。処理ユニットは、第１のワークロードを実行するためのコストに基づいてプロセッサコアを選択し、選択したプロセッサコアの識別子をＯＳに伝達する。いくつかの実施形態において、処理ユニットは、選択したプロセッサコアの識別子を、ＯＳが読み出すレジスタに書き込む。

処理ユニットが、選択したプロセッサコアの識別子をＯＳに伝達すると、処理ユニットは、選択したプロセッサコアを優先キューの先頭から除去又はポップする一方で、ＯＳは、選択したプロセッサコアを利用して第１のワークロードを実行する。ＯＳが、選択したプロセッサコア上で第１のワークロードの実行を完了した後で、ＯＳは、選択したプロセッサコアを処理ユニットに戻す。次に、処理ユニットは、選択したプロセッサコアの更新されたコストを計算し、選択したプロセッサコアを、更新されたコストに基づく位置で、優先キューに再挿入する。

処理ユニットは、プロセッサコアの低レベル物理的制約パラメータ値へのアクセスを有し、プロセッサコアの動的に更新された優先キューを維持することによってワークロードを実行するために、何れのプロセッサコアを選択するかを決定するＯＳにおける計算負荷を低減し、各ワークロードを実行するために、選択したコアの識別子をＯＳに伝達する。処理ユニットは、処理システムの電力モードの交流（ＡＣ）から直流（ＤＣ）への変化又はその逆の変化等の割込みイベントに応じて、周期的に、優先キューを更新する。プロセッサコアの静的な順序をＯＳに提供することとは対照的に、ワークロードを実行するために現在のコストに基づいてプロセッサコアを選択し、選択したプロセッサ識別子をＯＳに提供することによって、処理ユニットは、処理システムの性能及びエネルギー効率を改善し、ＯＳにおける計算負荷を低減する。

いくつかの実施形態では、選択したプロセッサが第１のワークロードを実行している間に、ＯＳが別のプロセッサコアに第２のワークロードを実行するように要求した場合、処理ユニットは、プロセッサコアの各々で第２のワークロードを実行するコストに基づいて、第２のワークロードを実行するために、プロセッサコアの優先キューリストを更新する（この時点では、第１のワークロードを実行するために選択したプロセッサコアを含まない）。コストは、現在のシステム使用ポリシー、第２のワークロードの特性及び各プロセッサコアの１つ以上の物理的制約に基づく。

いくつかの実施形態では、処理ユニットは、周期的に、又は、更新されたシステム使用ポリシー等の割込みイベントに基づいて、優先キューを更新する。システム使用ポリシーは、例えば、プロセッサの電源がＡＣモードか否か（すなわち、電力網への接続をオフにして動作している）、ＤＣモードか否か（バッテリ電源をオフにして動作している）、又は、現在のアプリケーションが高いグラフィックス強度を伴うか否かに基づいて、動的に変化する。各プロセッサコアの物理的制約は、温度、電力、所定の周波数に到達するために必要な電圧、信頼性、必要な性能レベル、マイクロアーキテクチャ特徴、１秒当たりの命令、メモリ帯域幅、メモリコントローラ内のメモリトラフィック、及び、使用年数（age）等の要因を含む。

周期的に、又は、更新されたシステム使用ポリシー若しくはスケジューリングされる準備ができている新規のワークロード等の割込みに応じて、処理ユニットは、システム使用ポリシー及び各プロセッサコアの物理的制約に基づいて、各プロセッサコアでワークロードを実行するコストを計算する。処理ユニットは、優先キューをコンパイルするために、計算されたコストの降順にプロセッサコアをソートする。現在のコストに基づいて更新した優先キューに基づいて、処理ユニットは、ワークロードごとに現在の使用ポリシーに適合するコアを選択する。

図１は、いくつかの実施形態による、処理システム１００のブロック図である。処理システム１００は、処理ユニット１０２と、処理ユニット１０８と、を含む。様々な実施形態では、処理ユニット１０８は、１つ以上のシングルコア又はマルチコア・プロセッサ・コア１１０を含む。処理ユニット１０２は、処理ユニット１０８のプロセッサコア１１０の優先キュー１０６を生成するコア選択エンジン１０４を含む。処理システム１００は、概して、アプリケーション１１６等の命令（例えば、コンピュータプログラム）のセットを実行して、電子デバイスの指定されたタスクを行うように構成されている。そのようなタスクの例は、電子デバイスの動作の態様を制御すること、ユーザに情報を表示して、特定のユーザエクスペリエンスを提供すること、他の電子デバイスと通信すること等を含む。したがって、異なる実施形態では、処理システム１００は、デスクトップコンピュータ、ラップトップコンピュータ、サーバ、ゲームコンソール、タブレット、スマートフォン等の多数のタイプの電子デバイスのうち何れかで採用される。処理システム１００は、図１に示すよりも多い又は少ない構成要素を含み得ることを理解されたい。例えば、処理システム１００は、１つ以上の入力インターフェース、不揮発性ストレージ、１つ以上の出力インターフェース、ネットワークインターフェース、及び、１つ以上のディスプレイ又はディスプレイインターフェースを更に含み得る。

図１に示すように、処理システム１００は、システムメモリ１２０と、オペレーティングシステム１１８と、通信インフラストラクチャ１１４と、１つ以上のアプリケーション１１６と、を含む。システムメモリ１２０へのアクセスは、メモリ１２０に接続されたメモリコントローラ（図示省略）によって管理される。例えば、システムメモリ１２０に対する読出し又は書込みのための処理ユニット１０２又は他のデバイスからの要求は、メモリコントローラによって管理される。いくつかの実施形態では、１つ以上のアプリケーション１１６は、処理ユニット１０２において実行される計算を実施するための様々なプログラム又はコマンドを含む。オペレーティングシステム１１８及び通信インフラストラクチャ１１４を、以下に詳細に説明する。処理システム１００は、入出力メモリ管理ユニット（ＩＯＭＭＵ）（図示省略）等のメモリ管理ユニットを更に含む。処理システム１００の構成要素は、ハードウェア、ファームウェア、ソフトウェア、又は、それらの任意の組合せとして実装され得る。いくつかの実施形態では、処理システム１００は、図１に示されるものに加えて又はそれとは異なる、１つ以上のソフトウェア、ハードウェア及びファームウェア構成要素を含む。

処理システム１００内で、システムメモリ１２０は、ＤＲＡＭ（図示省略）等の非永続的メモリを含む。様々な実施形態では、システムメモリ１２０は、処理論理命令、定数値、アプリケーション若しくはその他の処理論理の一部の実行中の変数値、又は、その他の所望の情報を記憶する。例えば、様々な実施形態において、処理ユニット１０２又は処理ユニット１０８で１つ以上の動作を実施するための制御論理の一部は、処理ユニット１０２又は処理ユニット１０８による動作のそれぞれの部分の実行中にシステムメモリ１２０に存在する。実行中、それぞれのアプリケーション、オペレーティングシステム機能、処理論理コマンド及びシステムソフトウェアは、システムメモリ１２０に存在する。オペレーティングシステム１１８にとって基本的な制御論理コマンドは、概して、実行中にシステムメモリ１２０に存在する。いくつかの実施形態では、他のソフトウェアコマンドも、処理システム１００の実行中にシステムメモリ１２０に存在する。

様々な実施形態では、通信インフラストラクチャ１１４は、処理システム１００の構成要素を相互接続する。通信インフラストラクチャ１１４は、周辺構成要素相互接続（ＰＣＩ）バス、拡張ＰＣＩ（ＰＣＩ－Ｅ）バス、高度マイクロコントローラ・バス・アーキテクチャ（ＡＭＢＡ）バス、高度グラフィックポート（ＡＧＰ）、又は、その他のこのような通信インフラストラクチャ及び相互接続のうち１つ以上を含む（図示省略）。いくつかの実施形態では、通信インフラストラクチャ１１４は、イーサネット（登録商標）ネットワーク、又は、アプリケーションのデータ転送速度要件を満たす任意の他の適切な物理的通信インフラストラクチャを含む。また、通信インフラストラクチャ１１４は、処理システム１００の構成要素を含む構成要素を相互接続する機能を含む。

処理ユニット１０２は、制御プロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）又はデジタル信号プロセッサ（ＤＳＰ）のうち１つ以上を含む（図示省略）。処理ユニット１０２は、処理システム１００の動作を制御する制御論理の少なくとも一部を実行する。例えば、様々な実施形態において、処理ユニット１０２は、オペレーティングシステム１１８及び１つ以上のアプリケーション１１６を実行する。いくつかの実施形態では、処理ユニット１０２は、１つ以上のアプリケーション１１６に関連する処理を処理ユニット１０２間に分散させることによって、１つ以上のアプリケーション１１６の実行を開始及び制御する。

処理ユニット１０８は、グラフィックス動作及び並列処理に特に適した他の動作等の選択された機能のためのコマンド及びプログラムを実行する。概して、処理ユニット１０８は、ピクセル演算、幾何学的計算、及び、ディスプレイへの画像のレンダリング等のようなグラフィックスパイプライン演算を実行するために頻繁に使用される。いくつかの実施形態では、処理ユニット１０８は、処理ユニット１０２から受信したコマンド又は命令に基づいて、計算処理演算（例えば、ビデオ演算、物理シミュレーション、計算流体力学等のようにグラフィックスとは無関係な演算）を実行する。例えば、そのようなコマンドは、処理ユニット１０８の命令セットアーキテクチャ（ＩＳＡ）では通常定義されない特別な命令を含む。いくつかの実施形態では、処理ユニット１０８は、画像をレンダリング及び表示するための１つ以上のコマンド又は命令と共に、グラフィックス画像を表す画像ジオメトリを受信する。様々な実施形態では、画像ジオメトリは、２次元（２Ｄ）又は３次元（３Ｄ）のコンピュータ化されたグラフィックス画像の表現に対応する。

様々な実施形態において、処理ユニット１０８は、例えば、単一命令複数データ（ＳＩＭＤ）実行モデルに従って、ウェーブフロント（wavefront）内の他のスレッドの実行と同時にスレッドを実行するように構成された１つ以上のＳＩＭＤユニット（図示省略）を含む１つ以上のプロセッサコア１１０等の１つ以上の計算ユニットを含む。ＳＩＭＤ実行モデルは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、したがって、同じプログラムを実行するが、そのプログラムを異なるデータで実行することができるものである。処理ユニット１０８のいくつかの実施形態は、ＧＰＵを実装するために使用され、その場合、プロセッサコア１１０は、シェーダコア又はストリーミングマルチプロセッサ（ＳＭＸ）と呼ばれる。処理ユニット１０８に実装されるプロセッサコア１１０の数は、設計選択の問題である。各プロセッサコア１１０は、スカラ及び／又はベクトル浮動小数点ユニット、演算及び論理ユニット（ＡＬＵ）等の１つ以上の処理要素を含む。様々な実施形態では、プロセッサコア１１０も、逆平方根ユニット及び正弦／余弦ユニット等の専用処理ユニット（図示省略）を含む。

プロセッサコア１１０の各々は、特定のワークアイテムのそれぞれのインスタンス生成を実行して、入力データを処理し、１つ以上のプロセッサコア１１０における実行の基本的な単位は、ワークアイテム（例えば、スレッド）である。各ワークアイテムは、例えば、並列に実行されるコマンドによってデバイス上で起動されたカーネルの並列実行の集合体の単一のインスタンス生成を表す。ワークアイテムは、プロセッサコア１１０において実行するワークグループの一部として１つ以上の処理要素において実行する。

処理ユニット１０８は、単一のＳＩＭＤユニット上で「ウェーブフロント」又は「ワークロード」として同時に実行されるスレッドのグループを含むワークアイテムを発行及び実行するＧＰＵを含む。また、ウェーブフロントは、ワープ、ベクトル又はスレッドとも互換的に呼ばれることがある。いくつかの実施形態では、ウェーブフロントは、シェーダプログラムの並列実行のインスタンスを含み、各ウェーブフロントは、ＳＩＭＤパラダイム（例えば、複数のデータと同じ命令のストリームを実行する１つの命令制御ユニット）を用いて、単一のＳＩＭＤユニットにおいてインラインで同時に実行する複数のワークアイテムを含む。スケジューラ（図示省略）は、異なるプロセッサコア１１０で様々なウェーブフロントをスケジューリングすることに関連する動作を実施するように、更に、処理ユニット１０８上で様々なタスクを編成するための他の動作を実施するように構成されている。

プロセッサコア１１０は、電圧及び温度等のインフラストラクチャ制約に対する周波数応答等の任意の範囲の物理的制約を有する。プロセッサコアの物理的制約は、システム使用に基づいて、及び、ワークロードごとに変化する可能性がある。例えば、プロセッサコア１１０の温度が閾値を超えた場合、プロセッサコア１１０の最大周波数を低下させ、プロセッサコア１１０の信頼性に悪影響を及ぼし得る。逆に、大きいディープＣステートレジデンシ（greater deep C-state residency）は、プロセッサコア１１０の信頼性を高める傾向がある。

処理ユニット１０２は、性能を向上させるために、コストに基づいて各ワークロードを実行するためのコア又はコアのセットを動的に選択し、更に、選択したコアをＯＳ１１８に伝達するコア選択エンジン１０４を含む。コア選択エンジン１０４は、電力、温度、所定の周波数に達するために必要な電圧、及び、信頼性等のプロセッサコア１１０の低レベルの物理的制約パラメータ値にアクセスを有し、プロセッサコア１１０の動的に更新された優先キュー１０６を維持することによってワークロードを実行するために、何れのプロセッサコア１１０を選択するかを決定するＯＳ１１８における計算負荷を低減し、各ワークロードを実行するために、選択したコア１１０の識別子１１２をＯＳ１１８に伝達する。

例示すると、動作中、処理ユニット１０２は、プロセッサコアがワークロードを実行するための要求をＯＳ１１８から受信する。コア選択エンジン１０４は、現在のシステム使用ポリシー、プロセッサコア１１０の各々の物理的制約及びワークロードの特性のうち１つ以上を考慮するコスト関数に基づいて、プロセッサコア１１０の各々においてワークロードを実行するコストを決定する。コア選択エンジン１０４は、プロセッサコア１１０の各々において、ワークロードを実行する計算されたコストに基づく順序で、プロセッサコア１１０を列挙する優先キュー１０６をコンパイルする。コア選択エンジン１０４は、ワークロードを実行するために優先キュー１０６からプロセッサコアを選択し、更に、選択したコアの識別子１１２をＯＳ１１８に伝達する。例えば、いくつかの実施形態では、コスト関数は、現在のシステム使用ポリシーを考慮してワークロードを実行するために、高いコストと、高い適合性と、を相関し、コア選択エンジン１０４は、最も高いコストを有するプロセッサコアを選択する。

いくつかの実施形態では、ＯＳ１１８からのプロセッサコアがワークロードを実行するための要求は、例えば、ＯＳ１１８が優先度の低いバックグラウンドタスクを実行している場合等のように、ワークロードが低い優先度であるという指標を含む。優先キュー１０６が、プロセッサコアを最高性能から最低性能に既にソートしているので、コア選択エンジン１０４は、ワークロードが低い優先度であるという指標を受信したことに応じて、最低コストを有するプロセッサコアを選択する。

図２は、いくつかの実施形態による、図１の処理ユニット１０２のコア選択エンジン１０４のブロック図である。コア選択エンジン１０４は、電源モニタ２０４と、システム使用ポリシー２０６と、プロセッサコア物理的制約要因２１０と、コアコスト計算器２１２と、を含む。コア選択エンジン１０４は、各プロセッサコア１１０（図示省略）でワークロード２０２を実行するコストを決定し、コストの降順にプロセッサコア１１０を列挙する優先キュー１０６をコンパイルする。コア選択エンジン１０４は、ハードウェアにおいて、又は、電力管理ファームウェアコードを実行するマイクロコントローラにおいて実装される。いくつかの実施形態では、コア選択エンジン１０４は、ハードコーディングされた若しくはプログラム可能な論理、ソフトウェア／ファームウェア命令を実行する１つ以上のプロセッサ、又は、それらの任意の組合せとして実装される。

電源モニタ２０４は、処理システム１００がＡＣ電力モードにあるか又はＤＣ電力モードにあるかを監視する。いくつかの実施形態では、電源モニタ２０４は、処理システム１００がＤＣ電力モードにある場合、バッテリ充電レベルを更に監視する。電源モニタ２０４は、ハードコードされた若しくはプログラム可能な論理、ソフトウェア／ファームウェア命令を実行する１つ以上のプロセッサ、又は、それらの任意の組合せとして実装される。

システム使用ポリシー２０６は、いくつかの実施形態では、固定範囲［Ｚｍｉｎ，Ｚｍａｘ］を有するトレードオフパラメータＺ２０８として実装され、低い値は、高いバッテリモード／エネルギー効率に関連付けられており、高い値は、高い性能に関連付けられている。したがって、例えば、いくつかの実施形態では、Ｚ２０８の範囲は、バッテリモード／エネルギー効率の０から、高い性能の１の範囲である。Ｚ２０８の値は、いくつかの実施形態では連続的であり、他の実施形態では離散化される。いくつかの実施形態では、トレードオフパラメータＺ２０８は、エンドユーザによって又はＯＳ１１８によって調整可能である。処理システム１００の電力モードがＡＣからＤＣ又はその逆に変化する場合、又は、バッテリ充電レベルが閾値を下回る場合、システム使用ポリシー２０６は、電源モニタ２０４から指標を受信する。

いくつかの実施形態では、トレードオフ値Ｚ２０８は、処理システム１００において実行する特定のタイプのプログラム又はアプリケーションに関連付けられた特定の動作モードに従って設定されてもよい。例えば、いくつかの実施形態では、トレードオフ値Ｚ２０８は、「ゲームモード」を示す値に設定されてもよい。ゲームモード値が、エンドユーザ又はＯＳ１１８によって選択されると、コア選択エンジン１０４は、ワークロード２０２に対して最良のコストを有するＬ３キャッシュ及び他のリソースを共有する２つ以上のコアのグループ（コア複合体）を選択する。

物理的制約要因２１０は、電力、温度、必要とされる性能レベル、特定の周波数に到達するために必要とされる電圧、信頼性、使用年数等のように、ワークロードごと及びプロセッサコア１１０ごとのパラメータのリポジトリであり、１秒当たりの命令、メモリ帯域幅及びメモリコントローラにおけるメモリトラフィック等のように、システム全体のマイクロアーキテクチャイベントである。いくつかの実施形態では、物理的制約要因２１０は、所定の温度でコアごとに最大周波数に達するための検出された最小電圧を含む。トレードオフ値Ｚ２０８をゲームモード値に設定し得る実施形態では、物理的制約要因２１０は、Ｌ３キャッシュ及び他のリソースを共有するコア複合体の性能パラメータを含む。

コアコスト計算器２１２は、所定のトレードオフ値Ｚ２０８について、各プロセッサコア１１０においてワークロード２０２を実行するためのコストを決定する。例えば、いくつかの実施形態では、コアコスト計算器２１２は、コアごとに、以下のコストを決定する。
Ｃｏｓｔ（Ｃｏｒｅ０）＝ｆ_{Ｃｏｒｅ０}（Ｘ_１，Ｘ_２，．．．，Ｘ_Ｍ，Ｚ）
ここで、Ｘ_１及びＸ_２は、温度、電力等のパラメータであり、Ｍは、使用されるパラメータの総数である。より具体的には、いくつかの実施形態では、コアコスト計算器２１２は、以下の式を使用してコアごとのコストを決定する。

ここで、ｚ∈［０，１］及びＰｏｗｅｒ_{Ｃｏｒｅ０}は、Ｃｏｒｅ０の電力消費であり、Ｐｅｒｆ_{Ｃｏｒｅ０}は、コア０の最大達成可能性能である。Ｐｏｗｅｒ_ＭＡＸは、全てのプロセッサコアの最大電力消費値であり、
Ｐｏｗｅｒ_ｍａｘ＝ｍａｘ（Ｐｏｗｅｒ_{Ｃｏｒｅ０}，Ｐｏｗｅｒ_{Ｃｏｒｅ１}，．．．，Ｐｏｗｅｒ_{ＣｏｒｅＮ－１}）で示される。
更に、Ｐｅｒｆ_ＭＡＸは、全てのプロセッサコアの最大性能値であり、
Ｐｅｒｆ_ｍａｘ＝ｍａｘ（Ｐｅｒｆ_{Ｃｏｒｅ０}，Ｐｅｒｆ_{Ｃｏｒｅ１}，．．．，Ｐｅｒｆ_{ＣｏｒｅＮ－１}）で示される。
これらの両方とも、コアコスト計算器２１２によってわかる。

いくつかの実施形態では、処理システム１００がバッテリモードで動作していることを電源モニタ２０４が示す場合、コアコスト計算器２１２は、アイドリングに対して低リークを優先するコスト関数を採用する。いくつかの実施形態では、高い温度がプロセッサコア１１０の最大周波数を低下させ、プロセッサコア１１０の信頼性に影響を及ぼすので、コアコスト計算器２１２は、プロセッサコア温度を考慮し、チップ上のホットスポットを決定するコスト関数を採用する。同様に、高い動作電圧がプロセッサコア１１０の信頼性を低下させる一方で、大きいディープＣステートレジデンシが信頼性を高める。温度、電圧及びディープＣステートレジデンシ等の要因を考慮するコスト関数を採用することによって、コアコスト計算器２１２は、そのような条件を反映するプロセッサコア１１０ごとにコストを計算する。いくつかの実施形態では、コアコスト計算器２１２は、所定の温度においてプロセッサコア１１０ごとに最大周波数に達するための最小電圧を考慮するコスト関数、又は、エージングカウンタ（aging counters）に基づくプロセッサコア使用年数を採用する。コアコスト計算器２１２は、同様の方法でコアごとのコストを計算し、各プロセッサコア１１０においてワークロード２０２を実行するコストに基づいて、プロセッサコア１１０の優先キュー１０６をコンパイルする。

図３は、いくつかの実施形態による、ワークロードを実行するために、プロセッサコア１１０の優先キュー１０６をコンパイルする方法３００のフロー図である。ブロック３０２において、コア選択エンジン１０４は、ワークロードを実行するために、プロセッサコアごとにパラメータを決定する。ブロック３０４において、コアコスト計算器２１２は、物理的制約要因２１０に記憶されたパラメータ、現在有効なシステム使用ポリシー２０６、及び、ワークロードの特性に基づいて、ワークロードを実行するために、プロセッサコア１１０ごとにコストを計算する。ブロック３０６において、コア選択エンジン１０４は、それらの計算されたコストに基づいて、プロセッサコア１１０を列挙する優先キュー１０６をコンパイルする。いくつかの実施形態では、高いコストは、ワークロードの実行に適したプロセッサコアに相関し、コア選択エンジン１０４は、コストの降順でプロセッサコア１１０を列挙する。

コア選択エンジン１０４は、プロセッサコア１１０ごとにコストを再計算し、優先キュー１０６のプロセッサコア１１０のリストを周期的に再コンパイルする。いくつかの実施形態では、ＯＳ１１８からのプロセッサコア１１０が新規のワークロードを実行するための要求の受信、システム使用ポリシー２０６の変更、又は、電力モードの変更の電源モニタ２０４からの指標等の割込みイベントに応答して、コア選択エンジン１０４は、プロセッサコア１１０ごとにコストを再計算し、優先キュー１０６のプロセッサコア１１０のリストを再コンパイルする。

図４は、いくつかの実施形態による、選択したコア識別情報をオペレーティングシステム１１８に提供するコア選択エンジン１０４のブロック図である。電力モードの電源モニタ２０４からの指標、トレードオフパラメータＺ２０８設定に基づく現在有効なシステム使用ポリシー２０６、プロセッサコア１１０ごとの物理的制約要因２１０、及び、ワークロードの特性に基づいて、コア選択エンジン１０４は、ワークロードを実行するために、コストの降順で４つのプロセッサコアを列挙する優先キュー１０６をコンパイルする。図示した例では、コア選択エンジン１０４は、ワークロードを実行するための最高コストのプロセッサコアとしてプロセッサコアＣ３ ４０６を、ワークロードを実行するための２番目に高いコストのプロセッサコアとしてプロセッサコアＣ１ ４０２を、ワークロードを実行するための３番目に高いコストのプロセッサコアとしてプロセッサコアＣ４ ４０８を、ワークロードを実行するための４番目に高いコストのプロセッサコアとしてプロセッサコアＣ２ ４０４をリストしている。

プロセッサコアがワークロードを実行するための要求をＯＳ１１８から受信したことに応じて、コア選択エンジン１０４は、プロセッサコアＣ３ ４０６の識別子をＯＳ１１８に伝達し、プロセッサコアＣ３ ４０６を優先キュー１０６からポップする（すなわち、除去する）。いくつかの実施形態では、コア選択エンジン１０４は、ＯＳ１１８によって読み出されるレジスタに識別子を書き込むことによって、識別子を伝達する。ワークロードを実行するためにＯＳがプロセッサコアＣ３ ４０６を利用している間、優先キュー１０６は、最高コストのプロセッサコアとしてプロセッサコアＣ１ ４０２、２番目に高いコストプロセッサコアとしてプロセッサコアＣ４ ４０８、３番目に高いコストプロセッサコアとしてプロセッサコアＣ２ ４０４のみを含む。ＯＳ１１８が第２のプロセッサコアを要求する場合、コア選択エンジン１０４は、プロセッサコアＣ１ ４０２の識別子をＯＳ１１８に伝達し、優先キュー１０６からプロセッサコアＣ１ ４０２をポップする。このとき、優先キュー１０６は、プロセッサコアＣ４ ４０８及びプロセッサコアＣ２ ４０４のみを含む。

ＯＳ１１８がプロセッサコアＣ３ ４０６でのワークロードの実行を完了すると、ＯＳ１１８は、ワークロードがプロセッサコアＣ３ ４０６での実行を完了したことをコア選択エンジン１０４に示す。指標を受信したことに応じて、コア選択エンジン１０４は、プロセッサコアＣ３ ４０６において次のワークロードを実行する新規のコストを計算し、プロセッサコアＣ３ ４０６を優先キュー１０６に再挿入する。いくつかの実施形態では、コア選択エンジン１０４は、更新されたシステム使用ポリシー２０６等の割込みイベントに応じて又は周期的に、プロセッサコアごとにコストを決定する。

いくつかの実施形態では、ＯＳ１１８からのプロセッサコアがワークロードを実行するための要求は、例えば、ＯＳ１１８が優先度の低いバックグラウンドタスクを実行している場合等のように、ワークロードが低い優先度であるという指標を含む。プロセッサコアが低優先度ワークロードを実行するための要求を受信したことに応じて、コア選択エンジン１０４は、ワークロードを実行するために、最低コストプロセッサコアＣ２ ４０４の識別子を伝達し、プロセッサコアＣ２ ４０４を優先キュー１０６から除去する。

図５は、いくつかの実施形態による、選択したコア識別情報を、処理ユニットからオペレーティングシステムに提供する方法５００を示すフロー図である。方法５００は、図１に示す処理ユニット１０２、及び、図２に示すコア選択エンジン１０４のいくつかの実施形態で実施される。

ブロック５０２において、処理ユニット１０２は、プロセッサコアに関するワークロードの要求をＯＳ１１８から受信する。ブロック５０４において、コア選択エンジン１０４は、トレードオフパラメータＺ２０８の現在の値に基づいて、システム使用ポリシー２０６を決定する。ブロック５０６において、コアコスト計算器２１２は、コスト関数を適用して、電力モードの電源モニタ２０４からの指標、トレードオフパラメータＺ２０８設定に基づく現在有効なシステム使用ポリシー２０６、プロセッサコア１１０ごとの物理的制約要因２１０、及び、ワークロードの特性に基づいて、ワークロードを実行するためにプロセッサコア１１０ごとにコストを計算する。

ブロック５０８において、コア選択エンジン１０４は、プロセッサコア１１０のための優先キュー１０６をコンパイルし、各プロセッサコア１１０においてワークロードを実行する計算されたコストに基づいて、それらをソートする。いくつかの実施形態では、高いコストは、ワークロードに対して適切なプロセッサコアに相関し、コア選択エンジン１０４は、最も高いコストのプロセッサコアが優先キュー１０６内の第１のプロセッサコアであるように、コストに従って降順にプロセッサコアをソートする。いくつかの実施形態では、処理システム１００がＤＣモード（バッテリ）で動作していることを電源モニタ２０４が示す場合、コア選択エンジン１０４は、選択したプロセッサコアとして、アイドリングのための最低リークを有するプロセッサコア１１０を選択する。

ブロック５１０において、コア選択エンジン１０４は、ワークロードを実行するための選択したプロセッサコアの識別子をＯＳ１１８に伝達する。いくつかの実施形態において、コア選択エンジン１０４は、選択したプロセッサコアの識別子を、ＯＳ１１８によって読み出されるレジスタに書き込む。コアコスト計算器２１２によって適用されるコスト関数に応じて、ＡＣ電力モードからＤＣ電力モードへの切替え等のパラメータ又は条件を変更することは、各プロセッサコアにおいてワークロードを実行するコストの再計算をトリガし、結果として、ＯＳ１１８に伝達される選択したプロセッサコア識別子に対する変更をもたらす。いくつかの実施形態では、更新され選択したプロセッサコア識別子のＯＳ１１８への伝達は、結果として、ＯＳ１１８が、新規の処理をスケジューリングすること、又は、現在のタスクを他のコアに移行することをもたらす。

ブロック５１２において、選択したプロセッサコアの識別子をＯＳ１１８に伝達したことに応じて、コア選択エンジン１０４は、ＯＳ１１８が、選択したプロセッサコアにおいてワークロードを実行している間に、識別された選択したプロセッサコアを優先キュー１０６から除去する。ワークロードが、選択したプロセッサコアでの実行を完了すると、ＯＳ１１８は、ワークロードが完了したことをコア選択エンジン１０４に示す。ブロック５１４において、コア選択エンジン１０４は、ＯＳ１１８から、ワークロードが実行を完了したという指標を受信する。ブロック５１６において、コアコスト計算器２１２は、選択したプロセッサコアの新規のコストを計算し、コア選択エンジン１０４は、新規のコストに基づく位置において、選択したプロセッサコアを優先キュー１０６に戻す。次いで、方法フローは、次のワークロードのためにブロック５０２に戻って継続する。

コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体（例えば、システムＲＡＭ又はＲＯＭ）はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体（例えば、磁気ハードドライブ）はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。

いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行されると、上記の技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）等のソリッドステート記憶デバイス、又は、他の１つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

Claims (14)

1. 処理システムの複数のプロセッサコアの各プロセッサコアにおいて第１のワークロードを実行するための第１のコストを決定するステップと、
   前記処理システムの処理ユニットにおいて、前記第１のコストに基づいて、前記第１のワークロードを実行するための第１のプロセッサコアを選択するステップと、
   前記第１のプロセッサコアの識別子を、前記処理システムのオペレーティングシステムに伝達するステップと、を含む、
   方法。
2. 前記第１のコストは、システム使用ポリシー、前記第１のワークロードの特性、及び、各プロセッサコアの１つ以上の物理的制約のうち少なくとも１つに基づいている、
   請求項１の方法。
3. 前記システム使用ポリシーは、エネルギー効率と性能との間のトレードオフに基づいている、
   請求項２の方法。
4. 前記システム使用ポリシーの変更を検出したことに応じて、前記第１のコストを更新するステップを更に含む、
   請求項２の方法。
5. 各プロセッサコアにおいて前記第１のワークロードを実行するための前記第１のコストに基づいて、前記複数のプロセッサコアについての第１の優先キューをコンパイルするステップを更に含み、
   前記選択するステップは、最も高い第１のコストを有するプロセッサコアを選択するステップを含む、
   請求項１の方法。
6. 前記第１のワークロードが低い優先度を有するという指標を前記オペレーティングシステムから受信するステップと、
   各プロセッサコアにおいて前記第１のワークロードを実行するための前記第１のコストに基づいて、前記複数のプロセッサコアについての第１の優先キューをコンパイルするステップと、を更に含み、
   前記選択するステップは、最も低い第１のコストを有するプロセッサコアを選択するステップを含む、
   請求項１の方法。
7. 第１のプロセッサコアが前記第１のワークロードを実行するための要求を前記オペレーティングシステムから受信するステップと、
   選択されたプロセッサコアの識別子を前記オペレーティングシステムに伝達したことに応じて、前記選択されたプロセッサコアを前記第１の優先キューから除去するステップと、を更に含む、
   請求項５の方法。
8. 前記処理ユニットにおいて、前記選択されたプロセッサコアにおける第１のワークロードの実行を完了したという指標を前記オペレーティングシステムから受信するステップと、
   前記選択されたプロセッサコアを前記第１の優先キューに戻すステップと、
   前記処理ユニットにおいて、前記複数のプロセッサコアの各プロセッサコアにおいて第２のワークロードを実行するための第２のコストを決定するステップと、
   前記処理ユニットにおいて、各プロセッサコアにおいて前記第２のワークロードを実行するための前記第２のコストに基づいて、前記複数のプロセッサコアについての第２の優先キューをコンパイルするステップと、を更に含む、
   請求項７の方法。
9. 複数のプロセッサコアと、
   処理ユニットと、を備え、
   前記処理ユニットは、
   各プロセッサコアにおいて第１のワークロードを実行するための第１のコストに基づいて、前記複数のプロセッサコアについての第１の優先キューを決定することと、
   前記第１の優先キューに基づいて、前記第１のワークロードを実行するために選択された第１のプロセッサコアの識別子をオペレーティングシステムに伝達することと、
   を行うように構成されている、
   デバイス。
10. 前記処理ユニットは、前記選択された第１のプロセッサコアの識別子を、前記オペレーティングシステムによって読み出されるように構成されたレジスタに書き込むように更に構成されている、
    請求項９のデバイス。
11. 前記第１のコストは、システム使用ポリシー、前記第１のワークロードの特性、及び、各プロセッサコアの１つ以上の物理的制約に基づいている、
    請求項９のデバイス。
12. 前記処理ユニットは、前記システム使用ポリシーの変更を検出したことに応じて、前記第１のコストを更新するように更に構成されている、
    請求項１１のデバイス。
13. 前記処理ユニットは、
    第１のプロセッサコアが前記第１のワークロードを実行するための要求を前記オペレーティングシステムから受信することと、
    前記選択された第１のプロセッサコアの識別子を前記オペレーティングシステムに伝達したことに応じて、前記選択された第１のプロセッサコアを前記第１の優先キューから除去することと、
    を行うように更に構成されている、
    請求項９のデバイス。
14. 前記処理ユニットは、
    前記選択された第１のプロセッサコアにおける第１のワークロードの実行を完了したという指標を前記オペレーティングシステムから受信することと、
    前記選択された第１のプロセッサコアを前記第１の優先キューに戻すことと、
    前記複数のプロセッサコアの各プロセッサコアにおいて第２のワークロードを実行するための第２のコストを決定することと、
    各プロセッサコアにおいて前記第２のワークロードを実行するための前記第２のコストに基づいて、前記複数のプロセッサコアについての第２の優先キューを決定することと、
    を行うように更に構成されている、
    請求項１３のデバイス。