JP7686886B2 - 設計ルール準拠のための機械学習ベースのレイアウトナッジング - Google Patents

Description

（関連出願の相互参照）
本出願は、２０２１年１１月１日に出願された米国特許出願第１７／５１６，４７６号の利益を主張し、その内容は参照により本明細書に組み込まれる。

（発明の分野）
本開示は、概して、集積回路設計に関し、限定はしないが、特に、ベンダプロセスノード設計ルールに準拠して、機能的に一貫性のある製造可能な集積回路レイアウトを生成するための技術に関する。

現代の集積回路レイアウトは、複数の物理層又は材料層を含んでいる。各層は、レイアウトにおいてバイナリマスクとして表されている。マスクは、フォトレジスト材料がウェハ製造中に露光される位置を示す。このようにして、マスクは、半導体集積回路内の材料の有無を記述している。集積回路の製造は、典型的には、複数の堆積及び除去ステップを含み、その各々は、１つ以上のバイナリマスクによって記述することができる。全体的なレイアウトは、半導体層に堆積された導電性材料、半導体材料、及び絶縁材料の位置を記述し、ナノメートルのオーダーで正確であり得る。したがって、製造エラーは、集積回路の機能を損なう可能性があり、製造プロセスの歩留まりに影響を及ぼす可能性がある。

各半導体製造システムは、製造プロセスのばらつきと、集積回路が設計通りに機能する必要性とから生じる制約を集積回路レイアウトに課している。「ベンダプロセスノード」と称される所与のシステム上で製造可能であるために、レイアウトは、そのシステムに特有の設計ルールに準拠する必要がある。設計ルールは、プロセスノードによって課される制約を、例えば、ソフトウェアで自動化することができる論理（「電子設計自動化」及び「設計ルールチェック」と称される）として符号化する。例示的な例では、集積回路レイアウトは、物理的な集積回路のナノスケールジオメトリを形成する光リソグラフィプロセスの解像度によって制限され得る。

機械学習モデルは、ラベル付けされた訓練セットを使用する教師あり学習を含む種々の方法で訓練される。集積回路設計は、設計プロセスにおける人間の専門知識の完全な関与と、設計ルールの基礎となる独自の光リソグラフィシステムデータに対するアクセス制限とに起因して、機械学習モデルの開発に対する課題を提示している。結果として、訓練データは、例えば、分類器モデルを訓練するための教師なし方法のために、公的に利用可能な準拠レイアウトに限定される。場合によっては、ラベル付けされた準拠レイアウト及び非準拠レイアウトの限られたデータセットが、教師あり学習技術を可能にする製造業者によって利用可能にされる。したがって、機械学習モデルを訓練及び展開して、非準拠集積回路レイアウトを識別し、回路機能を維持する準拠レイアウトを生成する技術が必要とされている。

本発明の非限定的かつ非網羅的な実施形態は、以下の図を参照して説明され、同様の参照番号は、別段の指定がない限り、様々な図全体を通して同様の部分を指す。適切な場合に図面を混乱させないように、要素の全てのインスタンスが必ずしもラベル付けされているわけではない。図面は、必ずしも縮尺通りではなく、代わりに、説明される原理を例示することに重点が置かれている。
本開示の実施形態による、半導体製造システム設計ルールに準拠して、機能的に一貫性のある製造可能な集積回路レイアウトを生成するための例示的システムの概略図である。 本開示の実施形態による、機械学習モデルを使用して第１のレイアウトから集積回路の準拠した第２のレイアウトを生成するための例示的なプロセスを示す概略図である。 本開示の実施形態による、準拠する第２のレイアウトを生成するために機械学習モデルを訓練するための例示的なプロセスを示す概略図である。 本開示の実施形態による、レイアウトファイルからラベル付き訓練データを生成するための例示的な技術を示す概略図である。 本開示の実施形態による、準拠する第２のレイアウトを生成するために機械学習モデルを訓練するための例示的なプロセスにおけるデータフローを示すブロックフロー図である。 本開示の実施形態による、半導体製造システム設計ルールに準拠して、機能的に一貫性のある製造可能な集積回路レイアウトを生成するための例示的なプロセスのブロックフロー図である。

本明細書では、機械学習モデルを使用して、半導体製造システム設計ルールに準拠して機能的に一貫性のある製造可能な集積回路レイアウトを生成するためのシステム及び方法の実施形態を説明する。以下の説明では、実施形態の完全な理解を提供するために、多数の特定の詳細が記載される。しかしながら、当業者は、本明細書で説明される技術が、特定の詳細のうちの１つ以上なしで、又は他の方法、構成要素、材料などを用いて実施され得ることを認識するであろう。

本明細書全体を通して「１つの実施形態」又は「一実施形態」というのは、実施形態に関連して記載された特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して種々の箇所における「一実施形態では（in one embodiment）」又は「一実施形態では（in an embodiment）」という句の出現は、必ずしも全てが同じ実施形態を指すとは限らない。更に、特定の特徴、構造、又は特性は、１つ以上の実施形態では任意の好適な方法で組み合わされ得る。

各ベンダプロセスノードは、製造プロセスにおける可変性、解像度の制限、及びウェハの制限、並びに集積回路が設計通りに機能する必要性から生じる制約を集積回路レイアウトに課す。所与のシステム上で製造可能であるために、レイアウトは、そのシステムに特有の設計制約に準拠する必要がある。設計ルールは、製造プロセスにおいて課される制約を、例えば、ソフトウェアで自動化することができる論理（「電子設計自動化」及び「設計ルールチェック」と称される）として符号化する。例示的な例では、集積回路レイアウトは、物理的な集積回路のナノスケールジオメトリを形成する光リソグラフィプロセスの解像度によって制限され得る。

集積回路レイアウト特徴の特徴的な寸法は、２０１２年の２２ｎｍプロセスノードから、２０１４年の１４ｎｍプロセスノードへ、２０１７年の１０ｎｍプロセスノードへと、開発中のシングルナノメートル及びサブナノメートルプロセスノードとともに、徐々にスケールが縮小している。それぞれの進歩は、多層レイアウト、層間構造、垂直特徴、及び堆積システム動作窓の物理的限界に近づく寸法などの追加の複雑さを伴う。その結果、設計制約の数及び複雑さが増加するにつれて、人間の設計者にとって設計ルールを理解することがますます困難になってきている。

回路レイアウトの設計ルールチェック及び修正に対する典型的な手法は、第２のレイアウト特徴を識別するための固定アルゴリズムと結合された人間の設計者の専門知識に依存する。かかる手法は、設計制約間の相互作用のレベルが高度に結合された設計ルールをもたらすときに非実用的になる。設計ルールに基づいて機械学習モデルを訓練することにより、別の手法が提示される。人工ニューラルネットワークなどの機械学習モデルは、多くの相互に関連するパラメータを有するシステムによく適しているが、設計プロセスにおける人間の専門知識の完全な関与のために、及び設計ルールの基礎となる独自の光リソグラフィシステムデータに対するアクセス制限のために、集積された回路設計は、機械学習モデルの開発に対する課題を表している。したがって、機械学習モデルを訓練及び展開して、非準拠集積回路レイアウトを識別し、製造可能な第２のレイアウトの１つ以上のバリエーションを生成し、人間の監督の有無にかかわらずレイアウトを修正して、初期レイアウトの回路機能を保持する準拠レイアウトを生成する技術が必要とされている。

機能的に一貫性があり製造可能な集積回路レイアウトを生成するためのシステム及び方法の実施形態は、準拠レイアウトの「摂動（perturbation）」と称される準拠レイアウトファイルのスパースデータセットを使用してラベル付きデータの訓練セットを生成し、訓練セットを使用して人工ニューラルネットワークを訓練し、訓練された機械学習モデルを展開して設計ルール違反を識別し、非準拠の「第１の」レイアウトの変換を生成して準拠の「第２の」レイアウトを生成するための手法を含む。例示的な例では、集積回路の第１のレイアウトが、例えば人間の設計者による検証のためにコンピュータシステムに提出される。コンピュータシステムは、第１のレイアウトを個別のパッチにセグメント化し、各パッチを設計ルールに対して検証する。非準拠パッチが処理され、システムは、設計ルールの特定のセットに対して訓練された機械学習モデルを使用して非準拠パッチの変換を生成する。第１のレイアウトに変換を適用して、設計ルールに準拠する第２のレイアウトを出力する。

本明細書で説明する技術は、変換が第１のレイアウトの性能特性との機能的一貫性を維持するのに十分に小さくなり得るという点で、追加の設計最適化に従い得る。しかしながら、場合によっては、変換及び／又は第２のレイアウトを生成するために適用される機械学習方法は、最適化プロセス中に繰り返すことができ、例えば、複数の最適化更新が完了するたびに繰り返すことができる。機械学習方法はまた、集積回路の性能を維持するための手法として、機能的な一貫性を改善するために、物理的又は機能的なシミュレーションで補完され得る。

有利には、本明細書に記載される技術は、少なくとも部分的に、ラベル付けされた訓練セットを生成するための１つ以上の特定のデータ準備手法を組み込むことによって、集積回路レイアウトの設計ルールチェックを改善し、そうでなければ、ラベル付けされたデータは利用不可能となる。更に、機械学習モデルは、固定アルゴリズム技術とは対照的に、新しい訓練データが準備されるときに再訓練され得る。したがって、説明されるシステム及び方法は、任意の半導体製造プロセスのために開発されることができる適応ツールを表し、そこからは、スパースデータのみが利用可能であり、これは、集積回路設計の性能、ロバスト性、並びに計算及び人的リソース需要の実質的改良を表す。

図１は、本開示の実施形態による、半導体製造システム設計ルールに準拠して、機能的に一貫性のある製造可能な集積回路レイアウトを生成するための例示的なシステム１００の概略図である。例示的なシステム１００は、１つ以上のサーバ１０５、１つ以上のクライアントコンピューティングデバイス１１０、１つ以上の半導体製造システム１１５、及びネットワーク１２０を含む。サーバ（単数又は複数）１０５は、訓練データ１３０の第１のデータベース１２５と、設計ルール１４０の第２のデータベース１３５と、１つ以上の訓練された機械学習モデル１４５と、ソフトウェア１５５において符号化された１つ以上の未訓練機械学習モデル１５０と、を含む。ソフトウェア１５５の一部として、サーバ（単数又は複数）１０５は、コンピュータ回路１６０を使用してモデル１４５～１５０を訓練及び／又は展開するための命令を含む。いくつかの実施形態では、サーバ（単数又は複数）１０５は、限定はしないが、ＧＤＳＩＩ又はＯＡＳＩＳを含む１つ以上のデータベースファイルフォーマットで記憶され得る、集積回路レイアウトファイルとも称されるレイアウトファイル１７０を記憶する第３のデータベース１６５を更に含む。

以下の説明は、設計ルール１４０に準拠した集積回路レイアウトを生成するためのシステムの一部として機械学習モデル１４５～１５０を訓練及び／又は展開するためのネットワーク化されたシステムを実装する本開示の実施形態に焦点を当てている。しかしながら、本開示のいくつかの実施形態は、ラップトップ又はパーソナルコンピュータなどのクライアントコンピューティングデバイス（単数又は複数）１１０上で実装されているプロセスの一部又は全部を含むことが想定される。例えば、未訓練モデル１５０の訓練は、サーバ（単数又は複数）１０５を使用して実装されてもよく、一方で、訓練済みモデル１４５は、ネットワーク１２０を介してクライアントコンピューティングデバイス１１０に転送されてもよく、クライアントコンピューティングデバイス１１０上に直接展開されてもよい。同様に、例示的なシステム１００の構成要素は、ユニタリシステムではなく、分散コンピューティングシステム（例えば、クラウドシステム）上でホスト及び／又は記憶されてもよい。例えば、第１のデータベース１２５、第２のデータベース１３５、第３のデータベース１６５、及び／又はコンピュータ回路１６０は、訓練データ１３０、設計ルール１４０、ソフトウェア１５５、及び／又はレイアウトファイル１７０の部分が、１つ以上の物理的ロケーションにおいて分散システムシステムによって記憶又は実行され得るように、分散コンピューティングにわたって実装され得る。

例示的なシステム１００の動作の例示的な例では、クライアントコンピューティングデバイス１１０のユーザは、製造システム１１５を使用して製造される集積回路を記述するレイアウト２１０（図２を参照）を準備する。レイアウト２１０は、クライアントコンピューティングデバイス１１０上に記憶及び／又はホストされ得る自動設計ルールチェックソフトウェアを使用して調べられる。追加的に又は代替的に、レイアウト２１０は、ネットワーク１２０を介してサーバ（単数又は複数）１０５に転送されてもよく、設計ルールチェックエンジンは、サーバ（単数又は複数）１０５上でホスト及び／又は記憶される。レイアウト２１０が製造システム１１５に対応する設計ルール１４０に準拠する場合、レイアウト２１０は、例えば、ウェハスケール半導体製造プロセス上で物理的な集積回路を製造する際に使用するために製造システム１１５に転送されてもよい。

製造システム１１５は、集積回路レイアウトを処理し、レイアウトデータをマスクデータに変換する、レイアウト設計と半導体ファウンドリとの間のパイプラインにおける複雑なシステムの一例である。マスクデータは、物理的な半導体デバイス製造のフォトリソグラフィプロセスで使用されるフォトマスクを生成するために使用される。例示的なシステム１００の文脈において、製造システム（単数又は複数）１１５は、視覚的な説明を簡単にするために、ネットワークインタフェースコンピュータ（例えば、サーバ）によって表される。典型的には、複数のプロセス（例えば、逆リソグラフィ、光近接効果補正、プロセス補正コード）は、集積回路のための設計ルール１４０の第２のレイアウトがファウンドリに送信される時点を指す「テープアウト」と、ウェハ上の準拠集積回路の製造との間に完了される。

しかし、レイアウト２１０が設計ルール１４０に違反している場合、レイアウト２１０を製造することはできない。代わりに、ソフトウェア１５５は、変換済みレイアウト２３５を生成し、レイアウト２１０の機能を保存するように、訓練済みモデル（単数又は複数）１４５を実装する。次いで、変換済みレイアウト２３５が出力される。出力することは、限定はしないが、ネットワーク１２０を介して製造システム（単数又は複数）１１５に転送すること、及び／又は変換済みレイアウト２３５をレイアウトファイル１７０として第３のデータベース１６５に記憶することを含むことができる。いくつかの実施形態では、変換済みレイアウト２３５は、製造システム（単数又は複数）１１５に伝送され、半導体ウェハを製造するために使用される。いくつかの実施形態では、第１のレイアウト２１０及び第２のレイアウト２３５の両方が、レイアウトファイル１７０として第３のデータベース１６５に記憶される。

しかしながら、いくつかの実施形態では、更新された設計ルール１４０及び／又は新しい設計ルール１４０は、製造システム（単数又は複数）１１５から受信され、例えば、未訓練モデル１５０は、訓練済みモデル１４５がまだ利用可能ではない新しい製造システム１１５のために訓練される。また、半導体処理技術は、新しいデバイス及び技術が開発されるにつれて定期的に改善されるため、例示的なシステム１００は、訓練済みモデル１４５の再訓練と、設計ルール１４０に対する変更を伴う新しいモデル１４５～１５０の準備とをサポートすることが企図される。

以下の段落でより詳細に説明するように、訓練済みモデル１４５は、レイアウト２１０を処理し、レイアウト２１０に適用される１つ以上の変換を記述するグローバル変換を生成して、それを設計ルール１４０に準拠させることによって、変換済みレイアウト２３５を生成する。生成されると、レイアウト２１０及び変換済みレイアウト２３５は、訓練データ１３０として記憶されてもよく、かつ／又は例示的なシステム１００の他の構成要素に転送されてもよい。

図２は、本開示の実施形態による、機械学習モデルを使用してレイアウト２１０から集積回路の変換済みレイアウト２３５を生成するための例示的なプロセス２００を示す概略図である。例示的なプロセス２００は、限定はしないが、サーバ（単数又は複数）１０５及び／又はクライアントコンピューティングデバイス（単数又は複数）１１０を含む、図１の例示的なシステム１００の１つ以上の構成要素によって実装され得る。例示的なプロセス２００は、レイアウト２１０にアクセスし、かつ／又はそれを受信し、パッチ２１５を定義し、１つ以上の変換２２５を生成し、出力座標ベクトル２３０を生成し、変換済みレイアウト２３５を生成するための動作２０１～２０９を含む。

例示的なプロセス２００は、コンピュータシステムによって実装される一連の動作２０１～２０９として図示されるが、動作２０１～２０９のうちの１つ以上は、省略され、並べ替えられ、又は分割されてもよいことを理解されたい。例えば、いくつかの実施形態では、動作２０１～２０３はクライアントコンピューティングデバイス（単数又は複数）１１０によって実装され、動作２０５～２０９はサーバ（単数又は複数）１０５によって実装される。いくつかの実施形態では、例示的なプロセス２００は、対話型設計環境の一部として実装することができ、それによって、コンピュータシステムの人間のユーザに、レイアウト２１０の開発中にレイアウトへの変換を提示することができる。対話型設計環境は、訓練済みモデル１４５の出力をディスプレイ、端末上に、又は他の電子デバイスを通して提示する、クライアントコンピューティングデバイス（単数又は複数）１１０又はサーバ（単数又は複数）１０５上にホストされたアプリケーションなどのユーザインタフェースの一部として実装され得る。例示的なプロセス２００は、既存の設計ソフトウェアと統合して補正機能を提供することができ、それによって、集積回路レイアウトを設計するために使用されるソフトウェアの性能を改善することができる。

動作２０１において、コンピュータシステムは、レイアウト２１０を受信及び／又はアクセスする。図示されるように、レイアウト２１０は、物理的な集積回路の材料構成要素を構成する金属、酸化物、誘電体、又は半導体層の処理に対応するフォトレジストパターンを記述する、ポリゴン２１１と称される平面的な幾何学的形状に関して集積回路を表す。レイアウト２１０は、集積回路をともに定義し、特定の製造システム１１５のための設計ルール１４０に対して検証される１つ以上のバイナリマスクを記述するバイナリフォーマットファイルである。

動作２０３において、コンピュータシステムは、レイアウト２１０をセグメント化し、複数の異なるパッチ２１５を定義する。各パッチ２１５は、レイアウト２１０の離散部分を記述する。パッチ２１５は、異なる特性長さスケールに対応する複数のレベルの粒度で定義することができる。例えば、細かいパッチは、設計ルール１４０が幾何学的制限に対処する長さスケールで定義することができる。別の例では、粗いパッチは、設計ルール１４０がプロセス制限に対処する長さスケールで定義され得る。このようにして、パッチ２１５の粒度の複数のレベルを使用して変換を準備することができる。セグメント化は、パッチ２１５を定義するために異なる手法を適用することができる。一例では、パッチ２１５は、レイアウト２１０によって表される集積回路の異なる物理領域を記述する。別の例では、パッチ２１５は、レイアウト２１０によって記述され、集積回路によって実装される論理機能の異なる物理的実装形態を記述する。いくつかの実施形態では、レイアウト２１０は、パッチ２１５のセットがレイアウト内で複数回繰り返されるように、基本論理機能の繰り返し実装形態を含む。有利には、１つのかかるパッチ２１５を補正するために生成されたローカル補正２２０は、他の同一のパッチ２１５に適用されてもよく、例示的なプロセス２００の計算リソース要求を低減する。

動作２０５において、パッチ２１５が設計ルール１４０に対してチェックされる。いくつかの実施形態では、設計ルール１４０は、ローカル制約とグローバル制約の両方を含む。ローカル制約の例には、１層ルール及び２層ルールが含まれるが、これらに限定されない。１層ルールは、例えば、レイアウト２１０内のポリゴン２１１の最小幅を指定する幅ルールを含む。別の例では、スペーシングルールは、２つの隣接するポリゴン２１１間の最小距離を指定する。２層ルールは、対照的に、２つの層の間の関係を指定する。例えば、囲みルールは、コンタクト又はビアなどの１つのタイプのオブジェクトが最小厚さの金属層によって覆われることを指定する。当業者によって理解されるように、幅、間隔、及び厚さの公称値は、製造技術がサブナノメートルプロセスノードに向かって進歩するにつれて、着実に減少している。したがって、製造技術が改善されるにつれて、設計ルール１４０は、パッチ２１５に対してますます精密な制限を課す。加えて、他の設計ルール１４０が例示的なプロセス２００の一部として企図されることが理解される。前に説明したように、設計ルール１４０は、概して、半導体製造プロセスにおける変動性、光学プロセスの解像度限界を考慮し、集積回路の機能を維持するために、レイアウト２１０に対する幾何学的制約及び／又は接続性制約を指定する。

動作２０５の一部として、コンピュータシステムは、パッチ２１５から１つ以上の非準拠パッチ２２０を識別する。非準拠パッチ２２０は、集積回路の製造を管理する少なくとも１つの設計ルール１４０に違反する。非準拠パッチの識別は、データベースファイル（例えば、ＧＤＳＩＩ、ＯＡＳＩＳフォーマットレイアウトファイル）を直接使用して実装することができるが、レイアウトの自動（例えば、人間の関与なし）検証のための設計ルールチェック（ＤＲＣ）ソフトウェアに特有の他のファイルフォーマットを使用して実装することもできる。いくつかの実施形態では、訓練済みモデル１４５は、非準拠パッチ２２０を分類するように訓練される。例示的な例では、訓練することは、例えば、機械可読言語で製造業者が供給した設計ルールを指定するＤＲＣルールファイルの形態で、設計ルール１４０を与えられた設計ルールチェックエンジンを使用することを含む。ＤＲＣチェックエンジンは、ＧＤＳＩＩファイル及びＤＲＣルールファイルを読み取り、ＧＤＳＩＩファイルに対する設計ルールの準拠を報告することができる。ＤＲＣチェックエンジンの出力は、訓練に使用することができる。例示的なプロセス２００は、４つの非準拠パッチ２２０を用いて示されているが、例示的なプロセス２００が「Ｎ」個の局所変換２２５を生成することを含み得るように、その数は設計間で異なり得ることが理解され、ここで「Ｎ」は正の整数を表す。

いくつかの実施形態では、訓練済みモデル１４５は、非準拠パッチ２２０の画像２２１を入力し、非準拠パッチ２２０を設計ルール１４０に準拠する準拠パッチに変換することが予測される変換２２５を出力するように訓練された畳み込みネットワークモデルである。この文脈では、「変換」という用語は、変換済みレイアウト２３５を生成するためにレイアウト２１０と組み合わせることができる値、ベクトルなどの値のシーケンス、又は値の行列を表す。例示的な例では、変換２２５は、非準拠パッチ２２０のポリゴン２１１と、ポリゴン２１１のエッジ及び／又は頂点と、エッジ及び／又は頂点が修正される変換２２５の範囲とを識別するスカラー値のベクトルであり得る。このようにして、変換は、レイアウト２１０の数値表現に適用することができる演算子として、変換済みレイアウト２３５を生成するためのレイアウト２１０の修正を記述することができる。

複数の機械学習モデルアーキテクチャは、画像を取り込み、数値のベクトルを出力することができ、その畳み込みネットワークは一例であることを理解されたい。いくつかの実施形態では、訓練済みモデル１４５は、例えば、ビジョントランスフォーマモデルなど、画像又は画像タイプ入力を受信するように構成されたトランスフォーマモデルを含む。画像フォーマット入力の代替的に、モデル入力は、マスクレイアウトに対応する頂点及び／又はエッジを記述する座標のベクトルを含むことができる。したがって、レイアウトは、ポリゴン２１１の座標を含むベクトルとして指定することができる。

ベクトルベースの入力では、訓練済みモデル１４５は、限定はしないが、例えば、入力ベクトル中のポリゴン２１１の順序に関して順序不変であることによって、入力対称性を反映するような方法で出力ベクトルを生成するように訓練されたエンコーダモデルであるか、又はそれを含むことができる。いくつかの実施形態では、訓練済みモデル１４５は、１つ以上のグラフニューラルネットワーク（ＧＮＮ）であるか、又はそれを含むことができる。動作中、ＧＮＮは、１つのエッジタイプを使用して同じポリゴンの角を接続し、別のエッジタイプを使用して同じ層内のポリゴンを符号化し、第３のエッジタイプを使用して同じレイアウト内の層を符号化することができる。このようにして、ＧＮＮを使用して、パッチ２１０の粒度の１つ以上のレベルで変換２２５を生成することができる。

非準拠パッチ２２０を訓練済みモデル１４５に入力することを容易にするために、動作２０５は、各非準拠パッチ２２０について画像２１１を生成することを含む。いくつかの実施形態では、各画像２２１は、ポリゴン２１１を真として表し、背景を偽として表すバイナリ画像である。

訓練済みモデル１４５は、設計ルール１４０を満たし、レイアウト２１０との機能的一貫性を保つ非準拠パッチ２２１の１つ以上のポリゴン２１１に適用される１つ以上の変位又は他の修正を予測することによって、変換２２５を生成する。いくつかの実施形態では、訓練された機械学習モデル１４５は、単一のポリゴン２１１のエッジの変位を記述する変換２２５を生成し、非準拠パッチ２２０は、１つ以上のポリゴン２１１を含み得る。いくつかの実施形態では、変換２２５は、非準拠パッチ２２０内の１つ以上のポリゴン２１１に対応する複数のエッジの変位を記述する。この文脈では、「変位」という用語は、エッジに適用される並進、回転、又は他の修正を指す。例えば、変位は、ポリゴン２１１の寸法及び／又は位置に影響を及ぼし得る。いくつかの実施形態では、変換２２５は、頂点を辺に追加すること、ポリゴン２１１をサイズ変更すること、ポリゴン２１１内の辺の数を増加又は減少させること、ポリゴン２１１の辺を分割することを記述する。機能的一貫性の保存は、図５を参照してより詳細に説明されるように、訓練の一部として学習されてもよい。

いくつかの実施形態において、変換２２５は、訓練された機械学習モデル１４５の出力層からのベクトルとして、訓練された機械学習モデル１４５によって生成される。例えば、訓練された機械学習モデル１４５が深層畳み込みネットワークである場合、モデルは、入力層と、出力層と、１つ以上の隠れ層とを含み得る。層の数、ニューロンの数、モデルが全結合であるかどうか、並びにモデルアーキテクチャの他の態様は、機械学習モデル１４５～１５０を開発することの一部として修正され得ることが、当業者によって理解されるであろう。更に、訓練済みモデル１４５は、モデルアーキテクチャの一部としてハイパーパラメータを組み込むことができ、そのチューニングは、未訓練機械学習モデル１５０を訓練して、設計ルール１４０の特定のセットに従って変換２２５を生成することの一部を形成することができる。

いくつかの実施形態では、変換２２５は、それぞれの変換２２５によって影響を受ける第１のレイアウトの層、層内のそれぞれの変換２２５のロケーション、それぞれの変換２２５の範囲、それぞれの非準拠パッチ２２５のポリゴン２１１のエッジ（それぞれの変換はエッジの変位を表す）、又はそれらの組み合わせを記述することができる座標ベクトルによって記述することができる。いくつかの実施形態では、座標ベクトルは、それぞれの非準拠パッチ２２０に対する変換２２５を記述する。有利には、完全な出力画像を生成するのではなく、レイアウト２１０に対して座標ベクトルを生成する手法は、例えば、座標ベクトルのサイズを低減し、これは、動作２０５の計算リソース需要を低減することができ、変換済みレイアウト２３５を生成するための複数の座標ベクトルの組み合わせを含む例示的なプロセス２００の後続の動作を容易にする。

いくつかの実施形態では、複数の変換２２５が、例示的なプロセス２００の一部として生成される。例えば、レイアウト２１０が複数の非準拠パッチ２２０を含む場合、動作２０５は、複数の非準拠パッチ２２５に適用される複数の変換２２５をもたらし得る。しかしながら、場合によっては、個々の非準拠パッチ２２０を設計ルール１４０に準拠させる変換２２５は、相互に互換性がないことがある。変換２２５は、各それぞれのポリゴン２１１への変換が設計ルール１４０の新たな違反をもたらす場合、相互に互換性がないことがある。例示的な例では、第１の非準拠パッチ２２０内の第１のポリゴン２１１は、狭すぎることによって幅ルールに違反しており、第２の異なる非準拠パッチ２２０内の第２のポリゴン２１１は、第２の非準拠パッチ２２０内の別のポリゴンに近すぎることによって間隔ルールに違反する。個々に、各ポリゴン２１１は、関連する設計ルールに対処するために１つ以上のエッジを変換することによって簡単に変換され得る。しかしながら、一緒に適用されるとき、第１のポリゴン及び第２のポリゴンは、互いに近すぎて、スペーシングルールに違反する。変換２２５はまた、各それぞれのポリゴン２１１に対する修正が、レイアウト２１０と変換済みレイアウト２３５との間の機能的不一致をもたらす場合、相互に互換性がなくてもよい。

したがって、例示的なプロセス２００は、動作２０７において変換２２５からグローバル変換２３０を生成することを含むことができる。レイアウト２１０が単一の非準拠パッチ２２０を含む場合、グローバル変換２３０は、変換２２５に対応するそれぞれの座標ベクトルであり、動作２０７は、グローバル変換２３０を用いてそれぞれの変換２２５の座標ベクトルを識別することを含む。動作２０５が、訓練された機械学習モデル１４５によって複数の変換２２５を生成することを含む場合、動作２０７は、個々の変換２２５を組み合わせてグローバル変換２３０を生成するための手法を含む。例えば、グローバル変換２３０は、各変換２２５を組み込むことができ、又は変換２２５のサブセットを組み込むことができる。

いくつかの実施形態では、動作２０７は、ルールベースのモデル２３１、オブジェクトモデル、又はグローバル変換２３０に組み込む変換２２５のサブセットを選択するための他の技術などの、固定アルゴリズム手法を含む。例えば、ルールベースモデル２３１は、任意の相互に互換性のない変換２２５を識別するための検証チェックの一部として、設計ルール１４０のサブセットを含み得る。いくつかの実施形態では、ルールベースモデル２３１はまた、ローカルパッチレベルではなくレイアウトレベルに制約を課すグローバル設計ルール１４０に対して変換２２５を検証する。例えば、グローバル設計ルール１４０は、レイアウト上のエリア制約を含むことができるが、これに限定されない。

追加的又は代替的に、ルールベースモデル２３１は、変換２２５が個別に及び／又は集合的に実装された後に、機能的一貫性を検証してもよい。いくつかの実施形態では、パッチレベルでの機能的一貫性の検証は、変換２２５が適用される前及び後のパッチ２１１内に表される構成要素の動作をシミュレートすることと、結果として生じるシミュレーション結果を比較することと、を含む。このようにして、ルールベースのモデル２３１は、グローバル変換２３０を生成するときに使用すべき変換２２５を選択することができる。

例えば、パッチ２１１がレイアウト２１０の個別の機能ユニットを表す場合、ルールベースモデル２３１に含まれるシミュレーションは、機能ユニットの物理シミュレーションを含むことができる。いくつかの実施形態では、検証は、近接ポリゴン２１１間の干渉効果をシミュレートするための手法として、パッチ２１１の電磁特性の物理的シミュレーションを含む。例えば、第１のポリゴン２１１は、電場を生成する導体を表し、近位の第２のポリゴン２１１は、別の回路要素を表す近位の第２のポリゴン２１１に容量的に交差結合する回路要素を表す。このように、ルールベースモデル２３１の一部としての機能的一貫性の検証は、設計ルール１４０と、パッチ２１０の機能的態様を記述するメタ情報に対応する物理ルールを含むがこれに限定されない他のルールとを含むことができる。

いくつかの実施形態では、動作２０７は、中間レイアウトの設計ルール１４０チェックの全体的な結果に焦点を当てる手法によって、グローバル変換２３０を生成するときに使用するための変換を選択することを含む。例えば、変換２２５は、単純多数決、ルーピー信頼度伝播、又は他のソフトウェア実装意思決定プロトコルを含む技術によってプール及び選択されてもよい。かかる手法は、個々の変換２２５が設計ルール１４０のチェックの結果に影響を及ぼし、機能的一貫性に影響を及ぼすかどうかを判定するための複数の反復サイクルを含む反復的なものとすることができる。

動作２０９において、コンピュータシステムは、グローバル変換２３０をレイアウト２１０に適用することによって、変換済みレイアウト２３５を生成する。グローバル変換２３０は、レイアウト２１０に対する１つ以上の変換２２５を記述するため、変換済みレイアウト２３５は、レイアウト２１０内の１つ以上のポリゴン２１１を変換することによって生成される。前述のように、変換は、変位、収縮、伸長、又はポリゴン２１１の頂点の数の変更を含むことができるが、それらに限定されない。このようにして、変換済みレイアウト２３５は、設計ルール１４０を満たし、レイアウト２１０の機能を維持する。

図３は、本開示の実施形態による、第２のレイアウト２３５を生成するために機械学習モデルを訓練するための例示的なプロセス３００を示す概略図である。例示的なプロセス３００は、限定はしないが、サーバ（単数又は複数）１０５及び／又はクライアントコンピューティングデバイス（単数又は複数）１１０を含む、コンピュータ実装プロセスとして、図１の例示的なシステム１００の１つ以上の構成要素によって実装され得る。例示的なプロセス３００は、第２のレイアウトファイル１７０にアクセスし、かつ／又はそれを受信し、準拠パッチ３１５を定義し、１つ以上の摂動ベクトル３２０を生成し、摂動パッチ３２５を生成し、逆変換３３０を予測するための動作３０１～３０９を含む。

前述のように、例示的なシステム１００は、未訓練モデル（単数又は複数）１５０から設計ルール１４０のために開発された訓練済みモデル（単数又は複数）１４５を含む。訓練技術は、教師あり、半教師あり、教師なし、又は他の手法を含む、異なるモデルアーキテクチャに対して異なることが理解される。例示的なプロセス３００の説明は、ラベル付けされた訓練データを使用する教師あり訓練に焦点を当てるが、モデル１４５～１５０が追加及び／又は代替のアーキテクチャを組み込む場合、モデルアーキテクチャに適切な他の手法が使用され得ることを理解されたい。

例示的なプロセス３００は、コンピュータシステムによって実装される一連の動作３０１～３０９として図示されるが、動作３０１～３０９のうちの１つ以上は、省略され、並べ替えられ、又は分割されてもよいことを理解されたい。例えば、いくつかの実施形態では、動作３０１～３０７は、図６を参照してより詳細に説明されるように、未訓練モデル（単数又は複数）１５０の訓練を含む動作３０９とは別個のデータ準備プロセスによって実装される。いくつかの実施形態では、例示的なプロセス３００は、対話型設計環境の一部として実装することができ、それによって、コンピュータシステムの人間のユーザは、訓練済みモデル１４５の開発中に、設計ルール１４０、訓練データ１３０、未訓練モデル１５０、及び／又はレイアウトファイル１７０と対話することができる。

動作３０１において、例示的なプロセス３００は、レイアウトファイル１７０にアクセスすること及び／又はそれを受信することを含む。レイアウトファイル１７０は、設計ルール１４０の１つ以上のセットに準拠して集積回路を記述する集積回路レイアウトファイルである。例示的なシステム１００のコンテキストでは、アクセスすること及び／又は受信することは、例えば、第３のデータベース１６５からレイアウトファイル１７０にアクセスすること、クライアントコンピューティングデバイス（単数又は複数）１１０からレイアウトファイル１７０を受信すること、又は製造システム（単数又は複数）１１５からレイアウトファイル１７０を受信することを含み得るが、これらに限定されず、未訓練モデル１５０は、製造システム（単数又は複数）１１５によって直接提供されるレイアウトファイル１７０を使用して、製造システム（単数又は複数）１１５のための設計ルール１４０との互換性について訓練されている。例示的なプロセス３００は、例えば、関連する設計ルール１４０を使用して未訓練モデル１５０を訓練することによって、製造システム（単数又は複数）１１５によって提供される元の設計ファイルの有無にかかわらず訓練データを生成することができることが企図される。

動作３０３において、例示的なプロセス３００は、レイアウトファイル１７０を使用して準拠パッチ３１５を定義することを含む。図２に示すように、準拠パッチ３１５は、レイアウトの離散部分領域を記述するように定義することができる。離散部分は、レイアウトの層のエリアなどの集積回路の物理的領域に対応することができる。代替的に、離散部分は、集積回路によって実装されるような、レイアウトによって記述される論理機能の物理的実装形態に対応し得る。例えば、準拠パッチ３１５が、特定の機能を提供するために電子的に結合される論理ゲートの組み合わせを記述する場合、個々の論理ゲートは、集積回路内で物理的に分離されてもよい。いくつかの実施形態では、準拠パッチ３１５は、変換が対処され得る１つ以上のエッジによって定義されるポリゴン３１６として設計要素を表す。

モデル訓練のための訓練データを生成する手法の一部として、例示的なプロセス３００は、第２のレイアウトファイル１７０から設計ペア３２１を生成することを任意選択的に含むことができる。この文脈において、設計ペア３２１は、準拠パッチ３１５と、非準拠パッチ３１９と、非準拠パッチ３１９を生成する準拠パッチ３１５の摂動を記述する摂動ベクトル３２０と、を含む訓練データの離散集合を指す。摂動ベクトル３２０は、図２の変換２２５と機能的に類似しているが、摂動ベクトルが設計ルール１４０の特定のセットに従って非準拠パッチ３１９を生成する（例えば、準拠パッチ３１５を特定の設計ルール１４０との準拠から外す）ことを強調するために摂動ベクトルと称される。いくつかの実施形態では、設計ペア３２１を表すデータは、非準拠パッチ３１９から準拠パッチ３１５を生成する変換として定義される逆摂動ベクトル３２３も含む。動作３０５の一部として、逆摂動ベクトル３２３を定義することは、摂動ベクトル３２０の逆を直接決定するためのベクトル動作を含む。いくつかの実施形態では、２つ以上の逆摂動ベクトル３２３が、非準拠パッチ３１９から準拠パッチ３１５を生成する変換を記述することができる。摂動の詳細な説明は、図４～図５を参照して提供される。

例示的なプロセス３００は、任意選択的に、設計ペア３２１を訓練データ１３０として第１のデータベース１２５に記憶することを含むことができる。このようにして、例示的なプロセス３００は、並列プロセスとして実装することができ、設計ペア３２１を生成することは、未訓練モデル（単数又は複数）１５０を訓練することから分離される。例えば、例示的なプロセス３００は、任意選択的に、動作３０５と動作３０７とを分離することができ、第１のデータベース１２５から設計ペア３２１の訓練セットにアクセスすることを含むことができる。

動作３０７において、例示的なプロセス３００は、図２の画像２２１を参照してより詳細に説明されるように、非準拠パッチ３１９の画像３２５（「非準拠画像」とも称される）を生成することを含む。しかしながら、例示的なプロセス２００とは対照的に、非準拠画像３２５は、レイアウト２１０から生成されるのではなく、準拠パッチ３１５の摂動から合成される。同様に、非準拠画像は、ポリゴン３１６を含み、その少なくとも１つは、設計ルール１４０の特定のセットに違反する。非準拠画像３２５を使用して未訓練モデル１５０を訓練することは、設計ルール１４０の特定のセットに対する変換２２５の予測を可能にする。

動作３０９において、非準拠画像３２５が未訓練モデル１５０に入力される。図２を参照して説明したように、未訓練モデル１５０は、入力層及び出力層並びに１つ以上の隠れ層を組み込んだ畳み込みネットワークモデルを含む。当業者によって理解されるように、未訓練モデル１５０は、全結合であっても全結合でなくてもよく、過剰適合なしに逆摂動ベクトル３２３を最良に予測するように選択された隠れ層構造（例えば、深度、ニューロンの数、接続性など）を含み得る。

動作３０９は、未訓練モデル１５０を使用して逆変換３３０を生成することを含む。未訓練モデル１５０は、図２を参照してより詳細に説明されるように、出力座標ベクトルとして逆変換３３０を生成し、準拠パッチ３１５を生成するために非準拠パッチ３１９に適用可能な変換を記述する。未訓練モデル１５０の出力は、その予測が未訓練モデル１５０の教師あり訓練の一部である摂動ベクトル３２０によって記述される、非準拠パッチ３１９と準拠パッチ３１５との間の関係を強調するために逆変換３３０と称される。

設計ペア３２１、逆変換３３０、及び／又は非準拠画像３２５を含む、例示的なプロセス３００の一部として生成されるデータは、並列及び／又は分散コンピューティングプロセスの一部として、１つ以上のデータストアに記憶されてもよく、したがって、例示的なプロセスの動作は、離散及び直列サブプロセスとして図示されるが、動作３０１～３０９のうちの１つ以上は、異なる物理システムに物理的に分離され得る、複数のプロセッサ上で並列に実装されてもよいことが想定される。

図４は、本開示の実施形態による、レイアウトファイル１７０からラベル付き訓練データを生成するための例示的な技術４００を示す概略図である。例示的な技術４００は、訓練データ１３０を生成するために第２のレイアウトファイル１７０の比較的疎なセットが使用されることを可能にするコンピュータ実装プロセスを説明する。例示的な技術４００は、未訓練モデル（単数又は複数）１５０を訓練する際に使用するために、複数の異なる第２のレイアウト４２０を生成するための手法として、図３を参照して説明したように、複数の摂動ベクトル４１０を定義することを含む。

例示的な技術４００は、レイアウトレベルで示されているが、少なくとも部分的には、摂動４１０がそれぞれ、変換済みレイアウト２３５内の１つのポリゴン３１５内の１つのエッジの変位、ポリゴン３１５内の複数のエッジの変位、ポリゴン３１５の変位、ポリゴン３１５のサイズ変更、ポリゴン３１５の分割、ポリゴン３１５への１つ以上の頂点の追加、又はそれらの組み合わせを記述し得るため、パッチレベルで同様に適用され得る。いくつかの実施形態では、摂動４１０は、複数のポリゴン３１５に適用される変換を記述することができる。ポリゴン３１５は、長方形として示されているが、３つ以上の頂点を含むことができる。有利には、図３に示されるように、パッチレベルで例示的な技術４００を実装することは、図５を参照してより詳細に説明されるように、所与の数の利用可能なレイアウトファイル１７０に対する摂動４１０の数を増加させることによって、モデル訓練中の過剰適合のリスクを低減し、一方、単一のポリゴン３１５内の単一のエッジが変換されるレイアウトファイル１７０全体を処理及び記憶することに関連する計算リソース需要も低減する。

図４に示すように、第１の摂動４１０－１は、１つのポリゴン３１５の１つのエッジを変位させて、ポリゴン３１５のサイズを増大させ、第１の第２のレイアウト４２０－１を生成する。第２の摂動４１０－２は、異なるポリゴン３１５のエッジを変位させて、第２の第２のレイアウト４２０－２を生成する。「Ｎ」を正の整数として、「Ｎ」個の摂動４１０の最後として示される第３の摂動４１０－３は、ポリゴン３１５全体を変位させて、第３の第２のレイアウト４２０－３を生成する。

例示的な技術４００の一部として、摂動４１０は、（例えば、図１のクライアントコンピューティングデバイス（単数又は複数）１１０を介して）設計者から受信された第１のレイアウト２１０において観測されたものを実質的に再現する設計ルール１４０違反の分布を実装し得る。したがって、「Ｎ」で表される摂動４１０の数は、第１のレイアウト２１０において観察される違反の例を含むほど十分に大きいが、意味のある違反を再現しない設計ペア３２１で訓練データ１３０を偏らせることを回避するほど十分に集中している。

いくつかの実施形態では、摂動４１０は、例えば、レイアウトファイル１７０と第２のレイアウト４２０との間の機能的一貫性の検証を含むことによって、有意義な訓練データ１３０を表す第２のレイアウト４２０を生成するように限定される。機能検証は、モデル１５０の訓練のためのデータ準備の一部として、例示的な技術４００のサブプロセスを形成することができる。例示的な例では、摂動４１０は、Ｎ個の第２のレイアウト４２０を生成することができ、別個のプロセスが、Ｎ個のレイアウトの各々を検証し、第１のレイアウト１７０と機能的に一貫性のない第２のレイアウト４２０を選択的に除去することができる。有利には、訓練データ１３０の品質管理は、訓練済みモデル１４５の精度及び性能を改善し、モデル（単数又は複数）１４５～１５０の訓練のための時間及び計算リソース需要を低減する。パッチ２１０が、完全な論理機能の検証を可能にしない粒度のレベルで定義される場合、訓練データ１３０の品質管理は、摂動４１０がパッチ２１０内の接続を形成するか、又は切断するかをチェックすることを含むことができる。

図５は、本開示の実施形態による、第２のレイアウトを生成するように機械学習モデル１５０を訓練するための例示的なプロセス５００におけるデータフローを示すブロックフロー図である。例示的なプロセス５００は、図１のサーバ１０５（単数又は複数）及び／又はクライアントコンピューティングデバイス（単数又は複数）１１０などの１つ以上のコンピュータシステムによって実装され、図３～図４の例示的なプロセス２００～４００の構成要素動作を記述するプロセスブロックを含む。このようにして、例示的なプロセス５００は、訓練動作に関与するデータフローに焦点を当てる。例示的なプロセス５００を構成する構成プロセスブロックは、データストレージ５０５、データ準備５１０、摂動５１５、画像生成５３５、及び予測訓練５４５を含む。ブロックはまた、摂動生成器５２０、画像生成器５４０、及び目的関数５６０を含む。

データストレージ５０５は、訓練データ１３０、設計ルールデータ１４０、及びレイアウトファイル１７０を含み、データベース１２５、１３５、及び１６５の一例である。図１を参照して説明したように、データストレージは、物理ストレージ、分散ストレージ、又はそれらの組み合わせとして実装され得る。

データ準備５１０は、図２～図３を参照してより詳細に説明されるように、準拠パッチ３１５を定義するためにレイアウトファイル１７０に対して動作を実装する。例えば、データ準備は、論理機能に基づく、パッチの所定のサイズに基づく、又はそれらの組み合わせに基づくセグメント化を含むことができる。レイアウトファイル１７０は、公的に利用可能な第２のレイアウトを含み、ファウンドリから準備又は提供され、データストレージ５０５に記憶された独自のレイアウトファイル１７０を含み得る。

いくつかの実施形態では、データ準備５１０はまた、例えば、訓練データ１３０の自動化された（例えば、人間の関与を伴わない）生成の一部として、データストレージ５０５からレイアウトファイル１７０にアクセスするための入力／出力動作を含む。そのために、レイアウトファイル１７０、設計ルール１４０、及び／又は訓練データ１３０は、コンピュータシステムが、設計ルール１４０の特定のセットに準拠するレイアウトファイル１７０を識別し、レイアウトファイル１７０及び／又は設計ルール１４０を用いて訓練データ１３０を識別することを可能にするメタデータによってラベル付けされ得る。設計ルール１４０のタイプは、製造システム１１５間で一貫性があってもよいが、設計ルール１４０の異なるセット間の可変性は重要であり、その結果、設計ルール１４０の所与のセットに対する訓練データは、設計ルール１４０の異なるセットに対して無効である可能性が高い。同様に、レイアウトファイル１７０のタイプは、例えば、説明される集積回路が異なる材料及び／又は異なる構造を含む異なる製造システム１１５の間で異なり得、その結果、いくつかの設計ルール１４０は、いくつかのレイアウトファイル１７０に適用できないことがある。有利には、訓練データ１３０、設計ルール１４０、及びレイアウトファイル１７０を関連付けることは、例えば、特定の設計ルール１４０に対応する適切なレイアウトファイル１７０にアクセスし、意味のある訓練データ１３０を生成することによって、データベース構造最適化及び全体的なデータボリュームの低減を通して、全体的なシステム性能を改善することができる。

摂動５１５は、図３～図４を参照して説明したように、設計ペア３２１の一部として摂動ベクトル３２０及び逆摂動ベクトル３２３によって表される変換を生成することを含む。生成器５２０はまた、変換済みレイアウト２３５と第２のレイアウト４２０との間の機能的一貫性などの品質制御のための動作を実装してもよい。パッチごとに、生成器５２０は、１つ以上のサブタスクを含むアルゴリズムを実装することができる。例えば、サブタスクは、所与のパッチを摂動させるかどうかを判定することと、パッチをどこでどのように摂動させるかを判定することと、摂動ベクトル３２０を生成することと、を含み得るが、それらに限定されない。パッチを摂動させるかどうかを判定することは、データストレージ５０５に既に記憶されている設計ペア３２１とパッチを相互参照することを含むことができる。パッチは、変換済みレイアウト２３５内に何度も現れる反復可能なユニットを表すように定義され得るため、摂動生成器５２０は、所与のパッチの摂動５１５が重複していると判定することができる。有利には、かかる手法は、設計ペア３２１の代表的な訓練セットを生成するために処理されるパッチの数を低減することによって、摂動５１５の全体的な計算リソース需要を低減する。

摂動を決定することは、摂動の層、エッジ、ロケーション、及び範囲を決定することを含み得る。図２を参照してより詳細に説明されるように、各パッチは、それが生成された変換済みレイアウト２３５にパッチを関連付けるメタ情報を用いて記述され得る。メタ情報は、多層レイアウトの層、パッチ内のポリゴン、ポリゴンのエッジ、及び／又は例えばデカルト座標系を使用してパッチの一部として記述されたオブジェクトのロケーションインジケータ又は座標への参照を含むことができる。変換済みレイアウト２３５のコンテキストにおいてパッチを記述し、所与のパッチのコンテキストにおいてポリゴン／エッジを記述するために、複数の異なる手法が採用され得ることを理解されたい。有利には、パッチデータにメタデータを追加することは、少なくとも部分的に、生成される訓練データの量を低減すること、及び／又は訓練データ１３０のための品質管理タスク及びデータ選択を低減することによって、図１の例示的なシステム１００の性能を改善することができる。

摂動の範囲は、所与のパッチの１つ以上のエッジ、ポリゴン、又は他の特徴に適用される変換を指す。例えば、範囲は、エッジ又はポリゴンを変位させる画素数、エッジ又はポリゴンを変位させる距離、又はポリゴンに適用されるサイズ変更動作を記述することができるが、これらに限定されない。この範囲は、パッチを参照して記述することができ、パッチは、メタ情報を介して変換済みレイアウト２３５に関連付けられる。生成器５２０は、パッチに適用される摂動の範囲を記述する摂動ベクトル３２０を出力する。摂動ベクトル３２０は、変換済みレイアウト２３５を記述するために使用されるファイル形式（例えば、ＧＤＳＩＩ、ＯＡＳＩＳなど）と互換性があるようにフォーマットされ得る。いくつかの実施形態では、生成器５２０はまた、未訓練モデル１５０を訓練する際に使用するための逆摂動ベクトル３２３を出力する。

画像生成５３５は、図３を参照してより詳細に説明されるように、レイアウトファイル１７０データ及び摂動ベクトル３２０を使用して、非準拠パッチの画像を生成するための１つ以上の動作を説明する。画像生成器５４０は、所与の準拠パッチを記述するレイアウトファイル又は他のデータフォーマットを受信し、対応する摂動ベクトル３２０を受信し、未訓練モデル１５０を訓練する際に使用するための摂動パッチを記述する画像を生成するためのソフトウェア内のアルゴリズムであるか、又はそれを含むことができる。画像生成は、ポリゴンが真の値として表され、背景が偽の値として表されるバイナリマスクを生成することを含むことができる。画像生成器５４０は、摂動ベクトル３２０を変換済みレイアウト２３５と組み合わせることによって、画像内のポリゴンのサイズ、ロケーション、及び配向を決定することができる。

画像データは、生成されると、予測訓練５４５に渡される。予測訓練５４５は、所与の非準拠パッチを記述する画像データを未訓練モデル１５０に入力することと、予測逆変換３３０を出力することと、目的関数５６０から訓練信号５６５を受信することと、を含む。図３を参照してより詳細に説明されるように、未訓練モデル１５０は、画像を入力し、所与の集積回路レイアウトフォーマットのためにフォーマットされた補正ベクトルを出力するように構成される。摂動ベクトル３２０及び逆摂動ベクトル３２３と同様に、予測逆変換３３０は、摂動５１５によって出力される変換された準拠パッチを参照して行われる、画像生成器５４０によって生成される画像内の１つ以上のポリゴンへの変換を記述する。未訓練モデル１５０は、所与の設計ルールセット１４０に基づいて、非準拠パッチの準拠パッチへの変換を予測する。

予測訓練５４５は、逆変換３３０を目的関数５６０に出力する。目的関数５６０は、入力として逆摂動ベクトル３２３及び逆変換３３０を受け取る損失関数又は他の最適化アルゴリズムを記述する。入力は、例えば、２つの入力ベクトル間の差を決定することによって比較される。比較は、訓練信号５６５を生成するための基礎として使用することができる。複数の異なる手法を使用して機械学習モデルを訓練することができ、そのうちの一部は特定のアーキテクチャにより適しており、他のものは異なるアーキテクチャにより適していることを理解されたい。有利には、図３～図５を参照して説明される摂動手法は、ラベル付けされた訓練データ１３０を生成し、それによって、例えば、訓練データ１３０を生成及び記憶するための自動化された（例えば、人間の関与を伴わない）ソフトウェアの一部として、訓練データ１３０をラベル付けするために設計ルール１４０を使用してルールベースモデルと対にされ得る教師あり学習技術を容易にする。

未訓練モデル１５０が１つ以上のパラメータを学習するように、ある量の訓練データ１３０について複数の訓練信号５６５を生成することができる。複数の訓練間隔にわたって、未訓練モデル１５０は、逆摂動ベクトル３２３の精密かつ正確な予測を可能にする学習されたパラメータのセットに収束することができる。かかるとき、未訓練モデル１５０は、図２を参照してより詳細に説明されるように、訓練されたと見なされることができ、展開されることができる。設計ルール、レイアウトファイル１７０、及び他の要因は、時間とともに変化し得、それは、訓練済みモデル１４５の再訓練を動機付け得ることが理解される。このようにして、最初に訓練されたものとして例示的なプロセス５００の文脈で説明される未訓練モデル１５０は、設計ルール１４０への更新のために、又は新しい訓練データを用いて再訓練された以前に訓練済みモデル１４５を表すこともできる。

図６は、本開示の実施形態による、半導体製造システム設計ルール１４０に準拠して、機能的に一貫性のある製造可能な集積回路レイアウトを生成するための例示的なプロセス６００のブロックフロー図である。例示的なプロセス６００は、図２の例示的なプロセス２００を参照してより詳細に説明されるように、訓練済みモデル（単数又は複数）１４５を展開することの一部としてコンピュータシステム（例えば、図１のサーバ（単数又は複数）１０５）によって実装される動作の例を説明する。プロセスブロックの一部又は全部がプロセス６００に現れる順序は、限定的であると見なされるべきではない。むしろ、本開示の利益を有する当業者は、プロセスブロックのうちのいくつかが、例示されていない様々な順序で、又は並列でさえ実行され得ることを理解するであろう。

ブロック６０５において、コンピュータシステムは、集積回路を記述するレイアウト２１０を受信する。レイアウト２１０は、ネットワーク１２０を介してクライアントコンピューティングデバイス１１０から受信され得るか、又はレイアウトファイル１７０を記憶する第３のデータベース１６５などのストレージから取り出され得る。レイアウト２１０は、所与の半導体製造システム１１５のための設計ルール１４０に対するレイアウトの統合設計及び検証中に通常使用されるように、集積回路レイアウトファイルとしてフォーマットすることができる。レイアウト２１０は、フォトレジストをパターニングするために使用されるマスクを記述する。フォトレジストは、半導体ウェハの処理中に、集積回路製造の一部として堆積又は除去される導体、半導体、耐熱材料、又は他の材料の領域を画定するために、半導体の処理中に使用される。マスクは、各タイプの除去又は堆積を別々に記述するバイナリマスクとすることができる。

ブロック６１０において、コンピュータシステムは、レイアウト２１０を準拠パッチ２１５にセグメント化する。セグメント化は、レイアウト２１０の各層について異なるパッチを定義することができる。例示的な例では、電界効果トランジスタに接続する金属ワイヤのためのレイアウトは、導体材料と誘電体材料の両方を記述する情報を含み得る。異なるマスクによって記述されるレイアウトのそれぞれの層は、異なるマスクを記述するレイアウトファイルの異なる層に対して異なる訓練済みモデル１５０が準備されるように、設計ルール１４０の異なるセットによって制約することができ、ブロック６１０におけるセグメント化は、レイアウト２１０の異なる層に対して異なるパッチを定義することによって進行する。追加的又は代替的に、訓練済みモデル１４５は、設計ルール１４０の１つのセット又はサブセットを用いて訓練され得、別の訓練済みモデル１４５は、設計ルール１４０の異なるセット又はサブセットを用いて訓練され得、それを用いて、変換済みレイアウト２３５は、プーリング及び／又は投票方式の実装形態を通して訓練される。レイアウト２１０は複数の層を含むことができるため、層内の位置を追跡し、各パッチが発生する層を識別するために、パッチにメタ情報でラベル付けすることができる。同様に、メタ情報を生成して、各パッチ内のポリゴン、エッジ、及びロケーションを識別することができる。かかるメタ情報は、ルールベースのモデル２３１（単数又は複数）を介するなどして、訓練済みモデル１４５の展開中に座標ベクトル２３０（単数又は複数）の生成を容易にする。

パッチの定義に続いて、コンピュータシステムは、ブロック６１５において、非準拠パッチを識別する。非準拠パッチを識別することは、関連する設計ルール１４０を選択し、受信し、又はアクセスすることと、例えば、レイアウトファイルを受信し、「準拠」及び「非準拠」、「真」及び「偽」などのブール出力を生成するように構成された設計ルールチェックエンジンを使用して、関連する設計ルール１４０に対して非準拠パッチを検証することと、を含む。図２～図４を参照してより詳細に説明するように、検証は、限定はしないが、１層ルール及び／又は２層ルールの一部としての、ポリゴンサイズ、間隔、位置、又はそれらの組み合わせについてのローカル設計ルールチェックを含むことができる。このようにして非準拠パッチを識別することはまた、図２を参照してより詳細に説明されるように、画像生成及び予測サブシステムに渡されるように、識別子情報及び／又はパッチデータを一時システムに記憶することを含み得る。

ブロック６２０において、コンピュータシステムは、各非準拠パッチ２２０に対して変換２２５を生成し、各それぞれの変換２２５は、非準拠パッチ２２０を、設計ルール１４０に準拠する準拠パッチに変換すると予測される。図１～図２を参照してより詳細に説明されるように、変換２２５を生成することは、非準拠パッチ２２０の画像２２１を生成することと、各非準拠パッチ２２０の変換２２５を出力するように訓練された訓練済みモデル（単数又は複数）１４５に画像２２１を入力することと、を含む。いくつかの実施形態では、単一の訓練済みモデル１４５が画像２２１のために使用される。いくつかの実施形態では、複数の訓練済みモデル１４５が、設計ルール１４０の異なるサブセットに使用される。

ブロック６２５において、コンピュータシステムは、第１のレイアウト２０１の変換済みレイアウト２３５への変換を記述する出力座標ベクトル２３０を生成する。出力座標ベクトル２３０は、変換２２５の少なくともサブセットを含み、各変換を第１のレイアウトに適用するための層、エッジ、ロケーション、及び範囲情報を、例えばポリゴン２１１に関して記述する。出力座標ベクトル２３０を生成することは、出力座標ベクトル２３０に含めるための変換２２５のサブセットを選択するように構成された１つ以上のルールベースモデル２３１又は他の固定アルゴリズムを含むことができる。図２を参照してより詳細に説明されるように、ルールベースの方法は、レイアウトレベル上のグローバル設計ルールを含む設計ルール１４０に対して出力座標ベクトル２３０を検証するため、並びにレイアウト２１０と変換済みレイアウト２３５との間の機能的一貫性を検証するために、アルゴリズム的意思決定ルーチン並びに物理シミュレーションを含むことができる。

ブロック６３０において、コンピュータシステムは、変換レイアウト２３５を生成する。変換済みレイアウト２３５を生成することは、出力座標ベクトル２３０に含まれる変換２２５が実装されるように、出力座標ベクトル２３０をレイアウト２１０に適用することを含むことができる。このようにして、設計ルール１４０に違反したレイアウト２１０のポリゴン２１１は、訓練済みモデル（単数又は複数）１４５の出力に従って変換される（例えば、変位される、サイズ変更されるなど）。いくつかの実施形態では、変換済みレイアウト２３５を生成することは、第２のレイアウトを設計ルール１４０に照らして、レイアウト２１０との機能的一貫性について検証することを含む。例えば、レイアウト２１０を使用して、及び変換済みレイアウト２３５を使用して、１つ以上の動作をシミュレートすることができ、結果として得られる出力を、機能的一貫性について比較することができる。変換済みレイアウト２３５が設計ルール１４０を満たさないか、又は機能的一貫性を保存しない場合、例示的なプロセス６００は、１つ以上のプロセスブロックを反復することを含むことができ、新しい変換済みレイアウト２３５を生成することができる。

いくつかの実施形態では、例示的なプロセス６００は、変換済みレイアウト２３５を出力することを含む。出力動作は、限定はしないが、変換済みレイアウト２３５をレイアウトファイル１７０として第３のデータベース１６５などのデータストレージに記憶することを含む。いくつかの実施形態では、出力動作は、対話型設計環境の一部として実装することができ、それによって、コンピュータシステムの人間のユーザに、レイアウト２１０の開発中に設計への変換を提示することができる。これは、設計を開発するために使用されるユーザインタフェース環境への訓練済みモデル１４５出力の統合を含むことができる。例えば、出力は、コンピュータシステム（例えば、図１のクライアントコンピューティングデバイス１１０）のディスプレイ上に変換済みレイアウト２３５を提示することを含むことができる。出力動作はまた、図１を参照してより詳細に説明されるように、変換済みレイアウト２３５を半導体製造システム（単数又は複数）１１５に出力することを含むことができる。半導体製造システム（単数又は複数）１１５は、テープアウト間の中間プロセスを実装し、逆リソグラフィなどの変換済みレイアウト２３５に従って準拠した集積回路を製造することができる。

上記で説明したプロセスは、コンピュータソフトウェア及びハードウェアに関して説明されている。説明される技術は、マシンによって実行されるときに、マシンに説明された動作を実行させる、有形又は非一時的なマシン（例えば、コンピュータ）可読記憶媒体内に具現化されるマシン実行可能命令を構成し得る。更に、プロセスは、特定用途向け集積回路（「ＡＳＩＣ」）など、又はその他のハードウェア内で具体化され得る。

有形の機械可読記憶媒体は、機械（例えば、コンピュータ、ネットワークデバイス、個人情報端末、製造ツール、１つ以上のプロセッサのセットを有する任意のデバイスなど）がアクセス可能な非一時的形態の情報を提供（すなわち、記憶）する任意のメカニズムを含む。例えば、機械可読記憶媒体は、記録可能／記録不可能な媒体（例えば、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリ装置など）を含む。

要約書に説明されているものを含め、本発明の例示される実施形態の上記の説明は、網羅的であること、又は本発明を開示された厳密な形態に限定することを意図していない。本発明の特定の実施形態及び例が例示の目的で本明細書に説明されているが、当業者が認識するように、本発明の範囲内で様々な修正が可能である。

これらの変更は、上記の詳細な説明に照らして本発明に対して行うことができる。一般に、以下の特許請求の範囲において使用される用語は、本明細書に開示される特定の実施形態に本発明を限定するものと解釈されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲によって完全に判定されるべきであり、特許請求の範囲は、請求項の解釈の確立された原則に従って解釈されるべきである。

Claims (20)

1. 集積回路レイアウトを生成するためのコンピュータ実装方法であって、前記コンピュータ実装方法は、
   集積回路のための第１のレイアウトを受信することと、
   前記第１のレイアウトを複数の異なるパッチにセグメント化することであって、前記複数のパッチの各パッチは、前記第１のレイアウトの離散部分を記述する、前記第１のレイアウトをセグメント化することと、
   前記複数のパッチのうちの非準拠パッチを識別することであって、前記非準拠パッチは、前記集積回路の製造を管理する設計ルールに違反している、前記非準拠パッチを識別することと、
   機械学習モデルを使用して前記非準拠パッチの変換を生成することと、
   前記変換及び前記第１のレイアウトを使用して第２のレイアウトを生成することであって、前記第２のレイアウトは、前記設計ルールに準拠する、前記第２のレイアウトを生成することと、を含む、コンピュータ実装方法。
2. 前記非準拠パッチは、第１のパッチであり、前記変換は、第１の変換であり、前記設計ルールは、第１の設計ルールであり、前記コンピュータ実装方法は、
   前記複数のパッチのうちの第２のパッチを識別することであって、前記第２のパッチは、前記集積回路の前記製造を管理する第２の設計ルールに違反しており、前記第２のパッチは、前記第１のパッチとは異なる、前記第２のパッチを識別することと、
   前記機械学習モデルを使用して前記第２のパッチの第２の変換を生成することと、
   前記第１の変換及び前記第２の変換を使用してグローバル変換を生成することと、を更に含み、
   前記第２のレイアウトを生成することは、前記グローバル変換を使用して前記第１のレイアウトを修正することを含む、請求項１に記載のコンピュータ実装方法。
3. 前記グローバル変換を生成することは、
   前記第１の変換及び前記第２の変換を、前記集積回路の機能を保存するように構成されたルールベースモデルに入力することと、
   前記ルールベースのモデルによって、前記第１の変換、前記第２の変換、又は前記第１の変換と前記第２の変換の両方を前記グローバル変換に含めることを選択することと、
   前記ルールベースのモデルを使用して前記グローバル変換を生成することと、を含む、請求項２に記載のコンピュータ実装方法。
4. 前記非準拠パッチは、複数のポリゴンを定義し、前記変換は、前記第１のレイアウトに対する前記複数のポリゴンのうちのポリゴンの修正を記述する、請求項１に記載のコンピュータ実装方法。
5. 前記変換は、前記ポリゴンのエッジの変位、前記エッジにおけるギャップの導入、又は前記エッジにおける頂点の導入を記述する、請求項４に記載のコンピュータ実装方法。
6. 前記機械学習モデルは、畳み込みネットワークモデルであり、前記変換を生成することは、
   前記非準拠パッチの画像を、前記画像からの前記変換を予測するように訓練された前記畳み込みネットワークモデルに入力することと、
   前記畳み込みネットワークモデルを使用して前記変換を予測することと、を含む、請求項１に記載のコンピュータ実装方法。
7. 前記機械学習モデルを訓練することを更に含み、前記訓練することは、
   設計ペアの訓練セットにアクセスすることであって、各設計ペアは、準拠パッチと、非準拠パッチと、前記非準拠パッチを生成する前記準拠パッチの摂動を記述する摂動ベクトルと、を含む、前記設計ペアの前記訓練セットにアクセスすることと、
   前記非準拠パッチの非準拠画像を前記機械学習モデルに入力することと、
   前記機械学習モデルを使用して逆変換を予測することと、
   前記逆変換及び前記摂動ベクトルを使用して訓練信号を生成することと、
   前記訓練信号を使用して前記機械学習モデルの１つ以上の学習されたパラメータを修正することと、を含む、請求項１に記載のコンピュータ実装方法。
8. 集積回路製造プロセスのための設計ルールのセットに関連付けられた第２のレイアウトファイルを受信することと、
   前記第２のレイアウトファイルを使用して複数の準拠パッチを定義することであって、前記複数の準拠パッチの各準拠パッチは、前記設計ルールのセットに準拠する、前記複数の準拠パッチを定義することと、
   前記複数の準拠パッチのうちの１つの準拠パッチを使用して摂動パッチを生成することと、
   前記摂動パッチが前記設計ルールのセットのうちの１つ以上の設計ルールに違反していると判定することと、
   前記準拠パッチと前記摂動パッチとをリンクする前記摂動ベクトルを定義することと、
   前記準拠パッチ、前記摂動パッチ、及び前記摂動ベクトルを使用して、前記設計ペアのセットのうちの設計ペアを生成することと、を更に含む、請求項７に記載のコンピュータ実装方法。
9. 前記非準拠パッチは、前記集積回路の物理領域を記述する、請求項１に記載のコンピュータ実装方法。
10. 前記非準拠パッチは、前記第１のレイアウトによって記述され、前記集積回路によって実装される論理機能の物理的実装形態を記述する、請求項１に記載のコンピュータ実装方法。
11. 前記変換は、前記変換によって影響を受ける前記集積回路の層、前記層における前記変換のロケーション、及び前記変換の範囲を記述する、請求項１に記載のコンピュータ実装方法。
12. 前記変換は、前記非準拠パッチのポリゴンのエッジでアドレス指定される、請求項１１に記載のコンピュータ実装方法。
13. 前記第１のレイアウト及び第２のレイアウトは、機能的に一貫性がある、請求項１に記載のコンピュータ実装方法。
14. 前記第２のレイアウトを対話型設計環境の一部としてディスプレイに出力することを更に含む、請求項１に記載のコンピュータ実装方法。
15. 前記非準拠パッチを識別することは、設計ルールチェックエンジンを使用して前記設計ルールに対して前記複数のパッチをチェックすることを含む、請求項１に記載のコンピュータ実装方法。
16. 機械によって実行されると、前記機械に、動作を実施させる命令を提供する少なくとも１つの機械アクセス可能記憶媒体であって、前記動作が、
    集積回路のための第１のレイアウトを受信することと、
    前記第１のレイアウトを複数の異なるパッチにセグメント化することであって、前記複数のパッチの各パッチは、前記第１のレイアウトの離散部分を記述する、前記第１のレイアウトをセグメント化することと、
    前記複数のパッチのうちの非準拠パッチを識別することであって、前記非準拠パッチは、前記集積回路の製造を管理する設計ルールに違反している、前記非準拠パッチを識別することと、
    機械学習モデルを使用して前記非準拠パッチの変換を生成することと、
    前記変換及び前記第１のレイアウトを使用して第２のレイアウトを生成することであって、前記第２のレイアウトは、前記設計ルールに準拠する、前記第２のレイアウトを生成することと、を含む、少なくとも１つの機械アクセス可能記憶媒体。
17. 前記非準拠パッチは、第１のパッチであり、前記変換は、第１の変換であり、前記設計ルールは、第１の設計ルールであり、前記命令は、前記機械によって実行されると、前記機械に、
    前記複数のパッチのうちの第２のパッチを識別することであって、前記第２のパッチは、前記集積回路の前記製造を管理する第２の設計ルールに違反しており、前記第２のパッチは、前記第１のパッチとは異なる、前記第２のパッチを識別することと、
    前記機械学習モデルを使用して前記第２のパッチの第２の変換を生成することと、
    前記第１の変換及び前記第２の変換を使用してグローバル変換を生成することと、を含む動作を更に実施させ、
    前記第２のレイアウトを生成することは、前記グローバル変換を使用して前記第１のレイアウトを修正することを含む、請求項１６に記載の少なくとも１つの機械アクセス可能記憶媒体。
18. 前記グローバル変換を生成することは、
    前記第１の変換及び前記第２の変換を、前記集積回路の機能を保存するように構成されたルールベースモデルに入力することと、
    前記ルールベースのモデルによって、前記第１の変換、前記第２の変換、又は前記第１の変換と前記第２の変換の両方を前記グローバル変換に含めることを選択することと、
    前記グローバル変換を前記ルールベースモデルの出力として生成することと、を含む、請求項１７に記載の少なくとも１つの機械アクセス可能な記憶媒体。
19. 前記非準拠パッチは、複数のポリゴンを定義し、前記変換は、前記複数のポリゴンのうちのポリゴンのエッジの変位、前記エッジにおけるギャップの導入、又は前記エッジにおける頂点の導入を記述する、請求項１６に記載の少なくとも１つの機械アクセス可能記憶媒体。
20. 前記変換を生成することは、
    前記非準拠パッチの画像を、前記画像から前記変換を予測するように訓練された畳み込みネットワークモデルに入力することと、
    前記畳み込みネットワークモデルを使用して前記変換を予測することと、を含む、請求項１６に記載の少なくとも１つの機械アクセス可能記憶媒体。

Images