JP7659853B2 - 可変型ロジックインメモリセル - Google Patents

可変型ロジックインメモリセル Download PDF

Info

Publication number
JP7659853B2
JP7659853B2 JP2023580548A JP2023580548A JP7659853B2 JP 7659853 B2 JP7659853 B2 JP 7659853B2 JP 2023580548 A JP2023580548 A JP 2023580548A JP 2023580548 A JP2023580548 A JP 2023580548A JP 7659853 B2 JP7659853 B2 JP 7659853B2
Authority
JP
Japan
Prior art keywords
parallel connection
level
control voltage
triple
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023580548A
Other languages
English (en)
Other versions
JP2024529613A (ja
Inventor
サンセ キム
キョンア チョ
ウヌ ペク
ジュヒ チョン
ジェミン ソン
テハム キム
エジン ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of JP2024529613A publication Critical patent/JP2024529613A/ja
Application granted granted Critical
Publication of JP7659853B2 publication Critical patent/JP7659853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Logic Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明は、トリプルゲートフィードバックメモリ素子で構成された可変型ロジックインメモリセルに関し、より詳細には、正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）で駆動するトリプルゲートフィードバックメモリ素子を用いて論理演算機能及びメモリ機能を提供する可変型ロジックインメモリセルを具現する技術に関する。
従来のフォンノイマン（ｖｏｎ Ｎｅｕｍａｎｎ）ベースのコンピュータシステムは、プロセッサとメモリが分離され、バス（ｂｕｓ）を介してデータの伝送が行われる。
しかし、コンピューティング性能の増加に伴い、プロセッサとメモリとのデータ処理速度の差によりボトルネック現象が発生するようになり、大容量データの処理に限界を見せ始めている。
言い換えると、半導体産業の革命的な発展であるフォンノイマンベースのシステムは、現代のコンピュータの統合密度と性能を向上させたが、プロセッサとメモリ階層構造との間の物理的な分離によって、多くのエネルギーが消耗され、データの伝送及び待機時間が長いという欠点がある。
４次産業革命後、５Ｇ通信標準、モノのインターネット（ＩｏＴ）、人工知能（ＡＩ）のようなデータ集約的なアプリケーションの増加を考慮すると、新しいコンピューティングパラダイムは、大規模のデータ処理要求事項に必須である。
上述した問題を解決するために、演算と記憶機能を融合したロジックインメモリ（ｌｏｇｉｃ ｉｎ ｍｅｍｏｒｙ、ＬＩＭ）技術に対する研究が集中及び加速化されている。
ロジックインメモリ技術は、プロセッサの演算機能とメモリの記憶機能を同じ空間で行うので、データの伝送時に発生する遅延時間及び電力消耗を減少させ、システムの集積度を大幅に向上させることができる。
従来のロジックインメモリ技術は、揮発性メモリ素子に該当するＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ＤＲＡＭ（ｄｙｎａｍｉｃ ＲＡＭ）と、不揮発性メモリ素子に該当するＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＭＲＡＭ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＰＣＲＡＭ（ｐｈａｓｅ－ｃｈａｎｇｅ ＲＡＭ）などに基づいて活発に研究されてきた。
揮発性メモリ素子ベースのロジックインメモリ技術の場合、安定した動作のために多数のトランジスタが必要であるため、全体面積と電力消耗が高いという限界が存在する。
また、不揮発性メモリ素子ベースのロジックインメモリ技術の場合、非シリコン物質を使用するため複雑な工程過程が要求され、低い素子均一性及び安定性により実用化され難い。
また、既に研究されたロジックインメモリ技術は、一つのセルで全ての基本ＣＭＯＳ論理演算を具現することができず、論理演算によって個別的な回路及び配線が要求されることによって、低い集積度を有する。
そのため、シリコンベースのＣＭＯＳ工程を活用して作製が可能であり、一つのセル内で全ての基本ロジック演算を行い、その値を格納する可変型ロジックインメモリセル技術の開発が必要な状況である。
本発明は、正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）で駆動するトリプルゲートフィードバックメモリ素子を用いて論理演算機能及びメモリ機能を提供する可変型ロジックインメモリセルを具現することを目的とする。
本発明は、既存のＣＭＯＳ工程を適用したシリコンベースのフィードバックメモリ素子であるトリプルゲートフィードバックメモリ素子を活用して可変型ロジックインメモリセルを具現することを目的とする。
本発明は、チャネルタイプの可変特性を有するトリプルゲートフィードバックメモリ素子を用いて全ての基本論理演算を行い、行われた論理演算の結果を記憶する可変型ロジックインメモリセルを具現することを目的とする。
本発明は、論理演算と格納機能の融合を通じて、データボトルネック現象による処理速度及び集積化の限界を改善することを目的とする。
本発明は、チャネルタイプの可変特性を用いて、構造の変更及び外部バイアスなしに論理演算値を維持する優れたメモリ特性で待機電力効率を向上させることを目的とする。
本発明の一実施例に係る可変型ロジックインメモリセルは、ドレイン領域、チャネル領域、ソース領域を含み、前記チャネル領域上で第１及び第２プログラミングゲート電極及びコントロールゲート電極が形成されたゲート領域を含む、トリプルゲートフィードバックメモリ素子を複数含み、前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記第１及び第２プログラミングゲート電極を介して印加されるプログラム電圧ＶＰＧのレベルに応じて、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が、第１チャネル動作及び第２チャネル動作のいずれか１つのチャネル動作を行い、前記コントロールゲート電極を介して印加されるコントロール電圧ＶＣＧのレベルに基づいて、オン状態（ｏｎ ｓｔａｔｅ）及びオフ状態（ｏｆｆ ｓｔａｔｅ）のいずれか１つの状態に決定され、前記行われたいずれか１つのチャネル動作で前記いずれか１つの状態によって変化する出力電圧ＶＯＵＴのレベルに基づいて論理演算機能及びメモリ機能を行うことができる。
前記ドレイン領域は、ｐドープ状態であり、前記ソース領域は、ｎドープ状態であり、前記チャネル領域は、真性（ｉｎｔｒｉｎｓｉｃ）状態であり、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域は、前記プログラム電圧ＶＰＧのレベルがハイレベルである場合に、前記第１チャネル動作に該当するｎチャネルとして動作し、前記プログラム電圧ＶＰＧのレベルがローレベルである場合に、前記第２チャネル動作に該当するｐチャネルとして動作することができる。
前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第１チャネル動作を行う場合、前記印加されるコントロール電圧ＶＣＧのレベルがハイレベルである場合にオン状態に決定され、前記印加されるコントロール電圧ＶＣＧのレベルがローレベルである場合にオフ状態に決定され得る。
前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第１チャネル動作を行う場合、前記印加されるコントロール電圧ＶＣＧのレベルがゼロレベルからハイレベルに増加すると、前記チャネル領域において前記コントロールゲート電極の下のチャネル領域と、前記ソース領域に隣接する前記第２プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、前記低くなったポテンシャル障壁により前記ソース領域から電子が注入される第１正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れる前記オン状態となり得る。
前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第２チャネル動作を行う場合、前記印加されるコントロール電圧ＶＣＧのレベルがハイレベルである場合にオフ状態に決定され、前記印加されるコントロール電圧ＶＣＧのレベルがローレベルである場合にオン状態に決定され得る。
前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第２チャネル動作を行う場合、前記印加されるコントロール電圧ＶＣＧのレベルがゼロレベルからローレベルに減少すると、前記チャネル領域において前記コントロールゲート電極の下のチャネル領域と、前記ドレイン領域に隣接する前記第１プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、前記低くなったポテンシャル障壁により前記ドレイン領域から正孔が注入される第２正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れる前記オン状態となり得る。
前記可変型ロジックインメモリセルは、前記複数のトリプルゲートフィードバックメモリ素子のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域同士が接続され、ソース領域同士が接続される複数の第１並列接続部で構成される第１回路構造、及び前記複数のトリプルゲートフィードバックメモリ素子のうち４つのトリプルゲートフィードバックメモリ素子のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第１直列接続部と、残りの２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第２直列接続部との間の共通のドレイン領域と共通のソース領域が接続される複数の第２並列接続部で構成される第２回路構造のいずれか１つの回路構造で構成され得る。
前記可変型ロジックインメモリセルは、前記第１回路構造で構成される場合、前記複数の第１並列接続部のうちの最初の第１並列接続部のドレイン端にドレイン電圧ＶＤＤを印加し、前記複数の第１並列接続部のうちの最後の第１並列接続部のソース端にソース電圧ＶＳＳを印加し、前記第２回路構造で構成される場合、前記複数の第２並列接続部のうちの最初の第２並列接続部のドレイン端にドレイン電圧ＶＤＤを印加し、前記複数の第２並列接続部のうちの最後の第２並列接続部のソース端にソース電圧ＶＳＳを印加することができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧ＶＣＧのレベルがローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルであり、前記コントロール電圧ＶＣＧのレベルがハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧ＶＣＧのレベルがローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルであり、前記コントロール電圧ＶＣＧのレベルがハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部の左側及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部の右側及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルのいずれか一方のレベルのみがハイレベルであるか、または両方がローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルの両方がハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部の上側及び前記最後の第２並列接続部の左側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部の下側及び前記最後の第２並列接続部の右側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルのいずれか一方のレベルのみがローレベルであるか、または両方がハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルの両方がローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部の上側及び前記最後の第２並列接続部の左側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部の下側及び前記最後の第２並列接続部の右側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルのいずれか一方のレベルがローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルの両方がハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部の左側及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部の右側及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルのいずれか一方のレベルがハイレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルの両方がローレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は前記第１チャネル動作を行い、右側は前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は前記第２チャネル動作を行い、右上側は前記第１チャネル動作を行い、左下側は前記第１チャネル動作を行い、右下側は前記第２チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルが同じレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルが異なるレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は前記第２チャネル動作を行い、右上側は前記第１チャネル動作を行い、左下側は前記第１チャネル動作を行い、右下側は前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は前記第１チャネル動作を行い、右側は前記第２チャネル動作を行い、前記コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、前記最初の第２並列接続部及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、前記最初の第２並列接続部及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルが同じレベルである場合に、前記出力電圧ＶＯＵＴのレベルがローレベルであり、前記第１コントロール電圧ＶＡ及び前記第２コントロール電圧ＶＢのレベルが異なるレベルである場合に、前記出力電圧ＶＯＵＴのレベルがハイレベルに前記論理演算機能を行うことができる。
前記可変型ロジックインメモリセルは、前記ドレイン電圧ＶＤＤ、前記ソース電圧ＶＳＳ、前記プログラム電圧ＶＰＧ及び前記コントロール電圧ＶＣＧがゼロレベルで印加される場合に、前記出力電圧ＶＯＵＴのレベルを維持して前記メモリ機能を行うことができる。
本発明は、正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）で駆動するトリプルゲートフィードバックメモリ素子を用いて論理演算機能及びメモリ機能を提供する可変型ロジックインメモリセルを具現することができる。
本発明は、既存のＣＭＯＳ工程を適用したシリコンベースのフィードバックメモリ素子であるトリプルゲートフィードバックメモリ素子を活用して可変型ロジックインメモリセルを具現することができる。
本発明は、チャネルタイプの可変特性を有するトリプルゲートフィードバックメモリ素子を用いて全ての基本論理演算を行い、行われた論理演算の結果を記憶する可変型ロジックインメモリセルを具現することができる。
本発明は、論理演算と格納機能の融合を通じて、データボトルネック現象による処理速度及び集積化の限界を改善することができる。
本発明は、チャネルタイプの可変特性を用いて、構造の変更及び外部バイアスなしに論理演算値を維持する優れたメモリ特性で待機電力効率を向上させることができる。
本発明の一実施例に係る可変型ロジックインメモリセルを構成するトリプルゲートフィードバックメモリ素子を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルを構成するトリプルゲートフィードバックメモリ素子を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の回路記号を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の回路記号を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルの回路図を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルの回路図を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＴゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＴゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＹＥＳゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＹＥＳゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＡＮＤゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＡＮＤゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＸＮＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＸＮＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＸＯＲゲートの動作を説明する図である。 本発明の一実施例に係る可変型ロジックインメモリセルのＸＯＲゲートの動作を説明する図である。
以下、本文書の様々な実施例が添付の図面を参照して記載される。
実施例及びこれに使用された用語は、本文書に記載された技術を特定の実施形態に対して限定しようとするものではなく、当該実施例の様々な変更、均等物、及び／又は代替物を含むものと理解しなければならない。
以下で様々な実施例を説明する際において、関連する公知の機能又は構成についての具体的な説明が発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。
そして、後述する用語は、様々な実施例における機能を考慮して定義された用語であって、これは、使用者、運用者の意図又は慣例などによって変わり得る。したがって、その定義は、本明細書全般にわたる内容に基づいて行われるべきである。
図面の説明に関連して、類似の構成要素に対しては類似の参照符号が使用され得る。
単数の表現は、文脈上明らかに別の意味を示すものでない限り、複数の表現を含むことができる。
本文書において、「Ａ又はＢ」又は「Ａ及び／又はＢのうちの少なくとも１つ」などの表現は、共に並べられた項目の全ての可能な組み合わせを含むことができる。
「第１」、「第２」、「第一」、又は「第二」などの表現は、当該構成要素を、順序又は重要度に関係なく修飾することができ、一つの構成要素を他の構成要素と区分するために用いられるだけで、当該構成要素を限定しない。
ある（例：第１）構成要素が他の（例：第２）構成要素に「（機能的に又は通信的に）連結されて」いるとか、「接続されて」いると言及された際には、前記ある構成要素が前記他の構成要素に直接的に連結されるか又は別の構成要素（例：第３構成要素）を介して連結され得る。
本明細書において、「～するように構成された（又は設定された）（ｃｏｎｆｉｇｕｒｅｄ ｔｏ）」は、状況によって、例えば、ハードウェア的又はソフトウェア的に「～に適した」、「～する能力を有する」、「～するように変更された」、「～するように作られた」、「～ができる」又は「～するように設計された」と相互互換的に（ｉｎｔｅｒｃｈａｎｇｅａｂｌｙ）使用され得る。
ある状況では、「～するように構成された装置」という表現は、その装置が他の装置又は部品と共に「～することができる」ことを意味し得る。
例えば、「Ａ、Ｂ、及びＣを行うように構成された（又は設定された）プロセッサ」は、当該動作を行うための専用プロセッサ（例：エンベデッドプロセッサ）、又はメモリ装置に格納された１つ以上のソフトウェアプログラムを実行することによって、当該動作を行うことができる汎用プロセッサ（例：ＣＰＵ又はアプリケーションプロセッサ）を意味し得る。
また、「又は」という用語は、排他的論理和「ｅｘｃｌｕｓｉｖｅ ｏｒ」よりは、包含的論理和「ｉｎｃｌｕｓｉｖｅ ｏｒ」を意味する。
すなわち、別に言及しない限り、又は文脈から明らかでない限り、「ｘがａ又はｂを用いる」という表現は、包含的な自然順列（ｎａｔｕｒａｌ ｉｎｃｌｕｓｉｖｅ ｐｅｒｍｕｔａｔｉｏｎｓ）のいずれか１つを意味する。
以下で使用される「...部」、［...器］などの用語は、少なくとも１つの機能や動作を処理する単位を意味し、これは、ハードウェアやソフトウェア、または、ハードウェアとソフトウェアの結合で具現され得る。
図１Ａ及び図１Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルを構成するトリプルゲートフィードバックメモリ素子を説明する図である。
図１Ａは、本発明の一実施例に係る可変型ロジックインメモリセルを構成するトリプルゲートフィードバックメモリ素子の断面図を例示し、図１Ｂは、トリプルゲートフィードバックメモリ素子の立体図を例示する。
図１Ａを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子１００は、ドレイン領域１０１、チャネル領域１０２、ソース領域１０３及びゲート領域を含み、ゲート領域は、ゲート絶縁膜１０４上に形成される第１及び第２プログラミングゲート電極１０８及びコントロールゲート電極１０７を含む。
一例として、ドレイン領域１０１にはドレイン電極１０５が形成され、ソース領域１０３にはソース電極１０６が形成され得る。
本発明の一実施例によれば、トリプルゲートフィードバックメモリ素子１００は、ｐ－ｉ－ｎナノ構造体であるドレイン領域１０１、チャネル領域１０２及びソース領域１０３を含む。
一例として、ドレイン領域１０１はｐドープ状態であり、ソース領域１０３はｎドープ状態であり、チャネル領域１０２は真性（ｉｎｔｒｉｎｓｉｃ）状態であってもよい。
チャネル領域１０２において第１及び第２プログラミングゲート電極１０８の下のチャネル領域は、プログラム電圧ＶＰＧのレベルがハイレベルである場合に、第１チャネル動作に該当するｎチャネルとして動作し、プログラム電圧ＶＰＧのレベルがローレベルである場合に、第２チャネル動作に該当するｐチャネルとして動作することができる。
トリプルゲートフィードバックメモリ素子１００は、複数で構成されて可変型ロジックインメモリセルをなすことができる。
トリプルゲートフィードバックメモリ素子１００は、第１及び第２プログラミングゲート電極１０８を介して印加されるプログラム電圧ＶＰＧのレベルに応じて、チャネル領域において第１及び第２プログラミングゲート電極の下のチャネル領域が、第１チャネル動作及び第２チャネル動作のいずれか１つのチャネル動作を行うことができる。
また、トリプルゲートフィードバックメモリ素子１００は、コントロールゲート電極１０７を介して印加されるコントロール電圧ＶＣＧのレベルに基づいて、オン状態（ｏｎ ｓｔａｔｅ）及びオフ状態（ｏｆｆ ｓｔａｔｅ）のいずれか１つの状態に決定され得る。
したがって、可変型ロジックインメモリセルは、既に行われたいずれか１つのチャネル動作でいずれか１つの状態によって変化する出力電圧ＶＯＵＴのレベルに基づいて論理演算機能及びメモリ機能を行うことができる。
図１Ｂを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子１１０は、ドレイン領域１１１、チャネル領域１１２、ソース領域１１３及びゲート領域を含み、ゲート領域は、ゲート絶縁膜１１４上に形成される第１及び第２プログラミングゲート電極１１８及びコントロールゲート電極１１７を含む。
本発明の一実施例によれば、トリプルゲートフィードバックメモリ素子１１０は、ｐ－ｉ－ｎナノ構造体であるドレイン領域１１１、チャネル領域１１２及びソース領域１１３を含む。
一例として、ドレイン領域１１１はｐドープ状態であり、ソース領域１１３はｎドープ状態であり、チャネル領域１１２は真性（ｉｎｔｒｉｎｓｉｃ）状態であってもよい。
チャネル領域１１２において第１及び第２プログラミングゲート電極１１８の下のチャネル領域は、プログラム電圧ＶＰＧのレベルがハイレベルである場合に、第１チャネル動作に該当するｎチャネルとして動作し、プログラム電圧ＶＰＧのレベルがローレベルである場合に、第２チャネル動作に該当するｐチャネルとして動作することができる。
トリプルゲートフィードバックメモリ素子１１０は、複数で構成されて可変型ロジックインメモリセルをなすことができる。
図２Ａ及び図２Ｂは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の回路記号を説明する図である。
図２Ａは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子のチャネル領域が第１チャネル動作を行ってｎチャネルとして動作する場合の回路記号を例示する。
一方、図２Ｂは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子のチャネル領域が第２チャネル動作を行ってｐチャネルとして動作する場合の回路記号を例示する。
図２Ａを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子２００は、ドレイン領域、チャネル領域、ソース領域及びゲート領域を含むナノ構造体２０１において、ゲート領域に第１及び第２プログラミングゲート電極及びコントロールゲート電極が形成されて、プログラミングゲート端子ＰＧ及びコントロールゲート端子ＣＧが接続され、ドレイン領域にドレイン電極が形成されて、ドレイン端子Ｄが接続され、ソース領域にソース電極が形成されて、ソース端子Ｓが接続される。
また、トリプルゲートフィードバックメモリ素子２００の記号は、チャネル動作状態領域２０２を通じて、トリプルゲートフィードバックメモリ素子２００が第１チャネル動作状態であることを示す。
言い換えると、トリプルゲートフィードバックメモリ素子２００の記号は、チャネル動作状態領域２０２をソリッド（ｓｏｌｉｄ）形態で示すことで、トリプルゲートフィードバックメモリ素子２００がｎチャネルとして動作中であることを示すことができる。
図２Ｂを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子２１０は、ドレイン領域、チャネル領域、ソース領域及びゲート領域を含むナノ構造体２１１において、ゲート領域に第１及び第２プログラミングゲート電極及びコントロールゲート電極が形成されて、プログラミングゲート端子ＰＧ及びコントロールゲート端子ＣＧが接続され、ドレイン領域にドレイン電極が形成されて、ドレイン端子Ｄが接続され、ソース領域にソース電極が形成されて、ソース端子Ｓが接続される。
また、トリプルゲートフィードバックメモリ素子２１０の記号は、チャネル動作状態領域２１２を通じて、トリプルゲートフィードバックメモリ素子２１０が第２チャネル動作状態であることを示す。
言い換えると、トリプルゲートフィードバックメモリ素子２１０の記号は、チャネル動作状態領域２１２を空（ｅｍｐｔｙ）の形態で示すことで、トリプルゲートフィードバックメモリ素子２００がｐチャネルとして動作中であることを示すことができる。
図３Ａ乃至図３Ｆは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子の動作原理を説明する図である。
図３Ａ乃至図３Ｃは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｐチャネルとして動作する場合の動作原理を例示する。
図３Ａを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子３００は、ドレイン端子３０１を介して正の電圧が印加され、プログラミングゲート端子３０２からプログラム電圧のレベルがローレベルに該当する負の電圧が印加された場合に、チャネル領域３０３においてプログラミングゲート電極ＰＧの下のチャネル領域は、ｐチャネルにプログラムされてｐチャネルとして動作する。
一例として、トリプルゲートフィードバックメモリ素子３００は、コントロールゲート端子３０４を介して印加されるコントロール電圧のレベルに基づいて、オン状態又はオフ状態に決定される。
トリプルゲートフィードバックメモリ素子３００のオン及びオフ動作状態は、図３Ｂ及び図３Ｃを通じて説明する。
図３Ｂを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｐチャネルとして動作する場合、動作状態３１０は、コントロールゲート端子を介して印加されるコントロール電圧のレベルがローレベルである場合にオン状態であり、ハイレベルである場合にはオフ状態に決定される。
図３Ｃを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｐチャネルとして動作する場合、コントロール電圧のレベルに基づいてオフ状態であるときのエネルギーバンド３２０を例示し、オン状態であるときのエネルギーバンド３２１を例示する。
エネルギーバンド３２０及びエネルギーバンド３２１を参照すると、チャネル領域において第１及び第２プログラミングゲート電極の下のチャネル領域が、ｐチャネル動作に該当する第２チャネル動作を行う場合、コントロール電圧ＶＣＧのレベルがゼロレベルからローレベルに減少すると、チャネル領域においてコントロールゲート電極の下のチャネル領域と、ドレイン領域に隣接する第１プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、低くなったポテンシャル障壁によりドレイン領域から正孔が注入される第２正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れるオン状態となる。
すなわち、トリプルゲートフィードバックメモリ素子は、第２正のフィードバックループが発生して、エネルギーバンド３２０からエネルギーバンド３２１に切り替わる。
例えば、第２正のフィードバックループは、チャネル領域において正孔が多数キャリア（ｍａｊｏｒｉｔｙ ｃａｒｒｉｅｒ）となる正のフィードバックループであり得る。
図３Ｄ乃至図３Ｆは、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｎチャネルとして動作する場合の動作原理を例示する。
図３Ｄを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子３３０は、ソース端子３３１を介して負の電圧が印加され、プログラミングゲート端子３３２からプログラム電圧のレベルがハイレベルに該当する正の電圧が印加された場合に、チャネル領域３３３においてプログラミングゲート電極の下のチャネル領域は、ｎチャネルにプログラムされてｎチャネルとして動作する。
一例として、トリプルゲートフィードバックメモリ素子３３０は、コントロールゲート端子３３４を介して印加されるコントロール電圧のレベルに基づいて、オン状態又はオフ状態に決定される。
トリプルゲートフィードバックメモリ素子３３０のオン及びオフ動作状態は、図３Ｅ及び図３Ｆを通じて説明する。
図３Ｅを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｎチャネルとして動作する場合に、動作状態３４０は、コントロールゲート端子を介して印加されるコントロール電圧のレベルがハイレベルである場合にオン状態であり、ローレベルである場合にはオフ状態に決定される。
図３Ｆを参照すると、本発明の一実施例に係るトリプルゲートフィードバックメモリ素子がｎチャネルとして動作する場合に、コントロール電圧のレベルに基づいてオフ状態であるときのエネルギーバンド３５０を例示し、オン状態であるときのエネルギーバンド３５１を例示する。
エネルギーバンド３５０及びエネルギーバンド３５１を参照すると、チャネル領域において第１及び第２プログラミングゲート電極の下のチャネル領域が、ｎチャネル動作に該当する第１チャネル動作を行う場合、コントロール電圧ＶＣＧのレベルがゼロレベルからハイレベルに増加すると、チャネル領域においてコントロールゲート電極の下のチャネル領域と、ソース領域に隣接する第２プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、低くなったポテンシャル障壁によりソース領域から電子が注入される第１正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れるオン状態となる。
すなわち、トリプルゲートフィードバックメモリ素子は、第１正のフィードバックループが発生して、エネルギーバンド３５０からエネルギーバンド３５１に切り替わる。
例えば、第１正のフィードバックループは、チャネル領域において電子が多数キャリア（ｍａｊｏｒｉｔｙ ｃａｒｒｉｅｒ）となる正のフィードバックループであり得る。
本発明の一実施例によれば、トリプルゲートフィードバックメモリ素子は、ゲート領域に印加されるコントロール電圧のレベルに応じて、第１正のフィードバックループまたは第２正のフィードバックループが形成され、これと共に、第１チャネル動作及び第２チャネル動作でオンまたはオフ状態が可変的に制御される素子であり得る。
また、トリプルゲートフィードバックメモリ素子は、チャネル領域のポテンシャル井戸に電荷キャリアが蓄積されて正のフィードバックループを形成しながらターンオンされるところ、これは、チャネル領域でデータを保存するメモリ機能として活用され得る。
図４Ａ及び図４Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルの回路図を説明する図である。
図４Ａ及び図４Ｂは、本発明の一実施例に係る複数のトリプルゲートフィードバックメモリ素子を用いて構成された可変型ロジックインメモリセルの回路図を例示する。
図４Ａ及び図４Ｂを参照すると、可変型ロジックインメモリセルは、２つの形態の回路で具現可能である。
図４Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル４００は、トリプルゲートフィードバックメモリ素子４０１の２つが、ドレイン領域同士、及びソース領域同士が接続された並列接続部に基づいて構成され、４つの並列接続部が順にソースとドレインが接続された形態を有する。
言い換えると、本発明の一実施例に係る可変型ロジックインメモリセル４００は、複数のトリプルゲートフィードバックメモリ素子のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域同士が接続され、ソース領域同士が接続される複数の第１並列接続部で構成される第１回路構造を示す。
一例として、可変型ロジックインメモリセル４００は、第１回路構造で構成される場合、複数の第１並列接続部のうちの最初の第１並列接続部のドレイン端にドレイン電圧ＶＤＤを印加し、複数の第１並列接続部のうちの最後の第１並列接続部のソース端にソース電圧ＶＳＳを印加して供給電圧を印加し、各トリプルゲートフィードバックメモリ素子４０１にコントロールゲート端子を介して印加される入力電圧による出力端子４０２での出力電圧のレベルに基づいて論理演算機能及びメモリ機能を行うことができる。
図４Ｂを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル４１０は、４つのトリプルゲートフィードバックメモリ素子４１１のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第１直列接続部と、残りの２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第２直列接続部との間の共通のドレイン領域と共通のソース領域が接続される複数の第２並列接続部で構成される第２回路構造を有する。
一例として、可変型ロジックインメモリセル４１０は、第２回路構造で構成される場合、複数の第２並列接続部のうちの最初の第２並列接続部のドレイン端にドレイン電圧ＶＤＤを印加し、複数の第２並列接続部のうちの最後の第２並列接続部のソース端にソース電圧ＶＳＳを印加して供給電圧を印加し、各トリプルゲートフィードバックメモリ素子４１１にコントロールゲート端子を介して印加される入力電圧による出力端子４１２での出力電圧のレベルに基づいて論理演算機能及びメモリ機能を行うことができる。
図５Ａ及び図５Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＴゲートの動作を説明する図である。
図５Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＴゲートの動作での回路図を例示する。
図５Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル５００は、図４Ｂで説明された第２回路構造で構成される。
また、可変型ロジックインメモリセル５００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部５０１を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行い、最後の第２並列接続部５０２を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行う。
このとき、可変型ロジックインメモリセル５００は、コントロールゲート端子ＣＧを介して印加される入力電圧Ａであるコントロール電圧ＶＣＧのレベルがローレベルである場合に、出力端子を介して測定される出力電圧ＶＯＵＴのレベルがハイレベルであり、コントロール電圧ＶＣＧのレベルがハイレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルに、ＮＯＴゲートの動作に該当する論理演算機能を行うことができる。
図５Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＴゲートの動作でのタイミング図を例示する。
図５Ｂを参照すると、タイミング図５１０は、‘０’に該当するローレベルの入力電圧ＶＡが印加されたとき、‘１’に該当するハイレベルの出力電圧ＶＯＵＴが演算され、‘１’に該当するハイレベルの入力電圧ＶＡが印加されたとき、‘０’に該当するローレベルの出力電圧ＶＯＵＴが演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図６Ａ及び図６Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＹＥＳゲートの動作を説明する図である。
図６Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＹＥＳゲートの動作での回路図を例示する。
図６Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル６００は、図４Ｂで説明された第２回路構造で構成される。
また、可変型ロジックインメモリセル６００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部６０１を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行い、最後の第２並列接続部６０２を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行う。
このとき、可変型ロジックインメモリセル６００は、コントロールゲート端子ＣＧを介して印加される入力電圧Ａであるコントロール電圧ＶＣＧのレベルがハイレベルである場合に、出力端子を介して測定される出力電圧ＶＯＵＴのレベルがハイレベルであり、コントロール電圧ＶＣＧのレベルがローレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルに、ＹＥＳゲートの動作に該当する論理演算機能を行うことができる。
図６Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＹＥＳゲートの動作でのタイミング図を例示する。
図６Ｂを参照すると、タイミング図６１０は、‘０’に該当するローレベルの入力電圧ＶＡが印加されたとき、‘０’に該当するローレベルの出力電圧ＶＯＵＴが演算され、‘１’に該当するハイレベルの入力電圧ＶＡが印加されたとき、‘１’に該当するハイレベルの出力電圧ＶＯＵＴが演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図７Ａ及び図７Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作を説明する図である。
図７Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作での回路図を例示する。
図７Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル７００は、図４Ｂで説明された第２回路構造で構成される。
一例として、可変型ロジックインメモリセル７００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行う。
また、可変型ロジックインメモリセル７００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部の左側７０１及び最後の第２並列接続部の上側７０３に印加され、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、最初の第２並列接続部の右側７０２及び最後の第２並列接続部の下側７０４に印加される。
これによって、可変型ロジックインメモリセル７００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルのいずれか一方のレベルのみがハイレベルであるか、または両方がローレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルの両方がハイレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルに決定されるＮＡＮＤゲートの論理演算機能を行うことができる。
図７Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作でのタイミング図を例示する。
図７Ｂを参照すると、タイミング図７１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘１’、‘１’、‘１’、‘０’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図８Ａ及び図８Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＲゲートの動作を説明する図である。
図８Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＲゲートの動作での回路図を例示する。
図８Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル８００は、図４Ｂで説明された第２回路構造で構成される。
一例として、可変型ロジックインメモリセル８００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行う。
また、可変型ロジックインメモリセル８００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部の上側８０１及び最後の第２並列接続部の左側８０３に印加され、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、最初の第２並列接続部の下側８０２及び最後の第２並列接続部の右側８０４に印加される。
これによって、可変型ロジックインメモリセル８００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルのいずれか一方のレベルのみがローレベルであるか、または両方がハイレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルの両方がローレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルに決定されるＮＯＲゲートの論理演算機能を行うことができる。
図８Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＯＲゲートの動作でのタイミング図を例示する。
図８Ｂを参照すると、タイミング図８１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘１’、‘０’、‘０’、‘０’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図９Ａ及び図９Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＡＮＤゲートの動作を説明する図である。
図９Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＡＮＤゲートの動作での回路図を例示する。
図９Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル９００は、図４Ｂで説明された第２回路構造で構成される。
一例として、可変型ロジックインメモリセル９００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行う。
また、可変型ロジックインメモリセル９００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部の上側９０１及び最後の第２並列接続部の左側９０３に印加され、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、最初の第２並列接続部の下側９０２及び最後の第２並列接続部の右側９０４に印加される。
これによって、可変型ロジックインメモリセル９００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルのいずれか一方のレベルがローレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルの両方がハイレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルに決定されるＡＮＤゲートの論理演算機能を行うことができる。
図９Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＮＡＮＤゲートの動作でのタイミング図を例示する。
図９Ｂを参照すると、タイミング図９１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘０’、‘０’、‘０’、‘１’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図１０Ａ及び図１０Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＯＲゲートの動作を説明する図である。
図１０Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＯＲゲートの動作での回路図を例示する。
図１０Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル１０００は、図４Ｂで説明された第２回路構造で構成される。
一例として、可変型ロジックインメモリセル１０００は、プログラミングゲート端子ＰＧを介して印加されるプログラミング電圧に基づいて、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が第２チャネル動作を行う。
また、可変型ロジックインメモリセル１０００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部の左側１００１及び最後の第２並列接続部の上側１００３に印加され、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、最初の第２並列接続部の右側１００２及び最後の第２並列接続部の下側１００４に印加される。
これによって、可変型ロジックインメモリセル１０００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルのいずれか一方のレベルがハイレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルの両方がローレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルに決定されるＯＲゲートの論理演算機能を行うことができる。
図１０Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＯＲゲートの動作でのタイミング図を例示する。
図１０Ｂを参照すると、タイミング図１０１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘０’、‘１’、‘１’、‘１’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図１１Ａ及び図１１Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＮＯＲゲートの動作を説明する図である。
図１１Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＮＯＲゲートの動作での回路図を例示する。
図１１Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル１１００は、図４Ｂで説明された第２回路構造で構成される。
可変型ロジックインメモリセル１１００は、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は第１チャネル動作を行い、右側は第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は第２チャネル動作を行い、右上側は第１チャネル動作を行い、左下側は第１チャネル動作を行い、右下側は第２チャネル動作を行う。
最初の第２並列接続部は、第１トリプルゲートフィードバックメモリ素子１１０１及び第２トリプルゲートフィードバックメモリ素子１１０２を含み、第１トリプルゲートフィードバックメモリ素子１１０１及び第２トリプルゲートフィードバックメモリ素子１１０２は、最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち左側に含まれ得る。
また、最初の第２並列接続部は、第３トリプルゲートフィードバックメモリ素子１１０３及び第４トリプルゲートフィードバックメモリ素子１１０４を含み、最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち右側に含まれ得る。
また、可変型ロジックインメモリセル１１００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部及び最後の第２並列接続部の上側に印加され、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢは、最初の第２並列接続部及び最後の第２並列接続部の下側に印加される。
最後の第２並列接続部は、第５トリプルゲートフィードバックメモリ素子１１０５及び第６トリプルゲートフィードバックメモリ素子１１０６を含み、第５トリプルゲートフィードバックメモリ素子１１０５及び第６トリプルゲートフィードバックメモリ素子１１０６は、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち左側に含まれ得る。
また、最後の第２並列接続部は第７トリプルゲートフィードバックメモリ素子１１０７及び第８トリプルゲートフィードバックメモリ素子１１０８を含み、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち右側に含まれ得る。
本発明の一実施例に係る可変型ロジックインメモリセル１１００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルが同じレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルが異なるレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルに決定されるＸＮＯＲゲートの論理演算機能を行うことができる。
図１１Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＮＯＲゲートの動作でのタイミング図を例示する。
図１１Ｂを参照すると、タイミング図１１１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘１’、‘０’、‘０’、‘１’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
図１２Ａ及び図１２Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＯＲゲートの動作を説明する図である。
図１２Ａは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＯＲゲートの動作での回路図を例示する。
図１２Ａを参照すると、本発明の一実施例に係る可変型ロジックインメモリセル１２００は、図４Ｂで説明された第２回路構造で構成される。
可変型ロジックインメモリセル１２００は、複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は第２チャネル動作を行い、右上側は第１チャネル動作を行い、左下側は第１チャネル動作を行い、右下側は第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は第１チャネル動作を行い、右側は第２チャネル動作を行う。
最初の第２並列接続部は、第１トリプルゲートフィードバックメモリ素子１２０１及び第２トリプルゲートフィードバックメモリ素子１２０２を含み、第１トリプルゲートフィードバックメモリ素子１２０１及び第２トリプルゲートフィードバックメモリ素子１２０２は、最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち左側に含まれ得る。
また、最初の第２並列接続部は、第３トリプルゲートフィードバックメモリ素子１２０３及び第４トリプルゲートフィードバックメモリ素子１２０４を含み、最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち右側に含まれ得る。
また、可変型ロジックインメモリセル１２００は、コントロール電圧ＶＣＧのうちの第１コントロール電圧ＶＡは、最初の第２並列接続部及び最後の第２並列接続部の上側に印加され得る。
また、可変型ロジックインメモリセル１２００は、コントロール電圧ＶＣＧのうちの第２コントロール電圧ＶＢが、最初の第２並列接続部及び最後の第２並列接続部の下側に印加され得る。
最後の第２並列接続部は、第５トリプルゲートフィードバックメモリ素子１２０５及び第６トリプルゲートフィードバックメモリ素子１２０６を含み、第５トリプルゲートフィードバックメモリ素子１２０５及び第６トリプルゲートフィードバックメモリ素子１２０６は、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち左側に含まれ得る。
また、最後の第２並列接続部は第７トリプルゲートフィードバックメモリ素子１２０７及び第８トリプルゲートフィードバックメモリ素子１２０８を含み、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうち右側に含まれ得る。
本発明の一実施例に係る可変型ロジックインメモリセル１２００は、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルが同じレベルである場合に、出力電圧ＶＯＵＴのレベルがローレベルであり、第１コントロール電圧ＶＡ及び第２コントロール電圧ＶＢのレベルが異なるレベルである場合に、出力電圧ＶＯＵＴのレベルがハイレベルに決定されるＸＯＲゲートの論理演算機能を行うことができる。
図１２Ｂは、本発明の一実施例に係る可変型ロジックインメモリセルのＸＯＲゲートの動作でのタイミング図を例示する。
図１２Ｂを参照すると、タイミング図１２１０は、２つの入力電圧（ＶＡ，ＶＢ）に‘００’、‘０１’、‘１０’、‘１１’に該当する入力が印加されたとき、出力電圧ＶＯＵＴで‘０’、‘１’、‘１’、‘０’に該当する値が演算されることを示す。
また、供給電圧ＶＳＵＰ、プログラム電圧ＶＰＧ、入力電圧ＶＡが除去されたときにも、演算した論理値を維持（Ｈｏｌｄ）するメモリ機能を行うことを示す。
上述した具体的な実施例において、発明に含まれる構成要素は、提示された具体的な実施例によって単数又は複数で表現された。
しかし、単数又は複数の表現は、説明の便宜のために提示した状況に適するように選択されたものであって、上述した実施例が単数又は複数の構成要素に制限されるものではなく、複数で表現された構成要素であっても単数で構成されてもよく、単数で表現された構成要素であっても複数で構成されてもよい。
一方、発明の説明では具体的な実施例について説明したが、様々な実施例が内包する技術的思想の範囲から逸脱しない限り、様々な変形が可能であることは勿論である。
したがって、本発明の範囲は、説明された実施例に限定されて定められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものによって定められなければならない。

Claims (16)

  1. ドレイン領域、チャネル領域、ソース領域を含み、前記チャネル領域上で第１及び第２プログラミングゲート電極及びコントロールゲート電極が形成されたゲート領域を含む、トリプルゲートフィードバックメモリ素子を複数含み、
    前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記第１及び第２プログラミングゲート電極を介して印加されるプログラム電圧（ＶＰＧ）のレベルに応じて、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が、第１チャネル動作及び第２チャネル動作のいずれか１つのチャネル動作を行い、前記コントロールゲート電極を介して印加されるコントロール電圧（ＶＣＧ）のレベルに基づいて、オン状態（ｏｎ ｓｔａｔｅ）及びオフ状態（ｏｆｆ ｓｔａｔｅ）のいずれか１つの状態に決定され、前記行われたいずれか１つのチャネル動作で前記いずれか１つの状態によって変化する出力電圧（ＶＯＵＴ）のレベルに基づいて論理演算機能及びメモリ機能を行う可変型ロジックインメモリセルであって、
    前記可変型ロジックインメモリセルは、前記複数のトリプルゲートフィードバックメモリ素子のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域同士が接続され、ソース領域同士が接続される複数の第１並列接続部で構成される第１回路構造、及び、
    前記複数のトリプルゲートフィードバックメモリ素子のうち４つのトリプルゲートフィードバックメモリ素子のうち２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第１直列接続部と、残りの２つのトリプルゲートフィードバックメモリ素子のドレイン領域とソース領域が直列に接続された第２直列接続部との間の共通のドレイン領域と共通のソース領域が接続される複数の第２並列接続部で構成される第２回路構造のいずれか１つの回路構造で構成されることを特徴とする、可変型ロジックインメモリセル。
  2. 前記ドレイン領域は、ｐドープ状態であり、
    前記ソース領域は、ｎドープ状態であり、
    前記チャネル領域は、真性（ｉｎｔｒｉｎｓｉｃ）状態であり、
    前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域は、前記プログラム電圧（ＶＰＧ）のレベルがハイレベルである場合に、前記第１チャネル動作に該当するｎチャネルとして動作し、前記プログラム電圧（ＶＰＧ）のレベルがローレベルである場合に、前記第２チャネル動作に該当するｐチャネルとして動作することを特徴とする、請求項１に記載の可変型ロジックインメモリセル。
  3. 前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第１チャネル動作を行う場合、前記印加されるコントロール電圧（ＶＣＧ）のレベルがハイレベルである場合にオン状態に決定され、前記印加されるコントロール電圧（ＶＣＧ）のレベルがローレベルである場合にオフ状態に決定されることを特徴とする、請求項１に記載の可変型ロジックインメモリセル。
  4. 前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第１チャネル動作を行う場合、前記印加されるコントロール電圧（ＶＣＧ）のレベルがゼロレベルからハイレベルに増加すると、前記チャネル領域において前記コントロールゲート電極の下のチャネル領域と、前記ソース領域に隣接する前記第２プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、前記低くなったポテンシャル障壁により前記ソース領域から電子が注入される第１正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れる前記オン状態となることを特徴とする、請求項３に記載の可変型ロジックインメモリセル。
  5. 前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第２チャネル動作を行う場合、前記印加されるコントロール電圧（ＶＣＧ）のレベルがハイレベルである場合にオフ状態に決定され、前記印加されるコントロール電圧（ＶＣＧ）のレベルがローレベルである場合にオン状態に決定されることを特徴とする、請求項１に記載の可変型ロジックインメモリセル。
  6. 前記複数のトリプルゲートフィードバックメモリ素子のそれぞれは、前記チャネル領域において前記第１及び第２プログラミングゲート電極の下のチャネル領域が前記第２チャネル動作を行う場合、前記印加されるコントロール電圧（ＶＣＧ）のレベルがゼロレベルからローレベルに減少すると、前記チャネル領域において前記コントロールゲート電極の下のチャネル領域と、前記ドレイン領域に隣接する前記第１プログラミングゲート電極の下のチャネル領域との間のポテンシャル障壁の高さが低くなり、前記低くなったポテンシャル障壁により前記ドレイン領域から正孔が注入される第２正のフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）が発生し、電流が流れる前記オン状態となることを特徴とする、請求項５に記載の可変型ロジックインメモリセル。
  7. 前記可変型ロジックインメモリセルは、
    前記第１回路構造で構成される場合、前記複数の第１並列接続部のうちの最初の第１並列接続部のドレイン端にドレイン電圧（ＶＤＤ）を印加し、前記複数の第１並列接続部のうちの最後の第１並列接続部のソース端にソース電圧（ＶＳＳ）を印加し、
    前記第２回路構造で構成される場合、前記複数の第２並列接続部のうちの最初の第２並列接続部のドレイン端にドレイン電圧（ＶＤＤ）を印加し、前記複数の第２並列接続部のうちの最後の第２並列接続部のソース端にソース電圧（ＶＳＳ）を印加することを特徴とする、請求項１に記載の可変型ロジックインメモリセル。
  8. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のレベルがローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルであり、前記コントロール電圧（ＶＣＧ）のレベルがハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  9. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のレベルがローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルであり、前記コントロール電圧（ＶＣＧ）のレベルがハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  10. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部の左側及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部の右側及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルのいずれか一方のレベルのみがハイレベルであるか、または両方がローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルの両方がハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  11. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部の上側及び前記最後の第２並列接続部の左側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部の下側及び前記最後の第２並列接続部の右側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルのいずれか一方のレベルのみがローレベルであるか、または両方がハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルの両方がローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  12. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部の上側及び前記最後の第２並列接続部の左側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部の下側及び前記最後の第２並列接続部の右側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルのいずれか一方のレベルがローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルの両方がハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  13. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第１チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子が前記第２チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部の左側及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部の右側及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルのいずれか一方のレベルがハイレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルの両方がローレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  14. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は前記第１チャネル動作を行い、右側は前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は前記第２チャネル動作を行い、右上側は前記第１チャネル動作を行い、左下側は前記第１チャネル動作を行い、右下側は前記第２チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルが同じレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルが異なるレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  15. 前記可変型ロジックインメモリセルは、
    前記第２回路構造で構成され、前記複数の第２並列接続部のうちの最初の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左上側は前記第２チャネル動作を行い、右上側は前記第１チャネル動作を行い、左下側は前記第１チャネル動作を行い、右下側は前記第２チャネル動作を行い、最後の第２並列接続部を構成するトリプルゲートフィードバックメモリ素子のうちの左側は前記第１チャネル動作を行い、右側は前記第２チャネル動作を行い、前記コントロール電圧（ＶＣＧ）のうちの第１コントロール電圧（ＶＡ）は、前記最初の第２並列接続部及び前記最後の第２並列接続部の上側に印加され、前記コントロール電圧（ＶＣＧ）のうちの第２コントロール電圧（ＶＢ）は、前記最初の第２並列接続部及び前記最後の第２並列接続部の下側に印加され、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルが同じレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがローレベルであり、前記第１コントロール電圧（ＶＡ）及び前記第２コントロール電圧（ＶＢ）のレベルが異なるレベルである場合に、前記出力電圧（ＶＯＵＴ）のレベルがハイレベルに前記論理演算機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
  16. 前記可変型ロジックインメモリセルは、
    前記ドレイン電圧（ＶＤＤ）、前記ソース電圧（ＶＳＳ）、前記プログラム電圧（ＶＰＧ）及び前記コントロール電圧（ＶＣＧ）がゼロレベルで印加される場合に、前記出力電圧（ＶＯＵＴ）のレベルを維持して前記メモリ機能を行うことを特徴とする、請求項７に記載の可変型ロジックインメモリセル。
JP2023580548A 2021-10-14 2022-10-13 可変型ロジックインメモリセル Active JP7659853B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0136713 2021-10-14
KR1020210136713A KR102475066B1 (ko) 2021-10-14 2021-10-14 가변형 로직 인 메모리 셀
PCT/KR2022/015457 WO2023063732A1 (ko) 2021-10-14 2022-10-13 가변형 로직 인 메모리 셀

Publications (2)

Publication Number Publication Date
JP2024529613A JP2024529613A (ja) 2024-08-08
JP7659853B2 true JP7659853B2 (ja) 2025-04-10

Family

ID=84441391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023580548A Active JP7659853B2 (ja) 2021-10-14 2022-10-13 可変型ロジックインメモリセル

Country Status (5)

Country Link
US (1) US20250275117A1 (ja)
JP (1) JP7659853B2 (ja)
KR (1) KR102475066B1 (ja)
DE (1) DE112022002961B4 (ja)
WO (1) WO2023063732A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658645B1 (ko) * 2021-10-14 2024-04-18 고려대학교 산학협력단 실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리
KR102825348B1 (ko) 2023-12-26 2025-06-26 경기대학교 산학협력단 가상 도핑 기반 메모리 반도체 소자
KR20250100132A (ko) 2023-12-26 2025-07-03 경기대학교 산학협력단 이진화된 신경망 연산을 수행하는 프로세싱 인 메모리 회로 및 프로세싱 인 메모리 회로 어레이
KR102912541B1 (ko) 2023-12-26 2026-01-14 고려대학교 산학협력단 범용 로직 메모리 셀
KR20250100283A (ko) * 2023-12-26 2025-07-03 고려대학교 산학협력단 복수의 범용 로직 메모리 셀을 이용한 범용 로직 메모리 블록
KR102959164B1 (ko) * 2024-08-09 2026-04-30 고려대학교 산학협력단 게이티드 다이오드 기반 오실레이터를 이용한 진동신경망 회로 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361369A1 (en) 2013-06-06 2014-12-11 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
US20160043234A1 (en) 2014-07-24 2016-02-11 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor tunneling device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438773B1 (ko) 2012-12-18 2014-09-15 한국과학기술연구원 자기장 제어 가변형 논리 소자 및 그 제어 방법
KR101896759B1 (ko) * 2016-05-12 2018-09-07 고려대학교 산학협력단 수직 반도체 컬럼을 구비한 듀얼 게이트 메모리 소자
KR101857873B1 (ko) 2016-09-26 2018-06-19 고려대학교 산학협력단 로직 반도체 소자
KR101919148B1 (ko) 2017-01-06 2018-11-16 부산대학교 산학협력단 소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법
KR102316202B1 (ko) 2019-07-25 2021-10-21 광운대학교 산학협력단 트리플 게이트 구조의 이온전계효과 트랜지스터 기반 고성능 바이오 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361369A1 (en) 2013-06-06 2014-12-11 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
JP2014239202A (ja) 2013-06-06 2014-12-18 マクロニクス インターナショナル カンパニー リミテッド デュアルモードトランジスタデバイス及びその動作方法
US20160043234A1 (en) 2014-07-24 2016-02-11 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor tunneling device

Also Published As

Publication number Publication date
DE112022002961T5 (de) 2024-04-11
KR102475066B1 (ko) 2022-12-07
DE112022002961B4 (de) 2025-12-31
KR102475066B9 (ko) 2024-01-11
JP2024529613A (ja) 2024-08-08
WO2023063732A1 (ko) 2023-04-20
US20250275117A1 (en) 2025-08-28

Similar Documents

Publication Publication Date Title
JP2024529613A (ja) 可変型ロジックインメモリセル
Kvatinsky et al. MRL—Memristor ratioed logic
Papandroulidakis et al. Crossbar-based memristive logic-in-memory architecture
Li et al. A learnable parallel processing architecture towards unity of memory and computing
Du Nguyen et al. Memristive devices for computing: Beyond CMOS and beyond von Neumann
Lebdeh et al. An efficient heterogeneous memristive xnor for in-memory computing
Singh et al. Low-power memristor-based computing for edge-AI applications
Marchand et al. FeFET based Logic-in-Memory: an overview
KR102658645B1 (ko) 실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리
KR102499699B1 (ko) 실리콘 트랜지스터를 이용한 가변형 로직 인 메모리 소자
Wang et al. A crossbar-based in-memory computing architecture
Ma et al. In-memory computing: The next-generation ai computing paradigm
Fathollahi et al. Ternary computing using a novel spintronic multi-operator logic-in-memory architecture
Lalchhandama et al. In-memory computing on resistive ram systems using majority operation
KR102926808B1 (ko) 실리콘 게이티드 다이오드를 이용한 이진화 신경망 회로
JP7851642B2 (ja) 複数の汎用ロジックメモリセルを用いた汎用ロジックメモリブロック
JP7851641B2 (ja) 汎用ロジックメモリセル
JP7584647B2 (ja) 再構成可能論理ゲート回路および回路の制御方法
Li et al. Memcomputing: fusion of memory and computing.
Zha et al. Liquid silicon: A data-centric reconfigurable architecture enabled by rram technology
Junsangsri et al. Logic-in-memory with a nonvolatile programmable metallization cell
JP2025157160A (ja) 準不揮発性メモリ素子を用いた二値化ニューラルネットワーク回路
Monga et al. A novel decoder design for logic computation in SRAM: CiM-SRAM
Luo et al. Spinlim: Spin orbit torque memory for ternary neural networks based on the logic-in-memory architecture
CN116204490B (zh) 一种基于低电压技术的7t存算电路、乘累加运算电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250324

R150 Certificate of patent or registration of utility model

Ref document number: 7659853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150