JP7643201B2 - 通信装置 - Google Patents

Description

本開示は、ＳＰＩ通信を行うように構成された通信装置に関する。

下記特許文献１には、ＳＰＩ（Serial Peripheral Interface）通信を行う通信装置が開示されている。ただし、下記特許文献１には、複数の提供元（例えば、ＲＡＭを構成する各ＩＣ）から送信データの提供を受けるための具体的構成が開示されていない。一般的には、通信装置は、複数の提供元から受信したデータをレジスタ内にて整列させ、整列させた送信データを順にトランシーバの送信バッファに送るように構成される。

特開２００６－３０４０１１号公報

しかしながら、発明者の詳細な検討の結果、上記特許文献１の技術では、通信装置が複数の提供元から送信データを収集する際に、レジスタでの順番の整合、調整という処理が必要となり、通信装置での処理負荷が大きくなるという課題が見出された。

本開示の１つの局面は、ＳＰＩ通信を行うように構成された通信装置において、処理負荷を軽減できるようにすることにある。

本開示の一態様は、通信相手となる複数の送信先機器との間でＳＰＩ通信を行うように構成された通信装置（１０）である。通信装置は、複数の記録部（１５１，１５２，１５３，１５４）と、送信制御部（Ｓ１４０，Ｓ１５０）とを備える。

複数の記録部は、当該通信装置が送信しようとする送信データの提供先となる複数の送信先機器（２１，２２，２３，２４）に対応して配置される。また、複数の記録部は、複数の提供元からの送信データを複数の送信先機器毎に記録するように構成される。

送信制御部は、データ転送要求を受けることをトリガとして、複数の記録部に記録されたそれぞれの送信データを予め設定された順序で読み出して送信部（１４）に転送する。この作動によって、複数の送信先機器に対して、送信部から送信データを順に送信させるように構成される。

このような構成によれば、データ転送要求をトリガとして、複数の記録部から直接送信部に送信データを転送するので、複数の記録部に記録された送信データを順次読み出して送信することができ、この際、送信データをレジスタ内で整列、調整する必要がない。よって、通信装置での処理負荷を軽減できる。

電子制御装置の構成を示すブロック図である。 通信処理のフローチャートである。 実施形態におけるＳＰＩ非同期通信のタイミングチャートである。 他の実施形態におけるＳＰＩ非同期通信のタイミングチャートである。

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．実施形態］
［１－１．実施形態の構成と本開示の構成との対応関係］
実施形態でのレジスタ１５１，１５２，１５３，１５４は、本開示での複数の記録部に相当し、実施形態での通信部１４送信部は、本開示での通信装置１０に相当する。実施形態でのＩＣ２１，２２，２３，２４は、本開示での送信先機器に相当する。

また、実施形態において通信装置１０が実行する処理のうちの、Ｓ１１０の処理は、本開示での優先度変更部及び送信先設定部としての機能に相当し、Ｓ１４０，Ｓ１５０の処理は、本開示での送信制御部としての機能に相当する。

［１－２．構成］
図１に示す電子制御装置１は、例えば、乗用車等の車両に搭載され、車両の内燃機関等の任意の制御対象を制御する機能を有する。電子制御装置１は、通信装置１０と、複数のＩＣ（Integrated Circuit：集積回路）２１，２２，２３，２４，２５（以下ＩＣ２１～２５ともいう）とを備える。

通信装置１０は、通信相手となる複数のＩＣ２１～２５との間でＳＰＩ通信を行うように構成され、ＳＰＩ通信におけるマスタとして機能する。ＩＣ２１～２５は、それぞれ、通信装置１０とＳＰＩ通信を実施可能であり、ＳＰＩ通信におけるスレーブとして機能する。通信装置１０及びＩＣ２１～２５は、データの受信確認を求めないＳＰＩ通信である、非同期ＳＰＩ通信を実施する。この構成では、受信確認のための処理を省略できるので、通信装置１０での処理負荷をより軽減できるようにしている。

ＩＣ２１～２５は、例えば、任意のセンサ等としての機能を備え、センサ値をＳＰＩ通信によって通信装置１０に送信する。
通信装置１０は、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、通信部１４と、第１レジスタ１５と、第２レジスタ１６と、を備える。ＣＰＵ１１、ＲＯＭ１２、及びＲＡＭ１３は、マイクロコンピュータを構成する。マイクロコンピュータの各種機能は、ＣＰＵ１１が非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、ＲＯＭ１２が、プログラムを格納した非遷移的実体的記録媒体に該当する。また、このプログラムの実行により、プログラムに対応する方法が実行される。

なお、ＣＰＵ１１が実行する機能の一部又は全部を、一つあるいは複数のＩＣ等によりハードウェア的に構成してもよい。ＣＰＵ１１は、プログラムに基づいて、後述する通信処理等の各種処理を実施する。

通信部１４は、ＳＰＩ通信を実施するための通信モジュールとして構成される。通信部１４は、通信装置１０と複数のＩＣ２１～２５との間でやり取りされるデータを送受信するトランシーバとしての機能を備える。通信部１４は、複数のＩＣ２１～２４に共通の端子である、ＣＬＫ，Ｔｘ，Ｒｘの各端子を備える。ＣＬＫ，Ｔｘ，Ｒｘの各端子の各機能は、周知のＳＰＩ通信と同様である。

また、通信部１４は、複数のＩＣ２１～２４毎に、ＣＳ１～ＣＳ４の各端子を備える。ＣＳ１～ＣＳ４は、何れか１つの信号レベルがＬＯに設定可能であり、この際、他の信号レベルがＨＩに維持される。通信部１４は、信号レベルがＬＯに設定されたＩＣ２１～２４に対してのみ、データの送受信を実施する。なお、通信部１４は、ＩＣ２５に対する端子として、独立した、ＣＬＫ，Ｔｘ，Ｒｘ，ＣＳ５の各端子を備える。

ＲＡＭ１３は、複数の記録部１３１，１３２，１３３，１３４，１３５（以下、１３１～１３５ともいう）を備える。複数の記録部１３１～１３５は、例えば、それぞれが記録領域を有するデータＩＣ（Data_IC）として構成される。

第１レジスタ１５は、複数のレジスタ１５１～１５４を備える。複数のレジスタ１５１～１５４としては、ＣＳ１用レジスタ１５１と、ＣＳ２用レジスタ１５２と、ＣＳ３用レジスタ１５３と、ＣＳ４用レジスタ１５４と、を備える。つまり、複数のレジスタ１５１～１５４は、通信相手となるＩＣ２１～２４と、一対一の関係になるように配置される。なお、第２レジスタ１６は、図示しないＩＣ５用レジスタを備える。

複数のレジスタ１５１～１５４は、送信データの提供先となる複数のＩＣ２１～２４に対応して、同数だけ配置される。また、複数のレジスタ１５１～１５４は、複数のＩＣ２１～２４に送信する送信データを複数の複数のＩＣ２１～２４毎に記録するように構成される。

また、複数のレジスタ１５１～１５４は、送信データの提供元となるＲＡＭ１３の複数の記録部１３１～１３４に対応して、同数だけ配置される。つまり、例えば、レジスタ１５１は、記録部１３１に対応付けられており、記録部１３１に格納されていたデータは、レジスタ１５１に送られる。同様に、レジスタ１５２は、記録部１３２に対応付けられており、記録部１３２に格納されていたデータは、レジスタ１５２に送られる。レジスタ１５３，１５４についても同様に、記録部１３３，１３４に対応付けられる。

ＣＳ１用レジスタ１５１は、ＣＳ１用レジスタ１５１の内部に、優先度情報（OrderReg1）１５１Ａと、送信データが格納される送信データ領域（TxReg1）１５１Ｂと、受信データが格納される受信データ領域（RxReg1）１５１Ｃと、設定情報（BitrateReg1）１５１Ｄと、通信要否情報（CS1）１５１Ｅと、の各記録領域を備える。

ＣＳ２用レジスタ１５２は、ＣＳ２用レジスタ１５２の内部に、優先度情報（OrderReg2）１５２Ａと、送信データが格納される送信データ領域（TxReg2）１５２Ｂと、受信データが格納される受信データ領域（RxReg2）１５２Ｃと、設定情報（BitrateReg2）１５２Ｄと、通信要否情報（CS2）１５２Ｅと、の各記録領域を備える。

ＣＳ３用レジスタ１５３は、ＣＳ３用レジスタ１５３の内部に、優先度情報（OrderReg3）１５３Ａと、送信データが格納される送信データ領域（TxReg3）１５３Ｂと、受信データが格納される受信データ領域（RxReg3）１５３Ｃと、設定情報（BitrateReg3）１５３Ｄと、通信要否情報（CS3）１５３Ｅと、の各記録領域を備える。

ＣＳ４用レジスタ１５４は、ＣＳ４用レジスタ１５４の内部に、優先度情報（OrderReg4）１５４Ａと、送信データが格納される送信データ領域（TxReg4）１５４Ｂと、受信データが格納される受信データ領域（RxReg4）１５４Ｃと、設定情報（BitrateReg4）１５４Ｄと、通信要否情報（CS4）１５４Ｅと、の各記録領域を備える。

優先度情報１５１Ａ～１５４Ａには、データ送信の順序を決定するための値が書き込まれる。通信装置１０は、それぞれのレジスタ１５１～１５４内の優先度情報１５１Ａ～１５４Ａを比較して、最も優先度が高いレジスタ１５１～１５４から順に、データを読み出すよう設定する。

設定情報１５１Ｄ～１５４Ｄには、ビットレート、インターバル時間、データサイズ等のデータ送受信のための設定に関する情報が格納される。
通信要否情報１５１Ｅ～１５４Ｅには、次回のＳＰＩスタートの後、レジスタ１５１～１５４内のデータの送受信が終了するまでの間、換言すれば、次回のＳＰＩスタートの後、その次のＳＰＩスタートまでの間に、データの送受信が必要か否かの情報が格納される。通信可否情報１５１Ｅは、設定情報１５１Ｄ内のインターバル時間に応じて設定されてもよいし、インターバル時間に拘らず設定されてもよい。

なお、第２レジスタ１６についてもＣＳ５に対応するレジスタ及びデータ領域を備えるが、図１では記載を省略する。
［１－３．処理］
次に、通信装置１０が実行する通信処理について、図２のフローチャートを用いて説明する。通信処理は、例えば、予め設定された時間毎に起動する処理である。

通信処理においては、まず、Ｓ１１０で、通信装置１０は、ＲＡＭ１３の記録部１３１～１３５毎のデータを生成しＲＡＭ１３を更新する。記録部１３１～１３５毎のデータとしては、優先度情報１５１Ａ～１５４Ａ、設定情報１５２Ｄ～１５４Ｄ、通信要否情報１５１Ｅ～１５４Ｅに書き込むべきデータが含まれる。通信装置１０は、記録部１３１～１３５毎のデータを生成し、ＲＡＭ１３に設定しておくことで、ＲＡＭ１３への設定に基づくデータがレジスタ１５１～１５４に書き込まれるように設定する。

つまり、通信装置１０は、Ｓ１１０で、優先度情報の値を変更し、また、複数のＩＣ２１～２５のうちの送信データの送信対象となる１又は複数のＩＣ２１～２５を設定するように構成される。

続いて、Ｓ１２０で、通信装置１０は、レジスタ設定要求を実施する。この処理で、通信装置１０は、レジスタ１５１～１５５にデータの書き込みができるように、記録領域をリフレッシュする等の事前準備をする。

続いて、Ｓ１３０で、通信装置１０は、記録部１３１～１３５毎に格納された送信データを各レジスタ１５１～１５５にセットする。このとき、送信データは、記録部１３１～１３５毎に対応付けられたレジスタ１５１～１５５のみに格納される。

続いて、Ｓ１４０で、通信装置１０は、ＳＰＩスタートを発出する。ＳＰＩスタートは、データ転送要求とも呼ばれ、レジスタ１５１～１５５からＩＣ２１～２５へのデータ転送を開始するトリガとして機能する。なお、ＳＰＩスタートは、レジスタ１５１～１５５におけるデータの格納が完了した後で、通信装置１０内部で発せられる信号として構成することができる。

ＳＰＩスタートが発出されると、Ｓ１５０で、通信装置１０は、ＤＭＡ（Direct Memory Access）でのデータ転送を開始する。つまり、通信装置１０は、ＳＰＩ通信のために多数のデータを整列させることなく、複数のレジスタ１５１～１５５に別々に格納された送信データを順に読み出して通信部１４に送る。この際、優先度情報１５１Ａ～１５４Ａの値の順にレジスタ１５１～１５４から送信データを読み出し、通信部１４に送信する。

なお、通信装置１０は、通信要否情報１５１Ｅ～１５４Ｅに、通信不要な旨が書き込まれたレジスタ１５１～１５４については、送信データの読み出しを省略する。このような処理が終了すると、図２の通信処理は終了する。

例えば、優先度情報１５１Ａ，１５２Ａ，１５３Ａ，１５４Ａが、ＩＣ２１，ＩＣ２２，ＩＣ２４，ＩＣ２３の順に設定されている場合の作動例について図３を用いて説明する。
まず、ＳＰＩスタートが発出されると、ＣＳ１信号がＨＩからＬＯに切り替わることで、通信装置１０とＩＣ２１との通信、つまりデータの送受信が開始される。設定情報１５１Ｄ内に記述されたデータのビット数だけ通信が終了すると、ＣＳ１信号がＬＯからＨＩに切り替わることで、通信装置１０とＩＣ２１との通信が終了する。

続いて、ＣＳ２信号がＨＩからＬＯに切り替わり、通信装置１０とＩＣ２２との通信が開始される。設定情報１５２Ｄ内に記述されたデータのビット数だけ通信が終了すると、ＣＳ２信号がＬＯからＨＩに切り替わることで、通信装置１０とＩＣ２２との通信が終了する。同様にして、ＩＣ２３，２４との通信が終了すると、次のＳＰＩスタートまで待機する。

［１－４．効果］
以上詳述した第１実施形態によれば、以下の効果を奏する。
（１ａ）本開示の一態様は、通信相手となる複数の送信先機器との間でＳＰＩ通信を行うように構成された通信装置１０である。通信装置１０は、複数のレジスタ１５１～１５４を備える。

複数のレジスタ１５１～１５４は、当該通信装置１０が送信しようとする送信データの提供先となる複数の送信先機器としての複数のＩＣ２１～２４に対応して配置される。また、複数のレジスタ１５１～１５４は、複数のＩＣ２１～２４からの送信データを複数のＩＣ２１～２４毎に記録するように構成される。

通信装置１０は、データ転送要求を受けることをトリガとして、複数のレジスタ１５１～１５４に記録されたそれぞれの送信データを予め設定された順序で読み出して通信部１４に転送する。この作動によって、複数の複数のＩＣ２１～２４に対して、通信部１４から送信データを順に送信させるように構成される。

このような構成によれば、データ転送要求をトリガとして、複数のレジスタ１５１～１５４から直接通信部１４に送信データを転送するので、複数のレジスタ１５１～１５４に記録された送信データを順次読み出して送信することができる。この際、送信データをレジスタ１５１～１５４内で整列、調整する必要がない。よって、通信装置１０での処理負荷を軽減できる。

（１ｂ）本開示の一態様では、複数のレジスタ１５１～１５４には、送信データと共に、データの送信順序を表す優先度情報が記録されるように構成される。通信装置１０は、優先度情報に基づいて優先度が高い順に送信データを選択して読み出すように構成される。
このような構成によれば、優先度情報を用いて送信データの送信順序を管理することができる。

（１ｃ）本開示の一態様では、通信装置１０は、優先度情報を変更するように構成される。通信装置１０は、データ転送要求を受ける毎に、変更された優先度情報に基づく順序で送信データを選択するように構成される。
このような構成によれば、外部環境の変化に応じて送信順序を可変とすることができる。

（１ｄ）本開示の一態様では、通信装置１０は、複数のＩＣ２１～２４のうちの送信データの送信対象となる複数のＩＣ２１～２４を設定するように構成される。通信装置１０は、送信データの送信先に設定されたＩＣ２１～２４に対してのみ、送信データを送信するように構成される。
このような構成によれば、送信先となる複数のＩＣ２１～２４を設定し、データの送信が不要なＩＣ２１～２４に対してデータを送信しないようにすることができる。

（１ｅ）本開示の一態様では、通信装置１０と複数のＩＣ２１～２４との間の通信は、データの受信確認を求めないＳＰＩ通信である、非同期ＳＰＩ通信で実施される。
このような構成によれば、通信装置１０及び複数のＩＣ２１～２４がデータの受信確認処理を省略するので、通信装置１０及び複数のＩＣ２１～２４での処理負荷をより軽減することができる。

［２．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

（２ａ）上記実施形態では、１つのタイムスロットで１つのデータの送信が完了する例について説明したが、これに限定されるものではない。例えば、通信装置１０は、読み出そうとする送信データのサイズが１つのタイムスロットで送信可能なデータ量の上限値を超える場合、データ量の上限値を超えないように、複数のタイムスロットに送信データを分割して割り当ててもよい。この際、分割された送信データを連続して送信してもよい。

例えば、図４に示すように、ＩＣ２１との間で１回でやりとりされるデータの量が、予め設定された上限値を超える場合、送信データは複数のタイムスロットに分割して送信される。通信装置１０は、設定情報１５１Ｄ内に記述されたデータのビット数が上限値を超えるか否かによって、複数のタイムスロットに送信データを分割すべきか否かを判定できる。

図４に示す例では、ＩＣ２１に送信すべき送信データの一部を、上限値まで送信し、残りの送信データを、直後に送信する。この際、通信装置１０は、ＣＳ１信号はＬＯのまま、分割された複数の送信データを送信する。なお、通信装置１０は、同じＩＣ２１～２４に対して、分割されていない複数の送信データを連続して送信する場合には、１つの送信データが送信される都度、一旦ＣＳ１信号をＨＩに戻し、再びＬＯに切り替え、その後、２つ目以降の送信データを送信する。
このような構成によれば、１つのタイムスロットで送信できない送信データであっても、複数のタイムスロットを利用することで、良好に送信データを送信することができる。

（２ｂ）上記実施形態では、複数のレジスタ１５１～１５４と、複数のＩＣ２１～２４とが一対一の関係で配置されたが、この構成に限られない。レジスタ１５１～１５４が複数個備えられていれば、例えば、複数のＩＣ２１～２４に送られるデータがＩＣ２１～２４の数よりも少なく設けられた複数のレジスタ１５１～１５４に格納されてもよい。具体的には、複数のレジスタとしてレジスタ１５１，１５２のみを備える場合、レジスタ１５１からＩＣ２１，２２に対してデータが送受信され、レジスタ１５２からＩＣ２３，２４に対してデータが送受信されてもよい。
この場合、通信装置１０は、状況に応じてデータの送信順序を設定する必要があるが、レジスタ１５１，１５２が１つのみの場合よりも処理負荷を軽減することができる。

（２ｃ）上記実施形態では、複数のレジスタ１５１～１５４と、ＲＡＭ１３における複数の記録部１３１～１３４とが一対一の関係で配置されたが、この構成に限られない。レジスタが複数個備えられていれば、例えば、複数の記録部１３１～１３４から送られるデータが記録部１３１～１３４の数よりも少なく設けられた複数のレジスタ１５１～１５４に格納されてもよい。具体的には、複数のレジスタとしてレジスタ１５１，１５２のみを備える場合、複数の記録部１３１，１３２からのデータがレジスタ１５１に格納され、複数の記録部１３３，１３４からのデータがレジスタ１５２に格納されてもよい。

（２ｄ）上記実施形態では、通信装置１０のデータの送信先機器としてＩＣ２１～２４を例示したが、この構成に限られない。例えば、データの送信先機器は、ＳＰＩ通信機能を備える電子制御装置、或いはセンサ等の任意の機器として構成されてもよい。

（２ｅ）本開示に記載の通信装置１０及び通信装置１０が実施する手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の通信装置１０及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の通信装置１０及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されてもよい。通信装置１０に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されてもよい。

（２ｆ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。

（２ｇ）上述した通信装置１０の他、当該通信装置１０を構成要素とするシステム、当該通信装置１０としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実体的記録媒体、通信方法など、種々の形態で本開示を実現することもできる。

１…電子制御装置、１０…通信装置、１１…ＣＰＵ、１２…ＲＯＭ、１２…ＲＡＭ、１４…通信部、１５…第１レジスタ、１６…第２レジスタ、２１～２５…ＩＣ、１３１～１３５…記録部、１５１…レジスタ、１５１Ａ～１５４Ａ…優先度情報、１５１Ｂ～１５４Ｂ…送信データ領域、１５１Ｃ～１５４Ｃ…受信データ領域、１５１Ｄ～１５４Ｄ…設定情報、１５１Ｅ～１５４Ｅ…通信要否情報。

Claims (4)

1. 通信相手となる複数の送信先機器との間でＳＰＩ通信を行うように構成された通信装置（１０）であって、
   当該通信装置が送信しようとする送信データの提供先となる複数の送信先機器（２１，２２，２３，２４）に対応して配置される複数の記録部であって、複数の提供元からの送信データを前記複数の送信先機器毎に記録するように構成された複数の記録部（１５１，１５２，１５３，１５４）と、
   データ転送要求を受けることをトリガとして、前記複数の記録部に記録されたそれぞれの送信データを予め設定された順序で読み出して送信部（１４）に転送することによって、前記複数の送信先機器に対して、前記送信部から送信データを順に送信させるように構成された送信制御部（Ｓ１４０，Ｓ１５０）と、
   を備え、
   前記複数の記録部は、前記複数の送信先機器と一対一の関係になるように配置され、
   前記複数の記録部のそれぞれには、前記複数の送信先機器のうちの対応する送信先機器に送信される送信データが記録され、
   前記送信制御部は、読み出そうとする送信データのサイズが１つのタイムスロットで送信可能なデータ量の上限値を超える場合、前記上限値を超えないように、複数のタイムスロットに該送信データを分割して割り当てる
   ように構成された通信装置。
2. 請求項１に記載の通信装置であって、
   前記複数の記録部には、前記送信データと共に、データの送信順序を表す優先度情報が記録されるように構成され、
   前記送信制御部は、前記優先度情報に基づいて優先度が高い順に前記送信データを選択して読み出す
   ように構成された通信装置。
3. 請求項２に記載の通信装置であって、
   前記優先度情報を変更するように構成された優先度変更部（Ｓ１１０）、をさらに備え、
   前記送信制御部は、前記データ転送要求を受ける毎に、前記変更された優先度情報に基づく順序で前記送信データを選択する
   ように構成された通信装置。
4. 請求項１から請求項３の何れか１項に記載の通信装置であって、
   前記複数の送信先機器のうちの前記送信データの送信対象となる複数の送信先機器を設定するように構成された送信先設定部（Ｓ１１０）、
   をさらに備え、
   前記送信制御部は、前記送信データの送信先に設定された複数の送信先機器に対してのみ、前記送信データを送信する
   ように構成された通信装置。

Images