JP7614424B2 - 量子ゲートを実現するための万能制御 - Google Patents

Description

背景
本明細書は、量子計算に関する。

大型量子コンピュータは、ある種類の難問を高速で解ける可能性がある。ゲートモデル量子コンピュータにおいては、一連の万能量子ゲート（その各々が量子コンピュータの発展の経過を規定する）を実現することによって計算タスクを実行する。ある量子デバイスが持つ計算能力は、量子ゲートの実行が高速化すればするほど高まる。

概要
本明細書では、任意の量子論理ゲートを実現する際の万能制御のための方法およびシステムについて記載する。

概して、本明細書に記載の主題の１つの革新的な態様は、１つ以上の量子ビットに関するユニタリ量子ゲートを実現するための方法で実現することができる。この方法は、ユニタリ量子ゲートのための制御パルスを設計する動作を含む。制御パルスを設計する動作は、万能量子制御コスト関数を定義する動作を含む。制御コスト関数は、ユニタリ量子ゲートを実現する時間依存ハミルトニアン発展時のすべての周波数成分にわたるｉ）コヒーレント量子ビットリークと、ｉｉ）インコヒーレント量子ビットリークとを表わす量子ビットリークペナルティ項を含む。制御パルスを設計する動作はさらに、リークエラーが減少するように、制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させる動作を含む。上記方法はさらに、調整されたパラメータを用いて制御パルスを生成する動作と、上記１つ以上の量子ビットに制御パルスを印加してユニタリ量子ゲートを実現する動作とを含む。

この態様の他の実現例は、上記方法の動作を実行するように構成された、対応する古典または量子コンピュータシステム、装置、および、１つ以上のコンピュータ記憶装置に記録されたコンピュータプログラムを含む。１つ以上のコンピュータのシステムは、当該システム上にインストールされたソフトウェア、ファームウェア、ハードウェア、またはこれらの組み合わせが動作中にシステムに動作を実行させることによって、特定の操作または動作を実行するように構成され得る。１つ以上のコンピュータプログラムは、データ処理装置によって実行されると当該装置に動作を実行させる命令を含むことによって、特定の操作または動作を実行するように構成され得る。

上記の実現例および他の実現例は、オプションとして下記の特徴のうちの１つ以上を単独または組み合わせて含み得る。ある実現例では、万能制御コスト関数は、制御制約ペナルティ項をさらに含む。

ある実現例では、万能制御コスト関数は、総ランタイムペナルティ項をさらに含む。
ある実現例では、時間依存ハミルトニアン発展のパラメータを調整するステップは、総量子ゲートランタイムが減少するように、制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させるステップを含む。

ある実現例では、万能制御コスト関数は、ゲート忠実度ペナルティ項をさらに含む。
ある実現例では、時間依存ハミルトニアン発展のパラメータを調整するステップは、量
子ゲート忠実度が高まるように、制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させるステップを含む。

ある実現例では、万能量子制御コスト関数を定義するステップは、直接結合リークエラーを第２の任意の所定のオーダーに抑えた有効ハミルトニアンのブロック非対角成分を生成するステップと、生成された有効ハミルトニアンのブロック非対角成分を用いて、コヒーレント量子ビットリークペナルティ部分項を決定するステップと、生成された有効ハミルトニアンのブロック非対角成分を用いて、インコヒーレント量子ビットリークペナルティ部分項を決定するステップと、量子ビットリークペナルティ項を、オン共鳴周波数成分およびオフ共鳴周波数成分の両方のコヒーレント量子ビットリークペナルティ部分項とインコヒーレント量子ビットリークペナルティ部分項との合計として定義するステップとを含む。

ある実現例では、有効ハミルトニアンのブロック非対角成分を生成するステップは、直接結合量子ビットリークを第２の任意の所定のオーダーに抑えるように時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換を一般化するステップを含む。一般化するステップは、１つ以上の量子ビットを特徴付けるハミルトニアンを複数の成分に分離するステップを含む。複数の成分は、異なる量子ビットエネルギ部分空間の間の時間依存結合を表わす第１の成分を含む。ハミルトニアンは複数の基礎状態に関して表わされる。一般化するステップはさらに、Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換を実行してハミルトニアン基礎状態を回転させることによって、有効ハミルトニアンを定義するステップを含む。有効ハミルトニアンは反エルミート回転演算子を含む。一般化するステップはさらに、回転演算子の第２の所定のオーダーの解を決定して、直接結合リークエラーを第２の所定のオーダーに抑えた有効ハミルトニアンのブロック非対角成分を生成するステップを含む。オプションとして、所定のオーダーは２次のオーダーである。

ある実現例では、複数の成分はさらに、ハミルトニアンの時間非依存部分を表わす第２の成分と、各量子ビットエネルギ部分空間内の時間依存結合を表わす第３の成分とを含む。

ある実現例では、各量子ビットエネルギ部分空間は、十分に大きいエネルギギャップを隔てて他の量子ビットエネルギ部分空間から離れている。

ある実現例では、決定された回転演算子の第２の所定のオーダーの解は、摂動解を含む。

ある実現例では、生成された有効ハミルトニアンのブロック非対角成分を用いてコヒーレント量子ビットリークペナルティ部分項を決定するステップは、有効ハミルトニアンのブロック非対角成分に起因する計算エネルギ部分空間の外側のすべての量子ビット状態の振幅の合計を求めるステップを含む。

ある実現例では、オフ共鳴の場合、コヒーレント量子ビットリークペナルティ部分項は、有効ハミルトニアンのブロック非対角成分のフロベニウスノルムによって上に有界である。

ある実現例では、生成された有効ハミルトニアンのブロック非対角成分を用いてインコヒーレント量子ビットリークペナルティ部分項を決定するステップは、断熱定理の適用を純粋状態からエネルギ部分空間に一般化し、それによって、時間依存ハミルトニアン発展が異なるエネルギ部分空間内、および異なるエネルギ部分空間の間で起こることを可能にするステップと、一般化された断熱定理を用いて、インコヒーレント量子ビットリークペ
ナルティ部分項を決定するステップとを含む。

ある実現例では、オフ共鳴周波数領域ではコヒーレント量子ビットリークペナルティ部分項が支配的であり、オン共鳴周波数領域ではインコヒーレント量子ビットリークペナルティ部分項が支配的である。

ある実現例では、インコヒーレントリークは、時間依存ハミルトニアン発展時の断熱性の破れに起因するリークを含む。

ある実現例では、コヒーレントリークは、量子ビットの計算エネルギ状態と、より高いエネルギ状態との間の直接結合に起因するリークを含む。

ある実現例では、コヒーレントリークおよびインコヒーレントリークは、ともにオン共鳴周波数リークおよびオフ共鳴周波数リークを含む。

ある実現例では、リークエラーが減少するように制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させるステップは、最適化手法を適用するステップを含む。

ある実現例では、上記１つ以上の量子ビットは、超伝導量子ビットを含む。

本明細書に記載の主題は、以下の利点のうちの１つ以上を達成するような特定の方法で実現することができる。

本明細書に記載の万能制御を用いて量子ゲートを実現するシステムは、量子コンピューティングデバイスまたはハイブリッド古典－量子コンピューティングデバイスの機能性および計算効率を向上させることができる。例えば、本明細書に記載の手法を実施する量子コンピューティングデバイスは、エラーが減少し、必要なランタイムが短縮され、かつ量子ゲート忠実度が高められた量子ゲートを実現することができる。別の一例として、量子ゲートランタイムと忠実度との間の最適なバランスを決定することができる。さらに、短縮されたゲートランタイムで高忠実度量子ゲートを実現することにより、近い将来の量子コンピューティングデバイスは、古典コンピュータでは手の届かない難問を解くのに使用できる可能性がある。さらに、本明細書に記載の手法の万能性によって、量子デバイスの可制御性が向上する。

本明細書に記載の万能制御を用いて量子ゲートを実現するシステムは、高忠実度量子ゲートの実現に要する計算リソースおよび計算時間を減らすことができる。例えば、制御パルスを用いて量子ゲートを実現する形にペナルティを科す万能コスト関数を設計することによって、関連する量子制御最適化手順を大幅に簡素化することができる。なぜなら、スカラー関数を最小化することは、時間依存量子系のシュレーディンガー方程式およびその環境によって支配される高次元のユニタリ発展を直接最適化するよりも、必要な計算リソースが少なく、プロセスが高速だからである。

本明細書に記載の万能制御を用いて量子ゲートを実現するシステムは、包括的な時間依存ハミルトニアン発展時のさまざまな周波数領域にわたるあらゆる種類のリークエラーを抑えることができ、１つの原因に起因するリークエラーを抑えることにとどまらない。その上、量子制御の万能性を損なう厳しい制約をハミルトニアン変調の許容形態に加えることを要さずに、あらゆる種類のリークエラーを抑えることができる。

本明細書に記載の万能制御を用いて量子ゲートを実現するシステムは、任意のユニタリシングル量子ビットゲートおよび任意のユニタリマルチ量子ビットゲートを実現することができる。

便宜上、本明細書に記載の手法は、１つ以上の量子ビットに関する１つの量子ゲートを実現するものとして説明する。しかしながら、記載されるシステムおよび手法の適用は、完全に拡張可能であり、一連の量子ゲートを実現するように拡大してもよい。その場合、一連のゲートを実現するために用いるそれぞれの制御を融合して単一の制御とすることも可能である。これにより、計算を高速化し、同時に一連のゲートの忠実度を高めることができる。

本明細書に記載の手法は、断熱定理を純粋状態からエネルギ部分空間に一般化することを含む。これにより、異なる部分空間内、および異なる部分空間の間の両方において、時間依存ハミルトニアン発展が起こることが可能になる。一般化された断熱定理は、異なる部分空間の間のポピュレーション移動の算出を必要とするさまざまな例に適用され得る。例えば、リークの推定、トンネルレートの算出、および断熱量子アルゴリズム設計などがある。

本明細書の主題の１つ以上の実現例の詳細については、添付図面および下記の記載で説明する。主題の他の特徴、態様、および利点については、明細書、図面、および特許請求の範囲から明らかになるであろう。

高忠実度量子ゲートを実現するための例示的なデバイスを示す図である。 １つ以上の量子ビットに関するユニタリ量子ゲートを実現するための例示的なプロセスを示すフロー図である。 万能量子制御コスト関数における量子ビットリークペナルティ項を定義するための例示的なプロセスを示すフロー図である。 直接結合量子ビットリークを任意の所定のオーダーに抑えるように時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換を一般化する例示的なプロセスを示すフロー図である。

さまざまな図において、同様の参照番号および呼称は同様の要素を指す。
詳細な説明
よく起こるノイズおよび散逸が原因で、既存の量子コンピュータでは、訂正不能なエラーが始まるまでの動作時間がわずかしかないため、埋め込まれた量子情報が破壊されてしまう。ゲートモデル量子計算では、一連の万能量子ゲート（その各々が量子コンピュータの発展の経過を規定する）によって計算タスクが実行される。一般的に、量子コンピュータが持つ計算能力は、１つまたは一連の量子ゲートの実行が高速化すればするほど高まる。

量子ゲートの実行時間の短縮を妨げる主な障害は、リークエラーである。リークエラーは、量子ビットの状態に符号化された量子情報が、予め定められた計算部分空間からより高次元の部分空間へリークすることとして定義され得る。

リークエラーには、明確に区別される２つの原因がある。すなわち、コヒーレント（coherent）リークエラーおよびインコヒーレント（incoherent）リークエラーである。コヒーレントリークエラーは、量子ビットの計算部分空間と、より高次元の部分空間との間の直接結合に起因して起こる。インコヒーレントリークエラーは、断熱の条件が許すよりも
短い時間間隔でシステムハミルトニアンが変調されることに起因して起こる。例えば、超伝導量子ビットアーキテクチャでは、典型的には、対応するシステムハミルトニアンの連続変調によって量子ゲートが実現される。量子ゲートの高速化を実現するための直観的な１つのアプローチは、量子系の変調を大きくすることである。しかしながら、変調を大きくすると、より多くのエネルギが量子コンピュータに送り込まれることになる。これにより、量子系の量子状態が、予め定められた計算部分空間の外側の、より高いエネルギ状態に励起される可能性が高まり、インコヒーレントリークエラーの発生につながる。リークエラーの上記両方の原因は、周波数成分が量子ビット状態と、より高い励起状態との間のエネルギギャップに等しい（オン共鳴：on-resonant）か等しくない（オフ共鳴：off-resonant）か否かに応じて、オン共鳴周波数の寄与およびオフ共鳴周波数の寄与にさらに分
類することができる。

リークエラーを特徴付け、排除するための従来の手法では、リークエラーの上記２つの異なる原因が別々に考慮される。例えば、コヒーレントリークエラーおよびインコヒーレントリークエラーを特徴付け、排除するための公知の手法としては、ハミルトニアン変調の許容形態に厳しい制約を加えるものがある。オン共鳴インコヒーレントリークを回避するためには、量子ゲートを実現する制御パルスについて、望ましくない周波数成分を取り除くように特定の機能的基準を選択する場合がある。直接結合リークを回避するためには、２量子ビットのもつれ（entangling）ゲートを実現する際に、計算部分空間を近接のより高いエネルギ準位に結合させるマイクロ波制御をオフにする場合がある。しかしながら、これらの手法では、量子制御の万能性が損なわれる。すなわち、時間依存ハミルトニアン発展の単一の制御では、任意のユニタリゲートをシミュレートすることはできない。コヒーレントリークエラーまたはインコヒーレントリークエラーを抑えるための別の公知の手法は、Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換（ＳＷＴ）または時間依存ＳＷＴ（ＴＳＷＴ）の適用によるシステムハミルトニアンの摂動対角化に基づくものである。

リークエラーは排除することが難しい。なぜなら、量子ゲート忠実度と量子操作ランタイムとの間の根本的なトレードオフがあるからであり、加えて、上記両方の原因に起因する総リークエラーを説明する統一的な測定基準が現時点では無いからである。そのような総リークエラーの万能な測定基準がなければ、高忠実度かつ高速な量子ゲートのために最適な量子制御方式を直接的に設計することが困難である。

本明細書では、量子ゲート忠実度を高めながら、さまざまな周波数領域にわたって量子ゲート時間、および上記両方の原因によるリークエラーを減少させるための方法およびシステムを記載する。特に、任意のユニタリゲートをシミュレートするための量子制御の万能性を保証しながら、総リークエラー、量子ゲート時間、および量子ゲート非忠実度にペナルティ項という形で緩やかな制約を加える万能制御コスト関数について記載する。

万能制御コスト関数は、総リークエラーに境界をつける。総リーク境界（本明細書では、時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換に基づくリーク境界（ＴＳＷＴＬＢ）と呼ぶ）は、一般化された時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換（ＴＳＷＴ）の展開によって表現される。ＴＳＷＴＬＢは、時間依存ハミルトニアン発展の全体を通じてオン共鳴結合およびオフ共鳴結合の両方によって生じる直接結合（コヒーレント）リークエラーおよび非断熱（インコヒーレント）リークエラーの両方に上界を設けつつ、計算部分空間と望ましくないより高いエネルギ部分空間との間の好都合な仮想遷移を利用する。

このようなリーク境界を得るために、一般化された時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換（ＴＳＷＴ）が表現され、その解が任意の所定のオーダー（例えば、２次のオーダー）まで与えられる。一般化されたＴＳＷＴは、直接結合リークエラーが上記所定
のオーダーに抑えられた、より高次元の部分空間でサポートされる、回転基底を提供する。このような回転基底は、量子制御手順の始めと終わりの量子ビット基底に合致するため、状態初期化および読み出しを便利にする。直接結合リークに対応する第１のリーク境界は、一般化されたＴＳＷＴを用いて表現される。

第２のリーク境界は、断熱定理を純粋状態からエネルギ部分空間に一般化することによって表現される。これにより、異なる部分空間内、および異なる部分空間の間の両方において、時間依存ハミルトニアン発展が起こることが可能になる。一般化された断熱定理によって、包括的な時間依存ハミルトニアン発展時のＴＳＷＴ基底の非断熱（インコヒーレント）リークエラーに上界が設けられる。

直接結合リークエラーはオフ共鳴周波数成分によって左右され、非断熱リークエラーはオン共鳴周波数成分によって左右されるので、第１のリーク境界および第２のリーク境界を万能コスト関数に組み込むことによって、オフ共鳴リーク関与およびオン共鳴リーク関与の両方によって生じるリークエラーのすべての原因について上界を設けることができる。

万能コスト関数は、量子系の可制御性を高めることができる。また、万能コスト関数により、ハミルトニアン発展の単一の連続的な制御で、任意のユニタリ変換のシミュレーションを行なうことが可能になる。したがって、一連の量子ゲートのための多数の制御を融合して単一の制御とすることによって量子計算の速度を上げることができ、同時に全体の忠実度を向上させることができる。

動作環境の例
図１は、万能制御で任意の量子ゲートを実現するための例示的なシステム１００を示す。例示的なシステム１００は、１つ以上の場所における１つ以上の古典コンピュータ上または量子コンピューティングデバイス上に古典または量子コンピュータプログラムとして実現されたシステムの一例である。システム１００において、以下で説明するシステム、構成要素、および手法を実現することができる。

システム１００は、古典プロセッサ１０４とデータ通信可能な量子ハードウェア１０２を含む。システム１００は、古典プロセッサ１０４および量子ハードウェア１０２を用いて、古典計算および量子計算を実行するように構成されている。

量子ハードウェア１０２は、１つ以上の量子ビット１０６を含む。量子ビット１０６は、効率良く初期状態に作成されるとともに量子ゲートの適用によって操作され得る量子ビットを含み得る。量子ハードウェア１０２に含まれる量子ビットの物理的な実現例の種類は、さまざまなものであり得る。例えば、ある実現例では、量子ハードウェア１０２は、超伝導量子ビット（例えば、超伝導荷電量子ビット、超伝導流束量子ビット、または超伝導位相量子ビット等）を含み得る。他の実現例では、量子ハードウェア１０２は、スピン（例えば、電子スピン、核スピン、または原子スピン等）によって実現される量子ビットを含み得る。一般的に、量子ビット１０６は、周波数が調節可能であり得る。

図４を参照して以下で詳述するように、量子ビット１０６は、各量子ビットエネルギ部分空間が他の量子ビットエネルギ部分空間から十分に大きいエネルギギャップを隔てるように設計されてもよい。

量子ハードウェア１０２は、量子ビット周波数制御ラインのセット（例えば、各量子ビット周波数制御ラインは、個別の量子ビットに対応）を含み得る。量子ビット周波数制御ラインは、量子ビット１０６の周波数を制御する（例えば、各量子ビット周波数制御ライ
ンは、対応する量子ビットの周波数を制御）。

量子ハードウェア１０２は、１つ以上の励起駆動ライン（driveline）を含み得る。便
宜上、１つの駆動ライン（例えば、駆動ライン１０８）を図１に示しているが、ある実現例では、量子ハードウェアは複数の駆動ライン（例えば、量子ビット１０６の各々に１つの駆動ラインが対応）を含み得る。１つ以上の励起駆動ラインは、量子ビット１０６の励起制御を提供する。１つ以上の励起駆動ラインは、量子ゲートごとに異なる周波数で、励起パルス（本明細書では制御パルスともいう。例えば、制御パルス１０８。）を実行するように構成されてもよい。各量子ビットは、１つ以上の励起駆動ライン上で、その周波数に対して近づいたり離れたりするように調節されてもよい。

量子ハードウェア１０２は、カプラのセットを含み得る。カプラのセットのうちの各々のカプラは、対応する量子ビットを励起駆動ラインに結合する。カプラは、如何なる種類のカプラであってもよい（例えば、容量性カプラ）。容量性カップリングを実現するために、量子ビットコンデンサに近接してマイクロ波ラインを走らせてもよい。

量子ハードウェア１０２は、量子ビット制御デバイス１１０を含む。制御デバイス１１０は、１つ以上の量子ビット１０６を操作するように構成されたデバイスを含む。例えば、制御デバイス１１０は、量子論理ゲートを実現するためのハードウェア（例えば、１つ以上の励起駆動ライン上で実行される励起パルスを生成する制御パルス発生器１１２）を含み得る。ある実現例では、制御パルス発生器１１２はマイクロ波制御デバイスであってもよい。さらに、制御デバイス１１２は、１つ以上の量子ビット１０６に関する測定を行なうためのハードウェア（例えば、発振器）を含み得る。

古典プロセッサ１０４は、量子制御最適化手順を実施するように構成されている。特に、古典プロセッサ１０４は、それぞれの量子ゲートを実現するための制御パルスを設計するように構成されている。例えば、古典プロセッサ１０４は、１つの特定のユニタリ量子ゲートまたは一連の複数のユニタリ量子ゲートを特定するデータ（例えば、入力データ１１４）を受信し得る。そうすると、古典プロセッサ１０４は制御パルスを設計し得る。この制御パルスは、量子ビット制御デバイス１１０（例えば、制御パルス発生器１１２）によって生成され、量子ビット１０６のうちの１つ以上に印加され得るものである。

古典プロセッサ１０４によって設計された制御パルスを用いることにより、リークエラーが抑制された任意のユニタリ量子ゲートを実現し得る。また、ある場合には、古典プロセッサ１０４によって設計された制御パルスを用いることにより、リークエラーの抑制に加えて、ゲート忠実度の向上または総ゲート時間の減少のうちの１つ以上を伴った任意のユニタリ量子ゲートを実現し得る。

このような制御パルスを設計するために、古典プロセッサ１０４は、対応する１つの量子ゲートまたは一連の量子ゲートのための万能量子制御コスト関数を定義する万能コスト関数発生器１１８を含む。万能量子制御コスト関数は、ユニタリ量子ゲートを実現するために用いる制御パルスの形についてのペナルティ項を含む。ペナルティ項は、ユニタリ量子ゲートを実現する１つまたは複数の量子ビットの時間依存ハミルトニアン発展時のコヒーレント量子ビットリークおよびインコヒーレント量子ビットリークの両方を表わす量子ビットリークペナルティ項を含む。ペナルティ項は、制御制約ペナルティ項、総ゲートランタイムペナルティ項、またはゲート非忠実度項をさらに含んでもよい。このような万能量子制御コスト関数の形態については、図２～図４を参照して以下で詳述する。

古典プロセッサ１０４は、リークエラーが減少するように、また、オプションとしてゲート非忠実度および総ゲート時間が減少するように、定義された万能量子制御コスト関数
に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させる。例えば、古典プロセッサ１０４は、制約を満たしながら対象物を最大化または最小化する機能を提供する１つ以上の最適化ツールボックスを含み得る。例えば、線形計画法、二次計画法、非線形計画法、制約付き線形最小二乗法、非線形最小二乗法、または非線形方程式のためのソルバなどである。

このような最適化プロセスによって得られる調整されたパラメータにより、制御パルスが特定される。古典プロセッサ１０４は、設計された制御パルスを特定するデータ（例えば、出力データ１１６）を量子ハードウェア１０２に送信する。１つ以上の量子ビットに関するユニタリ量子ゲートを実現するための例示的なプロセスについては、図２～図４を参照して以下で詳述する。

ハードウェアのプログラム
図２は、１つ以上の量子ビットに関するユニタリ量子ゲートを実現するための例示的なプロセス２００を示すフロー図である。便宜上、プロセス２００は、１つ以上の場所に位置する１つ以上の古典または量子コンピューティングデバイスのシステムによって実行されるものとして説明する。例えば、本明細書に従って適切にプログラムされた図１のシステム１００が、プロセス２００を実行し得る。

システムは、万能量子制御コスト関数を定義する（ステップ２０２ａ）。万能量子制御コスト関数は、制御パルスの形についてのペナルティ項を含む。このようなペナルティ項は、システムの１つ以上の量子ビットの可制御性を高めるとともに、量子制御最適化手順を簡素化しながらユニタリ量子ゲートの実現を可能にする。なぜなら、スカラー関数を最小化することは、時間依存量子系のシュレーディンガー方程式およびその環境によって支配される高次元のユニタリ発展を直接最適化するよりも計算上の負荷が少ないからである。

量子情報が環境内で失われる原因となる総リークエラーを抑えるために、万能量子制御コスト関数は、ユニタリ量子ゲートを実現する時間依存ハミルトニアン発展時のコヒーレント量子ビットリークおよびインコヒーレント量子ビットリークの両方を表わす量子ビットリークペナルティ項Ｌ_{ＴＳＷＴＬＢ}を含む。量子ビットリークペナルティ項Ｌ_{ＴＳＷＴＬＢ}の具体的な形については、図３を参照して以下で詳述する。

総ユニタリ量子ゲートランタイムＴを減少させるために（これは、近い将来の量子デバイスに望まれる性質である）、万能量子制御コスト関数は、総ランタイムペナルティ項を
さらに含んでもよい。

ゲート非忠実度（すなわち、実際のゲート忠実度と、その最大値１との差）を減少させるために、万能量子制御コスト関数は、ゲート忠実度ペナルティ項１－Ｆ（Ｕ（Ｔ））をさらに含んでもよい。

上記ｇｍｏｎハミルトニアンの例の説明を続けると、システムによって定義される万能量子コスト関数全体は、下記の数式（４）によって与えられ得る。

数式（４）において、αはゲート非忠実度にペナルティを科し、βはリーク境界Ｌ_{ＴＳＭＴＬＢ}からのリークエラー（図３を参照して以下で詳述する）のすべての原因にペナルティを科し、γはゼロ値境界制約の破れにペナルティを科し、κは長いゲート時間にペナルティを科す。

システムは、リークエラーが減少するように、定義された万能量子制御コスト関数に従って、例えばマイクロ波パルスの振幅および位相、またはジョセフソン接合にわたる磁束バイアスを調節することにより、時間依存ハミルトニアン発展のパラメータの制御を調整して制御コストを変化させる（ステップ２０２ｂ）。例えば、システムは、リークエラーが最小限に抑制されたユニタリ量子ゲートを実現できる制御パルスを定義するような時間依存ハミルトニアン発展の最適パラメータを決定するように、最適化手法（例えば、確率的勾配降下法、微分展開、動的計画法、アニーリングアルゴリズム、モンテカルロ法、および他の機械学習手法などの、従来の最適化ツールボックスに見られる手法）を適用してもよい。

制御コスト関数が総ランタイムペナルティ項を含む場合、システムは、リークエラーが減少するように、かつ、総ゲート時間が減少するように、制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させてもよい。例えば、システムは、リークエラーが減少し、かつ総ゲート時間が減少したユニタリ量子ゲートを実現できる制御パルスを定義するような時間依存ハミルトニアン発展の最適パラメータを決定するように、最適化手法を適用してもよい。

制御コスト関数がゲート非忠実度ペナルティ項を含む場合、システムは、リークエラーが減少するように、かつゲート非忠実度が減少するように（ゲート忠実度が高まるように）、制御コスト関数に従って時間依存ハミルトニアン発展のパラメータを調整して制御コストを変化させてもよい。例えば、システムは、リークエラーが減少し、かつゲート忠実度が高められたユニタリ量子ゲートを実現できる制御パルスを定義するような時間依存ハミルトニアン発展の最適パラメータを決定するように、最適化手法を適用してもよい。

ある場合には、システムは、リークエラーが減少し、ゲート非忠実度が減少し、かつ総ゲート時間が減少したユニタリ量子ゲートを実現できる制御パルスを定義するような時間依存ハミルトニアン発展の最適パラメータを決定するように、最適化手法を適用してもよい。

システムは、調整されたパラメータを用いて制御パルスを生成する（ステップ２０４）。制御パルスを生成することは、ハミルトニアンによって、所望の制御パルスを、量子系
に適用される電子機器を制御する電気信号／磁気信号に変換することを含み得る。

システムは、１つ以上の量子ビットに制御パルスを印加して、ユニタリ量子ゲートを実現する（ステップ２０６）。

システムハミルトニアンの制御への厳しい制約を、総リークエラー、制御境界条件、総ゲート時間、およびゲート非忠実度への緩やかな制約（量子制御最適化のための万能コスト関数の、対応するペナルティ項という形態）に置き換えることによって、量子ビットの可制御性が向上する。さらに、プロセス２００により、ハミルトニアン発展の単一の連続的な制御で、任意のユニタリ変換のシミュレーションを行なうことが可能になる。したがって、ある実現例では、システムは、一連の量子ゲートのための多数の制御を融合して単一の制御とすることによって、システムによる量子計算の実行速度を上げることができ、同時に全体の忠実度を向上させることができる。

量子ビットリークへのペナルティ
図３は、万能量子制御コスト関数における量子ビットリークペナルティ項を定義するための例示的なプロセス３００を示すフロー図である。便宜上、プロセス３００は、１つ以上の場所に位置する１つ以上の古典または量子コンピューティングデバイスのシステムによって実行されるものとして説明する。例えば、本明細書に従って適切にプログラムされた図１のシステム１００が、プロセス３００を実行し得る。

リークペナルティ項Ｌ_{ＴＳＷＴＬＢ}により、システムハミルトニアンの形についての厳しい制約を緩和して、万能量子制御コスト関数における緩やかなペナルティ項とすることができる。万能量子制御コスト関数を直接的に最適化することによって、量子系の可制御性を犠牲にすることなく、ゲート忠実度を高めながら、リークエラーおよび総ゲート時間を減少させることができる。

時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換の一般化
図４は、直接結合量子ビットリークを任意の所定のオーダーに抑えるように時間依存Ｓｃｈｒｉｅｆｆｅｒ－Ｗｏｌｆｆ変換を一般化する例示的なプロセス４００を示すフロー図である。便宜上、プロセス４００は、１つ以上の場所に位置する１つ以上の古典または量子コンピューティングデバイスのシステムによって実行されるものとして説明する。例えば、本明細書に従って適切にプログラムされた図１のシステム１００が、プロセス４００を実行し得る。

システムは、１つ以上の量子ビットを特徴付けるハミルトニアンを複数の成分に分離する（ステップ４０２）。複数の成分は、異なる量子ビットエネルギ部分空間の間の時間依存結合を表わす第１の成分を含み、ハミルトニアンは複数の基礎状態に関して表わされる。上記複数の成分はさらに、ハミルトニアンの時間非依存部分を表わす第２の成分と、各量子ビットエネルギ部分空間内の時間依存結合を表わす第３の成分とを含み得る。例えば、上記の数式（２）で与えられるハミルトニアンは、以下の３つの成分に分離され得る。

本明細書に記載のデジタルおよび／または量子の主題、ならびにデジタル機能操作および量子操作の実現例は、デジタル電子回路、適切な量子回路、または、より一般的には量子計算システムで実現してもよいし、有形に具現化されたデジタルおよび／または量子コンピュータソフトウェアまたはファームウェアで実現してもよいし、本明細書に開示の構造およびその構造的均等物を含むデジタルおよび／または量子コンピュータハードウェアで実現してもよいし、これらのうちの１つ以上の組み合わせで実現してもよい。「量子計算システム」という用語は、量子コンピュータ、量子情報処理システム、量子暗号化システム、または量子シミュレータを含み得るが、これらに限定されない。

本明細書に記載のデジタルおよび／または量子の主題の実現例は、１つ以上のデジタルおよび／または量子コンピュータプログラムとして実現してもよい。すなわち、データ処理装置によって実行される、またはデータ処理装置の操作を制御するための、有形の非一時的な記憶媒体上に符号化されたデジタルおよび／または量子コンピュータプログラム命令の１つ以上のモジュールとして実現してもよい。デジタルおよび／または量子コンピュータ記憶媒体は、機械可読記憶装置、機械可読記憶基板、ランダムもしくはシリアルアクセスメモリデバイス、１つ以上の量子ビット、またはこれらのうちの１つ以上の組み合わせであってもよい。代わりに、または加えて、プログラム命令は、人工的に生成されて伝播される信号（デジタルおよび／または量子情報を符号化することが可能）に符号化され得る（例えば、機械によって生成された電気信号、光信号、または電磁信号など）。このような信号は、適切な受信装置に送信されてデータ処理装置によって実行されるデジタルおよび／または量子情報を符号化するように生成されるものである。

量子情報および量子データという用語は、量子系によって伝達され、または量子系に保持もしくは格納される情報またはデータを指す。この情報またはデータにおいて、最も小さなゼロでない系は量子ビット、すなわち、量子情報の単位を定義する系である。なお、
「量子ビット」という用語は、対応する文脈で２準位系に適切に近似され得るすべての量子系を包含する。このような量子系は、多準位系（例えば、２以上の準位）を含み得る。例として、このような系は、原子、電子、光子、イオン、または超伝導量子ビットを含み得る。多数の実現例では、計算基礎状態を、基底状態および第１の励起状態とする。しかしながら、計算状態をより高い準位の励起状態とするような他の設定も可能であることが理解される。「データ処理装置」という用語は、デジタルおよび／または量子データ処理ハードウェアを指し、デジタルおよび／または量子データを処理するためのあらゆる種類の装置、デバイス、およびマシンを包含する。例えば、プログラマブルデジタルプロセッサ、プログラマブル量子プロセッサ、デジタルコンピュータ、量子コンピュータ、複数のデジタルおよび量子プロセッサ、またはコンピュータ、ならびにこれらの組み合わせ等が含まれる。装置は、専用論理回路（例えば、ＦＰＧＡ（field programmable gate array
）、ＡＳＩＣ（特定用途向け集積回路））または量子シミュレータ（すなわち、特定の量子系に関する情報をシミュレートまたは生成するように設計された量子データ処理装置）であってもよいし、これらをさらに含んでもよい。特に、量子シミュレータは、万能量子計算を実行する機能を有しない専用量子コンピュータである。装置は、ハードウェアに加えて、オプションとして、デジタルおよび／または量子コンピュータプログラムのための実行環境を作り出すコードを含み得る。例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはこれらのうちの１つ以上の組み合わせを構成するコード等である。

デジタルコンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードと呼ばれ、または記載される場合もある）は、コンパイラ型言語もしくはインタプリタ型言語または宣言型言語もしくは手続き型言語を含む任意の形態のプログラミング言語で書込むことができ、スタンドアロンプログラムとして、または、モジュール、コンポーネント、サブルーチン、もしくはデジタル計算環境で使用するのに適した他のユニットとして等、任意の形態でデプロイすることができる。量子コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードと呼ばれ、または記載される場合もある）は、コンパイラ型言語もしくはインタプリタ型言語または宣言型言語もしくは手続き型言語を含む任意の形態のプログラミング言語で書込むことができ、適切な量子プログラミング言語に変換または量子プログラミング言語（例えば、ＱＣＬまたはＱｕｉｐｐｅｒ）で書き込むことができる。

デジタルおよび／または量子コンピュータプログラムは、ファイルシステム内のファイルに対応してもよいが、これは必須ではない。プログラムは、他のプログラムまたはデータ（たとえばマークアップ言語文書に格納された１つ以上のスクリプト）を保持するファイルの一部に、当該プログラム専用の１つのファイルに、または、複数の連係するファイル（たとえば１つ以上のモジュール、サブプログラム、またはコードの一部を格納するファイル）に、格納することができる。デジタルおよび／または量子コンピュータプログラムは、１つのデジタルまたは量子コンピュータ上にデプロイして実行することもできるし、あるいは、１つの場所に位置する複数のデジタルおよび／または量子コンピュータ上、または複数の場所に分散しておりデジタルおよび／または量子データ通信ネットワークで相互に接続された複数のデジタルおよび／または量子コンピュータ上にデプロイして実行することもできる。量子データ通信ネットワークは、量子系（例えば、量子ビット）を用いて量子データを送信し得るネットワークとして理解される。一般的に、デジタルデータ通信ネットワークは量子データを送信することができないが、量子データ通信ネットワークは量子データおよびデジタルデータの両方を送信し得る。

本明細書に記載のプロセスおよび論理フローは、１つ以上のプログラマブルなデジタルおよび／または量子コンピュータが、１つ以上のデジタルおよび／または量子プロセッサ
を用いて動作し、必要に応じて１つ以上のデジタルおよび／または量子コンピュータプログラムを実行し、入力されたデジタルおよび量子データを処理して出力を生成することにより機能を果たすことによって、実行することができる。上記プロセスおよび論理フローは、専用論理回路（例えば、ＦＰＧＡまたはＡＳＩＣ）または量子シミュレータによって実行することもできるし、専用論理回路または量子シミュレータと１つ以上のプログラムされたデジタルおよび／または量子コンピュータとの組み合わせによって実行することもできる。また、上記装置をこれらとして実現することもできる。

１つ以上のデジタルおよび／または量子コンピュータのシステムが特定の操作または動作を実行する「ように構成されている」ということは、当該システム上にソフトウェア、ファームウェア、ハードウェア、またはこれらの組み合わせがインストールされており、動作中、それらが上記システムに上記操作または動作を実行させることを意味する。１つ以上のデジタルおよび／または量子コンピュータプログラムが特定の操作または動作を実行するように構成されているということは、１つ以上のプログラムが命令を含み、その命令がデジタルおよび／または量子データ処理装置によって実行されると装置に上記操作または動作を実行させることを意味する。量子コンピュータは、量子計算装置によって実行されると上記操作または動作を当該装置に実行させる命令を、デジタルコンピュータから受信してもよい。

デジタルおよび／または量子コンピュータプログラムの実行に適したデジタルおよび／または量子コンピュータは、汎用または専用のデジタルおよび／または量子プロセッサまたはその両方、または任意の他の種類のデジタルおよび／または量子中央演算装置に基づくものであってもよい。一般的に、デジタルおよび／または量子中央演算装置は、読み取り専用メモリ、ランダムアクセスメモリ、または量子データ（例えば、光子）を送信するのに適した量子系、またはこれらの組み合わせから、命令ならびにデジタルおよび／または量子データを受信する。

デジタルおよび／または量子コンピュータの必須要素は、命令を実施または実行するための中央演算装置と、命令ならびにデジタルおよび／または量子データを格納するための１つ以上のメモリデバイスである。中央演算装置およびメモリは、専用論理回路または量子シミュレータによって補完されてもよいし、それらに組み込まれてもよい。一般的に、デジタルおよび／または量子コンピュータは、デジタルおよび／または量子データを格納するための１つ以上の大容量記憶装置（例えば、磁気ディスク、光磁気ディスク、光ディスク、または量子情報を格納するのに適した量子系）も含むか、または、そのような大容量記憶装置との間でデジタルおよび／または量子データを送受信するように大容量記憶装置に動作可能に接続されているか、またはその両方である。ただし、デジタルおよび／または量子コンピュータは、そのようなデバイスを有するとは限らない。

デジタルおよび／または量子コンピュータプログラム命令ならびにデジタルおよび／または量子データを格納するのに適したデジタルおよび／または量子コンピュータ可読媒体は、あらゆる形態の不揮発性のデジタルおよび／または量子メモリ、媒体、およびメモリデバイスを含む。例としては、半導体メモリデバイス（例えば、ＥＰＲＯＭデバイス、ＥＥＰＲＯＭデバイス、およびフラッシュメモリデバイス）、磁気ディスク（例えば、内蔵ハードディスクまたはリムーバブルディスク）、光磁気ディスク、ＣＤ－ＲＯＭディスクおよびＤＶＤ－ＲＯＭディスク、ならびに量子系（例えば、トラップ原子またはトラップ電子）等が含まれる。なお、量子メモリは、量子データを高い忠実度および高い効率で長時間記憶することができるデバイスである。例えば、光－物質インターフェイス等がある。光－物質インターフェイスでは、光を用いて送信を行ない、物質を用いて量子データの量子特徴（例えば、重ね合わせまたは量子コヒーレンス等）を記憶および保存する。

本明細書に記載のさまざまなシステムまたはそれらの一部を制御することは、命令を含むデジタルおよび／または量子コンピュータプログラム製品で実現することができる。この命令は、１つ以上の非一時的な機械可読記憶媒体に格納されており、１つ以上のデジタルおよび／または量子処理装置上で実行可能である。本明細書に記載のシステムまたはそれらの一部は、１つ以上のデジタルおよび／または量子処理装置と、本明細書に記載の操作を実行するための実行可能命令を格納するメモリとを含み得る装置、方法、またはシステムとして実現することができる。

本明細書には多くの具体的な実施詳細が含まれるが、これらの詳細は、請求され得る事項の範囲を限定するものではなく、特定の実現例に特有の特徴の説明として考えるべきである。本明細書において別々の実現例の文脈で記載したある特徴を、単一の実現例において組み合わせて実現してもよい。逆に、単一の実現例の文脈で記載したさまざまな特徴を、複数の実現例において別々にまたは任意の適切なサブコンビネーションで実現してもよい。さらに、上記では特徴がある組み合わせで作用するものとして説明し、初めはそのように請求するが、場合によっては請求する組み合わせのうちの１つ以上の特徴を組み合わせから削除することもできるし、請求する組み合わせをサブコンビネーションまたはサブコンビネーションの変形例に向けることもできる。

同様に、図面では動作を特定の順序で示しているが、望ましい結果を達成するために、これらの動作を図示された特定の順序で、または順番に実行する必要があると理解すべきではなく、または図示された全ての動作を実行する必要があると理解すべきではない。ある状況において、マルチタスキングおよび並列処理が好都合な場合もある。さらに、上述の実現例におけるさまざまなシステムモジュールおよびコンポーネントの分離は、全ての実現例においてそのような分離が必要であると理解すべきではなく、記載したプログラムコンポーネントおよびシステムは、一般的に、単一のソフトウェア製品に一体化され、または複数のソフトウェア製品にパッケージ化することができると理解すべきである。

主題の特定の実現例を説明してきた。下記の特許請求の範囲には他の実現例も含まれる。例えば、特許請求の範囲で列挙する動作を異なる順序で実行してもよく、その場合にも望ましい結果を達成することができる。一例として、望ましい結果を達成するために、添付の図面に示すプロセスは、必ずしも図示された特定の順序または順番に従う必要はない。マルチタスキングおよび並列処理が好都合な場合もある。

Claims (20)

1. １つ以上の量子ビットに関するユニタリ量子ゲートを実現するための方法であって、
   前記ユニタリ量子ゲートのための予め定められた制御パルスを表わすデータを取得するステップを含み、前記予め定められた制御パルスは、
   前記ユニタリ量子ゲートを実現する時間依存ハミルトニアン発展時の量子ビットリークを表わす量子ビットリークペナルティ項を含む万能量子制御コスト関数に依存し、
   リークエラーが減少した前記万能量子制御コスト関数の制御コストを生成する前記時間依存ハミルトニアン発展のパラメータの調整された値を含み、前記方法はさらに、
   前記１つ以上の量子ビットに前記予め定められた制御パルスを印加して前記ユニタリ量子ゲートを実現するステップを含む、方法。
2. 前記万能量子制御コスト関数は、制御制約ペナルティ項をさらに含む、請求項１に記載の方法。
3. 前記万能量子制御コスト関数は、総ランタイムペナルティ項をさらに含む、請求項１または２に記載の方法。
4. 前記時間依存ハミルトニアン発展の前記パラメータの前記調整された値は、総量子ゲートランタイムが減少した前記万能量子制御コスト関数の制御コストを生成する、請求項３に記載の方法。
5. 前記万能量子制御コスト関数は、ゲート忠実度ペナルティ項をさらに含む、請求項１～４のいずれか１項に記載の方法。
6. 前記時間依存ハミルトニアン発展の前記パラメータの前記調整された値は、量子ゲート忠実度が高められた前記万能量子制御コスト関数の制御コストを生成する、請求項５に記載の方法。
7. 前記万能量子制御コスト関数は、
   コヒーレント量子ビットリークペナルティ部分項と、
   インコヒーレント量子ビットリークペナルティ部分項とを含み、
   前記量子ビットリークペナルティ項は、前記コヒーレント量子ビットリークペナルティ部分項と前記インコヒーレント量子ビットリークペナルティ部分項との合計を含む、請求項１～６のいずれか１項に記載の方法。
8. インコヒーレントリークは、時間依存ハミルトニアン発展時の断熱性の破れに起因するリークを含む、請求項７に記載の方法。
9. コヒーレントリークは、量子ビットの計算エネルギ状態と、より高いエネルギ状態との
   間の直接結合に起因するリークを含む、請求項７または８に記載の方法。
10. コヒーレントリークおよびインコヒーレントリークは、ともにオン共鳴周波数リークおよびオフ共鳴周波数リークを含む、請求項７～９のいずれか１項に記載の方法。
11. １つ以上の量子ビットに関するユニタリ量子ゲートを実現するための装置であって、
    １つ以上の古典プロセッサと、
    前記１つ以上の古典プロセッサとデータ通信可能な量子デバイスとを備え、
    前記装置は動作を実行するように構成され、前記動作は、
    前記ユニタリ量子ゲートのための予め定められた制御パルスを表わすデータを取得することを含み、前記予め定められた制御パルスは、
    前記ユニタリ量子ゲートを実現する時間依存ハミルトニアン発展時の量子ビットリークを表わす量子ビットリークペナルティ項を含む万能量子制御コスト関数に依存し、
    リークエラーが減少した前記万能量子制御コスト関数の制御コストを生成する前記時間依存ハミルトニアン発展のパラメータの調整された値を含み、前記動作はさらに、
    前記１つ以上の量子ビットに前記予め定められた制御パルスを印加して前記ユニタリ量子ゲートを実現することを含む、装置。
12. 前記量子デバイスは、
    １つ以上の量子ビットと、
    １つ以上の制御パルス駆動ラインと、
    １つ以上のカプラとを含み、各カプラは、対応する量子ビットを制御パルス駆動ラインに結合し、前記量子デバイスはさらに、
    前記１つ以上の制御パルス駆動ライン上の制御パルスを生成するように構成された制御パルス発生器を含む、請求項１１に記載の装置。
13. 前記１つ以上の量子ビットは、超伝導量子ビットを含む、請求項１２に記載の装置。
14. 前記万能量子制御コスト関数は、制御制約ペナルティ項をさらに含む、請求項１１～１３のいずれか１項に記載の装置。
15. 前記万能量子制御コスト関数は、総ランタイムペナルティ項をさらに含む、請求項１１～１４のいずれか１項に記載の装置。
16. 前記時間依存ハミルトニアン発展の前記パラメータの前記調整された値は、総量子ゲートランタイムが減少した前記万能量子制御コスト関数の制御コストを生成する、請求項１５に記載の装置。
17. 前記万能量子制御コスト関数は、ゲート忠実度ペナルティ項をさらに含む、請求項１１～１６のいずれか１項に記載の装置。
18. 前記時間依存ハミルトニアン発展の前記パラメータの前記調整された値は、量子ゲート忠実度が高められた前記万能量子制御コスト関数の制御コストを生成する、請求項１７に記載の装置。
19. 前記万能量子制御コスト関数は、
    コヒーレント量子ビットリークペナルティ部分項と、
    インコヒーレント量子ビットリークペナルティ部分項とを含み、
    前記量子ビットリークペナルティ項は、前記コヒーレント量子ビットリークペナルティ部分項と前記インコヒーレント量子ビットリークペナルティ部分項との合計を含む、請求項１１～１８のいずれか１項に記載の装置。
20. インコヒーレントリークは、時間依存ハミルトニアン発展時の断熱性の破れに起因するリークを含み、
    コヒーレントリークは、量子ビットの計算エネルギ状態と、より高いエネルギ状態との
    間の直接結合に起因するリークを含み、
    コヒーレントリークおよびインコヒーレントリークは、ともにオン共鳴周波数リークおよびオフ共鳴周波数リークを含む、請求項１９に記載の装置。

Images