JP7573404B2 - 表示パネルのための近接検知のための装置及び方法 - Google Patents

Description

本明細書に開示されている実施形態は、全体として、表示パネルのための近接検知のための装置及び方法に関する。

近接センサ装置を備える入力装置は、様々な電子システムで用いられることがある。近接センサ装置は、当該近接センサ装置が一以上の入力物体の存在、位置、力及び／又は動きを特定する、表面によって区画された検知領域を備えることがある。近接センサ装置は、電子システムのためのインターフェースを提供するために用いられることがある。例えば、近接センサ装置は、ノートブック又はデスクトップコンピュータに組み込まれた、又は、その周辺に設けられるタッチパッドのような、より大きなコンピュータシステムの入力装置として使用され得る。また、近接センサ装置は、携帯電話に組み込まれたタッチスクリーンのように、より小さなコンピュータシステムにおいてしばしば用いられ得る。

一以上の実施形態では、処理システムが、インターフェース回路部とタイミングコントローラとを備えている。インターフェース回路部は、外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されている。タイミングコントローラは、表示フレームレートの変更に応じて、前記外部同期期間指示のインターフェース回路部への入力タイミングに基づいて近接検知フレームレートを維持するようにディスプレイ駆動動作と近接検知動作とのタイミングを制御するように構成されている。処理システムは、ディスプレイ駆動動作において表示パネルの表示要素に駆動信号を供給し、近接検知動作において表示パネルのセンサ電極から検知信号を取得するように構成されている。

一以上の実施形態において、表示システムが、表示パネルと処理システムとを備えている。表示パネルは、表示要素とセンサ電極とを備えている。処理システムは、インターフェース回路部とタイミングコントローラとを備えている。インターフェース回路部は、外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されている。タイミングコントローラは、表示フレームレートの変更に応じて、前記外部同期期間指示のインターフェース回路部への入力タイミングに基づいて近接検知フレームレートを維持するようにディスプレイ駆動動作と近接検知動作とのタイミングを制御するように構成されている。処理システムは、ディスプレイ駆動動作において表示パネルの表示要素に駆動信号を供給し、近接検知動作において表示パネルのセンサ電極から検知信号を取得するように構成されている。

一以上の実施形態において、方法が、処理システムのインターフェース回路部によって外部垂直同期期間の開始を示す垂直同期期間指示を受け取ることと、表示フレームレートの変更に応じて、前記外部同期期間指示のインターフェース回路部への入力タイミングに基づいて近接検知フレームレートを維持するようにディスプレイ駆動動作と近接検知動作とのタイミングを制御することとを含む。ディスプレイ駆動動作は、表示パネルの表示要素に駆動信号を供給することを含む。近接検知動作は、表示パネルのセンサ電極から検知信号を取得することを含む。

本開示の上記された特徴が詳細に理解され得るように、上記に簡潔に要約されている本開示のより具体的な説明が、実施形態を参照してなされ得る。実施形態のうちのいくつかは添付図面に図示されている。しかしながら、添付図面は、本開示のいくつかの実施形態を図示しているにすぎず、本開示は他の同様に有効な実施形態を認めているのであるから、よって、その範囲を限定していると考えるべきでない。

図１は、一以上の実施形態による入力装置の概略ブロック図である。

図２は、一以上の実施形態による表示システムの例示的な構成を図示している。

図３は、一以上の実施形態による処理システムの例示的な構成を図示している。

図４は、一以上の実施形態による表示システムの例示的な動作を図示している。

図５Ａは、一以上の実施形態による処理システムの例示的な動作を図示している。 図５Ｂは、一以上の実施形態による処理システムの例示的な動作を図示している。

図６は、一以上の実施形態による処理システムの例示的な動作を図示している。

図７は、一以上の実施形態による表示システムの例示的な動作を図示している。

理解を容易にするために、可能であれば、図面に共通の同一の要素を指し示すために同一の参照番号が用いられている。一の実施形態に開示された要素は、特に記載しなくとも他の実施形態に有益に使用され得ることが予期されている。本明細書で参照する図面は、特に記載がない限り、寸法通りに描かれていると理解されるべきではない。また、提示及び説明の明確性のために、図面は、しばしば、詳細又は構成部品が省略されて簡単化される。図面及び議論は、以下に議論する原理を説明するために役立つものであり、類似の符号は類似の要素を示している。

以下の詳細な説明は、本質的に単に例示的なものであり、本開示を限定することも、本開示の応用及び使用を限定することも意図していない。更に、先に記載した背景、要約、又は、以下に詳細に記載される説明において提示された明示的な又は暗示的な理論によって拘束される意図はない。

本開示の実施形態による図１に示されたような例示的な入力装置１００は、電子システム（図示されない）に入力を提供するように構成されることがある。この文書において用いられるように、「電子システム」という用語は、広く、電子的に情報を処理可能な任意のシステムをいう。電子システムの非限定的な例の一部としては、デスクトップコンピュータ、ラップトップコンピュータ、ネットブックコンピュータ、タブレット、ウェブブラウザ、電子ブックリーダー、及び、パーソナルデジタルアシスタント（ＰＤＡ）のような、全ての大きさ及び形状のパーソナルコンピュータが挙げられる。追加の例示的な電子システムとしては、入力装置１００と、それから分離されたジョイスティック又はキースイッチを含む物理的キーボードのような複合入力装置が挙げられる。更なる例示的な電子システムとしては、例えばリモートコントローラやマウスのようなデータ入力装置、及び、例えば表示スクリーンやプリンタのようなデータ出力装置等の周辺機器が挙げられる。他の例としては、リモート端末、公衆電話や、テレビゲームコンソール、携帯ゲーム機等のようなテレビゲーム機が挙げられる。他の例としては、例えがスマートフォンのような携帯電話機等の通信機器、レコーダー、エディターや、テレビ、セットトップボックス、音楽プレーヤ、デジタルフォトフレーム及びデジタルカメラのような再生機器などのメディア装置が挙げられる。加えて、電子システムは、入力装置にとってホストでもスレーブでもあり得る。電子システムは、電子機器とも呼ばれ得る。

入力装置１００は、電子システムの物理的な一部分として実施可能であり、また、電子システムから物理的に分離可能である。一実施形態では、電子システムは、ホスト装置と呼ばれることがある。必要に応じて、入力装置１００は、バス、ネットワーク及び他の有線又は無線による内部接続のうちの任意の一以上を用いて電子システムの部品と通信することがある。例としては、Ｉ２Ｃ、ＳＰＩ、ＰＳ／２、ユニバーサルシリアルバス（ＵＳＢ）、ブルートゥース、ＲＦ及びＩＲＤＡが挙げられる。

図１において、入力装置１００は、検知領域１２０にある一又は複数の入力物体１４０によって提供される入力を検知するように構成された近接センサ装置として図示されている。例示的な入力物体１４０としては、図１に図示されているように、指やスタイラスが挙げられる。例示的な近接センサ装置は、タッチパット、タッチスクリーン、タッチセンサ装置等であり得る。

検知領域１２０は、入力装置１００が例えば一又は複数の入力物体１４０によって提供されるユーザ入力のようなユーザ入力を検知することができる、入力装置１００の上方、周囲、内部及び／又は近傍の任意の空間を包含している。個々の検知領域の大きさ、形状及び位置は、実施形態によって大きく相違し得る。いくつかの実施形態では、検知領域１２０は、信号対ノイズ比が十分に正確な物体検出を妨げるようになるまで、入力装置１００の表面から空間に一又は複数の方向に延伸する。この検知領域１２０が特定の方向に延伸する距離は、様々な実施形態において、１ミリメートルより小さいオーダーや、数ミリメートル、数センチメートル又はそれより大きいオーダーであり得、用いられる検知技術の種類及び望まれる精度によって著しく相違し得る。このように、いくつかの実施形態の検知入力は、入力装置１００の如何なる表面にも接触しないもの、入力装置１００の入力面、例えば、タッチ面に接触するもの、いくらかの力又は圧力が印加されると共に入力装置１００の入力面に接触するもの、及び／又はその組み合わせを含む。様々な実施形態において、入力面は、センサ電極が存在する筐体の表面、センサ電極又は任意の筐体の上方に設けられた面シートなどによって提供されることがある。いくつかの実施形態では、検知領域１２０は、入力装置１００の入力面に投影されたときに矩形である。

入力装置１００は、センサ部品及び検知技術の如何なる組み合わせを用いて検知領域１２０におけるユーザ入力を検知してもよい。入力装置１００は、ユーザ入力を検知するために一以上の検知要素を備えている。いくつかの非限定的な例として、入力装置１００は、容量、弾性、抵抗、電磁誘導、磁気、音響、超音波及び／又は光の技術を用いてもよい。

いくつかの実装は、一次元、二次元、三次元又はそれより高次元の空間に広がる（例えば容量信号の）画像を提供するように構成される。いくつかの実装は、特定の軸又は平面に沿った入力の投影を提供するように構成される。

入力装置１００のいくつかの容量的な実装では、電圧又は電流が電界を生成するために印加される。近接する入力物体は、電界に変化を生じさせ、電圧、電流等の変化として検知され得る容量カップリングにおける検知可能な変化を生成する。

いくつかの容量的な実装では、容量検知要素のアレイ又は他の規則的な又は不規則的なパターンを、電界を生成するために用いる。いくつかの容量的な実装では、分離された検知要素が、オーミックに短絡され、より大きなセンサ電極を構成することがある。いくつかの容量的な実装は、均一な抵抗であってもよい抵抗シートを用いる。

いくつかの容量性の実装は、センサ電極と入力物体の間の（例えば、システム接地とユーザに結合した自由空間の間の）容量カップリングにおける変化に基づく「自己容量」（しばしば、「絶対容量」ともいう）検知法を用いる。様々な実施形態において、センサ電極の近くの入力物体は、センサ電極の近くの電界を変化させ、従って、測定される容量結合を変化させる。一の実装では、絶対容量検知法は、センサ電極を基準電圧、例えば、システム接地に対して変調し、センサ電極と入力物体の間の容量結合を検出することで作動する。いくつかの実装では、検知要素は実質的に透明な金属メッシュ（例えば、表示サブピクセルからの可視光透過損失を最小にするようにパターンされた反射性又は吸収性の金属フィルム）で構成されることがある。更に、センサ電極は、表示装置のディスプレイの上方に配置されることがある。センサ電極は、表示装置の共通基板の上（例えば、剛体の又は可撓性のある有機発光ダイオード（ＯＬＥＤ）の密閉層の上）に形成され得る。ジャンパ層へのビアを備える追加の絶縁層が、（例えば、ユーザ入力とカソード電極の間に）実質的に透明な金属メッシュ材料で形成されることがある。代替的には、センサは、アクティブ領域の外部へのはみ出し部分を有する表示アクティブ領域の上方に設けられた金属メッシュの単一層にパターンされてもよい。ジャンパ層のジャンパは、第１グループの電極と、第２グループの、はみ出しセンサ電極に結合されることがある。一以上の実施形態において、第１及び第２のグループは、互いに直交する軸であってもよい。更に、様々な実施形態において、絶対容量測定値は、一の軸に沿って累積され、他の軸に投影された入力物体のカップリングのプロファイルを含んでいてもよい。様々な実施形態において、変調された入力物体（例えば、電気駆動されたスタイラス）が、対応する電極の（例えばシステム接地に対する）変調なしに、当該直交する電極軸によって受け取られてもよい。このような実施形態では、スタイラスの位置を推測するために両方の軸が同時に検知され結合されてもよい。

いくつかの容量性の実装は、センサ電極の間の容量結合の変化に基づく「相互容量」（しばしば、「トランス容量」とも呼ばれる）検知法を用いる。様々な実施形態において、センサ電極の近くの入力物体は、センサ電極の間の電界を変化させ、これにより、測定される容量結合を変化させる。一の実装では、トランス容量検知法は、一以上のトランスミッタセンサ電極（本明細書において、「トランスミッタ電極」又は「トランスミッタ」とも呼ぶ）と一以上のレシーバセンサ電極（本明細書において、「レシーバ電極」又は「レシーバ」とも呼ぶ）の間の容量結合を検出することによって作動する。結合は、システム接地に結合された入力物体がセンサ電極に近づくと低減する。トランスミッタセンサ電極は、トランスミッタ信号を送信するために、基準電圧、例えば、システム接地に対して変調されてもよい。レシーバセンサ電極は、基準電圧に対して実質的に一定に保たれてもよく、又は、派生信号の受信を容易にするために、トランスミッタセンサ電極に対して変調されてもよい。派生信号は、一以上のトランスミッタ信号に対応する、及び／又は、例えば他の電磁信号のような、環境における干渉の一以上の発生源に対応する効果を含み得る。センサ電極は、専用のトランスミッタ又はレシーバであってもよく、送信及び受信の両方を行うように構成されてもよい。

図１では、処理システム１１０が、入力装置１００の一部として図示されている。処理システム１１０は、入力装置１００のハードウェアを動作させて検知領域１２０における入力を検出するように構成されている。処理システム１１０は、１以上の集積回路（ＩＣ）チップ及び／又は他の回路部品の一部又は全部を備えている。例えば、相互容量センサ装置のための処理システムは、トランスミッタセンサ電極を用いて信号を送信するように構成されたトランスミッタ回路部及び／又はレシーバセンサ電極を用いて信号を受信するように構成されたレシーバ回路部を備えていてもよい。いくつかの実施形態では、処理システム１１０は、ファームウェアコード、ソフトウェアコード等の電子的に読み取り可能な命令も備えていてもよい。いくつかの実施形態では、処理システム１１０を構成しているコンポーネントは、例えば入力装置１００の近接検知要素のように纏まって位置している。他の実施形態では、処理システム１１０のコンポーネントは、入力装置１００の検知要素の近くに一以上のコンポーネントが設けられ、他の何処かに一以上のコンポーネントが設けられて物理的に分離されている。例えば、入力装置１００が、デスクトップコンピュータに接続されている周辺機器であってもよく、処理システム１１０が、デスクトップコンピュータの中央処理装置と、該中央処理装置から分離された一以上のＩＣ（他の実施形態では、関連するファームウェアを伴う）上で動くように構成されたソフトウェアを備えていてもよい。他の例として、入力装置１００が、電話に物理的に組み込まれていてもよく、処理システム１１０が、該電話の主プロセッサ（例えば、移動端末アプリケーションプロセッサ又は任意の他の中央処理装置）の一部である回路及びファームウェアを備えていてもよい。いくつかの実施形態では、処理システム１１０は、入力装置１００の実施専用である。他の実施形態では、処理システム１１０は、例えば、表示スクリーンを動作させ、入力される力を測定し、触覚スイッチ状態を測定し、触覚アクチュエータを駆動する等の他のユーザ入力機能も実行する。

処理システム１１０は、処理システム１１０の異なる機能を取り扱う一セットのモジュールとして実装されてもよい。各モジュールは、処理システム１１０の一部である回路、ファームウェア、ソフトウェア、又はその組み合わせを備えていてもよい。様々な実施形態において、モジュールの異なる組み合わせが用いられてもよい。例示的なモジュールとしては、センサ電極、表示スクリーンのようなハードウェアを動作させるためのハードウェア動作モジュール、センサ信号、位置情報のようなデータを処理するためのデータ処理モジュール、及び、情報を報告するための報告モジュールが挙げられる。更なる例示的なモジュールとしては、検知要素を作動させて入力を検出するように構成されたセンサ作動モジュール、モード変更ジェスチャーのようなジェスチャーを識別するように構成された識別モジュール、及び、動作モードを変更するためのモード変更モジュールが挙げられる。

いくつかの実施形態では、処理システム１１０は、一以上のアクションを起こすことで、直接、検知領域１２０におけるユーザ入力（又はユーザ入力の欠如）に応答する。例示的なアクションとしては、カーソル移動、選択、メニューナビゲーション、及び他の機能のようなＧＵＩアクションと共に、動作モード変更が挙げられる。いくつかの実施形態では、処理システム１１０は、入力（又は入力の欠如）に関する情報を電子システムのある部分、例えば、もし、そのような中央処理システムが存在するならば、処理システム１１０から分離された電子システムの中央処理システムに供給する。いくつかの実施形態では、例えば、モード変更アクション及びＧＵＩアクションを含む、全範囲のアクションを容易にするために、電子システムのある部分が、処理システム１１０から受け取った情報を処理してユーザ入力に従った動作を行う。

例えば、いくつかの実施形態では、処理システム１１０は、入力装置１００の検知要素を作動させて検知領域１２０における入力（又は入力の欠如）を示す電気信号を生成する。処理システム１１０は、電子システムに提供される情報を生成する際、該電気信号に任意の適切な量の処理を行ってもよい。例えば、処理システム１１０は、センサ電極から得られたアナログ電気信号をデジタル化してもよい。他の例としては、処理システム１１０は、フィルタリングや他の信号調節を行ってもよい。フィルタリングは、適切な検知時刻における、アナログ又はデジタル変換された信号の復調、サンプリング、重み付け、積算の一以上（例えば、ＦＩＲデジタル又はＩＩＲスイッチドキャパシタフィルタリング）を含んでいてもよい。検知時刻は、表示出力期間（例えば、表示ライン更新期間又はブランキング期間）に関係があってもよい。さらに他の例として、処理システム１１０は、情報がユーザ入力からの電気信号とベースライン信号との間の差異を反映するように、ベースラインを差し引き、そうでなければ補償してもよい。ベースラインは、空間的にフィルタリングされ（例えば、復調され、積算され）、低空間周波数検知ベースラインから除去された表示更新信号（例えば、サブピクセルデータ信号、ゲート選択非選択信号、又はエミッション制御信号）を補償することがある。更に、ベースラインは、センサ電極と一以上の他の近傍の電極との間の容量結合を補償することがある。該近傍の電極は、表示電極、不使用のセンサ電極、及び／又は他の近傍の導電性の物体であり得る。加えて、ベースラインは、デジタル又はアナログ手段を用いて補償されてもよい。さらに他の例としては、処理システム１１０は、位置情報を決定し、入力をコマンドとして認識し、手書きを認識する等をしてもよい。

本明細書で用いられるような「位置情報」は、絶対位置、相対位置、速度、加速度、及び、他の種類の空間情報を広く包含している。例示的な「０次元」位置情報としては、近い／遠い、又は、接触／非接触情報が挙げられる。例示的な「１次元」位置情報としては、ある軸に沿った位置が挙げられる。例示的な「２次元」位置情報としては、平面内の動きが挙げられる。例示的な「３次元」位置情報としては、空間における瞬間又は平均速度が挙げられる。更なる例としては、空間情報の他の表現が挙げられる。例えば、時間に渡って位置、動き、及び瞬時速度を追跡記録した履歴データのような、１以上の種類の位置情報に関する履歴データも決定され、及び／又は、保存されてもよい。

いくつかの実施形態では、入力装置１００は、処理システム１１０、又は、何らかの他の処理システムによって動作される追加の入力コンポーネントと共に実装される。これらの追加の入力コンポーネントは、検知領域１２０における入力のための冗長の機能や、何らかの他の機能を提供することがある。図１は、検知領域１２０の近くに設けられた、入力装置１００を用いる項目の選択を容易にするために使用可能なボタン１３０を図示している。他の種類の追加の入力コンポーネントとしては、スライダ、ボール、ホイール、スイッチ等が挙げられる。逆に、いくつかの実施形態では、入力装置１００は、他の入力コンポーネント無しで実装されてもよい。

いくつかの実施形態では、入力装置１００がタッチスクリーンインターフェースを備えており、検知領域１２０が表示スクリーンの少なくとも一部と重なっている。例えば、検知領域１２０は、表示スクリーン（又は表示パネル）のアクティブ領域の少なくとも一部と重なっていてもよい。表示パネルのアクティブ領域は、表示パネルの画像が更新される部分に対応していてもよい。一以上の実施形態において、入力装置１００が、表示スクリーンに重なる実質的に透明なセンサ電極（例えば、ＩＴＯ、金属メッシュ等）を備えており、関連する電子システムのためのタッチスクリーンインターフェースを提供してもよい。表示パネルは、ユーザに視覚インターフェースを表示可能な任意の種類の動的ディスプレイであってもよく、任意の種類の発光ダイオード（ＬＥＤ）、ＯＬＥＤ、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマ、有機ルミネッセンス（ＥＬ）又は他の表示技術を含んでいてもよい。入力装置１００と表示パネルは、物理的要素を共有することがある。例えば、いくつかの実施形態は、表示と検知に同一の電気コンポーネントの一部を用いることがある。他の例としては、表示パネルは、部分的に又はその全体が処理システム１１０によって動作されてもよい。

ＯＬＥＤディスプレイのカソード電極は、一以上の表示電極と、薄い密封層によって分離されることがあるセンサ電極との間で低インピーダンスのスクリーンを提供することがある。例えば、密封層は、約１０μｍであってもよい。その代わりに、密封層は、１０μｍより薄くてもよく、１０μｍより厚くてもよい。更に、密封層は、コンフォーマルな有機又は非有機絶縁層のピンホールがない積層体で構成されていてもよい。

本開示の多くの実施形態が、完全に動作する装置の文脈で説明されているが、本開示の機構は、例えばソフトウェアのような様々な形のプログラム製品として配布されることができると理解されるべきである。例えば、本開示の機構は、電子プロセッサによって読み取り可能な情報担持媒体、例えば、処理システム１１０によって読み取り可能な非一時的コンピュータ読み取り可能及び／又は記録書き込み可能な情報担持媒体上のソフトウェアプログラムとして実装され、配布され得る。加えて、本開示の実施形態は、配布を実行するために用いられる特定の種類の媒体に関わらず、等しく当てはまる。非一時的かつ電子的に読み取り可能な媒体の例としては、様々なディスク、メモリースティック、メモリーカード、メモリーモジュールなどが挙げられる。電子的読み取り可能媒体は、フラッシュ、光学的、磁気的、ホログラフィー、又は、任意の他の記録技術に基づいていてもよい。

一以上の実施形態では、図２に示すように、入力装置２００がＬＣＤ (liquid crystal display) パネルやＯＬＥＤ (organic light emitting diode) 表示パネルのような表示パネル１と処理システム２とを備えている。入力装置２００は、ホスト３から受け取った画像データに対応する画像を表示するように構成されてもよい。一以上の実施形態では、加えて、入力装置２００がユーザの指やスタイラスのような入力物体の、表示パネル１への接触又は接近の一以上を検出する近接検知を行うように構成される。入力装置２００は、車載ユーザインタフェースとして用いられてもよい。

表示パネル１は、スキャン線とも呼ばれることがあるゲート線４と、データ線とも呼ばれることがあるソース線５と、表示素子６と、ゲートドライバ回路部７とを備えていることがある。ゲート線４は、ゲートドライバ回路部７によって駆動されてもよい。ソース線５は、処理システム２に接続されてもよい。

各表示素子６は、対応するゲート線４及びソース線５が交差する位置に設けられることがある。表示パネル１としてＯＬＥＤ表示パネルが用いられる場合、各表示素子６が、発光素子、選択トランジスタ及び保持容量を備えていてもよい。表示パネル１としてＬＣＤパネルが用いられる場合、各表示素子６が、画素電極、選択トランジスタ及び保持容量を備えていてもよい。表示パネル１は、表示素子６の構成に応じて、ゲート線４及びソース線５以外の様々な配線を備えることがある。

一以上の実施形態では、表示パネル１が、更に、容量型近接検知に用いられるセンサ電極８を備えている。２個のセンサ電極８が図示されているが、表示パネル１は、２より多いセンサ電極８を備えていてもよい。センサ電極８は、入力装置２００の検知領域（例えば、検知領域１２０）の全体に渡って配置されていてもよい。更に、センサ電極８の大きさ及び形状は、図２に示されているものと異なっていてもよい。近接検知は、容量検知のためにセンサ電極８を駆動して入力装置２００の検知領域にある入力物体、例えば、入力物体１４０を検出することを含んでいることがある。図１に関連して上述されているように、近接検知は、自己容量検知又は相互容量検知のためにセンサ電極８を駆動することによって実現されてもよい。一以上の実施形態では、センサ電極８が、表示更新と容量検知のために使用され得る。表示パネル１がＬＣＤパネルである実施形態では、センサ電極８が、容量検知のために駆動されるのに加え、表示更新のための共通電極として使用されてもよい。表示パネル１がトランスミッタ電極（図示されない）を追加的に備えている実施形態では、近接検知は、該トランスミッタ電極とセンサ電極８との間に形成される相互容量又はトランス容量に基づいていてもよい。

処理システム２は、表示素子６の駆動と近接検知のためのセンサ電極８の作動とを実現するように、ＴＤＤＩ（touch display driver integration）のために構成されたＩＣチップを備えていてもよい。他の実施形態では、処理システム２が、表示更新のために表示素子６を駆動するように構成された第１のＩＣチップと容量検知のためにセンサ電極８を作動するように構成された第２のＩＣチップとを備えていてもよい。一以上の実施形態では、図３に示すように、処理システム２が、インターフェース回路部１１と、バッファメモリ１２と、画像処理回路部１３と、ソースドライバ回路部１４と、パネルインターフェース回路部１５と、近接検知インターフェース回路部１６と、ＣＰＵ（central processing unit）１７と、表示コマンドコントローラ１８と、タイミングコントローラ１９と、レジスタ回路部２０とを備えている。

インターフェース回路部１１は、ホスト３と通信するように構成されてもよい。インターフェース回路部１１は、ホスト３から画像データを受け取り、受け取った画像データをバッファメモリ１２に転送するように構成されてもよい。インターフェース回路部１１は、更に、外部の実体、システム又は装置、例えば、ホスト３から、処理システム２を制御するための制御パケット及びコマンドのような様々な制御データを受け取るように構成されてもよい。

制御パケットは、処理システム２のタイミングを制御するためのパケットを含んでいてもよい。一以上の実施形態では、制御パケットが垂直同期（Vsync）パケットを含んでいる。Vsyncパケットは、ホスト３における垂直同期期間の開始を示す垂直同期期間指示として用いられることがある。代替的には、Vsyncパケットの代わりに垂直同期信号がホスト３からインターフェース回路部１１に供給されてもよい。このような実施形態では、該垂直同期信号が垂直同期期間指示として用いられてもよい。インターフェース回路部１１は、Vsyncパケット又は垂直同期信号に基づいて外部垂直同期検出信号ext_Vsyncを生成するように構成されてもよい。

一以上の実施形態では、ホスト３から受け取った制御パケットが水平同期（Hsync）パケットを含んでいる。Hsyncパケットは、ホスト３における水平同期期間の開始を示す水平同期期間指示として用いられることがある。代替的には、Hsyncパケットの代わりに、水平同期信号がホスト３からインターフェース回路部１１に供給されてもよい。このような実施形態では、水平同期信号が水平同期期間指示として用いられてもよい。インターフェース回路部１１は、Hsyncパケット又は水平同期信号に基づいて外部水平同期検出信号ext_Hsyncを生成するように構成されてもよい。

一以上の実施形態では、バッファメモリ１２が、インターフェース回路部１１から画像データを受け取り、受け取った画像データを一時的に格納するように構成される。バッファメモリ１２に格納された画像データは、適宜のタイミングで読み出されて画像処理回路部１３に供給される。

画像処理回路部１３は、バッファメモリ１２から受け取った画像データに対して所望の画像処理を行うように構成されてもよい。画像処理回路部１３は、この画像処理によって得られた画像データをソースドライバ回路部１４に供給するように構成されてもよい。

一以上の実施形態では、ソースドライバ回路部１４が、画像処理回路部１３から受け取った画像データに基づき表示パネル１のソース線５を駆動する駆動回路部として構成されている。ソースドライバ回路部１４は、画像処理回路部１３から受け取った画像データに対してデジタル－アナログ変換を行い、各ソース線５に供給すべき駆動信号を生成するように構成されてもよい。このようにして生成された駆動信号がソース線５を介して各表示素子６に供給され、これにより表示パネル１の各表示素子６を駆動する。

パネルインターフェース回路部１５は、ゲート制御信号を表示パネル１のゲートドライバ回路部７に供給するように構成されてもよい。このような実施形態では、ゲートドライバ回路部７は、パネルインターフェース回路部１５から受け取ったゲート制御信号に基づいて制御されてもよい。

一以上の実施形態では、近接検知インターフェース回路部１６が、表示パネル１に設けられるセンサ電極８の容量に対応する容量検出データを生成するように構成される。近接検知インターフェース回路部１６は、トランスミッタ１６ａとレシーバ１６ｂとを備えていてもよい。近接検知が自己容量検知によって行われる場合、トランスミッタ１６ａが、センサ電極８にトランスミッタ信号を供給し、レシーバ１６ｂが、該駆動信号に応じてセンサ電極８から出力される検知信号（派生信号とも呼ばれる）を受信してもよい。近接検知が相互容量検知によって行われる場合、トランスミッタ１６ａが表示パネル１に設けられたトランスミッタ電極（図示されない）に駆動信号を供給し、レシーバ１６ｂが該駆動信号に応じてセンサ電極８から出力される検知信号を受信してもよい。レシーバ１６ｂによって受け取られた検知信号に対してアナログ－デジタル変換が行われて容量検出データを生成してもよい。

一以上の実施形態では、ＣＰＵ１７が、近接検知インターフェース回路部１６から受け取った容量検出データに基づいて近接検知のためのデータ処理を行い、近接検知の結果を示す近接検知データを生成するように構成される。このようにして生成された近接検知データが、インターフェース回路部１１を介してホスト３に送信されてもよい。

表示コマンドコントローラ１８は、ホスト３から処理システム２に供給されるコマンドに基づいて処理システム２の動作を制御するように構成されてもよい。表示コマンドコントローラ１８は、コマンドに指定された動作に関連する処理システム２の回路を制御してもよい。

一以上の実施形態では、タイミングコントローラ１９が、ホスト３から処理システム２に供給される制御データに基づいて、処理システム２のタイミングの全体的な制御を行うように構成される。タイミングコントローラ１９は、Vsync検出器１９ａと、Hsync検出器１９ｂとを備えていてもよい。様々な実施形態において、Vsync検出器１９ａは、垂直同期期間指示、例えばVsyncパケットがホスト３から処理システム２に入力されるタイミングを検出するように構成される。Vsync検出器１９ａは、垂直同期期間指示に基づいて生成される外部垂直同期検出信号ext_Vsyncを監視して垂直同期期間指示の処理システム２への入力タイミングを検出するように構成されてもよい。様々な実施形態において、Hsync検出器１９ｂは、水平同期期間指示、例えばHsyncパケットがホスト３から処理システム２に入力されるタイミングを検出するように構成される。Hsync検出器１９ｂは、水平同期期間指示に基づいて生成される外部水平同期検出信号ext_Hsyncを監視して水平同期期間指示の処理システム２への入力タイミングを検出するように構成されてもよい。

一以上の実施形態では、タイミングコントローラ１９は、処理システム２への垂直同期期間指示及び水平同期期間指示の入力タイミングに基づき、処理システム２の内部で用いられる内部垂直同期信号int_Vsync及び内部水平同期信号int_Hsyncを生成するように構成される。タイミングコントローラ１９は、内部垂直同期信号int_Vsyncをアサートして内部垂直同期期間を開始し、内部水平同期信号int_Hsyncをアサートして内部水平同期期間を開始するように構成されてもよい。Vsyncパケット及びHsyncパケットが垂直同期期間指示及び水平同期期間指示としてそれぞれ用いられる場合、タイミングコントローラ１９が、Vsyncパケットの入力タイミングに基づき内部垂直同期信号int_Vsyncを生成し、Hsyncパケットの入力タイミングに基づき内部水平同期信号int_Hsyncを生成するように構成されてもよい。垂直同期信号及び水平同期信号が垂直同期期間指示及び水平同期期間指示としてホスト３から供給される実施形態では、タイミングコントローラ１９が、垂直同期信号のアサートタイミングに基づき内部垂直同期信号int_Vsyncを生成し、水平同期信号のアサートタイミングに基づき内部水平同期信号int_Hsyncを生成するように構成されてもよい。

一以上の実施形態では、タイミングコントローラ１９が、更に、ディスプレイ駆動動作及び近接検知動作の制御に用いられる制御パラメータを取得し、取得した制御パラメータに基づいてタイミングを制御するように構成される。ディスプレイ駆動動作は、ソースドライバ回路部１４によって表示パネル１に駆動信号を供給して表示素子６を駆動する動作を含んでいることがある。近接検知動作は、近接検知インターフェース回路部１６によって表示パネル１のセンサ電極８から検知信号を取得し、取得した検知信号に対してアナログ－デジタル変換を行って容量検出データを生成する動作を含んでいることがある。様々な実施形態において、取得した検知信号に対して、積分、フィルタリング、復調、及び、ベースライン補償のうちの一以上を行って容量検出データを生成してもよい。容量検出データは、検知領域（例えば検知領域１２０）の内部の入力物体（例えば、入力物体１４０）について位置情報を決定するために用いられてもよい。

一以上の実施形態において、レジスタ回路部２０が、処理システム２の動作の制御に用いられる制御パラメータを格納するように構成される。レジスタ回路部２０に格納される制御パラメータの少なくとも一つが、ディスプレイ駆動動作及び近接検知動作の制御に用いられることがある。レジスタ回路部２０は、インターフェース回路部１１を介して外部からアクセス可能であるように構成されてもよい。

一以上の実施形態では、図４に図示されているように、入力装置２００の動作において垂直同期期間が規定され、更に、各垂直同期期間に複数の水平同期期間が規定される。各垂直同期期間は、バックポーチ期間とフロントポーチ期間とを備えていることがある。バックポーチ期間が垂直同期期間の先頭に設けられることがあり、フロントポーチ期間が垂直同期期間の末尾に設けられることがある。バックポーチ期間及びフロントポーチ期間のそれぞれは、複数の水平同期期間を備えていることがある。

垂直同期期間、バックポーチ期間及びフロントポーチ期間の開始及び終了タイミングは、処理システム２とホスト３との間で異なっていることがある。このため、以下において、処理システム２における垂直同期期間、バックポーチ期間及びフロントポーチ期間を、それぞれ、内部垂直同期期間、内部バックポーチ期間及び内部フロントポーチ期間といい、ホスト３における垂直同期期間、バックポーチ期間及びフロントポーチ期間を、それぞれ、外部垂直同期期間、外部バックポーチ期間及び外部フロントポーチ期間ということがある。

水平同期期間の開始及び終了タイミングは、処理システム２とホスト３との間で異なっていることがある。このため、以下において、処理システム２における水平同期期間を内部水平同期期間といい、ホスト３における水平同期期間を外部水平同期期間ということがある。

一以上の実施形態では、図４に図示されているように、ホスト３は、外部垂直同期期間の開始時に、垂直同期期間指示、例えばVsyncパケットを処理システム２のインターフェース回路部１１に送信するように構成される。タイミングコントローラ１９は、インターフェース回路部１１が垂直同期期間指示を受信した後、制御パラメータVS_Delayで指定される遅延だけ遅れて内部垂直同期期間を開始するように内部垂直同期信号int_Vsyncをアサートするように構成されてもよい。制御パラメータVS_Delayは、インターフェース回路部１１による垂直同期期間指示の受信と内部垂直同期期間の開始の間の期間における外部水平同期期間の数を指定してもよい。様々な実施形態において、インターフェース回路部１１は、垂直同期期間指示を受信すると外部垂直同期検出信号ext_Vsyncをアサートするように構成され、タイミングコントローラ１９は、外部垂直同期検出信号ext_Vsyncのアサートの後、制御パラメータVS_Delayで指定される遅延だけ遅れて内部垂直同期信号int_Vsyncをアサートするように構成される。一以上の実施形態において、内部垂直同期信号int_Vsyncのアサートにより、処理システム２において内部垂直同期期間が開始することがある。

外部バックポーチ期間が外部垂直同期期間の先頭に設けられることがあり、ホスト３は、外部バックポーチ期間が終了したときに処理システム２に画像データを送信し始めるように構成されることがある。ホスト３は、１外部水平同期期間に表示パネル１の１水平ラインに対応する画像データを処理システム２に送信するように構成されてもよい。表示パネル１の１水平ラインは、１本又は複数のゲート線４に接続された表示素子６を備えていてもよい。１外部垂直同期期間において表示パネル１の全水平ラインに対応する画像データが処理システム２に転送されてもよく、この結果、１フレーム画像に対応する画像データが処理システム２に転送されることがある。ホスト３は、画像データの送信の完了の後に外部フロントポーチ期間を開始することがある。該外部フロントポーチ期間は、次の外部垂直同期期間の開始まで継続されることがある。

一以上の実施形態では、内部垂直同期期間の先頭に内部バックポーチ期間が設けられ、処理システム２が、該内部バックポーチ期間が終了した後、ディスプレイ駆動動作と近接検知動作とを時分割で行うように構成される。内部垂直同期期間は複数のディスプレイ駆動期間を備えていてもよく、ディスプレイ駆動動作が、該複数のディスプレイ駆動期間において行われてもよい。ディスプレイ駆動期間は、図４において“Ｄ”で示されている。内部垂直同期期間が複数の近接検知期間を備えていてもよく、近接検知動作が、該複数の近接検知期間において行われてもよい。近接検知期間は、図４において“Ｔ”で示されている。該複数のディスプレイ駆動期間と該複数の近接検知期間とは、時間領域において交互に配置されてもよい。

一以上の実施形態では、内部垂直同期期間と独立して、近接検知フレーム期間が規定される。各近接検知フレーム期間は、同一長さを有する複数のフィールド期間を備えていてもよい。図４には、１つの近接検知フレーム期間が、３つのフィールド期間を備えている場合が図示されている。一以上の実施形態では、各フィールド期間が、１つの近接検知期間を備えている。各フィールド期間の近接検知期間以外の期間が、ディスプレイ駆動期間、内部バックポーチ期間及び内部フロントポーチ期間のうちの少なくとも一つを含んでいてもよい。一以上の実施形態では、１つの近接検知フレーム期間に含まれる複数のフィールド期間の間に、表示パネル１全体に対する１つの近接検知期間のための検知信号の取得及び容量検出データの生成が行われる。

タイミングコントローラ１９は、近接検知フレーム開始信号TSVDと近接検知動作許可信号TSHDとを生成するように構成されていることがある。近接検知フレーム開始信号TSVDは、近接検知フレーム期間の開始を指示してもよく、近接検知動作許可信号TSHDは、近接検知動作の実行を許可するために用いられてもよい。タイミングコントローラ１９は、近接検知フレーム期間を開始するときに近接検知フレーム開始信号TSVDをアサートするように構成されてもよい。１近接検知フレーム期間の長さは、近接検知フレーム開始信号TSVDの周期に一致していてもよい。一以上の実施形態では、近接検知期間の間に近接検知動作許可信号TSHDがアサートされ、近接検知動作許可信号TSHDがアサートされている間に近接検知動作が行われる。１フィールド期間の長さは、近接検知動作許可信号TSHDの周期と一致していてもよい。

一以上の実施形態では、ディスプレイ駆動動作が行われていない期間に画像データがホスト３から処理システム２に送信されると、バッファメモリ１２に蓄積される画像データの量が増大する。ディスプレイ駆動動作が行われていない該期間は、内部バックポーチ期間、近接検知期間及び内部フロントポーチ期間を含み得る。画像データがホスト３から処理システム２に送信されている間に近接検知期間が開始されると、バッファメモリ１２に蓄積される画像データの量が増大し始めることがある。蓄積される画像データの量がバッファメモリ１２において最大量になるタイミングは、近接検知期間が完了するタイミングである場合がある。

一以上の実施形態では、ディスプレイ駆動期間においてディスプレイ駆動動作が開始されるとバッファメモリ１２から画像データが読み出され始め、バッファメモリ１２に蓄積される画像データの量が減少し始める。蓄積される画像データの量が最小になるタイミングは、ディスプレイ駆動期間が完了するタイミングである場合がある。

一以上の実施形態では、入力装置２００が、表示フレームレートを制御するように構成される。様々な実施形態において、表示フレームレートは、外部垂直同期期間及び内部垂直同期期間の長さに対応しており、外部垂直同期期間及び内部垂直同期期間の長さを制御することで表示フレームレートが制御される。表示フレームレートは、垂直同期期間指示、例えばVsyncパケットがホスト３から処理システム２に送信されるタイミングを制御することで、制御されてもよい。

表示フレームレートは、外部フロントポーチ期間の長さを制御することで制御されてもよい。表示フレームレートは、外部フロントポーチ期間を延長することで低減されてもよい。例えば、図４には、２番目以降の外部垂直同期期間において外部フロントポーチ期間を延長することにより、表示フレームレートが１２０Ｈｚから１００Ｈｚに低減される場合が図示されている。外部フロントポーチ期間が延長されると、次の外部垂直同期期間の開始タイミングが遅れるので、処理システム２において内部垂直同期期間の開始タイミングも遅れる。

一以上の実施形態では、表示フレームレートが可変に制御されても近接検知フレームレートが維持され、例えば、一定に保たれ、又は不変である。近接検知フレームレートを一定に保つことは、近接検知の精度を有効に向上することがある。近接検知フレームレートは、単位時間あたりの近接検知フレーム期間の数であってもよく、近接検知フレームレートが一定に保たれる場合、近接検知フレーム期間の長さが一定に保たれることがある。図４には、近接検知フレームレートが１２０Ｈｚに保たれる場合が図示されている。

一以上の実施形態では、各内部垂直同期期間における近接検知期間の位置が、内部垂直同期期間の開始タイミングに関わらず、近接検知フレームレートが変化せずに保たれるように決定される。これは、近接検知動作許可信号TSHDの周期を一定に保つことで実現されてもよい。

画像データが処理システム２に送信されている間、バッファメモリ１２に蓄積される画像データの量は、近接検知期間の間に増大することがある。内部垂直同期期間における近接検知期間の位置によっては、バッファメモリ１２に蓄積すべき画像データの最大量が増大し得る。バッファメモリ１２に蓄積すべき画像データの最大量が過剰に増大すると、バッファメモリ１２のオーバーフローが生じ得る。

一以上の実施形態では、ディスプレイ駆動動作及び近接検知動作のタイミング制御が、バッファメモリ１２に蓄積される画像データの最大量を低減するように行われる。このようなタイミング制御は、バッファメモリ１２のオーバーフローを抑制又は防止し、表示パネル１に異常な画像が表示されることを防ぐことがある。バッファメモリ１２に蓄積される画像データの最大量の低減は、バッファメモリ１２の容量の低減の観点からも有利であり得る。

一以上の実施形態では、バッファメモリ１２に蓄積される画像データの最大量を低減するために、内部垂直同期期間における先頭の近接検知期間の前に先頭のディスプレイ駆動期間が設けられる。先頭のディスプレイ駆動期間は、内部垂直同期期間の最初のディスプレイ駆動期間である場合があり、先頭の近接検知期間は、内部垂直同期期間の最初の近接検知期間である場合がある。このような動作では、バッファメモリ１２に蓄積される画像データの最大量が低減される。なぜなら、該先頭のディスプレイ駆動期間の間にバッファメモリ１２に蓄積される画像データが減少し、これにより、該先頭の近接検知期間の開始時にバッファメモリ１２に既に蓄積されている画像データの量が低減されるからである。ある内部垂直同期期間の開始タイミングが遅延されたとき、当該内部垂直同期期間において先頭のディスプレイ駆動期間の長さが後続のディスプレイ駆動期間の長さよりも短くなるようにタイミング制御が行われてもよい。

一以上の実施形態では、更に、ディスプレイ駆動動作及び近接検知動作のタイミング制御に用いられる一以上の制御パラメータが、垂直同期期間指示、例えばVsyncパケットの処理システム２への入力タイミングに基づいて、バッファメモリ１２に蓄積される画像データの最大量を低減するように算出される。このようなタイミング制御は、バッファメモリ１２のオーバーフローを抑制又は防止することがある。このようにして算出される制御パラメータは、制御パラメータVS_Delay及びFirst_DISP_linesを含んでいることがある。制御パラメータVS_Delayは、垂直同期期間指示の検出と次の内部垂直同期期間の開始との間の遅延を指定することがある。制御パラメータFirst_DISP_linesは、次の内部垂直同期期間の先頭のディスプレイ駆動期間の間に表示パネル１の表示素子６に駆動信号を供給すべき表示パネル１の水平ラインの数を指定することがある。制御パラメータFirst_DISP_linesは、垂直同期期間指示の処理システム２への入力タイミングに基づいて算出されることがあり、制御パラメータVS_Delayは、このようにして算出された制御パラメータFirst_DISP_linesに基づいて算出されることがある。

垂直同期期間指示の入力タイミングは、図５Ａに示すように近接検知期間に入っている場合と、図５Ｂに示すように近接検知期間に入っていない場合とがあり得る。一以上の実施形態では、いずれの場合についても、垂直同期期間指示のインターフェース回路部１１への入力と次の内部垂直同期期間における先頭の近接検知期間の開始との間の時間Ｂが算出され、算出された時間Ｂと、ホスト３における水平同期期間の長さext_RTNとに基づいて、制御パラメータFirst_DISP_linesが算出される。ここで、制御パラメータFirst_DISP_linesは、先頭のディスプレイ駆動期間の間のディスプレイ駆動動作において駆動信号が表示素子６に供給される水平ラインの数を指定する。

様々な実施形態において、垂直同期期間指示が時点ｔ_２でインターフェース回路部１１に入力されると、時点ｔ_１から時点ｔ_２までの時間Ａが検出される。ここで、時点ｔ_１は、時点ｔ_２より前で最新の近接検知期間が開始された時刻である。この場合、時間Ａに基づき、時点ｔ_２と次の近接検知期間が開始する時点ｔ_３との間の時間Ｂが算出される。時間Ｂは、各近接検知フレーム期間の１フィールド期間の長さL_FIELDから時間Ａを減じた差として算出される。より具体的には、時間Ｂが、下記式（１）に従って算出されてもよい。
Ｂ = L_FIELD － Ａ （１）
１フィールド期間の長さL_FIELDは、レジスタ値としてレジスタ回路部２０に格納されてもよい。

一以上の実施形態において、先頭のディスプレイ駆動期間の長さＣが、時間Ｂよりも短くなるように決定され、制御パラメータFirst_DISP_linesが、先頭のディスプレイ駆動期間の長さＣに基づいて決定される。制御パラメータFirst_DISP_linesは、時間Ｂに含まれる外部水平同期期間の数から所定値αを減ずることで算出されてもよい。値αは、所定の自然数であってもよい。値αは、先頭のディスプレイ駆動期間においてバッファメモリ１２のアンダーフローが起こらないように決定されてもよい。制御パラメータFirst_DISP_linesは、下記の式（２）に従って算出されてもよい。
First_DISP_lines = Ｂ／ext_RTN －α （２）
ここで、ext_RTNは、外部水平同期期間の長さである。

式（２）に現れる外部水平同期期間の長さext_RTNが、Hsync検出器１９ｂによって検出されてもよい。Hsync検出器１９ｂは、外部水平同期検出信号ext_Hsyncを監視することで外部水平同期期間の長さext_RTNを検出するように構成されてもよい。他の実施形態では、外部水平同期期間の長さext_RTNが固定であり、レジスタ回路部２０に格納されてもよい。このような実施形態では、制御パラメータFirst_DISP_linesが、レジスタ回路部２０に格納された長さext_RTNに基づいて算出されてもよい。

一以上の実施形態では、制御パラメータFirst_DISP_linesに加え、２番目以降のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数を指定する制御パラメータが算出される。以下において、２番目、３番目、４番目のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数を指定する制御パラメータを、それぞれ、2nd_DISP_lines、3rd_DISP_lines、4th_DISP_linesとして参照することがある。

図６を参照して、一以上の実施形態では、２番目以降のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数が、１フィールド期間に含まれる外部水平同期期間の数に基づいて算出される。２番目以降のディスプレイ駆動期間のうち最終のディスプレイ駆動期間以外のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数が、１フィールド期間に含まれる外部水平同期期間の数から所定値βを減じた差として算出される。最終のディスプレイ駆動期間は、内部水平同期期間の最後のディスプレイ駆動期間であり得る。値βは、所定の自然数であってもよい。対象の内部垂直同期期間が４つのディスプレイ駆動期間を含んでいる場合、制御パラメータ2nd_DISP_lines、3rd_DISP_linesが、下記式（３）に従って算出されてもよい。
2nd/3rd_DISP_lines = L_FIELD／ext_RTN －β （３）
ここで、L_FIELDは、１フィールド期間の長さであり、ext_RTNは、外部水平同期期間の長さである。外部水平同期期間の長さext_RTNが固定である場合、２番目以降のディスプレイ駆動期間のうち最終のディスプレイ駆動期間以外のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数は、１フィールド期間の長さ及び外部水平同期期間の長さext_RTNに基づいて決められた固定値であってもよい。

最終のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数は、表示パネル１の全水平ラインの数から、それ以前のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数の合計を減じて得られる差として算出されてもよい。対象の内部垂直同期期間が４つのディスプレイ駆動期間を含んでいる場合、制御パラメータ4th_DISP_lines、即ち、４番目のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数が、全水平ラインの数から１番目～３番目のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数の合計を減じて得られる差として算出されてもよい。

一以上の実施形態では、制御パラメータVS_Delay、即ち、垂直同期期間指示の検出と次の内部垂直同期期間の開始タイミングとの間の遅延が、先頭のディスプレイ駆動期間の長さＣと内部バックポーチ期間の長さL_BPとの和を時間Ｂから減じて得られる差に基づいて決定される。制御パラメータVS_Delayは、垂直同期期間開始指示の検出と内部垂直同期信号int_Vsyncのアサートとの間の期間に含まれる外部水平同期期間の数として算出されてもよい。この場合、制御パラメータVS_Delayが、下記式（４）に従って算出されてもよい：
VS_Delay = {B - (L_BP + C)} / ext_RTN （４）

レジスタ回路部２０は、垂直同期期間指示の検出タイミングと、制御パラメータFirst_DISP_lines、2nd_DISP_lines、3rd_DISP lines、4th_DISP_lines、及び、VS_Delayの値との対応関係を記述したレジスタテーブルを格納してもよい。このような実施形態では、タイミングコントローラ１９が、該レジスタテーブルを参照して制御パラメータFirst_DISP_lines、2nd_DISP_lines、3rd_DISP lines, 4th_DISP_lines、及び、VS_Delayを選択してもよい。

一以上の実施形態では、制御パラメータVS_Delay、及びFirst_DISP_lines、2nd_DISP_lines、3rd_DISP_lines、4th_DISP_linesに基づいてディスプレイ駆動動作及び近接検知動作のタイミング制御が行われ、これにより、バッファメモリ１２に蓄積される画像データの最大量が低減される。垂直同期期間指示の処理システム２への入力が検出された後、制御パラメータVS_Delayに指定された数の外部水平同期期間が経過したときに内部垂直同期信号int_Vsyncがアサートされて次の内部垂直同期期間を開始してもよい。該垂直同期期間指示は、Vsyncパケットを含んでいてもよい。一以上の実施形態では、該内部垂直同期期間の先頭に内部バックポーチ期間が設けられ、該内部バックポーチ期間が完了すると、先頭のディスプレイ駆動期間が開始される。先頭のディスプレイ駆動期間は、制御パラメータFirst_DISP_linesによって指定された数の内部水平同期期間を含んでいる。該先頭のディスプレイ駆動期間の間に表示素子６に駆動信号が書き込まれる水平ラインの数は、制御パラメータFirst_DISP_linesによって指定されてもよい。一以上の実施形態では、先頭のディスプレイ駆動期間の後、所定数の近接検知期間及びディスプレイ駆動期間が設けられ、該近接検知期間及びディスプレイ駆動期間において近接検知動作及びディスプレイ駆動動作がそれぞれに行われる。２番目、３番目、４番目のディスプレイ駆動期間は、それぞれ、制御パラメータ2nd_DISP_lines、3rd_DISP_lines, 4th_DISP_linesによって指定された数の内部水平同期期間を含んでいてもよい。２番目、３番目、４番目のディスプレイ駆動期間において、表示素子６に駆動信号が書き込まれる水平ラインの数は、それぞれ、制御パラメータ2nd_DISP_lines、3rd_DISP_lines, 4th_DISP_linesによって指定されてもよい。

一以上の実施形態では、図７に示すように、各外部垂直同期期間の外部水平同期期間の長さを制御することで、表示フレームレートが制御される。表示フレームレートは、各外部水平同期期間の長さが増大されることで低減されることがある。図７には、２番目以降の外部垂直同期期間において外部水平同期期間の長さが増大され、これにより、表示フレームレートを１２０Ｈｚから１００Ｈｚに低減する場合が図示されている。表示フレームレートが変化すると、これに合わせて内部垂直同期期間及び内部水平同期期間の開始タイミングが変化する。

一以上の実施形態では、外部水平同期期間の長さが可変に制御されても近接検知フレームレートが一定に保たれる。図７には、近接検知フレームレートが１２０Ｈｚに保たれる場合が図示されている。近接検知期間の時間領域における位置は、外部水平同期期間の長さに関わらず、近接検知フレームレートが変化しないように決定されることがある。

一以上の実施形態では、１つの外部水平同期期間の間に１水平ラインに対応する画像データがホスト３から処理システム２に送信されることがある。このような実施形態では、各外部水平同期期間の長さが増大されると、ホスト３から処理システム２への画像データの送信レートが低減する。画像データの送信レートが低減すると、単位時間当たりにバッファメモリ１２に書き込まれる画像データの量が減少することがある。一以上の実施形態では、画像データの処理システム２への送信レートの低下に起因し得るバッファメモリ１２のアンダーフローの発生を抑制又は防止するように、ディスプレイ駆動動作及び近接検知動作のタイミング制御が行われる。

上述のように、近接検知期間の間、バッファメモリ１２に蓄積される画像データの量は増大するので、図７に図示された動作においても、内部垂直同期期間における近接検知期間の位置によっては、バッファメモリ１２に蓄積すべき画像データの最大量が増大し得る。ディスプレイ駆動動作及び近接検知動作のタイミング制御は、バッファメモリ１２に蓄積すべき画像データの最大量の増大に起因し得るバッファメモリ１２のオーバーフローを抑制又は防止するように行われてもよい。

一以上の実施形態では、バッファメモリ１２のアンダーフロー及び／又はオーバーフローの発生を抑制又は防止するために、上記の制御パラメータVS_Delay及びFirst_DISP_linesが、垂直同期期間指示、例えばVsyncパケットの処理システム２への入力タイミングに基づいて算出される。更に、外部水平同期期間の長さext_RTNが、水平同期期間指示、例えばHsyncパケットの入力タイミングに基づいて検出されることがあり、内部水平同期期間の長さint_RTNが、検出された外部水平同期期間の長さext_RTNに基づいて制御されることがある。内部水平同期期間の長さint_RTNは、外部水平同期期間の長さext_RTNの増大に合わせて増大されることがある。これにより、単位時間当たりにバッファメモリ１２から読み出される画像データの量が低減され、バッファメモリ１２のアンダーフローが抑制又は防止されることがある。更に、このようなタイミング制御は、バッファメモリ１２のオーバーフロー及び／又はアンダーフローに起因し得る表示パネル１への異常な画像の表示を防止することがある。

一以上の実施形態では、図７に示す動作においても、垂直同期期間指示のインターフェース回路部１１への入力と次の内部垂直同期期間における先頭の近接検知期間の開始との間の時間Ｂが算出され、図４Ａ、４Ｂに関連して上述したように、時間Ｂと、ホスト３における水平同期期間の長さext_RTNとに基づいて、制御パラメータFirst_DISP_linesが算出される。ここで、制御パラメータFirst_DISP_linesは、先頭のディスプレイ駆動期間におけるディスプレイ駆動動作において駆動信号が表示素子６に供給される水平ラインの数を指定するものである。

様々な実施形態において、垂直同期期間指示が時点ｔ_２でインターフェース回路部１１に入力されると、時点ｔ_１から時点ｔ_２までの時間Ａが算出される。ここで、時点ｔ_１は、時点ｔ_２より前で最新の近接検知期間が開始された時点である。この場合、時点ｔ_２と次の近接検知期間が開始する時点ｔ_３の間の時間Ｂが、時間Ａに基づき算出される。時間Ｂは、上記の式（１）に従って算出されてもよい。

一以上の実施形態では、先頭のディスプレイ駆動期間の長さＣが、時間Ｂよりも短くなるように決定され、制御パラメータFirst_DISP_linesが、先頭のディスプレイ駆動期間の長さＣに応じて算出される。ここで、制御パラメータFirst_DISP_linesは、先頭のディスプレイ駆動期間において表示素子６を駆動する水平ラインの数を指定するものである。制御パラメータFirst_DISP_linesは、時間Ｂに含まれる外部水平同期期間の数から所定値αを減ずることで算出されてもよい。ここで、αは、所定の自然数である。制御パラメータFirst_DISP_linesは、Hsync検出器１９ｂによって検出された外部水平同期期間の長さext_RTNに基づき、上記の式（２）に従って算出されてもよい。

一以上の実施形態では、２番目以降のディスプレイ駆動期間のうち最終のディスプレイ駆動期間以外のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数が、１フィールド期間に含まれる外部水平同期期間の数から所定値βを減じて得られる差として算出される。制御パラメータ2nd_DISP_lines、3rd_DISP_linesは、１フィールド期間の長さL_FIELDと、Hsync検出器１９ｂによって検出された外部水平同期期間の長さext_RTNに基づいて算出されてもよい。制御パラメータ2nd_DISP_lines、3rd_DISP_linesは、上記の式（３）に従って算出されてもよい。最終のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数は、表示パネル１の全水平ラインの数から、それ以前のディスプレイ駆動期間において表示素子６に駆動信号を供給する水平ラインの数の合計を減じることで得られる差として算出されてもよい。

一以上の実施形態では、制御パラメータVS_Delayが、垂直同期期間開始指示の検出と内部垂直同期信号int_Vsyncのアサートとの間の期間に含まれる外部水平同期期間の数として算出される。この場合、制御パラメータVS_Delayが、上記の式（４）に従って算出されてもよい。

レジスタ回路部２０は、Hsync検出器１９ｂによって検出された外部水平同期期間の長さext_RTN及び垂直同期期間指示が検出されたタイミングの組み合わせと、制御パラメータFirst_DISP_lines、2nd_DISP_lines、3rd_DISP lines, 4th_DISP_lines、及び、VS_Delayの値との対応関係を記述したレジスタテーブルを格納してもよい。このような実施形態では、タイミングコントローラ１９は、検出された外部水平同期期間の長さext_RTNと垂直同期期間指示の検出タイミングとに基づいて該レジスタテーブルを参照して制御パラメータFirst_DISP_lines、2nd_DISP_lines、3rd_DISP lines, 4th_DISP_lines、及び、VS_Delayを選択してもよい。

一以上の実施形態では、ディスプレイ駆動動作及び近接検知動作のタイミングの制御が、制御パラメータVS_Delay、First_DISP_lines、2nd_DISP_lines、3rd_DISP_lines、及び4th_DISP_linesに基づいて行われる。

本開示の様々な実施形態が具体的に記載されているが、当業者は、本開示に記載された技術は、様々な変更と共に実施され得ると理解するであろう。

Claims (10)

1. 処理システムであって、
   外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されたインターフェース回路部と、
   画像データを受け取るように構成されたバッファメモリと、
   表示フレームレートの変化に応じて、前記垂直同期期間指示の入力タイミングに基づいてディスプレイ駆動動作と近接検知動作のタイミングを制御して近接検知フレームレートを維持するように構成されたタイミングコントローラと、
   を備え、
   前記ディスプレイ駆動動作が、前記バッファメモリから読み出された前記画像データに基づいており、
   当該処理システムが、前記ディスプレイ駆動動作において表示パネルの表示素子に駆動信号を供給し、前記近接検知動作において前記表示パネルのセンサ電極から検知信号を得るように構成され、
   前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することが、
   前記ディスプレイ駆動動作が行われる複数のディスプレイ駆動期間と前記近接検知動作が行われる複数の近接検知期間とを備える内部垂直同期期間を前記垂直同期期間指示に基づいて開始することと、
   前記垂直同期期間指示の前記入力タイミングに基づいて、前記内部垂直同期期間の前記複数のディスプレイ駆動期間のうちの先頭のディスプレイ駆動期間の間におけるディスプレイ駆動動作において前記駆動信号が前記表示素子に供給される前記表示パネルの水平ラインの数を制御することと、
   を含む
   処理システム。
2. 前記先頭のディスプレイ駆動期間が、前記複数の近接検知期間の先頭の近接検知期間よりも前に開始する
   請求項１に記載の処理システム。
3. 前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することは、
   外部水平同期期間の長さに基づいて、前記先頭のディスプレイ駆動期間における前記ディスプレイ駆動動作において前記駆動信号が前記表示素子に供給される前記水平ラインの数を指定する第１制御パラメータを得ることを含む
   請求項１に記載の処理システム。
4. 処理システムであって、
   外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されたインターフェース回路部と、
   画像データを受け取るように構成されたバッファメモリと、
   表示フレームレートの変化に応じて、前記垂直同期期間指示の入力タイミングに基づいてディスプレイ駆動動作と近接検知動作のタイミングを制御して近接検知フレームレートを維持するように構成されたタイミングコントローラと、
   を備え、
   前記ディスプレイ駆動動作が、前記バッファメモリから読み出された前記画像データに基づいており、
   前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することは、
   前記垂直同期期間指示に基づいて、前記ディスプレイ駆動動作が行われる複数のディスプレイ駆動期間と前記近接検知動作が行われる複数の近接検出期間とを備える内部垂直同期期間を開始することと、
   前記垂直同期期間指示の前記入力タイミングに基づいて、前記複数のディスプレイ駆動期間のうちの先頭のディスプレイ駆動期間の長さを制御することと、
   を含み、
   当該処理システムが、前記ディスプレイ駆動動作において表示パネルの表示素子に駆動信号を供給し、前記近接検知動作において前記表示パネルのセンサ電極から検知信号を得るように構成された
   処理システム。
5. 前記先頭のディスプレイ駆動期間の長さが、前記複数のディスプレイ駆動期間の他の一のディスプレイ駆動期間の長さよりも短い
   請求項４に記載の処理システム。
6. 前記内部垂直同期期間を開始することが、
   前記垂直同期期間指示の入力と前記内部垂直同期期間の開始の間の遅延を前記先頭のディスプレイ駆動期間の長さに基づいて制御することを含む
   請求項４に記載の処理システム。
7. 前記内部垂直同期期間を開始することが、
   前記垂直同期期間指示の入力と前記内部垂直同期期間の開始の間にある外部水平同期期間の数を指定する第２制御パラメータを、前記先頭のディスプレイ駆動期間の長さに基づいて得ることを含む
   請求項４に記載の処理システム。
8. 表示素子とセンサ電極とを備える表示パネルと、
   処理システムであって、
   外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されたインターフェース回路部と、
   画像データを受け取るように構成されたバッファメモリと、
   表示フレームレートの変化に応じて、前記垂直同期期間指示の入力タイミングに基づいてディスプレイ駆動動作と近接検知動作のタイミングを制御して近接検知フレームレートを維持するように構成されたタイミングコントローラと、
   を備える処理システムと、
   を備え、
   前記処理システムが、前記ディスプレイ駆動動作において前記表示パネルの前記表示素子に駆動信号を供給し、前記近接検知動作において前記表示パネルのセンサ電極から検知信号を得るように構成され、
   前記ディスプレイ駆動動作が、前記バッファメモリから読み出された画像データに基づいており、
   前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することが、
   前記ディスプレイ駆動動作が行われる複数のディスプレイ駆動期間と前記近接検知動作が行われる複数の近接検知期間とを備える内部垂直同期期間を前記垂直同期期間指示に基づいて開始することと、
   前記垂直同期期間指示の前記入力タイミングに基づいて、前記内部垂直同期期間の前記複数のディスプレイ駆動期間のうちの先頭のディスプレイ駆動期間の間におけるディスプレイ駆動動作において前記駆動信号が前記表示素子に供給される前記表示パネルの水平ラインの数を制御することと、
   を含む、
   表示システム。
9. 表示素子とセンサ電極とを備える表示パネルと、
   処理システムであって、
   外部垂直同期期間の開始を示す垂直同期期間指示を受け取るように構成されたインターフェース回路部と、
   画像データを受け取るように構成されたバッファメモリと、
   表示フレームレートの変化に応じて、前記垂直同期期間指示の入力タイミングに基づいてディスプレイ駆動動作と近接検知動作のタイミングを制御して近接検知フレームレートを維持するように構成されたタイミングコントローラと、
   を備える処理システムと、
   を備え、
   前記ディスプレイ駆動動作が、前記バッファメモリから読み出された画像データに基づいており、
   前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することは、
   前記垂直同期期間指示に基づいて、前記ディスプレイ駆動動作が行われる複数のディスプレイ駆動期間と前記近接検知動作が行われる複数の近接検出期間とを備える内部垂直同期期間を開始することと、
   前記垂直同期期間指示の前記入力タイミングに基づいて、前記複数のディスプレイ駆動期間のうちの先頭のディスプレイ駆動期間の長さを制御することと、
   を含み、
   前記処理システムが、前記ディスプレイ駆動動作において前記表示パネルの表示素子に駆動信号を供給し、前記近接検知動作において前記表示パネルのセンサ電極から検知信号を得るように構成された
   表示システム。
10. 外部垂直同期期間の開始を示す垂直同期期間指示を処理システムのインターフェース回路部で受け取ることと、
    前記処理システムのバッファメモリで画像データを受け取ることと、
    表示フレームレートの変化に応じて、前記垂直同期期間指示の前記インターフェース回路部への入力タイミングに基づいてディスプレイ駆動動作と近接検知動作のタイミングを制御して近接検知フレームレートを維持することと、
    を含み、
    前記ディスプレイ駆動動作が、前記バッファメモリから読み出された画像データに基づいて表示パネルの表示素子に駆動信号を供給することを含み、
    前記近接検知動作が、前記表示パネルのセンサ電極から検知信号を得ることを含み、
    前記ディスプレイ駆動動作と前記近接検知動作のタイミングを制御することが、
    前記ディスプレイ駆動動作が行われる複数のディスプレイ駆動期間と前記近接検知動作が行われる複数の近接検知期間とを備える内部垂直同期期間を前記垂直同期期間指示に基づいて開始することと、
    前記垂直同期期間指示の前記入力タイミングに基づいて、前記内部垂直同期期間の前記複数のディスプレイ駆動期間のうちの先頭のディスプレイ駆動期間の間におけるディスプレイ駆動動作において前記駆動信号が前記表示素子に供給される前記表示パネルの水平ラインの数を制御することと、
    を含み、
    方法。

Images