JP7547738B2 - Snubber circuit and power conversion device - Google Patents
Snubber circuit and power conversion device Download PDFInfo
- Publication number
- JP7547738B2 JP7547738B2 JP2020024125A JP2020024125A JP7547738B2 JP 7547738 B2 JP7547738 B2 JP 7547738B2 JP 2020024125 A JP2020024125 A JP 2020024125A JP 2020024125 A JP2020024125 A JP 2020024125A JP 7547738 B2 JP7547738 B2 JP 7547738B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- negative
- positive
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 claims description 408
- 238000007599 discharging Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 10
- 239000003985 ceramic capacitor Substances 0.000 claims description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910002113 barium titanate Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、スナバ回路および電力変換装置に関する。 The present invention relates to a snubber circuit and a power conversion device.
従来、サージ電圧による素子破壊を防止しつつスイッチング損失を低減するための種々の技術が提案されている(例えば、特許文献1参照)。
特許文献1 特開2016-144340号公報
Conventionally, various techniques have been proposed for reducing switching loss while preventing element destruction due to surge voltages (see, for example, Japanese Patent Application Laid-Open No. 2003-233634).
Patent Document 1: JP 2016-144340 A
近年、スイッチング損失をいっそう低減することが望まれている。 In recent years, there has been a demand to further reduce switching losses.
上記課題を解決するために、本発明の第1の態様においては、スナバ回路が提供される。スナバ回路は、正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第1ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なN個(但しNは1以上の整数)の充電パスを備えてよい。スナバ回路は、負側端子またはN個の充電パスのうち第kの充電パス(但しkは0≦k<Nの整数)における負側コンデンサと、N個の充電パスのうち第k+1の充電パスにおける正側コンデンサまたは正側端子との間に接続される第2ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なN+1個の放電パスを備えてよい。スナバ回路は、N個の充電パスに含まれるN個の第1ダイオード、および、N+1個の放電パスに含まれるN+1個の第2ダイオードの少なくとも1つにそれぞれ並列に接続される少なくとも1つの補助コンデンサを備えてよい。少なくとも1つの補助コンデンサのうち何れかの補助コンデンサは、印加電圧に応じて容量が変化してよい。 In order to solve the above problem, a first aspect of the present invention provides a snubber circuit. The snubber circuit may have a positive capacitor, a first diode, and a negative capacitor connected in series between a positive terminal and a negative terminal, and may have N parallel charging paths (where N is an integer of 1 or more) that pass a current from the positive terminal side to the negative terminal side. The snubber circuit may have a second diode connected between a negative capacitor in a k-th charging path (where k is an integer of 0≦k<N) among the N charging paths and a positive capacitor or a positive terminal in the k+1-th charging path among the N charging paths, and may have N+1 parallel discharge paths that pass a current from the negative terminal side to the positive terminal side through at least one of the negative capacitor and the positive capacitor. The snubber circuit may have at least one auxiliary capacitor connected in parallel to at least one of the N first diodes included in the N charging paths and the N+1 second diodes included in the N+1 discharge paths. The capacitance of one of the at least one auxiliary capacitors may change depending on the applied voltage.
少なくとも1つの補助コンデンサのそれぞれは、印加電圧に応じて容量が変化してよい。 Each of the at least one auxiliary capacitor may have a capacitance that changes depending on the applied voltage.
印加電圧に応じて容量が変化する補助コンデンサは、印加電圧が大きいほど容量が小さくてよい。 An auxiliary capacitor whose capacitance changes depending on the applied voltage can have a smaller capacitance as the applied voltage increases.
印加電圧に応じて容量が変化する補助コンデンサは、正側コンデンサおよび負側コンデンサと比較して印加電圧に応じた容量の変動割合が大きくてよい。 The auxiliary capacitor, whose capacitance changes according to the applied voltage, may have a larger rate of change in capacitance according to the applied voltage than the positive and negative capacitors.
印加電圧に応じて容量が変化する補助コンデンサは、定格電圧の範囲内において印加電圧の増加に対する容量の低下割合が10%以上であってよい。 Auxiliary capacitors whose capacitance changes depending on the applied voltage may have a capacitance decrease of 10% or more with increasing applied voltage within the rated voltage range.
印加電圧に応じて容量が変化する補助コンデンサは、高誘電率コンデンサであってよい。 The auxiliary capacitor, whose capacitance changes depending on the applied voltage, may be a high dielectric constant capacitor.
印加電圧に応じて容量が変化する補助コンデンサは、セラミックコンデンサであってよい。 The auxiliary capacitor, whose capacitance changes depending on the applied voltage, may be a ceramic capacitor.
印加電圧に応じて容量が変化する補助コンデンサは、チタン酸バリウム系の誘電体層を有してよい。 The auxiliary capacitor, whose capacitance changes depending on the applied voltage, may have a barium titanate-based dielectric layer.
補助コンデンサの容量は、各正側コンデンサの容量および各負側コンデンサの容量よりも小さくてよい。 The capacitance of the auxiliary capacitor may be smaller than the capacitance of each positive capacitor and each negative capacitor.
補助コンデンサの容量は、各正側コンデンサの容量および各負側コンデンサの容量に対して1/1000~1/100であってよい。 The capacitance of the auxiliary capacitor may be 1/1000 to 1/100 of the capacitance of each positive capacitor and each negative capacitor.
各補助コンデンサは、第1ダイオードおよび第2ダイオードのいずれか一方に並列に接続されてよい。 Each auxiliary capacitor may be connected in parallel with either the first diode or the second diode.
各補助コンデンサは、N個の第1ダイオードのそれぞれ、および、N+1個の第2ダイオードのそれぞれのいずれか一方に並列に接続されてよい。 Each auxiliary capacitor may be connected in parallel with either one of the N first diodes or each of the N+1 second diodes.
本発明の第2の態様においては、電力変換装置が提供される。電力変換装置は、第1の態様のスナバ回路を備えてよい。電力変換装置は、正側端子および負側端子に接続されたスイッチ回路を備えてよい。 In a second aspect of the present invention, a power conversion device is provided. The power conversion device may include the snubber circuit of the first aspect. The power conversion device may include a switch circuit connected to the positive terminal and the negative terminal.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 Note that the above summary of the invention does not list all of the necessary features of the present invention. Also, subcombinations of these features may also be inventions.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 The present invention will be described below through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. Furthermore, not all of the combinations of features described in the embodiments are necessarily essential to the solution of the invention.
[1.第1実施形態]
[1.1.電力変換装置の回路構成]
図1は、第1実施形態に係る電力変換装置1の回路図である。電力変換装置1は、直流電力を多相交流電力に変換する回路の1相分である。電力変換装置1は、電源コンデンサ10の各電極と電源出力端子19との接続を切り替えることで変換した電圧を電源出力端子19から出力する。なお、出力される交流電流の帰路は他の相の電源出力端子19であってよい。電源出力端子19には誘導負荷(図示せず)が接続されてよい。電力変換装置1は、電源コンデンサ10と、スイッチ回路3と、スナバ回路2とを備える。なお、電力変換装置1はスイッチ回路3によって直流電力を単相交流電力に変換してもよい。この場合に電力変換装置1は、直列接続された2つの電源コンデンサ10を備え、電源出力端子19から出力される交流電流の帰路を電源コンデンサ10の中点としてよい。
[1. First embodiment]
[1.1. Circuit configuration of power conversion device]
FIG. 1 is a circuit diagram of a power conversion device 1 according to the first embodiment. The power conversion device 1 is one phase of a circuit that converts DC power into multi-phase AC power. The power conversion device 1 outputs a converted voltage from the power output terminal 19 by switching the connection between each electrode of the power supply capacitor 10 and the power supply output terminal 19. The return path of the output AC current may be the power supply output terminal 19 of another phase. An inductive load (not shown) may be connected to the power supply output terminal 19. The power conversion device 1 includes a power supply capacitor 10, a switch circuit 3, and a snubber circuit 2. The power conversion device 1 may convert DC power into single-phase AC power by the switch circuit 3. In this case, the power conversion device 1 includes two power supply capacitors 10 connected in series, and the return path of the AC current output from the power supply output terminal 19 may be the midpoint of the power supply capacitor 10.
電源コンデンサ10は、直流電源として機能する。電源コンデンサ10の一方の端子には正側配線101が接続され、他方の端子には負側配線102が接続される。なお、図1では1つの電源コンデンサ10が図示されているが、直列または並列に接続された複数の電源コンデンサ10が電力変換装置1に具備されてもよい。 The power supply capacitor 10 functions as a DC power supply. One terminal of the power supply capacitor 10 is connected to a positive wiring 101, and the other terminal is connected to a negative wiring 102. Note that although one power supply capacitor 10 is illustrated in FIG. 1, the power conversion device 1 may be provided with multiple power supply capacitors 10 connected in series or parallel.
スイッチ回路3は、正側配線101および負側配線102の間に接続される。これにより、スイッチ回路3は、後述のスナバ回路2における正側端子201および負側端子202の間に接続される。本実施形態に係るスイッチ回路3は、DC/ACインバータであってよく、電力変換装置1における上アームおよび下アームとしてのスイッチング素子11,12と、環流ダイオード13,14とを有する。 The switch circuit 3 is connected between the positive wiring 101 and the negative wiring 102. As a result, the switch circuit 3 is connected between the positive terminal 201 and the negative terminal 202 of the snubber circuit 2 described below. The switch circuit 3 according to this embodiment may be a DC/AC inverter, and has switching elements 11, 12 as the upper arm and the lower arm of the power conversion device 1, and free wheel diodes 13, 14.
スイッチング素子11,12は、負側配線102および正側配線101の間に直列に順次接続されている。スイッチング素子11,12は、それぞれ正側配線101の側にドレイン端子が接続され、負側配線102の側にソース端子が接続される。スイッチング素子11,12のゲート端子には、図示しないゲート駆動回路が接続され、スイッチング素子11,12のオン/オフを制御する。例えば、スイッチング素子11,12は、両方がオフとなるデッドタイムを挟んで択一的に接続状態となるよう制御されてよい。スイッチング素子11,12はPWM方式で制御されてよい。スイッチング素子11およびスイッチング素子12の中点には電源出力端子19が接続される。 The switching elements 11 and 12 are connected in series between the negative wiring 102 and the positive wiring 101. The switching elements 11 and 12 have drain terminals connected to the positive wiring 101 side and source terminals connected to the negative wiring 102 side. A gate drive circuit (not shown) is connected to the gate terminals of the switching elements 11 and 12, and controls the on/off of the switching elements 11 and 12. For example, the switching elements 11 and 12 may be controlled to be alternatively connected with a dead time in which both are off. The switching elements 11 and 12 may be controlled by a PWM method. A power supply output terminal 19 is connected to the midpoint of the switching elements 11 and 12.
スイッチング素子11,12は、シリコンを基材としたシリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばSiC、GaN、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、AlN、AlGaN、または、ZnOなどを含む半導体素子である。なお、スイッチング素子11,12はMOSFETでもよいし、IGBTやバイポーラトランジスタなど、他構造の半導体素子でもよい。 The switching elements 11 and 12 may be silicon semiconductor elements based on silicon, or may be wide band gap semiconductor elements. A wide band gap semiconductor element is a semiconductor element with a larger band gap than a silicon semiconductor element, and is, for example, a semiconductor element containing SiC, GaN, diamond, gallium nitride material, gallium oxide material, AlN, AlGaN, or ZnO. The switching elements 11 and 12 may be MOSFETs, or may be semiconductor elements of other structures, such as IGBTs or bipolar transistors.
環流ダイオード13,14は、正側配線101の側がカソードとなるようスイッチング素子11,12に逆並列に接続される。環流ダイオード13,14は、ショットキーバリアダイオードでもよい。環流ダイオード13,14は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。 The free wheel diodes 13 and 14 are connected in inverse parallel to the switching elements 11 and 12 so that the positive wiring 101 side serves as the cathode. The free wheel diodes 13 and 14 may be Schottky barrier diodes. The free wheel diodes 13 and 14 may be silicon semiconductor elements or wide band gap semiconductor elements.
スイッチング素子11,12および環流ダイオード13,14の少なくとも2つは、半導体モジュール5としてモジュール化されてよい。本実施形態では一例として、スイッチング素子11,12および環流ダイオード13,14が半導体モジュール5としてモジュール化されている。この場合には、正側のスイッチング素子11のドレイン端子が半導体モジュール5の正側端子51であってよく、負側のスイッチング素子12のソース端子が半導体モジュール5の負側端子52であってよい。 At least two of the switching elements 11, 12 and the free wheel diodes 13, 14 may be modularized as a semiconductor module 5. In the present embodiment, as an example, the switching elements 11, 12 and the free wheel diodes 13, 14 are modularized as a semiconductor module 5. In this case, the drain terminal of the positive switching element 11 may be the positive terminal 51 of the semiconductor module 5, and the source terminal of the negative switching element 12 may be the negative terminal 52 of the semiconductor module 5.
[1.1.1.スナバ回路2]
スナバ回路2は、スイッチング素子11,12が電流を遮断した場合に生じるサージ電圧を吸収して電力変換装置1の各素子を保護する。スナバ回路2は、正側端子201および負側端子202を介して正側配線101および負側配線102の間に接続されてよい。なお、スナバ回路2と、電源コンデンサ10との間の配線(一例として正側配線101や負側配線102を含む配線)には、その配線長に応じて配線インダクタンス1011が存在し得る。また、スナバ回路2と、スイッチング素子11,12との間の配線(一例として正側配線101や負側配線102を含む配線)には、その配線長に応じて配線インダクタンス1012が存在し得る。
[1.1.1. Snubber circuit 2]
The snubber circuit 2 absorbs a surge voltage that occurs when the switching elements 11 and 12 cut off the current, thereby protecting each element of the power conversion device 1. The snubber circuit 2 may be connected between the positive side wiring 101 and the negative side wiring 102 via the positive side terminal 201 and the negative side terminal 202. Note that a wiring (for example, a wiring including the positive side wiring 101 and the negative side wiring 102) between the snubber circuit 2 and the power supply capacitor 10 may have a wiring inductance 1011 depending on the wiring length. Also, a wiring (for example, a wiring including the positive side wiring 101 and the negative side wiring 102) between the snubber circuit 2 and the switching elements 11 and 12 may have a wiring inductance 1012 depending on the wiring length.
スナバ回路2は、並列なN個の充電パス21と、並列なN+1個の放電パス22と、少なくとも1つの補助コンデンサ252とを有する。なお、個数Nは1以上の整数であり、本実施形態では一例として3である。また、本実施形態では一例として、3つの充電パス21を図の左側から順に第1の充電パス21(1),第2の充電パス21(2),第3の充電パス21(3)として説明する。また、4つの放電パス22を図の左側から順に第1の放電パス22(1),第2の放電パス22(2),第3の放電パス22(3),第4の放電パス22(4)として説明する。 The snubber circuit 2 has N parallel charge paths 21, N+1 parallel discharge paths 22, and at least one auxiliary capacitor 252. The number N is an integer equal to or greater than 1, and is 3 in this embodiment as an example. In this embodiment, the three charge paths 21 are described as a first charge path 21(1), a second charge path 21(2), and a third charge path 21(3) from the left side of the figure as an example. The four discharge paths 22 are described as a first discharge path 22(1), a second discharge path 22(2), a third discharge path 22(3), and a fourth discharge path 22(4) from the left side of the figure as an example.
各充電パス21は、正側端子201および負側端子202の間に直列に順に接続される正側コンデンサ211、第1ダイオード212、および負側コンデンサ213を有する。正側コンデンサ211および負側コンデンサ213は、それぞれスナバコンデンサとして機能するものであり、スイッチング素子11,12の駆動時に生じる瞬時的なサージ電圧(一例として10nsより大きく10μs未満の期間で素子に印加されるサージ電圧)を吸収してよい。例えば正側コンデンサ211および負側コンデンサ213は、100kHzより大きく100MHz未満の振動を抑えてよい。正側コンデンサ211および負側コンデンサ213は、一例としてフィルムコンデンサまたは積層セラミックコンデンサであってよい。 Each charging path 21 has a positive side capacitor 211, a first diode 212, and a negative side capacitor 213 connected in series between the positive side terminal 201 and the negative side terminal 202. The positive side capacitor 211 and the negative side capacitor 213 each function as a snubber capacitor and may absorb an instantaneous surge voltage (for example, a surge voltage applied to the element for a period greater than 10 ns and less than 10 μs) that occurs when the switching elements 11 and 12 are driven. For example, the positive side capacitor 211 and the negative side capacitor 213 may suppress vibrations greater than 100 kHz and less than 100 MHz. For example, the positive side capacitor 211 and the negative side capacitor 213 may be a film capacitor or a multilayer ceramic capacitor.
第1ダイオード212は、正側端子201の側にアノードを向け、負側端子202の側にカソードを向けて配設される。これにより、各充電パス21は正側端子201側から負側端子202側へと電流を流す。 The first diode 212 is disposed with its anode facing the positive terminal 201 and its cathode facing the negative terminal 202. This allows each charging path 21 to pass a current from the positive terminal 201 to the negative terminal 202.
各放電パス22は、第2ダイオード221を有する。第2ダイオード221は、負側端子202またはN個の充電パス21のうち第kの充電パス21(但しkは0≦k≦Nの整数)における負側コンデンサ213と、N個の充電パス21のうち第k+1の充電パス21における正側コンデンサ211または正側端子201と、の間に接続される。例えば、第1の放電パス22(1)の第2ダイオード221は、負側端子202と、第1の充電パス21(1)の正側コンデンサ211との間に接続される。第2の放電パス22(2)の第2ダイオード221は、第1の充電パス21(1)の負側コンデンサ213と、第2の充電パス21(2)の正側コンデンサ211との間に接続される。第3の放電パス22(3)の第2ダイオード221は、第2の充電パス21(2)の負側コンデンサ213と、第3の充電パス21(3)の正側コンデンサ211との間に接続される。第4の放電パス22(4)の第2ダイオード221は、第3の充電パス21(3)の負側コンデンサ213と、正側端子201との間に接続される。第2ダイオード221は、第kの充電パス21(k)または負側端子202の側にアソードを向け、第k+1の充電パス21(k+1)または正側端子201の側にカソードを向けて配設される。これにより、各放電パス22は、負側コンデンサ213および正側コンデンサ211の少なくとも一方を介して負側端子202側から正側端子201側へと電流を流す。 Each discharge path 22 has a second diode 221. The second diode 221 is connected between the negative terminal 202 or the negative capacitor 213 in the k-th charge path 21 (where k is an integer such that 0≦k≦N) among the N charge paths 21, and the positive capacitor 211 or the positive terminal 201 in the k+1-th charge path 21 among the N charge paths 21. For example, the second diode 221 of the first discharge path 22(1) is connected between the negative terminal 202 and the positive capacitor 211 of the first charge path 21(1). The second diode 221 of the second discharge path 22(2) is connected between the negative capacitor 213 of the first charge path 21(1) and the positive capacitor 211 of the second charge path 21(2). The second diode 221 of the third discharge path 22(3) is connected between the negative capacitor 213 of the second charge path 21(2) and the positive capacitor 211 of the third charge path 21(3). The second diode 221 of the fourth discharge path 22(4) is connected between the negative capacitor 213 of the third charge path 21(3) and the positive terminal 201. The second diode 221 is arranged with its anode facing the kth charge path 21(k) or the negative terminal 202 and its cathode facing the k+1th charge path 21(k+1) or the positive terminal 201. As a result, each discharge path 22 passes a current from the negative terminal 202 to the positive terminal 201 via at least one of the negative capacitor 213 and the positive capacitor 211.
なお、各充電パス21の配線インダクタンスは、各放電パス22の配線インダクタンスよりも小さくてよい。例えば、各充電パス21の配線長は、各放電パス22の配線長よりも短くてよい。一例として、正側端子201および負側端子202を結ぶ各充電パス21の配線長は、正側端子201および負側端子202を結ぶ各放電パス22の配線長よりも短くてよい。 The wiring inductance of each charging path 21 may be smaller than the wiring inductance of each discharging path 22. For example, the wiring length of each charging path 21 may be shorter than the wiring length of each discharging path 22. As an example, the wiring length of each charging path 21 connecting the positive terminal 201 and the negative terminal 202 may be shorter than the wiring length of each discharging path 22 connecting the positive terminal 201 and the negative terminal 202.
補助コンデンサ252は、N+1個の放電パス22に含まれるN+1個の第2ダイオード221の少なくとも1つにそれぞれ並列に接続される。本実施形態では一例として、スナバ回路2はN+1個の補助コンデンサ252を備えており、各補助コンデンサ252はN+1個の第2ダイオード221のそれぞれに並列に接続されている。 The auxiliary capacitor 252 is connected in parallel to at least one of the N+1 second diodes 221 included in the N+1 discharge paths 22. In this embodiment, as an example, the snubber circuit 2 includes N+1 auxiliary capacitors 252, and each auxiliary capacitor 252 is connected in parallel to each of the N+1 second diodes 221.
各補助コンデンサ252の容量は、各正側コンデンサ211の容量および各負側コンデンサ213の容量よりも小さくてよい。例えば、補助コンデンサ252の容量は、各正側コンデンサ211の容量および各負側コンデンサ213の容量に対して1/1000~1/100であってよい。各補助コンデンサ252の容量は互いに等しくてもよいし、異なってもよい。 The capacitance of each auxiliary capacitor 252 may be smaller than the capacitance of each positive side capacitor 211 and the capacitance of each negative side capacitor 213. For example, the capacitance of the auxiliary capacitor 252 may be 1/1000 to 1/100 of the capacitance of each positive side capacitor 211 and the capacitance of each negative side capacitor 213. The capacitances of each auxiliary capacitor 252 may be equal to each other or different.
また、各補助コンデンサ252の充電電圧は、スイッチング素子11,12が電流を遮断するタイミングでは、負側コンデンサ213の充電電圧よりも低くてよい。これにより、各補助コンデンサ252は、正側端子201側から第1ダイオード212へ向かう電流を引き込んでよい。 The charging voltage of each auxiliary capacitor 252 may be lower than the charging voltage of the negative side capacitor 213 at the timing when the switching elements 11 and 12 cut off the current. This allows each auxiliary capacitor 252 to draw a current flowing from the positive terminal 201 toward the first diode 212.
[1.2.スナバ回路2の動作]
[1.2(1).比較例に係るスナバ回路の動作]
本実施形態に係るスナバ回路2の動作を説明する前に、比較例に係るスナバ回路200(図2,図3参照)の動作を説明する。このスナバ回路200では、補助コンデンサ252が設けられていない点でスナバ回路2と異なる。
[1.2. Operation of snubber circuit 2]
[1.2(1). Operation of snubber circuit according to comparative example]
Before describing the operation of the snubber circuit 2 according to this embodiment, the operation of a snubber circuit 200 according to a comparative example (see FIGS. 2 and 3) will be described. The snubber circuit 200 differs from the snubber circuit 2 in that the auxiliary capacitor 252 is not provided.
まず、スイッチング素子11がオン、スイッチング素子12がオフの状態から、スイッチング素子11がターンオフされる場合の動作について説明する。スイッチング素子11がオン、スイッチング素子12がオフの状態では、出力電流は、電源コンデンサ10、正側配線101、スイッチング素子11、および、電源出力端子19の経路で流れる。このとき、配線インダクタンス1012には出力電流が流れてエネルギーが蓄積される。 First, we will explain the operation when switching element 11 is turned off from a state in which switching element 11 is on and switching element 12 is off. When switching element 11 is on and switching element 12 is off, the output current flows through the power supply capacitor 10, the positive side wiring 101, the switching element 11, and the power supply output terminal 19. At this time, the output current flows through the wiring inductance 1012 and energy is stored.
図2は、比較例において、この状態からスイッチング素子11がターンオフされた場合の電流の流れを示す。なお、図中の破線の矢印は電流の流れを示し、実線の矢印は電源コンデンサ10や正側コンデンサ211、負側コンデンサ213などの電圧、配線インダクタンス1012などによって発生する電圧を示す。 Figure 2 shows the current flow when the switching element 11 is turned off from this state in a comparative example. Note that the dashed arrows in the figure indicate the current flow, and the solid arrows indicate the voltages of the power supply capacitor 10, the positive side capacitor 211, the negative side capacitor 213, etc., and the voltages generated by the wiring inductance 1012, etc.
スイッチング素子11がターンオフされると、出力電流は転流して、電源コンデンサ10および正側配線101から各充電パス21の正側コンデンサ211、第1ダイオード212および負側コンデンサ213に流れ、環流ダイオード14を介して電源出力端子19から出力される。これにより、配線インダクタンス1012の電流エネルギーは、充電パス21の正側コンデンサ211および負側コンデンサ213の充電により吸収される。そして、出力電流は最終的に、電源コンデンサ10、負側配線102、環流ダイオード14、および、電源出力端子19の経路に全て転流する。これにより、スイッチング素子11のターンオフ動作に伴う転流が完了する。 When the switching element 11 is turned off, the output current is commutated and flows from the power supply capacitor 10 and the positive wiring 101 to the positive capacitor 211, the first diode 212, and the negative capacitor 213 of each charging path 21, and is output from the power supply output terminal 19 via the freewheeling diode 14. As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive capacitor 211 and the negative capacitor 213 of the charging path 21. Then, the output current is finally commutated to the path of the power supply capacitor 10, the negative wiring 102, the freewheeling diode 14, and the power supply output terminal 19. This completes the commutation associated with the turn-off operation of the switching element 11.
図3は、比較例において、スイッチング素子11のターンオフ動作が完了した状態から、あらためてスイッチング素子11がターンオンされた場合の電流の流れを示す。 Figure 3 shows the current flow when switching element 11 is turned on again after the turn-off operation of switching element 11 has been completed in a comparative example.
あらためてスイッチング素子11がターンオンされると、電源コンデンサ10、負側配線102、環流ダイオード14、および、電源出力端子19の経路に流れていた出力電流は、電源コンデンサ10、負側配線102、各放電パス22の第2ダイオード221、スイッチング素子11、および、電源出力端子19の経路に転流し、このとき第2ダイオード221のアノード側/カソード側の正側コンデンサ211および/または負側コンデンサ213に蓄えられていたターンオフ動作時のエネルギーが放出される。そして、出力電流は最終的に電源コンデンサ10、正側配線101、スイッチング素子11、および、電源出力端子19の経路に全て転流する。これにより、スイッチング素子11のターンオン動作に伴う転流が完了する。 When the switching element 11 is turned on again, the output current flowing through the power supply capacitor 10, the negative wiring 102, the free wheel diode 14, and the power supply output terminal 19 is diverted to the power supply capacitor 10, the negative wiring 102, the second diode 221 of each discharge path 22, the switching element 11, and the power supply output terminal 19, and the energy stored in the positive side capacitor 211 and/or the negative side capacitor 213 on the anode/cathode side of the second diode 221 during the turn-off operation is released. Then, the output current is finally diverted to the power supply capacitor 10, the positive side wiring 101, the switching element 11, and the power supply output terminal 19. This completes the diverting operation associated with the turn-on operation of the switching element 11.
ここで、スイッチング素子11のターンオフ及びターンオンの動作時における正側コンデンサ211および負側コンデンサ213の電圧について説明する。ターンオフ動作時における各充電パス21の正側コンデンサ211および負側コンデンサ213の電圧の関係は、以下の式(1)で表される。但し、式中、Eは電源コンデンサ10の電圧、Vdc-offはターンオフ動作時の正側配線101および負側端子202の間の端子間電圧である。また、Vp(1)~Vp(3)は第1の充電パス21(1)~第3の充電パス21(3)における正側コンデンサ211の電圧である。また、VN(1)~VN(3)は第1の充電パス21(1)~第3の充電パス21(3)における負側コンデンサ213の電圧である。 Here, the voltages of the positive side capacitor 211 and the negative side capacitor 213 during the turn-off and turn-on operations of the switching element 11 will be described. The relationship between the voltages of the positive side capacitor 211 and the negative side capacitor 213 of each charging path 21 during the turn-off operation is expressed by the following formula (1). In the formula, E is the voltage of the power supply capacitor 10, and V dc-off is the inter-terminal voltage between the positive side wiring 101 and the negative side terminal 202 during the turn-off operation. Furthermore, V p(1) to V p(3) are the voltages of the positive side capacitor 211 in the first charging path 21(1) to the third charging path 21(3). Furthermore, V N(1) to V N(3) are the voltages of the negative side capacitor 213 in the first charging path 21(1) to the third charging path 21(3).
E≦(Vp(1)+VN(1))
=(Vp(2)+VN(2))
=(Vp(3)+VN(3))
=Vdc-off …(1)
E≦(V p (1) + V N (1))
=(V p (2) + V N (2))
=(V p (3) + V N (3))
=V dc-off …(1)
また、ターンオン動作時における各充電パス21の正側コンデンサ211および負側コンデンサ213の電圧の関係は、以下の式(2)で表される。但し、式中、Vdc-oNはターンオン動作時の正側配線101および負側端子202の間の端子間電圧である。 The voltage relationship between the positive side capacitor 211 and the negative side capacitor 213 of each charging path 21 during a turn-on operation is expressed by the following formula (2): where V dc-oN is the inter-terminal voltage between the positive side wiring 101 and the negative side terminal 202 during a turn-on operation.
E≧Vp(1)
=(VN(1)+Vp(2))
=(VN(2)+Vp(3))
=VN(3)
=Vdc-oN …(2)
E≧V p (1)
=(V N (1) + V p (2))
=(V N (2) + V p (3))
= V N (3)
=V dc-oN ...(2)
式(1)及び式(2)により、各正側コンデンサ211および各負側コンデンサ213の電圧の関係は以下の式(3)で表される(図2、図3に図示した電圧も参照)。但し、式中、Vdcは定常時の正側端子51および負側端子52の間の端子間電圧である。 From equations (1) and (2), the relationship between the voltages of each positive side capacitor 211 and each negative side capacitor 213 is expressed by the following equation (3) (see also the voltages shown in Figures 2 and 3). In this equation, Vdc is the terminal voltage between the positive side terminal 51 and the negative side terminal 52 in a steady state.
E=Vdc≒Vp(1)
=VN(3)
=1.5×Vp(2)
=1.5×VN(2)
=3×VN(1)
=3×Vp(3) …(3)
E=V dc ≒V p (1)
= V N (3)
=1.5×V p (2)
=1.5× VN (2)
= 3 × V N (1)
=3×V p (3) …(3)
式(3)より、コンデンサ電流が遮断される場合の各充電パス21における充電電圧(図3では一例として4E/3)は、放電パス22のそれぞれにおける放電電圧(図3では一例としてE)よりも高いことがわかる。なお、出力電流が逆向きの場合でのスイッチング素子12のターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。 From equation (3), it can be seen that the charging voltage in each charging path 21 when the capacitor current is cut off (4E/3 as an example in FIG. 3) is higher than the discharging voltage in each discharging path 22 (E as an example in FIG. 3). Note that the same effect can be obtained in the turn-on and turn-off operations of the switching element 12 when the output current is in the opposite direction due to the symmetry of the circuit, so a detailed explanation is omitted.
以上の比較例に係るスナバ回路200によれば、正側コンデンサ211および負側コンデンサ213を有するN個の並列な充電パス21が具備される。従って、半導体モジュール5によって電流が遮断されると、配線インダクタンス1012に蓄積されたエネルギーは各充電パス21を通って正側コンデンサ211および負側コンデンサ213を正側配線101および負側端子202の間の電圧よりも高い電圧に充電する。これにより、サージ電圧による素子破壊が防止される。 The snubber circuit 200 according to the above comparative example is provided with N parallel charging paths 21 each having a positive side capacitor 211 and a negative side capacitor 213. Therefore, when the current is interrupted by the semiconductor module 5, the energy stored in the wiring inductance 1012 passes through each charging path 21 to charge the positive side capacitor 211 and the negative side capacitor 213 to a voltage higher than the voltage between the positive side wiring 101 and the negative side terminal 202. This prevents element destruction due to surge voltage.
また、スナバ回路200には、負側コンデンサ213および正側コンデンサ211の少なくとも一方を介して負側端子202側から正側端子201側へと電流を流すN+1個の放電パス22が具備される。従って、半導体モジュール5によって電流が流されると、正側コンデンサ211や負側コンデンサ213に蓄積されたエネルギーが放電され、各放電パス22の放電電圧は正側端子201および負側端子202の間の電圧まで低下する。 The snubber circuit 200 is also provided with N+1 discharge paths 22 that pass current from the negative terminal 202 to the positive terminal 201 via at least one of the negative capacitor 213 and the positive capacitor 211. Therefore, when a current is passed by the semiconductor module 5, the energy stored in the positive capacitor 211 and the negative capacitor 213 is discharged, and the discharge voltage of each discharge path 22 drops to the voltage between the positive terminal 201 and the negative terminal 202.
ここで、電流が遮断される場合のN個の充電パス21のそれぞれにおける充電電圧は、放電パス22のそれぞれにおける放電電圧よりも高いため、電流が遮断されて充電パス21を充電したエネルギーは、放電パス22によって放電されても充電パス21をさらに充電することができない。従って、電流が遮断される場合に正側コンデンサ211および負側コンデンサ213を充電したエネルギーは、配線インダクタンス1011と正側コンデンサ211や負側コンデンサ213との共振動作により充放電されて回路損失として消費されることなく正側コンデンサ211および負側コンデンサ213に蓄えられて回生される。これにより、共振動作による回路損失が低減される。 Here, when the current is interrupted, the charging voltage in each of the N charging paths 21 is higher than the discharging voltage in each of the discharging paths 22, so the energy that has charged the charging paths 21 when the current is interrupted cannot further charge the charging paths 21 even if it is discharged by the discharging paths 22. Therefore, the energy that has charged the positive side capacitor 211 and the negative side capacitor 213 when the current is interrupted is charged and discharged by the resonant operation of the wiring inductance 1011 and the positive side capacitor 211 or the negative side capacitor 213, and is stored in the positive side capacitor 211 and the negative side capacitor 213 and regenerated without being consumed as circuit loss. This reduces circuit loss due to the resonant operation.
そして、このように電流遮断時のサージ電圧による素子破壊を防止するとともに、回路損失を低減することができるため、半導体モジュール5の正側端子51および負側端子52に接続される配線のインダクタンスの許容量を大きくすることができる。つまり、正側配線101および負側配線102の配線長の自由度を高めることができる。 In this way, it is possible to prevent element destruction due to surge voltage when current is interrupted and reduce circuit loss, so that the allowable inductance of the wiring connected to the positive terminal 51 and the negative terminal 52 of the semiconductor module 5 can be increased. In other words, the degree of freedom in the wiring length of the positive wiring 101 and the negative wiring 102 can be increased.
なお、上述のように比較例のスナバ回路200では、電流が遮断される場合の各充電パス21における充電電圧は4E/3(V)である。従って、正側配線101および負側配線102の間に瞬時的に発生するサージ電圧のうち、配線インダクタンス1012に起因して発生する分の電圧ΔV1は4E/3(V)をベースとして、4E/3(V)に上乗せされた形態で発生する。 As described above, in the comparative snubber circuit 200, the charging voltage in each charging path 21 when the current is interrupted is 4E/3 (V). Therefore, of the surge voltage that occurs instantaneously between the positive wiring 101 and the negative wiring 102, the voltage ΔV1 that occurs due to the wiring inductance 1012 is generated in a form that is added to 4E/3 (V) based on 4E/3 (V).
これに対し、正側配線101および負側配線102の間に単一のスナバコンデンサが接続される場合には、当該スナバコンデンサの充電電圧はE(V)となるため、サージ電圧のうち配線インダクタンス1012により発生する電圧ΔV1はE(V)に上乗せされた形態で発生する。よって、比較例のスナバ回路200では、配線インダクタンス1012に起因して正側配線101および負側配線102の間に瞬時的に発生する全体のサージ電圧、つまり電圧ΔV1とベース分の電圧との合計電圧は、正側配線101および負側配線102の間に単一のスナバコンデンサを接続する場合と比較して大きくなってしまう。 In contrast, when a single snubber capacitor is connected between the positive wiring 101 and the negative wiring 102, the charging voltage of the snubber capacitor is E (V), and the surge voltage, ΔV1, generated by the wiring inductance 1012, is generated in a form that is added to E (V). Therefore, in the snubber circuit 200 of the comparative example, the total surge voltage that is instantaneously generated between the positive wiring 101 and the negative wiring 102 due to the wiring inductance 1012, that is, the total voltage of the voltage ΔV1 and the base voltage, becomes larger than when a single snubber capacitor is connected between the positive wiring 101 and the negative wiring 102.
[1.2(2).本実施形態に係るスナバ回路2の動作]
続いて、本実施形態に係るスナバ回路2の動作を説明する。なお、特段の説明が無い限り、スナバ回路2における正側コンデンサ211および負側コンデンサ213の充電電圧は、上述のスナバ回路200と同様であってよい。
[1.2(2. Operation of the snubber circuit 2 according to this embodiment]
Next, an operation of the snubber circuit 2 according to the present embodiment will be described. Unless otherwise specified, the charging voltages of the positive side capacitor 211 and the negative side capacitor 213 in the snubber circuit 2 may be the same as those in the snubber circuit 200 described above.
スイッチング素子11がオン、スイッチング素子12がオフの状態では、出力電流は、電源コンデンサ10、正側配線101、スイッチング素子11、および、電源出力端子19の経路で流れる。このとき、配線インダクタンス1012には出力電流が流れてエネルギーが蓄積される。この状態からスイッチング素子11がターンオフされる場合に、スナバ回路2にはモード(1)~モード(5)の態様で電流が流れてよい。 When switching element 11 is on and switching element 12 is off, the output current flows through the power supply capacitor 10, the positive side wiring 101, the switching element 11, and the power supply output terminal 19. At this time, the output current flows through the wiring inductance 1012 and energy is accumulated. When switching element 11 is turned off from this state, current may flow through snubber circuit 2 in modes (1) to (5).
図4は、モード(1)での電流の流れを示す。
スイッチング素子11がターンオフされると、出力電流は転流して電源コンデンサ10および正側配線101から各充電パス21に流入する。このとき、各補助コンデンサ252の充電電圧Vmは、負側コンデンサ213の充電電圧Vnよりも低くなっており、本実施形態では一例として0(V)となっている。そのため、充電パス21の正側コンデンサ211に流入した電流は、第1ダイオード212および負側コンデンサ213に向かっては流れずに、補助コンデンサ252に向かって流れる。これにより、配線インダクタンス1012の電流エネルギーは正側コンデンサ211および補助コンデンサ252の充電により吸収される。
FIG. 4 shows the current flow in mode (1).
When the switching element 11 is turned off, the output current is commutated and flows from the power supply capacitor 10 and the positive side wiring 101 into each charging path 21. At this time, the charging voltage Vm of each auxiliary capacitor 252 is lower than the charging voltage Vn of the negative side capacitor 213, and in this embodiment, it is 0 (V) as an example. Therefore, the current that has flowed into the positive side capacitor 211 of the charging path 21 flows toward the auxiliary capacitor 252, rather than toward the first diode 212 and the negative side capacitor 213. As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive side capacitor 211 and the auxiliary capacitor 252.
このように、本実施形態に係るスナバ回路2では、電流が遮断される初期段階では、正側コンデンサ211と補助コンデンサ252との直列回路が充電パス(迂回充電パスとも称する)として機能し、各迂回充電パスにおける充電電圧はE(V)である。従って、サージ電圧のうち配線インダクタンス1012により発生する電圧ΔV1はE(V)をベースとして、E(V)に上乗せされた形態で発生する。 Thus, in the snubber circuit 2 according to this embodiment, in the initial stage when the current is interrupted, the series circuit of the positive side capacitor 211 and the auxiliary capacitor 252 functions as a charging path (also called a bypass charging path), and the charging voltage in each bypass charging path is E(V). Therefore, the voltage ΔV1 of the surge voltage generated by the wiring inductance 1012 is generated in a form that is added to E(V) with E(V) as the base.
なお、補助コンデンサ252の電圧Vmは、E/3(V)まで上昇してよい。 The voltage Vm of the auxiliary capacitor 252 may rise up to E/3 (V).
これにより、迂回充電パスにおいて負側コンデンサ213と直列な正側コンデンサ211および補助コンデンサ252の合計電圧は、当該負側コンデンサ213と同一の充電パス21において直列な正側コンデンサ211の電圧まで上昇する。一例として、充電パス21(2)の正側コンデンサ211と充電パス21(1)の負側コンデンサ213とを含む迂回充電パスにおける正側コンデンサ211の電圧2E/3(V)と、補助コンデンサ252の電圧Vm(V)との合計電圧は、充電パス21(1)の正側コンデンサ211の電圧E(V)まで上昇する。 As a result, the total voltage of the positive side capacitor 211 and auxiliary capacitor 252 in series with the negative side capacitor 213 in the detouring charging path rises to the voltage of the positive side capacitor 211 in series in the same charging path 21 as the negative side capacitor 213. As an example, the total voltage of the voltage 2E/3 (V) of the positive side capacitor 211 in the detouring charging path including the positive side capacitor 211 in charging path 21(2) and the negative side capacitor 213 in charging path 21(1) and the voltage V m (V) of the auxiliary capacitor 252 rises to the voltage E (V) of the positive side capacitor 211 in charging path 21(1).
別言すれば、正側コンデンサ211から電流が流れ込む迂回充電パスにおける負側コンデンサ213および補助コンデンサ252の合計電圧は、当該正側コンデンサ211と同一の充電パス21における負側コンデンサ213の電圧まで上昇する。一例として、充電パス21(2)の正側コンデンサ211から電流が流れ込む迂回充電パスにおける負側コンデンサ213の電圧E/3(V)と、補助コンデンサ(V)との合計電圧は、充電パス21(2)の負側コンデンサ213の電圧2E/3(V)まで上昇する。 In other words, the total voltage of the negative capacitor 213 and auxiliary capacitor 252 in the bypass charging path into which current flows from the positive capacitor 211 rises to the voltage of the negative capacitor 213 in the same charging path 21 as the positive capacitor 211. As an example, the total voltage of the voltage E/3 (V) of the negative capacitor 213 in the bypass charging path into which current flows from the positive capacitor 211 of charging path 21(2) and the auxiliary capacitor (V) rises to the voltage 2E/3 (V) of the negative capacitor 213 in charging path 21(2).
その結果、正側配線101および負側配線102の間の電圧はE(V)から4E/3(V)に上昇する。 As a result, the voltage between the positive wiring 101 and the negative wiring 102 increases from E (V) to 4E/3 (V).
図5は、モード(2)での電流の流れを示す。補助コンデンサ252の電圧VmがE/3(V)に達すると、各充電パス21において第1ダイオード212のアノード側の電位がカソード側よりも高くなって第1ダイオード212が導通し、充電パス21の正側コンデンサ211に流入した電流は、補助コンデンサ252よりも容量の大きい負側コンデンサ213に流れる。これにより、配線インダクタンス1012の電流エネルギーは正側コンデンサ211および負側コンデンサ213の充電により吸収される。なお、正側コンデンサ211に流れた電流は補助コンデンサ252にも僅かに流れて補助コンデンサ252の電圧Vmを微増させてもよい。以上により、配線インダクタンス1012の電流エネルギーは正側コンデンサ211や負側コンデンサ213、補助コンデンサ252によって完全に吸収され、充電が完了する。なお、モード(2)において正側コンデンサ211に流入する電流のエネルギーは、配線インダクタンス1011に起因して電圧ΔV2を生じる。 5 shows the current flow in mode (2). When the voltage Vm of the auxiliary capacitor 252 reaches E/3 (V), the potential of the anode side of the first diode 212 in each charging path 21 becomes higher than the cathode side, and the first diode 212 becomes conductive, and the current flowing into the positive side capacitor 211 of the charging path 21 flows into the negative side capacitor 213, which has a larger capacity than the auxiliary capacitor 252. As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive side capacitor 211 and the negative side capacitor 213. Note that the current flowing into the positive side capacitor 211 may also flow slightly into the auxiliary capacitor 252 to slightly increase the voltage Vm of the auxiliary capacitor 252. As a result, the current energy of the wiring inductance 1012 is completely absorbed by the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 252, and charging is completed. In addition, in mode (2), the energy of the current flowing into the positive side capacitor 211 generates a voltage ΔV2 due to the wiring inductance 1011.
図6は、モード(3)での電流の流れを示す。配線インダクタンス1012の電流エネルギーが完全に吸収されて充電が完了すると、迂回充電パスでは充電電圧が4E/3(V)以上になっているため、迂回充電パスを介して放電が行われる。但し、各補助コンデンサ252の容量は正側コンデンサ211および負側コンデンサ213の容量よりも小さいため、放電は主として補助コンデンサ252から行われてよい。これにより、各補助コンデンサ252の電圧は0(V)となり、正側配線101および負側配線102の間の電圧は4E/3(V)からE(V)に減少する。 Figure 6 shows the current flow in mode (3). When the current energy of the wiring inductance 1012 is completely absorbed and charging is completed, the charging voltage in the bypass charging path is 4E/3 (V) or more, so discharging occurs via the bypass charging path. However, since the capacitance of each auxiliary capacitor 252 is smaller than the capacitance of the positive side capacitor 211 and the negative side capacitor 213, discharging may occur mainly from the auxiliary capacitor 252. As a result, the voltage of each auxiliary capacitor 252 becomes 0 (V), and the voltage between the positive side wiring 101 and the negative side wiring 102 decreases from 4E/3 (V) to E (V).
図7は、モード(4)での電流の流れを示す。正側配線101および負側配線102の間の電圧がE(V)に減少し、補助コンデンサ252の電圧Vmが0(V)になると、配線インダクタンス1011の自己誘導作用によってスナバ回路2から電流が引き抜かれる結果、各放電パス22の正側コンデンサ211および負側コンデンサ213から放電が行われる。これにより、正側配線101および負側配線102の間の電圧はE(V)からE-ΔVsまでに減少してよい。 7 shows the flow of current in mode (4). When the voltage between the positive side wiring 101 and the negative side wiring 102 decreases to E (V) and the voltage Vm of the auxiliary capacitor 252 becomes 0 (V), a current is drawn from the snubber circuit 2 due to the self-induction effect of the wiring inductance 1011, and as a result, discharge is performed from the positive side capacitor 211 and the negative side capacitor 213 of each discharge path 22. As a result, the voltage between the positive side wiring 101 and the negative side wiring 102 may decrease from E (V) to E-ΔVs.
図8は、モード(5)での流れを示す。正側コンデンサ211および負側コンデンサ213からの放電によって正側配線101および負側配線102の間の電圧がE-ΔVsまで減少すると、直流起電力Eとの差により配線インダクタンス1011からの電流が各充電パス21に再度流入する。このとき、各補助コンデンサ252の充電電圧Vmは、負側コンデンサ213の充電電圧Vnよりも低くなっており、本実施形態では一例として0(V)となっている。そのため、充電パス21の正側コンデンサ211に流入した電流は、第1ダイオード212および負側コンデンサ213に向かっては流れずに、補助コンデンサ252に向かって再び流れる。これにより、配線インダクタンス1011の電流エネルギーは正側コンデンサ211および補助コンデンサ252の充電により一旦吸収される。なお、モード(5)によって充電パス21に流入する電流のエネルギーは、配線インダクタンス1012に起因して電圧ΔV3を生じてよい。 FIG. 8 shows the flow in mode (5). When the voltage between the positive wiring 101 and the negative wiring 102 decreases to E-ΔVs due to discharge from the positive capacitor 211 and the negative capacitor 213, the current from the wiring inductance 1011 flows again into each charging path 21 due to the difference with the DC electromotive force E. At this time, the charging voltage Vm of each auxiliary capacitor 252 is lower than the charging voltage Vn of the negative capacitor 213, and is 0 (V) as an example in this embodiment. Therefore, the current that has flowed into the positive capacitor 211 of the charging path 21 does not flow toward the first diode 212 and the negative capacitor 213, but flows again toward the auxiliary capacitor 252. As a result, the current energy of the wiring inductance 1011 is temporarily absorbed by charging the positive capacitor 211 and the auxiliary capacitor 252. The energy of the current flowing into the charging path 21 in mode (5) may generate a voltage ΔV3 due to the wiring inductance 1012.
以降、配線インダクタンス1011と補助コンデンサ252などとの共振によってモード(2)~モード(5)の充放電が繰り返される結果、補助コンデンサ252の電圧Vmは概ねΔVs/2(V)に収束する。これにより、スイッチング素子11のターンオフ動作に伴う転流が完了する。この共振によって失われるエネルギーは概ねΔVs/2(V)であり、例えばE/3(V)に相当するエネルギーよりも小さくてよい。 Thereafter, the charging and discharging of modes (2) to (5) is repeated due to resonance between the wiring inductance 1011 and the auxiliary capacitor 252, etc., and as a result, the voltage Vm of the auxiliary capacitor 252 converges to approximately ΔVs/2 (V). This completes the commutation associated with the turn-off operation of the switching element 11. The energy lost due to this resonance is approximately ΔVs/2 (V), which may be smaller than the energy equivalent to, for example, E/3 (V).
そして、あらためてスイッチング素子11がターンオンされる場合には、比較例の場合と同様に、正側コンデンサ211や負側コンデンサ213、補助コンデンサ252に蓄えられていたターンオフ動作時のエネルギーが放出されて、スイッチング素子11のターンオン動作に伴う転流が完了する。これにより、本実施形態では一例として、各補助コンデンサ252の充電電圧Vmは0(V)になってよい。 Then, when the switching element 11 is turned on again, as in the comparative example, the energy stored in the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 252 during the turn-off operation is released, completing the commutation associated with the turn-on operation of the switching element 11. As a result, in this embodiment, as an example, the charging voltage Vm of each auxiliary capacitor 252 may become 0 (V).
以上のスナバ回路2によれば、複数の第1ダイオード212および複数の第2ダイオード221の少なくとも1つには補助コンデンサ252がそれぞれ並列に接続されるので、配線インダクタンス1012により電圧ΔV1が発生する場合に、正側配線101から負側配線102に流れる電流は正側コンデンサ211から補助コンデンサ252に引き込まれて補助コンデンサ252を充電する。従って、配線インダクタンス1012により発生する電圧ΔV1のベース電圧を正側コンデンサ211および負側コンデンサ213の合計電圧(=4E/3)ではなく、正側コンデンサ211および補助コンデンサ252の合計電圧(=E)にすることができる。よって、正側配線101および負側配線102の間に瞬時的に発生するサージ電圧を低減することができる。 According to the above snubber circuit 2, since the auxiliary capacitor 252 is connected in parallel to at least one of the multiple first diodes 212 and the multiple second diodes 221, when the wiring inductance 1012 generates a voltage ΔV1, the current flowing from the positive side wiring 101 to the negative side wiring 102 is drawn from the positive side capacitor 211 to the auxiliary capacitor 252 to charge the auxiliary capacitor 252. Therefore, the base voltage of the voltage ΔV1 generated by the wiring inductance 1012 can be the total voltage (=E) of the positive side capacitor 211 and the auxiliary capacitor 252, rather than the total voltage (=4E/3) of the positive side capacitor 211 and the negative side capacitor 213. Therefore, the surge voltage that occurs instantaneously between the positive side wiring 101 and the negative side wiring 102 can be reduced.
また、各補助コンデンサ252はN+1個の第2ダイオード221のそれぞれに並列に接続されるので、補助コンデンサ252を通る迂回充電パスに配線経路長の差がある場合であっても、配線インダクタンス1012によって発生する電圧ΔV1のエネルギーを経路長の短い迂回充電パスによって早期に吸収し、サージ電圧を確実に低減することができる。 In addition, since each auxiliary capacitor 252 is connected in parallel to each of the N+1 second diodes 221, even if there is a difference in the wiring path length of the bypass charging path passing through the auxiliary capacitor 252, the energy of the voltage ΔV1 generated by the wiring inductance 1012 can be absorbed early by the bypass charging path with a shorter path length, and the surge voltage can be reliably reduced.
また、補助コンデンサ252の容量は各正側コンデンサ211の容量および各負側コンデンサ213の容量よりも小さいので、配線インダクタンス1011と補助コンデンサ252との共振によるエネルギーの損失を低減することができる。 In addition, since the capacitance of the auxiliary capacitor 252 is smaller than the capacitance of each positive side capacitor 211 and each negative side capacitor 213, the energy loss due to resonance between the wiring inductance 1011 and the auxiliary capacitor 252 can be reduced.
また、補助コンデンサ252の容量は、各正側コンデンサ211の容量および各負側コンデンサ213の容量に対して1/1000以上であるので、1/1000未満である場合と比較して、電流の引き込みによって確実にサージ電圧を低減することができる。また、補助コンデンサ252の容量が各正側コンデンサ211の容量および各負側コンデンサ213の容量に対して1/100より大きい場合と比較して、配線インダクタンス1011と補助コンデンサ252との共振によるエネルギーの損失を確実に低減することができる。 In addition, since the capacity of the auxiliary capacitor 252 is 1/1000 or more of the capacity of each positive side capacitor 211 and each negative side capacitor 213, the surge voltage can be reliably reduced by drawing in current compared to when the capacity is less than 1/1000. In addition, compared to when the capacity of the auxiliary capacitor 252 is more than 1/100 of the capacity of each positive side capacitor 211 and each negative side capacitor 213, the energy loss due to resonance between the wiring inductance 1011 and the auxiliary capacitor 252 can be reliably reduced.
また、各充電パス21の配線インダクタンスは各放電パス22の配線インダクタンスよりも小さいので、サージ電圧を充電パス21によって確実に低減することができる。また、放電により電流が流される場合に過大な突入電流が生じてしまうのを放電パス22の配線インダクタンスによって防止することができる。 In addition, since the wiring inductance of each charging path 21 is smaller than the wiring inductance of each discharging path 22, the surge voltage can be reliably reduced by the charging path 21. In addition, the wiring inductance of the discharging path 22 can prevent an excessive inrush current from occurring when a current flows due to discharging.
[1.3.動作波形]
図9は、スイッチング素子11がターンオフされて非導通となる場合に当該スイッチング素子11にかかる電圧を示す。図中、縦軸は電圧であり、横軸は時間である。また、図中、左側のグラフは、正側配線101および負側配線102の間に単一のスナバコンデンサを接続した場合の動作波形である。図中、中央のグラフは、正側配線101および負側配線102の間に、比較例に係るスナバ回路200を接続した場合の動作波形である。図中、右側のグラフは、正側配線101および負側配線102の間に、本実施形態に係るスナバ回路2を接続した場合の動作波形である。
[1.3. Operating waveform]
9 shows the voltage applied to the switching element 11 when the switching element 11 is turned off and non-conductive. In the figure, the vertical axis represents voltage and the horizontal axis represents time. The graph in the figure shows the operating waveforms when a single snubber capacitor is connected between the positive wiring 101 and the negative wiring 102. In the figure, the graph in the center shows the operating waveforms when a single snubber capacitor is connected between the positive wiring 101 and the negative wiring 102. The graph on the right side of the figure shows the operation waveforms when the snubber circuit 200 according to the comparative example is connected between the positive wiring 101 and the negative wiring 102. 4 shows the operational waveforms when
図中、左側のグラフに示すように、単一のスナバコンデンサを接続した場合には、配線インダクタンス1012に起因する電圧ΔV1は電源コンデンサ10の電圧E(V)に上乗せされた形態で発生し、配線インダクタンス1011に起因する電圧ΔV2のエネルギーは配線インダクタンス1011とスナバコンデンサとの共振によって失われる。 As shown in the graph on the left in the figure, when a single snubber capacitor is connected, the voltage ΔV1 caused by the wiring inductance 1012 is generated in a form superimposed on the voltage E (V) of the power supply capacitor 10, and the energy of the voltage ΔV2 caused by the wiring inductance 1011 is lost due to resonance between the wiring inductance 1011 and the snubber capacitor.
また、図中、中央のグラフに示すように、比較例に係るスナバ回路200を接続した場合には、電圧ΔV1(スイッチング素子11または12のターンオフ動作中にスナバ回路200への転流によって配線インダクタンス1012に発生する電圧のピーク値)は充電パス21の電圧4E/3(V)に上乗せされた形態で発生する。また、配線インダクタンス1011とスナバコンデンサとの共振が生じないため、電圧ΔV2のエネルギーは失われずに回生される。 Also, as shown in the graph in the center of the figure, when the snubber circuit 200 according to the comparative example is connected, the voltage ΔV1 (the peak value of the voltage generated in the wiring inductance 1012 by commutation to the snubber circuit 200 during the turn-off operation of the switching element 11 or 12) is generated in a form that is superimposed on the voltage 4E/3 (V) of the charging path 21. Also, since there is no resonance between the wiring inductance 1011 and the snubber capacitor, the energy of the voltage ΔV2 is regenerated without being lost.
そして、図中、右側のグラフに示すように、本実施形態に係るスナバ回路2を接続した場合には、比較例200を接続した場合とは異なり、電圧ΔV1は充電パス21の電圧4E/3(V)に上乗せされた形態では発生せずに、電源コンデンサ10の電圧E(V)に上乗せされた形態で発生するため、素子破壊が防止される。また、配線インダクタンス1011と共振する補助コンデンサ252の容量が小さいため、電圧ΔV2のエネルギーは概ね失われずに回生される。 As shown in the graph on the right side of the figure, when the snubber circuit 2 according to this embodiment is connected, unlike when the comparative example 200 is connected, the voltage ΔV1 is not generated in a form superimposed on the voltage 4E/3 (V) of the charging path 21, but is generated in a form superimposed on the voltage E (V) of the power supply capacitor 10, preventing element destruction. Also, because the capacity of the auxiliary capacitor 252 that resonates with the wiring inductance 1011 is small, the energy of the voltage ΔV2 is regenerated with almost no loss.
なお、このグラフ中の破線部分は、迂回充電パスにおける正側コンデンサ211と補助コンデンサ252との合計電圧であってよい。破線部分の傾きは、補助コンデンサ252の容量に応じて変化してよい。例えば、補助コンデンサ252の容量が小さい場合には、破線部分の傾きは大きくなり、立ち上がり部分の実線グラフの傾きに近づいてよい。 The dashed line portion in this graph may be the total voltage of the positive side capacitor 211 and the auxiliary capacitor 252 in the bypass charging path. The slope of the dashed line portion may change depending on the capacity of the auxiliary capacitor 252. For example, when the capacity of the auxiliary capacitor 252 is small, the slope of the dashed line portion may become large and approach the slope of the solid line graph in the rising portion.
ここで、スイッチング素子11にかかる電圧が電源電圧Eに達してから、互いに直列な正側コンデンサ211および負側コンデンサ213の合計電圧となるまでの時間ΔT1と、時間ΔT1の終了時点から、正側コンデンサ211または負側コンデンサの充電が終了するまでの時間ΔT2とは、ΔT1≦ΔT2<5×ΔT1であってよい。時間ΔT1の終了タイミングは、スイッチング素子11にかかる電圧が電源電圧Eに達してからピーク値E+ΔV1となった後に、互いに直列な正側コンデンサ211および負側コンデンサ213の合計電圧(本実施形態では一例として4E/3を初期値とする電圧)に戻るタイミングであってよい。このタイミングは、配線インダクタンス1012に蓄積された電流エネルギーがゼロになるタイミングであってよく、当該電流エネルギーがスナバ回路2によって完全に吸収されるタイミングであってよい。時間ΔT2の終了タイミングは、正側コンデンサ211および補助コンデンサ252の直列電圧Vにより配線インダクタンス1011のエネルギーが吸収され、0(A)に達するタイミングであってよい。時間ΔT1,ΔT2は、正側コンデンサ211、負側コンデンサ213および補助コンデンサ252の容量によって調整可能であってよい。 Here, the time ΔT1 from when the voltage applied to the switching element 11 reaches the power supply voltage E until it becomes the total voltage of the positive side capacitor 211 and the negative side capacitor 213 connected in series with each other, and the time ΔT2 from the end of the time ΔT1 until the charging of the positive side capacitor 211 or the negative side capacitor is completed may be ΔT1≦ΔT2<5×ΔT1. The end timing of the time ΔT1 may be the timing when the voltage applied to the switching element 11 returns to the total voltage of the positive side capacitor 211 and the negative side capacitor 213 connected in series with each other (a voltage with an initial value of 4E/3 as an example in this embodiment) after reaching the power supply voltage E and becoming a peak value E+ΔV1. This timing may be the timing when the current energy stored in the wiring inductance 1012 becomes zero, or the timing when the current energy is completely absorbed by the snubber circuit 2. The end timing of the time ΔT2 may be the timing when the energy of the wiring inductance 1011 is absorbed by the series voltage V of the positive side capacitor 211 and the auxiliary capacitor 252 and reaches 0 (A). Times ΔT1 and ΔT2 may be adjustable by the capacitance of the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 252.
以上のように、本実施形態に係るスナバ回路2によれば、時間ΔT1,ΔT2がΔT2<5×ΔT1であるので、ΔT2≧5×ΔT1の場合と比較して、補助コンデンサ252に蓄積されるエネルギーが小さい分、配線インダクタンス1011と補助コンデンサ252との共振による損失を低減することができる。 As described above, according to the snubber circuit 2 of this embodiment, since the times ΔT1 and ΔT2 are ΔT2<5×ΔT1, the energy stored in the auxiliary capacitor 252 is smaller than when ΔT2≧5×ΔT1, and therefore the loss due to resonance between the wiring inductance 1011 and the auxiliary capacitor 252 can be reduced.
[2.第2実施形態]
図10は、第2実施形態に係る電力変換装置1Aを示す。電力変換装置1Aのスナバ回路2Aは、N個の充電パス21に含まれるN個の第1ダイオード212の少なくとも1つにそれぞれ並列に接続される少なくとも1つの補助コンデンサ251を有してよい。本実施形態では一例として、スナバ回路2はN個の補助コンデンサ251を備えており、各補助コンデンサ251はN個の第1ダイオード212のそれぞれに並列に接続されている。補助コンデンサ251に正負の極性がある場合には、各補助コンデンサ251は、第1ダイオードのアノード側に負極が接続され、カソード側に正極が接続されてよい。
[2. Second embodiment]
10 shows a power conversion device 1A according to the second embodiment. A snubber circuit 2A of the power conversion device 1A may have at least one auxiliary capacitor 251 connected in parallel to at least one of the N first diodes 212 included in the N charging paths 21. In the present embodiment, as an example, the snubber circuit 2 includes N auxiliary capacitors 251, and each auxiliary capacitor 251 is connected in parallel to each of the N first diodes 212. When the auxiliary capacitor 251 has positive and negative polarities, each auxiliary capacitor 251 may have a negative electrode connected to the anode side of the first diode and a positive electrode connected to the cathode side.
各補助コンデンサ251の容量は、各正側コンデンサ211の容量および各負側コンデンサ213の容量よりも小さくてよい。例えば、補助コンデンサ251の容量は、各正側コンデンサ211の容量および各負側コンデンサ213の容量に対して1/1000~1/100であってよい。各補助コンデンサ251の容量は互いに等しくてもよいし、異なってもよい。 The capacitance of each auxiliary capacitor 251 may be smaller than the capacitance of each positive side capacitor 211 and the capacitance of each negative side capacitor 213. For example, the capacitance of the auxiliary capacitor 251 may be 1/1000 to 1/100 of the capacitance of each positive side capacitor 211 and the capacitance of each negative side capacitor 213. The capacitances of each auxiliary capacitor 251 may be equal to each other or different.
また、各補助コンデンサ251の充電電圧Vmは、スイッチング素子11,12が電流を遮断するタイミングでは、負側コンデンサ213の充電電圧Vnよりも低くてよく、例えば負電圧であってよい。本実施形態においては一例として各補助コンデンサ251の電圧Vmの絶対値は負側コンデンサ213の電圧Vnと等しくてよい。これにより、各補助コンデンサ251は、正側端子201側から第1ダイオード212へ向かう電流を引き込んでよい。 Furthermore, the charging voltage Vm of each auxiliary capacitor 251 may be lower than the charging voltage Vn of the negative side capacitor 213, and may be, for example, a negative voltage, at the timing when the switching elements 11, 12 cut off the current. In this embodiment, as an example, the absolute value of the voltage Vm of each auxiliary capacitor 251 may be equal to the voltage Vn of the negative side capacitor 213. As a result, each auxiliary capacitor 251 may draw a current flowing from the positive terminal 201 side toward the first diode 212.
[2.1.本実施形態に係るスナバ回路2Aの動作]
続いて、本実施形態に係るスナバ回路2Aの動作を説明する。なお、特段の説明が無い限り、スナバ回路2Aにおける正側コンデンサ211および負側コンデンサ213の充電電圧は、上述のスナバ回路2,200と同様であってよい。
[2.1. Operation of the snubber circuit 2A according to this embodiment]
Next, the operation of the snubber circuit 2A according to this embodiment will be described. Unless otherwise specified, the charging voltages of the positive side capacitor 211 and the negative side capacitor 213 in the snubber circuit 2A may be the same as those in the snubber circuits 2 and 200 described above.
スイッチング素子11がオン、スイッチング素子12がオフの状態では、出力電流は、電源コンデンサ10、正側配線101、スイッチング素子11、および、電源出力端子19の経路で流れる。このとき、配線インダクタンス1012には出力電流が流れてエネルギーが蓄積される。この状態からスイッチング素子11がターンオフされる場合に、スナバ回路2Aにはモード(1A)~モード(5A)の態様で電流が流れてよい。 When switching element 11 is on and switching element 12 is off, the output current flows through the power supply capacitor 10, the positive side wiring 101, the switching element 11, and the power supply output terminal 19. At this time, the output current flows through the wiring inductance 1012 and energy is accumulated. When switching element 11 is turned off from this state, current may flow through snubber circuit 2A in modes (1A) to (5A).
図11は、モード(1A)での電流の流れを示す。
スイッチング素子11がターンオフされると、出力電流は転流して電源コンデンサ10および正側配線101から各充電パス21に流入する。このとき、各補助コンデンサ251の充電電圧Vmは、負側コンデンサ213の充電電圧Vnよりも低くなっており、本実施形態では一例として、-E/3(V)となっている。そのため、充電パス21の正側コンデンサ211に流入した電流は、第1ダイオード212には流れずに、補助コンデンサ251を介して負側コンデンサ213に流れる。これにより、配線インダクタンス1012の電流エネルギーは正側コンデンサ211、補助コンデンサ251および負側コンデンサ213の充電により吸収される。
FIG. 11 shows the current flow in mode (1A).
When the switching element 11 is turned off, the output current is commutated and flows from the power supply capacitor 10 and the positive side wiring 101 into each charging path 21. At this time, the charging voltage Vm of each auxiliary capacitor 251 is lower than the charging voltage Vn of the negative side capacitor 213, and in this embodiment, it is −E/3 (V) as an example. Therefore, the current that has flowed into the positive side capacitor 211 of the charging path 21 does not flow into the first diode 212, but flows into the negative side capacitor 213 via the auxiliary capacitor 251. As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive side capacitor 211, the auxiliary capacitor 251, and the negative side capacitor 213.
このように、本実施形態に係るスナバ回路2Aでは、電流が遮断される初期段階では、正側コンデンサ211と補助コンデンサ251と負側コンデンサ213との直列回路が迂回充電パスとして機能し、各迂回充電パスにおける充電電圧はE(V)である。従って、サージ電圧のうち配線インダクタンス1012により発生する電圧ΔV1はE(V)をベースとして、E(V)に上乗せされた形態で発生する。 Thus, in the snubber circuit 2A according to this embodiment, in the initial stage when the current is interrupted, the series circuit of the positive side capacitor 211, the auxiliary capacitor 251, and the negative side capacitor 213 functions as a bypass charging path, and the charging voltage in each bypass charging path is E(V). Therefore, the voltage ΔV1 generated by the wiring inductance 1012, which is part of the surge voltage, is generated in a form that is added to E(V) based on E(V).
なお、補助コンデンサ251の電圧Vmは0(V)まで上昇してよい。これにより、正側配線101および負側配線102の間の電圧はE(V)から4E/3(V)に上昇する。 The voltage Vm of the auxiliary capacitor 251 may rise to 0 (V). As a result, the voltage between the positive side wiring 101 and the negative side wiring 102 rises from E (V) to 4E/3 (V).
図12は、モード(2A)での電流の流れを示す。補助コンデンサ251の電圧Vmが0(V)に達すると、充電パス21の正側コンデンサ211に流入した電流は、第1ダイオード212を介して負側コンデンサ213に流れる。これにより、配線インダクタンス1012の電流エネルギーは正側コンデンサ211および負側コンデンサ213の充電により吸収される。なお、正側コンデンサ211に流れた電流は補助コンデンサ251にも僅かに流れて補助コンデンサ251の電圧Vmを微増させてもよい。以上により、配線インダクタンス1012の電流エネルギーは正側コンデンサ211や負側コンデンサ213、補助コンデンサ251によって完全に吸収され、充電が完了する。なお、モード(2A)において正側コンデンサ211に流入する電流のエネルギーは、配線インダクタンス1011に起因して電圧ΔV2を生じる。 FIG. 12 shows the flow of current in mode (2A). When the voltage Vm of the auxiliary capacitor 251 reaches 0 (V), the current flowing into the positive side capacitor 211 of the charging path 21 flows to the negative side capacitor 213 via the first diode 212. As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive side capacitor 211 and the negative side capacitor 213. Note that the current flowing into the positive side capacitor 211 may also flow slightly into the auxiliary capacitor 251 to slightly increase the voltage Vm of the auxiliary capacitor 251. As a result, the current energy of the wiring inductance 1012 is completely absorbed by the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 251, and charging is completed. Note that the energy of the current flowing into the positive side capacitor 211 in mode (2A) generates a voltage ΔV2 due to the wiring inductance 1011.
図13は、モード(3A)での電流の流れを示す。配線インダクタンス1012の電流エネルギーが完全に吸収されて充電が完了すると、迂回充電パスでは充電電圧が4E/3(V)以上になっているため、迂回充電パスを介して放電が行われる。但し、各補助コンデンサ251の容量は正側コンデンサ211および負側コンデンサ213の容量よりも小さいため、放電は主として補助コンデンサ251から行われてよい。これにより、各補助コンデンサ251の電圧Vmは-E/3(V)となり、正側配線101および負側配線102の間の電圧は4E/3(V)からE(V)に減少する。 13 shows the current flow in mode (3A). When the current energy of the wiring inductance 1012 is completely absorbed and charging is completed, the charging voltage in the bypass charging path is 4E/3 (V) or more, so discharging occurs via the bypass charging path. However, since the capacitance of each auxiliary capacitor 251 is smaller than the capacitance of the positive side capacitor 211 and the negative side capacitor 213, discharging may occur mainly from the auxiliary capacitor 251. As a result, the voltage Vm of each auxiliary capacitor 251 becomes -E/3 (V), and the voltage between the positive side wiring 101 and the negative side wiring 102 decreases from 4E/3 (V) to E (V).
図14は、モード(4A)での電流の流れを示す。正側配線101および負側配線102の間の電圧がE(V)に減少し、補助コンデンサ251の電圧Vmが-E/3(V)になると、配線インダクタンス1011の自己誘導作用によってスナバ回路2Aから電流が引き抜かれる結果、各放電パス22の正側コンデンサ211および負側コンデンサ213から放電が行われる。これにより、正側配線101および負側配線102の間の電圧はE(V)からE-ΔVsまでに減少してよい。 14 shows the flow of current in mode (4A). When the voltage between the positive side wiring 101 and the negative side wiring 102 decreases to E (V) and the voltage Vm of the auxiliary capacitor 251 becomes -E/3 (V), a current is drawn from the snubber circuit 2A due to the self-induction effect of the wiring inductance 1011, and as a result, discharge is performed from the positive side capacitor 211 and the negative side capacitor 213 of each discharge path 22. As a result, the voltage between the positive side wiring 101 and the negative side wiring 102 may decrease from E (V) to E-ΔVs.
図15は、モード(5A)での流れを示す。正側コンデンサ211および負側コンデンサ213からの放電によって正側配線101および負側配線102の間の電圧がE-ΔVsまで減少すると、直流起電力Eとの差により配線インダクタンス1011からの電流が各充電パス21に再度流入する。このとき、各補助コンデンサ251の充電電圧Vmは、負側コンデンサ213の充電電圧Vnよりも低くなっており、本実施形態では一例として-E/3(V)となっている。そのため、充電パス21の正側コンデンサ211に流入した電流は、第1ダイオード212には流れずに、補助コンデンサ251を介して負側コンデンサ213に再び流れる。これにより、配線インダクタンス1011の電流エネルギーは正側コンデンサ211および補助コンデンサ251の充電により一旦吸収される。 FIG. 15 shows the flow in mode (5A). When the voltage between the positive wiring 101 and the negative wiring 102 decreases to E-ΔVs due to discharge from the positive capacitor 211 and the negative capacitor 213, the current from the wiring inductance 1011 flows again into each charging path 21 due to the difference with the DC electromotive force E. At this time, the charging voltage Vm of each auxiliary capacitor 251 is lower than the charging voltage Vn of the negative capacitor 213, and is −E/3 (V) in this embodiment as an example. Therefore, the current that has flowed into the positive capacitor 211 of the charging path 21 does not flow into the first diode 212, but flows again to the negative capacitor 213 via the auxiliary capacitor 251. As a result, the current energy of the wiring inductance 1011 is temporarily absorbed by charging the positive capacitor 211 and the auxiliary capacitor 251.
以降、配線インダクタンス1011と補助コンデンサ251などとの共振によってモード(2A)~モード(5A)の充放電が繰り返される結果、補助コンデンサ251の電圧Vmは概ねΔVs/2(V)に収束する。これにより、スイッチング素子11のターンオフ動作に伴う転流が完了する。この共振によって失われるエネルギーは概ねΔVs/2(V)であり、例えばE/3(V)に相当するエネルギーよりも小さくてよい。 Thereafter, charging and discharging in modes (2A) to (5A) are repeated due to resonance between the wiring inductance 1011 and the auxiliary capacitor 251, etc., and as a result, the voltage Vm of the auxiliary capacitor 251 converges to approximately ΔVs/2 (V). This completes the commutation associated with the turn-off operation of the switching element 11. The energy lost due to this resonance is approximately ΔVs/2 (V), which may be smaller than the energy equivalent to, for example, E/3 (V).
そして、あらためてスイッチング素子11がターンオンされる場合には、比較例の場合と同様に、正側コンデンサ211や負側コンデンサ213、補助コンデンサ251に蓄えられていたターンオフ動作時のエネルギーが放出されて、スイッチング素子11のターンオン動作に伴う転流が完了する。これにより、本実施形態では一例として、各補助コンデンサ251の充電電圧Vmは-E/3(V)になってよい。 Then, when the switching element 11 is turned on again, as in the comparative example, the energy stored in the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 251 during the turn-off operation is released, completing the commutation associated with the turn-on operation of the switching element 11. As a result, in this embodiment, as an example, the charging voltage Vm of each auxiliary capacitor 251 may become −E/3 (V).
以上のように、第2実施形態に係るスナバ回路2Aによっても、第1実施形態に係るスナバ回路2と同様の効果を得ることができる。 As described above, the snubber circuit 2A according to the second embodiment can achieve the same effects as the snubber circuit 2 according to the first embodiment.
なお、上記の実施形態においては、配線インダクタンス1011と補助コンデンサ252との共振によって充放電が繰り返される結果、エネルギーの損失が生じてしまう。このような問題を改善する変形例について、次に説明する。 In the above embodiment, the resonance between the wiring inductance 1011 and the auxiliary capacitor 252 causes repeated charging and discharging, resulting in energy loss. A modified example that improves this problem will be described below.
[3.変形例]
本変形例においては、スナバ回路2Aに具備される少なくとも1つの補助コンデンサ251のうち何れかの補助コンデンサ251は、印加電圧に応じて容量が変化するコンデンサ(容量変化コンデンサとも称する)である。本変形例では一例として、スナバ回路2Aに具備されるN+1個の補助コンデンサ251のそれぞれが容量変化コンデンサであってよい。
3. Modifications
In this modification, any one of the at least one auxiliary capacitor 251 provided in the snubber circuit 2A is a capacitor whose capacitance changes in response to an applied voltage (also referred to as a variable capacitance capacitor). In this modification, as an example, each of the N+1 auxiliary capacitors 251 provided in the snubber circuit 2A may be a variable capacitance capacitor.
容量変化コンデンサは、印加電圧が大きいほど容量が小さくてよい。例えば、容量変化コンデンサは、当該コンデンサの定格電圧の範囲内で印加電圧が大きいほど容量が小さくてよい。一例として、容量変化コンデンサの定格電圧の範囲に133(V)~267V(=400/3(V)~2*400/3(V))が含まれる場合に、267(V)の電圧が印加されるときの容量は、133(V)の電圧が印加されるときの容量の1/2倍であってよい。 The capacitance of a variable capacitance capacitor may be smaller the greater the applied voltage. For example, the capacitance of a variable capacitance capacitor may be smaller the greater the applied voltage within the rated voltage range of the capacitor. As an example, if the rated voltage range of a variable capacitance capacitor includes 133 (V) to 267 V (= 400/3 (V) to 2 * 400/3 (V)), the capacitance when a voltage of 267 (V) is applied may be 1/2 the capacitance when a voltage of 133 (V) is applied.
また、容量変化コンデンサは、定格電圧(一例として当該コンデンサの定格電圧)の範囲内において印加電圧の増加に対する容量の低下割合が10%以上(好ましくは15%以上)であってよい。容量変化コンデンサは、正側コンデンサ211および負側コンデンサ213と比較して印加電圧に応じた容量の変動割合が大きくてよい。例えば、正側コンデンサ211について、その定格電圧の範囲内での印加電圧の増加に対する容量の低下割合を割合(1)とし、負側コンデンサ213について、その定格電圧の範囲内での印加電圧の増加に対する容量の低下割合を割合(2)とし、補助コンデンサ25について、その定格電圧の範囲内での印加電圧の増加に対する容量の低下割合を割合(3)とする。この場合、割合(3)は、割合(1)および割合(2)のそれぞれよりも大きくてよい。 The capacitance-changing capacitor may have a capacitance decrease rate of 10% or more (preferably 15% or more) with respect to an increase in applied voltage within the range of the rated voltage (the rated voltage of the capacitor, as an example). The capacitance-changing capacitor may have a larger change rate of capacitance according to the applied voltage compared to the positive side capacitor 211 and the negative side capacitor 213. For example, for the positive side capacitor 211, the capacitance decrease rate with respect to an increase in applied voltage within the range of its rated voltage is set to rate (1), for the negative side capacitor 213, the capacitance decrease rate with respect to an increase in applied voltage within the range of its rated voltage is set to rate (2), and for the auxiliary capacitor 25, the capacitance decrease rate with respect to an increase in applied voltage within the range of its rated voltage is set to rate (3). In this case, rate (3) may be greater than each of rate (1) and rate (2).
容量変化コンデンサは、高誘電率コンデンサであってよく、一例としてB特性やX5R特性の温度特性を有するコンデンサであってよい。容量変化コンデンサは、セラミックコンデンサであってよい。容量変化コンデンサは強誘電体、一例としてチタン酸バリウム系の誘電体層を有してよい。容量変化コンデンサの誘電体層は、室温において1000~20000の比誘電率を有してよい。 The capacitance-changing capacitor may be a high dielectric constant capacitor, for example a capacitor having temperature characteristics of B characteristics or X5R characteristics. The capacitance-changing capacitor may be a ceramic capacitor. The capacitance-changing capacitor may have a ferroelectric, for example a barium titanate-based dielectric layer. The dielectric layer of the capacitance-changing capacitor may have a relative dielectric constant of 1000 to 20000 at room temperature.
高誘電率コンデンサは、低誘電率コンデンサとは異なるコンデンサであってよい。低誘電率コンデンサは、常誘導体、一例として酸化チタン系やジルコン酸カルシウム系の誘電体層を有してよい。低誘電率コンデンサの誘電体層は、室温において20~300の比誘電率を有してよい。 The high dielectric constant capacitor may be a different capacitor than the low dielectric constant capacitor. The low dielectric constant capacitor may have a dielectric layer made of a normal dielectric material, for example a titanium oxide or calcium zirconate based material. The dielectric layer of the low dielectric constant capacitor may have a relative dielectric constant of 20 to 300 at room temperature.
本変形例に係るスナバ回路2Aによれば、スナバ回路2Aに具備される少なくとも1つの補助コンデンサ251のうち何れかの補助コンデンサ251が印加電圧に応じた可変の容量を有する容量変化コンデンサであるので、配線インダクタンス1011と補助コンデンサ251との共振によって充放電が繰り返されて補助コンデンサ251の電圧が収束する場合に、共振によるピーク電圧が印加される場合の補助コンデンサ251の容量と、電圧が収束した場合の補助コンデンサ251の容量とが相違する。これにより、共振によるエネルギーの損失を小さくすることができる。 According to the snubber circuit 2A of this modified example, one of at least one auxiliary capacitor 251 provided in the snubber circuit 2A is a capacitance-varying capacitor having a variable capacitance according to the applied voltage, so when the voltage of the auxiliary capacitor 251 converges due to repeated charging and discharging caused by resonance between the wiring inductance 1011 and the auxiliary capacitor 251, the capacitance of the auxiliary capacitor 251 when a peak voltage due to resonance is applied differs from the capacitance of the auxiliary capacitor 251 when the voltage has converged. This makes it possible to reduce energy loss due to resonance.
また、スナバ回路2Aに具備されるN+1個の補助コンデンサ251のそれぞれが容量変化コンデンサであるので、共振によるエネルギーの損失をいっそう小さくすることができる。 In addition, each of the N+1 auxiliary capacitors 251 provided in the snubber circuit 2A is a variable capacitance capacitor, which further reduces energy loss due to resonance.
また、容量変化コンデンサは印加電圧が大きいほど容量が小さいので、電圧が収束した場合の容量よりも、共振によるピーク電圧が印加される場合の容量が小さくなる。従って、共振によるエネルギーの損失を確実に小さくすることができる。 In addition, since the capacitance of a capacitance-varying capacitor decreases as the applied voltage increases, the capacitance when a peak voltage due to resonance is applied is smaller than the capacitance when the voltage converges. Therefore, it is possible to reliably reduce energy loss due to resonance.
また、容量変化コンデンサは正側コンデンサ211および負側コンデンサ213と比較して印加電圧に応じた容量の変動割合が大きいので、共振によるエネルギーの損失を確実に小さくすることができる。 In addition, the capacitance-varying capacitor has a larger rate of change in capacitance in response to the applied voltage compared to the positive side capacitor 211 and the negative side capacitor 213, so it is possible to reliably reduce energy loss due to resonance.
また、容量変化コンデンサは定格電圧の範囲内において印加電圧の増加に対する容量の低下割合が10%以上であるので、低下割合が10%未満の場合と比較して、共振によるエネルギーの損失を小さくすることができる。 In addition, since the capacitance of a variable capacitance capacitor decreases by 10% or more in response to an increase in applied voltage within the rated voltage range, energy loss due to resonance can be reduced compared to when the decrease rate is less than 10%.
また、容量変化コンデンサは高誘電率コンデンサであるので、低誘電率コンデンサである場合と比較して、共振によるエネルギーの損失を確実に小さくすることができる。 In addition, since the capacitance-changing capacitor is a high-dielectric constant capacitor, it is possible to reliably reduce energy loss due to resonance compared to a low-dielectric constant capacitor.
[3.1.動作波形]
図16は、変形例に係る電力変換装置1Aにおいてスイッチング素子11がターンオフされる場合の動作波形を示す。より具体的には、図16にはスイッチング素子11にかかる電圧(一例としてドレインソース電圧Vds)の波形、充電パス21の充電電圧の波形、および、補助コンデンサ251の充電電圧Vmの波形が示される。なお、図中、縦軸は電圧であり、横軸は時間である。
[3.1. Operating waveform]
16 shows an operation waveform when the switching element 11 is turned off in the power conversion device 1A according to the modified example. More specifically, FIG. 16 shows a voltage applied to the switching element 11 (as an example, a drain-source voltage Vds ), the waveform of the charging voltage of the charging path 21, and the waveform of the charging voltage Vm of the auxiliary capacitor 251. In the figure, the vertical axis represents voltage, and the horizontal axis represents time.
スイッチング素子11がオン状態である時点t1までの期間においては、スイッチング素子11のドレインソース電圧Vdsは0(V)であり、補助コンデンサ251の充電電圧Vmは-E/3(V)である。また、充電パス21の充電電圧、つまり正側コンデンサ211、負側コンデンサ213および補助コンデンサ251の全体としての充電電圧はE(V)である。 During the period up to time t1 when the switching element 11 is in the on state, the drain-source voltage Vds of the switching element 11 is 0 (V), and the charging voltage Vm of the auxiliary capacitor 251 is −E/3 (V). In addition, the charging voltage of the charging path 21, that is, the charging voltage of the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 251 as a whole, is E (V).
時点t1においてスイッチング素子11のターンオフが開始すると、スイッチング素子11のドレインソース電圧Vdsが上昇する。ドレインソース電圧Vdsは、充電パス21の充電電圧E(V)に対し、配線インダクタンス1012により発生する電圧ΔV1を上乗せした形態で増加し、時点t2でピーク電圧Vpとなる。 When the switching element 11 starts to turn off at time t1, the drain-source voltage Vds of the switching element 11 rises. The drain-source voltage Vds increases in a form in which the voltage ΔV1 generated by the wiring inductance 1012 is added to the charging voltage E (V) of the charging path 21, and reaches a peak voltage Vp at time t2.
また、ターンオフの開始によりスナバ回路2Aにモード(1A)で電流が流れて補助コンデンサ251が放電される。 In addition, when turn-off begins, a current flows through snubber circuit 2A in mode (1A), discharging auxiliary capacitor 251.
時点t3において補助コンデンサ251の充電電圧Vmが0(V)になると、スナバ回路2Aにモード(2A)で電流が流れる。これにより、配線インダクタンス1012の電流エネルギーは充電パス21の正側コンデンサ211および負側コンデンサ213の充電により吸収される。 When the charging voltage Vm of the auxiliary capacitor 251 becomes 0 (V) at time t3, a current flows in the snubber circuit 2A in mode (2A). As a result, the current energy of the wiring inductance 1012 is absorbed by charging the positive side capacitor 211 and the negative side capacitor 213 of the charging path 21.
時点t4において配線インダクタンス1012の電流エネルギーが完全に吸収され、正側コンデンサ211や負側コンデンサ213、補助コンデンサ251の充電が完了すると、スナバ回路2Aにモード(3A)で電流が流れる。これにより、主として補助コンデンサ251から放電が行われる。 At time t4, when the current energy of the wiring inductance 1012 is completely absorbed and charging of the positive side capacitor 211, the negative side capacitor 213, and the auxiliary capacitor 251 is completed, a current flows in mode (3A) through the snubber circuit 2A. As a result, discharge mainly occurs from the auxiliary capacitor 251.
時点t5において補助コンデンサ251の電圧Vmは-E/3(V)となり、充電パス21の充電電圧は4E/3(V)からE(V)に減少する。その結果、スナバ回路2Aにモード(4A)で電流が流れ、配線インダクタンス1011の自己誘導作用によってスナバ回路2Aから電流が引き抜かれる結果、各放電パス22の正側コンデンサ211および負側コンデンサ213から放電が行われる。これにより、充電パス21の充電電圧がE(V)よりも減少する。なお、本動作例においては、補助コンデンサ251の充電電圧Vmは負のピーク電圧Vc2まで減少する。 At time t5, the voltage Vm of the auxiliary capacitor 251 becomes -E/3 (V), and the charging voltage of the charging path 21 decreases from 4E/3 (V) to E (V). As a result, a current flows through the snubber circuit 2A in mode (4A), and current is drawn from the snubber circuit 2A due to the self-induction effect of the wiring inductance 1011, causing discharging from the positive side capacitor 211 and the negative side capacitor 213 of each discharge path 22. This causes the charging voltage of the charging path 21 to decrease below E (V). In this operation example, the charging voltage Vm of the auxiliary capacitor 251 decreases to the negative peak voltage Vc2.
そして、正側コンデンサ211および負側コンデンサ213からの放電によって正側配線101および負側配線102の間の電圧が減少すると、スナバ回路2Aにモード(5A)で電流が流れる。これにより、直流起電力Eとの差により配線インダクタンス1011からの電流が各充電パス21に再度流入し、電流エネルギーが正側コンデンサ211や補助コンデンサ251の充電により一旦吸収される。 When the voltage between the positive wiring 101 and the negative wiring 102 decreases due to discharge from the positive capacitor 211 and the negative capacitor 213, a current flows in the snubber circuit 2A in mode (5A). As a result, the current from the wiring inductance 1011 flows again into each charging path 21 due to the difference with the DC electromotive force E, and the current energy is temporarily absorbed by charging the positive capacitor 211 and the auxiliary capacitor 251.
以降、スナバ回路2Aにモード(2A)~(5A)で電流が流れて充放電が繰り返され、時点t6において補助コンデンサ251の電圧VmはVc1に収束する。これにより、スイッチング素子11のターンオフ動作に伴う転流が完了する。 Thereafter, current flows through the snubber circuit 2A in modes (2A) to (5A), repeating charging and discharging, and at time t6, the voltage Vm of the auxiliary capacitor 251 converges to Vc1, thereby completing the commutation associated with the turn-off operation of the switching element 11.
以上の動作において時点t5~t6の期間での共振による損失エネルギーELOSSは、次の式(1)で表される。なお、式中「C0」は補助コンデンサ251の容量である。 In the above operation, the energy loss E LOSS due to resonance during the period from time t5 to time t6 is expressed by the following equation (1): In the equation, “C 0 ” is the capacitance of the auxiliary capacitor 251.
ELOSS=1/2*C0*Vc22-1/2*C0*Vc12・・・(1) E LOSS =1/2*C 0 *Vc2 2 -1/2*C 0 *Vc1 2... (1)
ここで、電圧Vc1は-E/3(V)であってよい。また、電圧Vc2は電圧変動幅に相当し、2×(-E/3)(V)であってよい。本変形例においては一例として、電圧E(V)は400(V)であってよい。 Here, voltage Vc1 may be -E/3 (V). Voltage Vc2 corresponds to the voltage fluctuation range and may be 2 x (-E/3) (V). In this modified example, voltage E (V) may be 400 (V), as an example.
仮に補助コンデンサ251が印加電圧によらず容量C0が一定である場合には、損失エネルギーELOSSは、次のように計算される。但し、容量C0は、スイッチング素子11のターンオフに伴うサージ電圧を低減するのに必要な容量であってよく、例えば時点t1から時点t2以降まで放電可能な容量であってよい。 If the capacitance C0 of the auxiliary capacitor 251 is constant regardless of the applied voltage, the loss energy E LOSS is calculated as follows: However, the capacitance C0 may be a capacitance necessary to reduce the surge voltage caused by turning off the switching element 11, and may be a capacitance that can be discharged from time t1 to time t2 or later.
ELOSS=1/2*C0*(-2E/3)2-1/2*C0*(-E/3)2
=1/2*C0*(-800/3)2-1/2*C0*(-400/3)2
=26667×C0
E LOSS =1/2*C 0 *(-2E/3) 2 -1/2*C 0 *(-E/3) 2
=1/2*C 0 *(-800/3) 2 -1/2*C 0 *(-400/3) 2
= 26667 × C 0
これに対し、本変形例では、補助コンデンサ251の容量が印加電圧によって変化する。一例として、印加電圧がE/3の場合の容量C0_Vc1に対し印加電圧が2E/3の場合の容量C0_Vc2が半分である場合、つまりC0_Vc2=C0_Vc1/2の場合には、損失エネルギーELOSSは、次のように計算される。但し、容量C0_Vc1は、スイッチング素子11のターンオフに伴うサージ電圧を低減するのに必要な容量であってよく、例えば印加電圧がE/3の場合に時点t1から時点t2以降まで放電可能な容量であってよい。 In contrast, in this modification, the capacitance of the auxiliary capacitor 251 changes depending on the applied voltage. As an example, when the capacitance C0_Vc2 when the applied voltage is 2E/3 is half the capacitance C0_Vc1 when the applied voltage is E/3, that is, when C0_Vc2 = C0_Vc1 /2, the loss energy E LOSS is calculated as follows: However, the capacitance C0_Vc1 may be a capacitance required to reduce a surge voltage accompanying the turn-off of the switching element 11, and may be a capacitance that can be discharged from time t1 to time t2 or later when the applied voltage is E/3.
ELOSS=1/2*C0_Vc2*(-2E/3)2-1/2*C0_Vc1*(-E/3)2
=1/4*C0_Vc1*(-800/3)2-1/2*C0_Vc1*(-400/3)2
=8889×C0_Vc1
E LOSS =1/2*C 0_Vc2 *(-2E/3) 2 -1/2*C 0_Vc1 *(-E/3) 2
=1/4*C 0_Vc1 *(-800/3) 2 -1/2*C 0_Vc1 *(-400/3) 2
=8889× C0_Vc1
この結果で示されるように、本変形例においては共振による損失エネルギーELOSSを概ね1/3に低減することができる。 As shown by this result, in this modified example, the energy loss E LOSS due to resonance can be reduced to approximately 1/3.
なお、本変形例においては、スナバ回路2Aの少なくとも1つの補助コンデンサ251に容量変化コンデンサが適用されることとして説明したが、スナバ回路2の少なくとも1つの補助コンデンサ252に適用されてもよい。 In this modified example, a capacitance-varying capacitor is applied to at least one auxiliary capacitor 251 of the snubber circuit 2A, but it may also be applied to at least one auxiliary capacitor 252 of the snubber circuit 2.
[4.その他の変形例]
上記の実施形態および変形例によれば、スナバ回路2,2Aは補助コンデンサ252または補助コンデンサ251の何れか一方のみを有することとして説明したが、両方を有してもよい。この場合、補助コンデンサ252および補助コンデンサ251の少なくとも1つが容量変化コンデンサであってよい。
[4. Other Modifications]
According to the above embodiment and modified example, the snubber circuit 2, 2A has been described as having only one of the auxiliary capacitor 252 and the auxiliary capacitor 251, but may have both. In this case, at least one of the auxiliary capacitor 252 and the auxiliary capacitor 251 may be a variable capacitance capacitor.
また、補助コンデンサ252はN+1個の第2ダイオード221のそれぞれに並列に接続されることとして説明したが、一部の第2ダイオード221のみに並列に接続されてもよい。また、補助コンデンサ251はN個の第1ダイオード212のそれぞれに並列に接続されることとして説明したが、一部の第1ダイオード212のみに並列に接続されてもよい。 In addition, although the auxiliary capacitor 252 has been described as being connected in parallel to each of the N+1 second diodes 221, it may be connected in parallel to only some of the second diodes 221. In addition, although the auxiliary capacitor 251 has been described as being connected in parallel to each of the N first diodes 212, it may be connected in parallel to only some of the first diodes 212.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 The present invention has been described above using an embodiment, but the technical scope of the present invention is not limited to the scope described in the above embodiment. It is clear to those skilled in the art that various modifications and improvements can be made to the above embodiment. It is clear from the claims that forms incorporating such modifications or improvements can also be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process, such as operations, procedures, steps, and stages, in the devices, systems, programs, and methods shown in the claims, specifications, and drawings is not specifically stated as "before" or "prior to," and it should be noted that the processes may be performed in any order, unless the output of a previous process is used in a later process. Even if the operational flow in the claims, specifications, and drawings is explained using "first," "next," etc. for convenience, it does not mean that it is necessary to perform the processes in this order.
1 電力変換装置、2 スナバ回路、3 スイッチ回路、5 半導体モジュール、10 電源コンデンサ、11 スイッチング素子、12 スイッチング素子、13 環流ダイオード、14 環流ダイオード、19 電源出力端子、21 充電パス、22 放電パス、51 正側端子、52 負側端子、101 正側配線、102 負側配線、200 スナバ回路、201 正側端子、202 負側端子、211 正側コンデンサ、212 第1ダイオード、213 負側コンデンサ、221 第2ダイオード、251 補助コンデンサ、252 補助コンデンサ、1011 配線インダクタンス、1012 配線インダクタンス 1 Power conversion device, 2 Snubber circuit, 3 Switch circuit, 5 Semiconductor module, 10 Power supply capacitor, 11 Switching element, 12 Switching element, 13 Freewheeling diode, 14 Freewheeling diode, 19 Power supply output terminal, 21 Charging path, 22 Discharging path, 51 Positive terminal, 52 Negative terminal, 101 Positive wiring, 102 Negative wiring, 200 Snubber circuit, 201 Positive terminal, 202 Negative terminal, 211 Positive capacitor, 212 First diode, 213 Negative capacitor, 221 Second diode, 251 Auxiliary capacitor, 252 Auxiliary capacitor, 1011 Wiring inductance, 1012 Wiring inductance
Claims (12)
前記負側端子と前記N個の充電パスのうち第1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオード、前記N個の充電パスのうち第kの充電パス(但しkは1≦k≦N-1の整数)における前記負側コンデンサと、前記N個の充電パスのうち第k+1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオード、および、前記N個の充電パスのうち第Nの充電パスにおける前記負側コンデンサと前記正側端子との間に接続される第2ダイオードの何れかをそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なN+1個の放電パスと、
前記N個の充電パスに含まれるN個の前記第1ダイオード、および、前記N+1個の放電パスに含まれるN+1個の前記第2ダイオードの少なくとも1つにそれぞれ並列に接続される少なくとも1つの補助コンデンサと、
を備え、
前記少なくとも1つの補助コンデンサのうち何れかの補助コンデンサは、印加電圧に応じて容量が変化するスナバ回路。 N (N is an integer of 1 or more) parallel charging paths each including a positive-side capacitor, a first diode, and a negative-side capacitor connected in series between a positive terminal and a negative terminal, and each of the N (N is an integer of 1 or more) parallel charging paths passing a current from the positive terminal side to the negative terminal side;
a second diode connected between the negative terminal and the positive capacitor in a first charging path among the N charging paths, a second diode connected between the negative capacitor in a k-th charging path (where k is an integer satisfying 1≦k≦N−1 ) among the N charging paths and the positive capacitor in the k+1 -th charging path among the N charging paths, and a second diode connected between the negative capacitor and the positive terminal in the N-th charging path among the N charging paths, and N+1 discharge paths in parallel that allow a current to flow from the negative terminal side to the positive terminal side via at least one of the negative capacitor and the positive capacitor;
at least one auxiliary capacitor connected in parallel to at least one of the N first diodes included in the N charging paths and the N+1 second diodes included in the N+1 discharging paths;
Equipped with
Any one of the at least one auxiliary capacitors is a snubber circuit whose capacitance changes in response to an applied voltage.
請求項1に記載のスナバ回路。 Each of the at least one auxiliary capacitor has a capacitance that changes in response to an applied voltage.
2. The snubber circuit according to claim 1.
請求項1または2に記載のスナバ回路。 The auxiliary capacitor, whose capacitance changes according to an applied voltage, has a smaller capacitance as the applied voltage increases.
3. A snubber circuit according to claim 1 or 2.
請求項1から3のいずれか一項に記載のスナバ回路。 the auxiliary capacitor, whose capacitance changes in response to an applied voltage, has a larger fluctuation rate of capacitance in response to an applied voltage than the positive-side capacitor and the negative-side capacitor;
A snubber circuit according to any one of claims 1 to 3.
請求項1から4の何れか一項に記載のスナバ回路。 the auxiliary capacitor, the capacitance of which changes in response to an applied voltage, is a high dielectric constant capacitor;
A snubber circuit according to any one of claims 1 to 4 .
請求項1から5のいずれか一項に記載のスナバ回路。 The auxiliary capacitor, the capacitance of which changes in response to an applied voltage, is a ceramic capacitor.
A snubber circuit according to any one of claims 1 to 5 .
請求項6に記載のスナバ回路。 The auxiliary capacitor, the capacitance of which changes in response to an applied voltage, has a barium titanate-based dielectric layer.
7. The snubber circuit according to claim 6 .
請求項1から7のいずれか一項に記載のスナバ回路。 The capacitance of the auxiliary capacitor is smaller than the capacitance of each positive side capacitor and the capacitance of each negative side capacitor.
A snubber circuit according to any one of claims 1 to 7 .
請求項8に記載のスナバ回路。 The capacitance of the auxiliary capacitor is 1/1000 to 1/100 of the capacitance of each positive side capacitor and the capacitance of each negative side capacitor.
9. The snubber circuit according to claim 8 .
請求項1~9のいずれか一項に記載のスナバ回路。 Each auxiliary capacitor is connected in parallel with either the first diode or the second diode.
The snubber circuit according to any one of claims 1 to 9 .
請求項1~10のいずれか一項に記載のスナバ回路。 Each auxiliary capacitor is connected in parallel to either one of the N first diodes and the N+1 second diodes.
The snubber circuit according to any one of claims 1 to 10 .
前記正側端子および前記負側端子に接続されたスイッチ回路と、
を備える電力変換装置。 A snubber circuit according to any one of claims 1 to 11 ,
a switch circuit connected to the positive terminal and the negative terminal;
A power conversion device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020024125A JP7547738B2 (en) | 2020-02-17 | 2020-02-17 | Snubber circuit and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020024125A JP7547738B2 (en) | 2020-02-17 | 2020-02-17 | Snubber circuit and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021129468A JP2021129468A (en) | 2021-09-02 |
JP7547738B2 true JP7547738B2 (en) | 2024-09-10 |
Family
ID=77489204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020024125A Active JP7547738B2 (en) | 2020-02-17 | 2020-02-17 | Snubber circuit and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7547738B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114101A (en) | 1998-09-30 | 2000-04-21 | Sharp Corp | Dielectric thin-film element and its manufacture |
JP2004207622A (en) | 2002-12-26 | 2004-07-22 | Kyocera Corp | Variable-capacity capacitor, and high-frequency component using same |
JP2009027764A (en) | 2007-07-17 | 2009-02-05 | Fuji Electric Systems Co Ltd | Snubber circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218258A (en) * | 1990-01-22 | 1991-09-25 | Sanken Electric Co Ltd | Switching power supply |
JPH0833313A (en) * | 1994-07-12 | 1996-02-02 | Fuji Electric Co Ltd | Snubber circuit for power converter |
US6169671B1 (en) * | 2000-04-21 | 2001-01-02 | Lucent Technologies Inc. | Snubber circuit for a power switch and recitifying diode and power converter employing the same |
-
2020
- 2020-02-17 JP JP2020024125A patent/JP7547738B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114101A (en) | 1998-09-30 | 2000-04-21 | Sharp Corp | Dielectric thin-film element and its manufacture |
JP2004207622A (en) | 2002-12-26 | 2004-07-22 | Kyocera Corp | Variable-capacity capacitor, and high-frequency component using same |
JP2009027764A (en) | 2007-07-17 | 2009-02-05 | Fuji Electric Systems Co Ltd | Snubber circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2021129468A (en) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
US8908405B2 (en) | Snubber circuit and inverter with the same | |
US8791662B2 (en) | Power semiconductor module, electric-power conversion apparatus, and railway vehicle | |
EP3174190A1 (en) | Three level converter | |
JP2018520625A (en) | Power converter physical topology | |
CN113056864B (en) | power conversion device | |
US11218070B2 (en) | Snubber module, snubber apparatus and power conversion apparatus | |
JP3649929B2 (en) | Power converter | |
Narwal et al. | Analysis and characterization of four-quadrant switches based commutation cell | |
JP7276006B2 (en) | Snubber circuit and power converter | |
WO2020003634A1 (en) | Power conversion device | |
JP7547738B2 (en) | Snubber circuit and power conversion device | |
US11451149B2 (en) | Power converter | |
WO2023062745A1 (en) | Driving circuit for power semiconductor device, power semiconductor module, and power converter | |
US20020000923A1 (en) | Switching power supply circuit | |
JP7456095B2 (en) | power converter | |
JP6915672B2 (en) | Snubber module, snubber device and power converter | |
US20230308030A1 (en) | Power conversion apparatus | |
WO2024018612A1 (en) | Semiconductor device and power conversion device | |
US12101038B2 (en) | Uninterruptible power supply having short circuit load capability | |
WO2018216251A1 (en) | Gate drive circuit | |
JP2022108967A (en) | Snubber device and power conversion device | |
JP2000252807A (en) | Switching circuit and switching method thereof | |
JPH04289778A (en) | Snubber circuit for power converter | |
KR20000022425A (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7547738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |