JP7514065B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
JP7514065B2
JP7514065B2 JP2019116368A JP2019116368A JP7514065B2 JP 7514065 B2 JP7514065 B2 JP 7514065B2 JP 2019116368 A JP2019116368 A JP 2019116368A JP 2019116368 A JP2019116368 A JP 2019116368A JP 7514065 B2 JP7514065 B2 JP 7514065B2
Authority
JP
Japan
Prior art keywords
node
power supply
switch
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019116368A
Other languages
English (en)
Other versions
JP2020025249A5 (ja
JP2020025249A (ja
Inventor
美久 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brillnics Singapore Pte Ltd
Original Assignee
Brillnics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brillnics Singapore Pte Ltd filed Critical Brillnics Singapore Pte Ltd
Priority to US16/526,839 priority Critical patent/US10694133B2/en
Priority to TW108127059A priority patent/TWI753278B/zh
Priority to EP19189029.2A priority patent/EP3606047B1/en
Priority to CN201910696127.4A priority patent/CN110784670B/zh
Publication of JP2020025249A publication Critical patent/JP2020025249A/ja
Publication of JP2020025249A5 publication Critical patent/JP2020025249A5/ja
Application granted granted Critical
Publication of JP7514065B2 publication Critical patent/JP7514065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
図１は、一般的な列並列出力型固体撮像装置（ＣＭＯＳイメージセンサ）の画素部および垂直走査回路の構成例を示す図である。
図１の固体撮像装置１は、画素ＰＸＬが行列状に配列された画素部２、およびシャッタ行および読み出し行において行走査制御線を通して画素の駆動を行う垂直走査回路（行走査回路）３が示されている。なお、図１では、１行の画素配列が示されている。
画素部２の各画素ＰＸＬは、基本的に、たとえば１個のフォトダイオードＰＤに対して、転送素子としての転送トランジスタＴＧ―Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子（増幅素子）としてのソースフォロワトランジスタＳＦ－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ－Ｔｒの４素子を能動素子として含んで構成される。
転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤの電荷蓄積期間には非導通状態に保持され、フォトダイオードＰＤの蓄積電荷をフローティングディフュージョンＦＤに転送する転送期間に、ゲートに制御信号線ＬＴＧを通して駆動制御信号ＤＴＧが印加されて導通状態に保持され、フォトダイオードＰＤで光電変換された電荷をフローティングディフュージョンＦＤに転送する。
リセットトランジスタＲＳＴ－Ｔｒは、そのゲートに制御信号線ＬＲＳＴを通して駆動制御信号（リセット信号）ＤＲＳＴが与えられることで、フローティングディフュージョンＦＤの電位を電源ラインの電位ＶＤＤにリセットする。
フローティングディフュージョンＦＤには、ソースフォロワトランジスタＳＦ－Ｔｒのゲートが接続されている。ソースフォロワトランジスタＳＦ－Ｔｒは、選択トランジスタＳＥＬ－Ｔｒを介して垂直信号線ＬＳＧＮに接続され、画素部外の負荷回路の定電流源とソースフォロアを構成している。
そして、駆動制御信号（アドレス信号またはセレクト信号）ＤＳＥＬが制御信号線ＬＳＥＬを通して選択トランジスタＳＥＬ－Ｔｒのゲートに与えられ、選択トランジスタＳＥＬ－Ｔｒがオンする。
選択トランジスタＳＥＬ－Ｔｒがオンすると、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線ＬＳＧＮに出力する。垂直信号線ＬＳＧＮを通じて、各画素ＰＸＬから出力された電圧は、画素信号読み出し回路としての列並列処理部に出力される。
列並列処理において画像データはたとえばアナログ信号からデジタル信号に変換されて、後段の信号処理部に転送され、ここで所定の画像信号処理を受けて所望の画像が得られる。
垂直走査回路３は、図１に示すように、制御信号ＴＧ（ＲＳＴ、ＳＥＬ）を受けて正の電源電圧のレベルの駆動制御信号ＤＴＧ（ＤＲＳＴ，ＤＳＥＬ）を対応する制御信号線ＬＴＧ（ＬＲＳＴ，ＬＳＥＬ）に印加するロードライバ３１、および正の電源電圧ｖａａと異なる電圧、たとえば正の電源電圧ｖａａ以上の電圧をドライバに供給する電圧供給部３２を有している。
電圧供給部３２は、演算増幅器（オペアンプ）ＯＰＡ３２、内部の容量が１００ｐＦ程度の内部キャパシタＣｂｓｔおよびスイッチＳＷ（１～４）等を含むキャパシタブリッジ回路ＣＢ３２、および容量が１０ｎＦ程度の外付けキャパシタＣｅｘｔを含んで構成されている。
ところで、固体撮像装置１０としてのＣＭＯＳイメージセンサでは、フォトダイオードで生成しかつ蓄積した光電荷を、画素毎あるいは行毎に順次走査して読み出す動作が行われる。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。
そこで、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、電子シャッタとして、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタが採用される。
電子シャッタとしてグローバルシャッタを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、光電変換読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタに蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。
J. Aoki, et al., "A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node"ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3.
ローリングシャッタ動作を伴うＣＭＯＳイメージセンサの電圧供給部３２およびロードライバ３１を含む垂直走査回路３は、画素アレイの１行だけを駆動する必要がある。
従来の電圧供給部３２では、オペアンプＯＰＡ３２を使用して、チップ内のキャパシタＣｂｓｔを所望の参照電圧ｖｒｅｆまで充電し、電源電圧ｖａａによってポンプアップして、過電圧または過小電圧の電源電圧を生成する。そして、次に、電荷を多数回外付けキャパシタＣｅｘｔに転送する。
ところが、必要な時間内に内部キャパシタＣｂｓｔと外付けキャパシタＣｅｘｔを充電するには、大きなスルーレートと高速応答が必要なため、オペアンプＯＰＡ３２の面積と電力を大きくする必要がある。
また、グローバルシャッタ動作を伴うＣＭＯＳイメージセンサの垂直走査回路３のブースタは、画素部２の画素アレイ全体を駆動する必要があるため、負荷容量は非常に大きい。たとえば、ローリングシャッタ動作の約１０００倍の負荷容量となる。
ローリングシャッタ機能付きＣＭＯＳイメージセンサと同じ構成のブースタを使用する場合、チャージアップ時間は～１０００倍にする必要がある。
または、内部キャパシタＣｂｓｔの容量は～１０００ｘである必要がある。
または、動作速度（充電および転送サイクル）は～１０００ｘである必要がある。
これらの条件のうち、内部キャパシタＣｂｓｔの容量と動作速度の条件を満足させるには、オペアンプＯＰＡ３２は非常に大きいスルーレートを持っている必要がある。
したがって、現状では、シリコン基板上のグローバルシャッタ機能を備えたＣＭＯＳイメージセンサの電圧供給部（ブースタ）を設計することは非常に困難である。
本発明は、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、複数の画素が行列状に配置された画素部と、所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、前記読み出し部は、前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、前記電圧供給部は、第１のノードと、第２のノードと、第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、第１の電源電位と、第２の電源電位と、前記第１の電源電位と前記第１のノードまたは前記第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、前記第２の電源電位と前記第２のノードまたは前記第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、を含み、さらに、前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、の少なくともいずれかを含み、前記第３のスイッチを含む場合は、前記第１のノードが前記ドライバの第１の電源電圧端子に接続され、前記第４のスイッチを含む場合は、前記第２のノードが前記ドライバの第２の電源電圧端子に接続される。
本発明の第２の観点は、複数の画素が行列状に配置された画素部と、所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、前記読み出し部は、前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、前記電圧供給部は、第１のノードと、第２のノードと、第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、第１の電源電位と、第２の電源電位と、前記第１の電源電位と前記第１のノードまたは第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、前記第２の電源電位と前記第２のノードまたは第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、を含み、前記第１のノードが前記ドライバの第１の電源電圧端子に接続された固体撮像装置の駆動方法であって、第１の期間に、アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、前記第１のノードの電位を、前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、または、前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、第２の期間に、前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第３の信号をアクティブにして前記第３のスイッチをオンさせて、前記第１のノードの電位を前記第１の電源電位より高く当該第１の電源電位の２倍の電位までの電位に設定し、または、前記第１のノードの電位を前記第１の電源電位より所定電位分低い電位までの電位に設定し、前記ドライバにおいて、前記第２の期間に生成された第１の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する、または、前記第２の期間に生成された第１の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する。
また、本発明の第２の観点は、複数の画素が行列状に配置された画素部と、所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、前記読み出し部は、前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、前記電圧供給部は、第１のノードと、第２のノードと、第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、第１の電源電位と、第２の電源電位と、前記第１の電源電位と前記第１のノードまたは前記第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、前記第２の電源電位と前記第２のノードまたは前記第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、を含み、前記第２のノードが前記ドライバの第２の電源電圧端子に接続された固体撮像装置の駆動方法であって、第１の期間に、アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、前記第１のノードの電位を前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、または、前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、第２の期間に、前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第４の信号をアクティブにして前記第４のスイッチをオンさせて、前記第２のノードの電位を前記第２の電源電位より低く、負側に前記第１の電源電位レベルまでの電位に設定し、または、前記第２のノードの電位を前記第２の電源電位より高く、正側に所定電位までの電位に設定し、前記ドライバにおいて、前記第２の期間に生成された第２の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する、または、前記第２の期間に生成された第２の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、複数の画素が行列状に配置された画素部と、所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、前記読み出し部は、前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、前記電圧供給部は、第１のノードと、第２のノードと、第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、第１の電源電位と、第２の電源電位と、前記第１の電源電位と前記第１のノードまたは第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、前記第２の電源電位と前記第２のノードまたは第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、を含み、さらに、前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、の少なくともいずれかを含み、前記第３のスイッチを含む場合は、前記第１のノードが前記ドライバの第１の電源電圧端子に接続され、前記第４のスイッチを含む場合は、前記第２のノードが前記ドライバの第２の電源電圧端子に接続される。
本発明によれば、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することができる。
一般的な列並列出力型固体撮像装置（ＣＭＯＳイメージセンサ）の画素部および垂直走査回路の構成例を示す図である。 本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る固体撮像装置の画素の構成例を示す回路図である。 本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。 本発明の第１の実施形態に係る固体撮像装置における垂直走査回路のドライバおよび電圧供給部の具体的な構成例を示す回路図である。 本第１の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第２の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第２の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第３の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第３の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第４の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第４の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第５の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第５の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第６の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第６の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第７の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第７の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第８の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第８の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第９の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第９の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１０の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１０の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１１の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１１の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１２の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１２の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１３の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１３の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１４の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１４の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１５の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１５の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の第１６の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。 本第１６の実施形態に係る固体撮像装置の垂直走査回路における電圧供給部およびロードライバの電圧生成動作等のタイミングチャートである。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図２は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図２に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本第１の実施形態において、固体撮像装置１０は、後で詳述するように、垂直走査回路３０におけるロードライバに正の電源電圧と異なる電圧、たとえば正の電源電圧より高いまたは低い電圧（または負の電源電圧と異なる電圧、たとえば負の電源電圧より低いまたは高い電圧）を供給する電圧供給部は、基本的に、半導体基板（チップ）内の第１の電源電位ｖａａ、第２の電源電位ｖｇｎｄ、３つのスイッチＳＷ、および外付けキャパシタＣｅｘｔ３１により構成され、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することが可能で、ローリングシャッタ機能およびグローバルシャッタ機能を備えたＣＭＯＳイメージセンサに適用することが可能に構成されている。
本実施形態の電圧供給部は、基本的にシリコンと１つの外付けキャパシタのスイッチのみが必要で、キャパシタを充放電するための内部のオペアンプは不要で、面積と電力を消費する内部キャパシタも不要となっており、外付けキャパシタとしての高速動作は、出力インピーダンスが非常に小さい外部電源によって充電され、電圧供給部の出力電圧は、レベル判断部（電圧検出回路）を使用する場合や、充電時間を制御する場合に調整することができる。
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能、それらに関連した読み出し部７０、特に、垂直走査回路３０等におけるロードライバおよびブースタとしての電圧供給部の構成および機能等について詳述する。
（画素並びに画素部２０の構成）
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素の構成例を示す回路図である。
この画素ＰＸＬ２０は、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
そして、このフォトダイオードＰＤ２１に対して、転送トランジスタＴＧ２１－Ｔｒ、リセットトランジスタＲＳＴ２１－Ｔｒ、ソースフォロワトランジスタＳＦ２１－Ｔｒ、および選択トランジスタＳＥＬ２１－Ｔｒをそれぞれ一つずつ有する。
フォトダイオードＰＤ２１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
転送トランジスタＴＧ２１－Ｔｒは、フォトダイオードＰＤ２１とフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）２１の間に接続され、駆動制御線ＬＴＧ２１を通じてゲートに供給される駆動制御信号ＤＴＧ２１により制御される。
転送トランジスタＴＧ２１－Ｔｒは、駆動制御線ＬＴＧ２１に印加される駆動制御信号ＤＴＧ２１がハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換された電子をフローティングディフュージョンＦＤ２１に転送する。
リセットトランジスタＲＳＴ２１－Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤ２１の間に接続され、駆動制御線ＬＲＳＴ２１を通じてゲートに供給される駆動制御信号ＤＲＳＴ２１により制御される。
なお、リセットトランジスタＲＳＴ２１－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤ２１の間に接続され、駆動制御線ＬＲＳＴ２１を通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ２１－Ｔｒは、駆動制御線ＬＲＳＴ２１に印加される駆動制御信号ＤＲＳＴ２１がＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２１を電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
ソースフォロワトランジスタＳＦ２１－Ｔｒと選択トランジスタＳＥＬ２１－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮ２１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ２１－ＴｒのゲートにはフローティングディフュージョンＦＤ２１が接続されている。
選択トランジスタＳＥＬ２１－Ｔｒは、駆動制御線ＬＳＥＬ２１を通じてゲートに供給される駆動制御信号ＤＳＥＬ２１により制御される。
選択トランジスタＳＥＬ２１－Ｔｒは、駆動制御線ＬＳＥＬ２１に印加される駆動制御信号ＤＳＥＬ２１がＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ２１－ＴｒはフローティングディフュージョンＦＤ２１の電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮ２１に出力する。
これらの動作は、たとえば転送トランジスタＴＧ２１－Ｔｒ、リセットトランジスタＲＳＴ２１－Ｔｒ、および選択トランジスタＳＥＬ２１－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
画素部２０には、たとえば画素ＰＸＬ２１がｎ行×ｍ列配置されているので、各駆動制御線ＬＴＧ２１，ＬＲＳＴ２１，ＬＳＥＬ２１はそれぞれｎ本、垂直信号線ＬＳＧＮ２１はｍ本ある。
図２においては、各駆動制御線ＬＴＧ２１，ＬＲＳＴ２１，ＬＳＥＬ２１を１本の行走査駆動制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッタ行および読み出し行において行走査駆動制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ２１に蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
なお、垂直走査回路３０のロードライバおよび電圧供給部の具体的な構成および機能については後述する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
このように、読み出し回路４０は、たとえば図４（Ａ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図４（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図４（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
本第１の実施形態において、読み出し部７０は、ローリングシャッタモード時またはグローバルシャッタモード時に、垂直走査回路３０等を制御して、所定の駆動制御線ＬＴＧ２１（ＬＲＳＴ２１，ＬＳＥＬ２１）に制御信号ＴＧ２１（ＲＳＴ２１，ＳＥＬ２１）に応じた所定レベルの駆動制御信号ＤＴＧ２１（ＤＲＳＴ２１，ＤＳＥＬ２１）を印加して画素部２０から１行または複数行単位（グローバルシャッタモードでは全行）で画素信号の読み出しを行う。
（垂直走査回路３０のロードライバおよび電圧供給部の具体的な構成および機能）
以下、本第１の実施形態の固体撮像装置１０における特徴的な垂直走査回路３０のドライバおよび電圧供給部の具体的な構成および機能について説明する。
図５は、本発明の第１の実施形態に係る固体撮像装置１０における垂直走査回路３０のドライバおよび電圧供給部の具体的な構成例を示す回路図である。
垂直走査回路３０は、図５に示すように、複数のロードライバ３１０および電圧供給部３２０を含んで構成されている。
ロードライバ３１０は、制御信号ＴＧ２１（ＲＳＴ２１，ＳＥＬ２１）を受けて、電圧供給部３２０から供給される第１の電源電圧（正の電源電圧）ｖａａと異なる電圧、たとえば正の電源電圧ｖａａより高い電圧、たとえば（ｖａａ＋ｖｒｅｆ）のレベルの駆動制御信号ＤＴＧ２１（ＤＲＳＴ２１，ＤＳＥＬ２１）を対応する駆動制御線ＬＴＧ２１（ＬＲＳＴ２１、ＬＳＥＬ２１）に印加する。
図５のロードライバ３１０は、制御信号ＴＧ２１（ＲＳＴ２１，ＳＥＬ２１）の入力ラインに対して２つのインバータ３１１，３１２が直列に接続されて、第１の電源電圧端子ＴＶＡＡが電圧供給部３２０の電圧供給ライン（第１のノードＮＤ３１）に接続されている。
たとえば２つのインバータ３１１，３１２は、ＣＭＯＳインバータにより構成されている（図５では後段側が具体的な回路で例示されている）
ＣＭＯＳインバータ３１２は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ３１およびｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ３１が第１の電源電圧端子ＴＶＡＡと基準電位ＶＳＳ（たとえば接地電位ＧＮＤ）との間に直列に接続されて構成されている。
具体的には、ＰＭＯＳトランジスタＰＴ３１のソースが第１の電源電圧端子ＴＶＡＡに接続され、ＮＭＯＳトランジスタＮＴ３１のソースが基準電位ＶＳＳに接続されている。そして、ＰＭＯＳトランジスタＰＴ３１のドレインとＮＭＯＳトランジスタＮＴ３１のドレインが接続されて出力ノードＮＤＯＴが形成され、この出力ノードＮＤＯＴが対応する駆動制御線ＬＴＧ２１（ＬＲＳＴ２１、ＬＳＥＬ２１）に接続されている。
ＰＭＯＳトランジスタＰＴ３１のゲートとＮＭＯＳトランジスタＮＴ３１のゲートにより入力ノードが形成され、前段素子のインバータ３１１の出力端子に接続されている。
電圧供給部３２０は、第１の電源電圧（正の電源電圧）ｖａａより高い電圧たとえば（ｖａａ＋ｖｒｅｆ）を生成してロードライバ３１０に供給する。
電圧供給部３２０は、第１のノードＮＤ３１、第２のノードＮＤ３２、および第１の電極ＥＬ３１が第１の接続端子Ｔ３１を介して第１のノードＮＤ３１に接続され、第２の電極ＥＬ３２が第２の接続端子Ｔ３２を介して第２のノードＮＤ３２に接続された外付けのキャパシタＣｅｘｔ３１を有する。
電圧供給部３２０は、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１を有する。
第１のスイッチＳＷ３１は、たとえばＮＭＯＳトランジスタにより形成され、第１の電源電位線Ｌｖａａと第１のノードＮＤ３１とを第１の信号Ｓ３１に応じて選択的に接続する。
第２のスイッチＳＷ３２は、たとえばＮＭＯＳトランジスタにより形成され、第２の電源電位線Ｌｖｇｎｄと第２のノードＮＤ３２とを第２の信号Ｓ３２に応じて選択的に接続する。
第３のスイッチＳＷ３３は、たとえばＮＭＯＳトランジスタにより形成され、第１の電源電位線Ｌｖａａと第２のノードＮＤ３２とを第３の信号Ｓ３３に応じて選択的に接続する。
このように第３のスイッチＳＷ３３を含む電圧供給部３２０は、第１のノードＮＤ３１がロードライバ３１０の第１の電源電圧端子ＴＶＡＡに接続されている。
さらに、第５のスイッチＳＷ３５は、たとえばＮＭＯＳトランジスタにより形成され、第１ノードＮＤ３１と第２のノードＮＤ３２とを第５の信号Ｓ３５に応じて選択的に接続する。
レベル判断部３２１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１が任意に設定される参照電圧ｖｒｅｆより低いと判断しているときは、第１の信号Ｓ３１をアクティブ、たとえばハイ（Ｈ）レベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
レベル判断部３２１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆに達したと判断したときは第１の信号Ｓ１を非アクティブ、本例ではローレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
本第１の実施形態のレベル判断部３２１は、非反転入力（＋）が参照電圧ｖｒｅｆの供給ラインに接続され、反転入力端子（－）が第１のノードＮＤ３１に接続された比較器ＣＭＰ３１により構成されている。
比較器ＣＭＰ３１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１と参照電圧ｖｒｅｆとを比較し、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆより低い場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
比較器ＣＭＰ３１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
そして、本第１の実施形態において、レベル判断部３２１としての比較器ＣＭＰ３１は、イネーブル信号ＣＭＰ ＥＮＡがアクティブのＨレベルのとき動作可能状態となってレベル判断処理を行う。
以上の構成を有する電圧供給部３２０は、外付けキャパシタＣｅｘｔ３１を除く、第１のノードＮＤ３１、第２のノードＮＤ３２、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１としての比較器ＣＭＰ３１により、ブースタ（ｂｏｏｓｔｅｒ）３２２が構成されている。
本第１の実施形態における電圧供給部３２０は、ロードライバ３１０に供給する正の電源電圧より高い電圧（ｖａａ＋ｖｒｅｆ）を生成するに際して、リセット期間ＰＲＳＴ、第１の期間ＰＦＳＴ、および第２の期間ＰＳＣＤを経て所望のレベルの正の電源電圧ｖａａより高い電圧（ｖａａ＋ｖｒｅｆ）を生成し、ロードライバ３１０に供給する。
なお、参照電圧ｖｒｅｆが変化する場合、第１のノードＮＤ３１の電位レベルＶＮＤ３１（ｖａａ＋ｖｒｅｆ）は調整可能である。
（垂直走査回路３０の電圧生成等の動作）
以上、固体撮像装置１０の垂直走査回路３０のロードライバ３１０および電圧供給部３２０の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の垂直走査回路３０における電圧供給部３２０およびロードライバ３１０の電圧生成動作等について説明する。
なお、ここでは、理解を容易にするために画素ＰＸＬ２０の転送トランジスタＴＧ２１－Ｔｒを駆動して画素読み出しを行う場合を例に説明する。
図６（Ａ）～（Ｊ）は、本第１の実施形態に係る固体撮像装置１０の垂直走査回路３０における電圧供給部３２０およびロードライバ３１０の電圧生成動作等のタイミングチャートである。
図６（Ａ）は画素ＰＸＬ２０の転送トランジスタＴＧ２１－Ｔｒの制御信号ＴＧを示している。図６（Ｂ）は電圧供給部３２０の第２のスイッチＳＷ３２をオン、オフさせる第２の信号Ｓ３２を示している。図６（Ｃ）は電圧供給部３２０の第５のスイッチＳＷ３５をオン、オフさせる第５の信号Ｓ３５を示している。図６（Ｄ）は電圧供給部３２０の比較器ＣＭＰ３１に対するイネーブル信号ＣＭＰ ＥＮＡを示している。
図６（Ｅ）は電圧供給部３２０の第１のスイッチＳＷ３１をオン、オフさせる第１の信号Ｓ３１を示している。図６（Ｆ）は電圧供給部３２０の第３のスイッチＳＷ３３をオン、オフさせる第３の信号Ｓ３３を示している。
図６（Ｇ）は電圧供給部３２０の第１のノードＮＤ３１のレベル遷移を示している。図６（Ｈ）は電圧供給部３２０の第２のノードＮＤ３２のレベル遷移を示している。
図６（Ｉ）は電圧供給部３２０の第１のノードＮＤ３１のレベル遷移を示している。図６（Ｊ）は電圧供給部３２０のロードライバ３１０から駆動制御線ＬＴＧ２１に印加される駆動制御信号ＤＴＧを示している。
（リセット期間ＰＲＳＴの動作）
電圧供給部３２０においては、電圧を生成する第１の期間ＰＦＳＴの前にリセット期間ＰＲＳＴが設定される。
このリセット期間ＰＲＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡが非アクティブのＬレベルに設定されて比較器ＣＭＰ３１が非動作状態に保持される。比較器ＣＭＰ３１が非動作状態にあることから、その出力である第１の信号Ｓ３１は非アクティブのＬレベルに保持され、これに伴い第１のスイッチＳＷ３１はオフ状態に保持されている。
また、リセット期間ＰＲＳＴにおいては、第３の信号Ｓ３３が非アクティブのＬレベルに設定され、第３のスイッチＳＷ３３がオフ状態に保持される。
このように、リセット期間ＰＲＳＴにおいては、第１のスイッチＳＷ３１および第３のスイッチＳＷ３３をオフさせた状態で、第２の信号Ｓ３２がアクティブのＨレベルに設定されて第２のスイッチＳＷ３２がオン状態に保持され、第２のノードＮＤ３２が第２の電源電位線Ｌｖｇｎｄに接続される。
これと並行して、第５の信号Ｓ３５がアクティブのＨレベルに設定されて第５のスイッチＳＷ３５がオン状態に保持され、第１のノードＮＤ３１と第２のノードＮＤ３２が接続される。
これにより、第１のノードＮＤ３１および第２のノードＮＤ３２が第２の電源電位ｖｇｎｄに設定されリセットされる（放電される）。
リセット期間ＰＲＳＴにおいて、第１のノードＮＤ３１および第２のノードＮＤ３２が第２の電源電位ｖｇｎｄにリセットされると、第５の信号Ｓ３５が非アクティブのＬレベルに設定されて第５のスイッチＳＷ３５がオフ状態に切り替えられ、第１のノードＮＤ３１と第２のノードＮＤ３２が非接続状態となる。
なお、第２の信号Ｓ３２は、リセット期間ＰＲＳＴが終了しても続く第１の期間ＰＦＳＴが終了する直前までアクティブのＨレベルに保持され、これに伴い、第２のスイッチＳＷ３２は第２の期間ＰＳＣＤが開始される直前までオン状態に保持され、第２のノードＮＤ３２が第２の電源電位線Ｌｖｇｎｄに接続された状態に保持される。
したがって、第２のノードＮＤ３２は、第２の期間ＰＳＣＤが開始される直前まで第２の電源電位ｖｇｎｄに保持される。
（第１の期間ＰＦＳＴの動作）
リセット期間ＰＲＳＴの処理が終了すると、続いて第１の期間ＰＦＳＴの処理が行われる。
この第１の期間ＰＦＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡがアクティブのＨレベルに切り替えられて比較器ＣＭＰ３１が動作状態に切り替えられる。
比較器ＣＭＰ３１が動作状態に切り替えられると、第１のノードＮＤ３１の電位レベルＶＮＤ３１と参照電圧ｖｒｅｆとの比較処理が開始される。比較開始時には、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆより低いことから、第１の信号Ｓ３１がアクティブのＨレベルで第１のスイッチＳＷ３１に出力されて第１のスイッチＳＷ３１がオンする。
第１のスイッチＳＷ３１がオン状態に切り替わったことに伴い、第１のノードＮＤ３１が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が充電され、その電位レベルＶＮＤ３１が第２の電源電位ｖｇｎｄから参照電圧ｖｒｅｆに向かって上昇していく。
第１のノードＮＤ３１の電位レベルＶＮＤ３１が上昇し参照電圧ｖｒｅｆに達すると、比較器ＣＭＰ３１において、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆに達したことが検出され、第１の信号Ｓ３１が非アクティブのＬレベルに切り替えられて第１のスイッチＳＷ３１に出力され、第１のスイッチＳＷ３１はオフする。
これにより、第１のノードＮＤ３１は第１の電源電位線Ｌｖａａと非接続状態となる。
次いで、第１の期間ＰＦＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡが非アクティブのＬレベルに設定されて比較器ＣＭＰ３１が非動作状態に切り替えられる。
次に、第２の信号Ｓ３２が、Ｌレベルに切り替えられて、第２のスイッチＳＷ３２がオフ状態に切り替えられ、第２のノードＮＤ３２が第２の電源電位線Ｌｖｇｎｄと非接続状態となる。
（第２の期間ＰＳＣＤの動作）
第１の期間ＰＦＳＴの処理が終了すると、続いて第２の期間ＰＳＣＤの処理が行われる。
この第２の期間ＰＳＣＤにおいては、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルにして第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせた状態で、第３の信号Ｓ３３がアクティブのＨレベルに切り替えられる。
これにより、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ＋ｖｒｅｆ）まで昇圧される。
この昇圧電圧（ｖａａ＋ｖｒｅｆ）が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０の第１の電源電圧端子ＴＶＡＡに供給される。
ロードライバ３１０においては、制御信号ＴＧ２１を受けて、電圧供給部３２０から供給される第１の電源電圧（正の電源電圧）ｖａａより高い電圧（ｖａａ＋ｖｒｅｆ）のレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は昇圧電圧（ｖａａ＋ｖｒｅｆ）よりわずかに低くなる。
以上説明したように、本第１の実施形態によれば、垂直走査回路３０は、第１の電源電圧（正の電源電圧）ｖａａと異なる電圧、たとえば正の電源電圧ｖａａより高い電圧（たとえばｖａａ＋ｖｒｅｆ）を生成してロードライバ３１０に供給する電圧供給部３２０を有する。
そして、電圧供給部３２０は、第１のノードＮＤ３１、第２のノードＮＤ３２、および第１の電極ＥＬ３１が第１の接続端子Ｔ３１を介して第１のノードＮＤ３１に接続され、第２の電極ＥＬ３２が第２の接続端子Ｔ３２を介して第２のノードＮＤ３２に接続された外付けのキャパシタＣｅｘｔ３１を有する。さらに、電圧供給部３２０は、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１としての比較器ＣＭＰ３１を有する。
比較器ＣＭＰ３１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１と参照電圧ｖｒｅｆとを比較し、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆより低い場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせ、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
すなわち、本第１の実施形態の垂直走査回路３０におけるロードライバに正の電源電圧より高い電圧（または負の電源電圧より低い電圧）を供給する電圧供給部３２０は、基本的に、半導体基板（チップ）内の第１の電源電位ｖａａ、第２の電源電位ｖｇｎｄ、３つのスイッチＳＷ３１、ＳＷ３２、ＳＷ３３、および外付けキャパシタＣｅｘｔ３１により構成され、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することが可能で、ローリングシャッタ機能およびグローバルシャッタ機能を備えたＣＭＯＳイメージセンサに適用することが可能となる。
本第１の実施形態の電圧供給部は、基本的にシリコンと１つの外付けキャパシタのスイッチのみが必要で、キャパシタを充放電するための内部のオペアンプは不要で、面積と電力を消費する内部キャパシタも不要となっており、外付けキャパシタとしての高速動作は、出力インピーダンスが非常に小さい外部電源によって充電され、電圧供給部の出力電圧は、レベル判断部（電圧検出回路）である比較器ＣＭＰ３１を使用する場合や、充電時間を制御する場合に調整することができる。
（第２の実施形態）
図７は、本発明の第２の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図８（Ａ）～（Ｊ）は、本第２の実施形態に係る固体撮像装置１０Ａの垂直走査回路３０Ａにおける電圧供給部３２０Ａおよびロードライバ３１０Ａの電圧生成動作等のタイミングチャートである。
本第２の実施形態に係る固体撮像装置１０Ａが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第２の実施形態に係る固体撮像装置１０Ａでは、レベル判断部３２１Ａが比較器の代わりにカウンタＣＮＴ３１により構成されている。
カウンタＣＮＴ３１は、イネーブル信号ＣＯＵＮＴ ＥＮＡをアクティブのＨレベルで受けて動作可能状態（イネーブル状態となって、）クロックＣＬＫ０をカウントし、カウント値が目標値、本例では第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆより低い場合（参照電圧に達しない場合）に相当する値（＜ｖｘ）のときは、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
カウンタＣＮＴ３１は、第１のノードＮＤ３１の電位レベルＶＮＤ３１が参照電圧ｖｒｅｆに達した場合に相当する値（ｖｘ）に達すると、第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
第２の実施形態の場合も、第２の期間ＰＳＣＤにおいては、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルにして第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせた状態で、第３の信号Ｓ３３がアクティブのハイＨレベルに切り替えられる。
これにより、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ＋ｖｘ（たとえばｖｒｅｆ））まで昇圧される。
この昇圧電圧（ｖａａ＋ｖｘ（ｖｒｅｆ））が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ａの第１の電源電圧端子ＴＶＡＡに供給される。
ロードライバ３１０Ａにおいては、制御信号ＴＧ２１を受けて、電圧供給部３２０から供給される第１の電源電圧（正の電源電圧）ｖａａより高い電圧（ｖａａ＋ｖｘ）のレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、本第２の実施形態において、カウント値、すなわちクロックＣＬＫ０の数が変化する場合、第１のノードＮＤ３１の電位レベルＶＮＤ３１（ｖａａ＋ｖｘ）は調整可能である。
その他の構成は第１の実施形態と同様である。
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
（第３の実施形態）
図９は、本発明の第３の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図１０（Ａ）～（Ｇ）は、本第３の実施形態に係る固体撮像装置１０Ｂの垂直走査回路３０Ｂにおける電圧供給部３２０Ｂおよびロードライバ３１０Ｂの電圧生成動作等のタイミングチャートである。
本第３の実施形態に係る固体撮像装置１０Ｂが、上述した第１および第２の実施形態に係る固体撮像装置１０，１０Ａと異なる点は、次のとおりである。
本第３の実施形態に係る固体撮像装置１０Ｂでは、レベル判断部３２１、３２１Ａ、第５のスイッチＳＷ３５が設けられておらず、ロードライバ３１０Ｂへの供給電圧は第１の電源電圧ｖａａの２倍の２ｖａａまで昇圧される。
本第３の実施形態に係る固体撮像装置１０Ｂでは、リセット期間の処理は行われず、第１の期間ＰＦＳＴおよび第２の期間ＰＳＣＤの処理で昇圧動作が行われる。
本例では、第１の信号Ｓ３１と第２の信号Ｓ３２は第１のスイッチＳＷ３１および第２のスイッチＳＷ３２により共用され、この共用信号と第３のスイッチＳＷ３３用の第３の信号Ｓ３３は逆相となっている。
第１の信号Ｓ３１がＨレベルに切り替えられて、第１のスイッチＳＷ３１がオン状態に切り替わったことに伴い、第１のノードＮＤ３１が第１の電源電位線Ｌｖａａに接続され、正の電源電圧ｖａａレベルになり、第２のノードＮＤ３２が第２の電源電位線Ｌｖｇｎｄに接続され、負の電源電圧ｖｇｎｄレベルとなる。
次に、第１の信号Ｓ３１が非アクティブのＬレベルに切り替えられ、第３の信号Ｓ３３がアクティブのＨ
レベルに切り替えられる。これにより、第２のノードＮＤ３２が正の電源電圧ｖａａレベルとなり、第１のノードＮＤ３１が電源電圧ｖａａの２倍の電圧（２ｖａａ）レベルまで昇圧される。
この昇圧電圧（２ｖａａ）が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｂの第１の電源電圧端子ＴＶＡＡに供給される。
ロードライバ３１０Ｂにおいては、制御信号ＴＧ２１を受けて、電圧供給部３２０Ｂから供給される第１の電源電圧（正の電源電圧）ｖａａより高い電圧（２ｖａａ）のレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、本第３の実施形態に係る固体撮像装置１０Ｂにおいても、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は昇圧電圧（２ｖａａ）よりわずかに低くなる。
本第３の実施形態によれば、電圧供給部３２０Ｂは、基本的に、半導体基板（チップ）内の第１の電源電位Ｖａａ、第２の電源電位Ｖｇｎｄ、３つのスイッチＳＷ３１，ＳＷ３２，ＳＷ３３、および外付けキャパシタＣｅｘｔ３１により構成され、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することが可能で、ローリングシャッタ機能およびグローバルシャッタ機能を備えたＣＭＯＳイメージセンサに適用することが可能となる。
（第４の実施形態）
図１１は、本発明の第４の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図１２（Ａ）～（Ｊ）は、本第４の実施形態に係る固体撮像装置１０Ｃの垂直走査回路３０Ｃにおける電圧供給部３２０Ｃおよびロードライバ３１０Ｃの電圧生成動作等のタイミングチャートである。
本第４の実施形態に係る固体撮像装置１０Ｃが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第４の実施形態に係る固体撮像装置１０Ｃの電圧供給部３２０Ｃでは、正の電源電圧ｖａａより高い電圧を生成する代わりに、正の電源電圧ｖａａより低い電圧を生成してロードライバ３１０Ｃの第１の電源電圧端子ＴＶＡＡに供給するように構成されている。
本第４の実施形態に係る固体撮像装置１０Ｃは、電圧供給部３２０Ｃの構成が第１の実施形態に係る固体撮像装置１０と異なる。
電圧供給部３２０Ｃは、第１の電源電圧（正の電源電圧）ｖａａより低い電圧たとえば（ｖａａ‐ｖｒｅｆ）を生成してロードライバ３１０Ｃに供給する。
電圧供給部３２０Ｃは、第１のノードＮＤ３１、第２のノードＮＤ３２、および第１の電極ＥＬ３１が第１の接続端子Ｔ３１を介して第１のノードＮＤ３１に接続され、第２の電極ＥＬ３２が第２の接続端子Ｔ３２を介して第２のノードＮＤ３２に接続された外付けのキャパシタＣｅｘｔ３１を有する。
電圧供給部３２０Ｃは、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１Ｃを有する。
第１のスイッチＳＷ３１は、第１の電源電位線Ｌｖａａと第２のノードＮＤ３２とを第１の信号Ｓ３１に応じて選択的に接続する。
第２のスイッチＳＷ３２は、第２の電源電位線Ｌｖｇｎｄと第１のノードＮＤ３１とを第２の信号Ｓ３２に応じて選択的に接続する。
第３のスイッチＳＷ３３は、第１の電源電位線Ｌｖａａと第２のノードＮＤ３２とを第３の信号Ｓ３３に応じて選択的に接続する。
このように第３のスイッチＳＷ３３を含む電圧供給部３２０Ｃは、第１のノードＮＤ３１がロードライバ３１０Ｃの第１の電源電圧端子ＴＶＡＡに接続されている。
さらに、第５のスイッチＳＷ３５は、たとえばＮＭＯＳトランジスタにより形成され、第１ノードＮＤ３１と第２のノードＮＤ３２とを第５の信号Ｓ３５に応じて選択的に接続する。
レベル判断部３２１Ｃは、第２のノードＮＤ３２の電位レベルＶＮＤ３２が任意に設定される参照電圧ｖｒｅｆより低いと判断しているときは、第１の信号Ｓ３１をアクティブ、たとえばハイ（Ｈ）レベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
レベル判断部３２１Ｃは、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆに達したと判断したときは第１の信号Ｓ１を非アクティブ、本例ではローレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
本第４の実施形態のレベル判断部３２１Ｃは、非反転入力（＋）が参照電圧ｖｒｅｆの供給ラインに接続され、反転入力端子（－）が第２のノードＮＤ３２に接続された比較器ＣＭＰ３１Ｃにより構成されている。
比較器ＣＭＰ３１Ｃは、第２のノードＮＤ３２の電位レベルＶＮＤ３２と参照電圧ｖｒｅｆとを比較し、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆより低い場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
比較器ＣＭＰ３１Ｃは、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
そして、本第４の実施形態においても、第１の実施形態等と同様に、レベル判断部３２１Ｃとしての比較器ＣＭＰ３１Ｃは、イネーブル信号ＣＭＰ ＥＮＡがアクティブのＨレベルのとき動作可能状態となってレベル判断処理を行う。
以上の構成を有する電圧供給部３２０Ｃは、外付けキャパシタＣｅｘｔ３１を除く、第１のノードＮＤ３１、第２のノードＮＤ３２、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１Ｃとしての比較器ＣＭＰ３１Ｃにより、ブースタ（ｂｏｏｓｔｅｒ）３２２Ｃが構成されている。
本第４の実施形態における電圧供給部３２０Ｃは、ロードライバ３１０Ｃに供給する正の電源電圧より低い電圧（ｖａａ－ｖｒｅｆ）を生成するに際して、リセット期間ＰＲＳＴ、第１の期間ＰＦＳＴ、および第２の期間ＰＳＣＤを経て所望のレベルの正の電源電圧ｖａａより低い電圧（ｖａａ－ｖｒｅｆ）を生成し、ロードライバ３１０Ｃに供給する。
なお、参照電圧ｖｒｅｆが変化する場合、第２のノードＮＤ３２の電位レベルＶＮＤ３２（ｖａａ－ｖｒｅｆ）は調整可能である。
（垂直走査回路３０Ｃの電圧生成等の動作）
次に、本第４の実施形態に係る固体撮像装置１０Ｃの垂直走査回路３０Ｃにおける電圧供給部３２０Ｃおよびロードライバ３１０Ｃの電圧生成動作等について説明する。
なお、ここでは、第１の実施形態の場合と同様に、理解を容易にするために画素ＰＸＬ２０の転送トランジスタＴＧ２１－Ｔｒを駆動して画素読み出しを行う場合を例に説明する。
図１２（Ａ）～（Ｊ）は、本第４の実施形態に係る固体撮像装置１０Ｃの垂直走査回路３０Ｃにおける電圧供給部３２０Ｃおよびロードライバ３１０Ｃの電圧生成動作等のタイミングチャートである。
図１２（Ａ）は画素ＰＸＬ２０の転送トランジスタＴＧ２１－Ｔｒの制御信号ＴＧを示している。図１２（Ｂ）は電圧供給部３２０Ｃの第２のスイッチＳＷ３２をオン、オフさせる第２の信号Ｓ３２を示している。図１２（Ｃ）は電圧供給部３２０Ｃの第５のスイッチＳＷ３５をオン、オフさせる第５の信号Ｓ３５を示している。図１２（Ｄ）は電圧供給部３２０Ｃの比較器ＣＭＰ３１Ｃに対するイネーブル信号ＣＭＰＥＮＡを示している。
図１２（Ｅ）は電圧供給部３２０Ｃの第１のスイッチＳＷ３１をオン、オフさせる第１の信号Ｓ３１を示している。図１２（Ｆ）は電圧供給部３２０Ｃの第３のスイッチＳＷ３３をオン、オフさせる第３の信号Ｓ３３を示している。
図１２（Ｇ）は電圧供給部３２０Ｃの第２のノードＮＤ３２のレベル遷移を示している。図１２（Ｈ）は電圧供給部３２０Ｃの第１のノードＮＤ３１のレベル遷移を示している。
図１２（Ｉ）は電圧供給部３２０Ｃの第１のノードＮＤ３１のレベル遷移を示している。図１２（Ｊ）は電圧供給部３２０Ｃのロードライバ３１０Ｃから駆動制御線ＬＴＧ２１に印加される駆動制御信号ＤＴＧを示している。
（リセット期間ＰＲＳＴの動作）
電圧供給部３２０Ｃにおいては、電圧を生成する第１の期間ＰＦＳＴの前にリセット期間ＰＲＳＴが設定される。
このリセット期間ＰＲＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡが非アクティブのＬレベルに設定されて比較器ＣＭＰ３１Ｃが非動作状態に保持される。比較器ＣＭＰ３１Ｃが非動作状態にあることから、その出力である第１の信号Ｓ３１は非アクティブのＬレベルに保持され、これに伴い第１のスイッチＳＷ３１はオフ状態に保持されている。
また、リセット期間ＰＲＳＴにおいては、第３の信号Ｓ３３が非アクティブのＬレベルに設定され、第３のスイッチＳＷ３３がオフ状態に保持される。
このように、リセット期間ＰＲＳＴにおいては、第１のスイッチＳＷ３１および第３のスイッチＳＷ３３をオフさせた状態で、第２の信号Ｓ３２がアクティブのＨレベルに設定されて第２のスイッチＳＷ３２がオン状態に保持され、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続される。
これと並行して、第５の信号Ｓ３５がアクティブのＨレベルに設定されて第５のスイッチＳＷ３５がオン状態に保持され、第１のノードＮＤ３１と第２のノードＮＤ３２が接続される。
これにより、第１のノードＮＤ３１および第２のノードＮＤ３２が第２の電源電位ｖｇｎｄに設定されリセットされる（放電される）。
リセット期間ＰＲＳＴにおいて、第１のノードＮＤ３１および第２のノードＮＤ３２が第２の電源電位ｖｇｎｄにリセットされると、第５の信号Ｓ３５が非アクティブのＬレベルに設定されて第５のスイッチＳＷ３５がオフ状態に切り替えられ、第１のノードＮＤ３１と第２のノードＮＤ３２が非接続状態となる。
なお、第２の信号Ｓ３２は、リセット期間ＰＲＳＴが終了しても続く第１の期間ＰＦＳＴが終了する直前までアクティブのＨレベルに保持され、これに伴い、第２のスイッチＳＷ３２は第２の期間ＰＳＣＤが開始される直前までオン状態に保持され、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続された状態に保持される。
したがって、第１のノードＮＤ３１は、第２の期間ＰＳＣＤが開始される直前まで第２の電源電位ｖｇｎｄに保持される。
（第１の期間ＰＦＳＴの動作）
リセット期間ＰＲＳＴの処理が終了すると、続いて第１の期間ＰＦＳＴの処理が行われる。
この第１の期間ＰＦＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡがアクティブのＨレベルに切り替えられて比較器ＣＭＰ３１Ｃが動作状態に切り替えられる。
比較器ＣＭＰ３１Ｃが動作状態に切り替えられると、第２のノードＮＤ３２の電位レベルＶＮＤ３２と参照電圧ｖｒｅｆとの比較処理が開始される。比較開始時には、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆより低いことから、第１の信号Ｓ３１がアクティブのＨレベルで第１のスイッチＳＷ３１に出力されて第１のスイッチＳＷ３１がオンする。
第１のスイッチＳＷ３１がオン状態に切り替わったことに伴い、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第２のノードＮＤ３２が充電され、その電位レベルＶＮＤ３２が第２の電源電位ｖｇｎｄから参照電圧ｖｒｅｆに向かって上昇していく。
第２のノードＮＤ３２の電位レベルＶＮＤ３２が上昇し参照電圧ｖｒｅｆに達すると、比較器ＣＭＰ３１Ｃにおいて、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆに達したことが検出され、第１の信号Ｓ３１が非アクティブのＬレベルに切り替えられて第１のスイッチＳＷ３１に出力され、第１のスイッチＳＷ３１はオフする。
これにより、第２のノードＮＤ３２は第１の電源電位線Ｌｖａａと非接続状態となる。
次いで、第１の期間ＰＦＳＴにおいては、イネーブル信号ＣＭＰ ＥＮＡが非アクティブのＬレベルに設定されて比較器ＣＭＰ３１Ｃが非動作状態に切り替えられる。
次に、第２の信号Ｓ３２が、Ｌレベルに切り替えられて、第２のスイッチＳＷ３２がオフ状態に切り替えられ、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄと非接続状態となる。
（第２の期間ＰＳＣＤの動作）
第１の期間ＰＦＳＴの処理が終了すると、続いて第２の期間ＰＳＣＤの処理が行われる。
この第２の期間ＰＳＣＤにおいては、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルにして第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせた状態で、第３の信号Ｓ３３がアクティブのＨレベルに切り替えられる。
これにより、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ－ｖｒｅｆ）まで降圧される。
この降圧電圧（ｖａａ－ｖｒｅｆ）が正の電源電圧（第１の電源電圧）より低い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｃの第１の電源電圧端子ＴＶＡＡに供給される。
ロードライバ３１０Ｃにおいては、制御信号ＴＧ２１を受けて、電圧供給部３２０Ｃから供給される第１の電源電圧（正の電源電圧）ｖａａより低い電圧（ｖａａ－ｖｒｅｆ）のレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は降圧電圧（ｖａａ－ｖｒｅｆ）よりわずかに低くなる。
本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
すなわち、本第４の実施形態によれば、垂直走査回路３０Ｃは、第１の電源電圧（正の電源電圧）ｖａａと異なる電圧、たとえば正の電源電圧ｖａａより低い電圧（たとえばｖａａ－ｖｒｅｆ）を生成してロードライバ３１０Ｃに供給する電圧供給部３２０Ｃを有する。
そして、電圧供給部３２０Ｃは、第１のノードＮＤ３１、第２のノードＮＤ３２、および第１の電極ＥＬ３１が第１の接続端子Ｔ３１を介して第１のノードＮＤ３１に接続され、第２の電極ＥＬ３２が第２の接続端子Ｔ３２を介して第２のノードＮＤ３２に接続された外付けのキャパシタＣｅｘｔ３１を有する。さらに、電圧供給部３２０Ｃは、第１の電源電位（正の電源電位）ｖａａの第１の電源電位線Ｌｖａａ、第２の電源電位（負の電源電位）ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄ、第１のスイッチＳＷ３１、第２のスイッチＳＷ３２、第３のスイッチＳＷ３３、第５のスイッチＳＷ３５、およびレベル判断部３２１Ｃとしての比較器ＣＭＰ３１Ｃを有する。
比較器ＣＭＰ３１Ｃは、第２のノードＮＤ３２の電位レベルＶＮＤ３２と参照電圧ｖｒｅｆとを比較し、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆより低い場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせ、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
すなわち、本第４の実施形態の垂直走査回路３０Ｃにおけるロードライバに正の電源電圧より低い電圧を供給する電圧供給部３２０Ｃは、基本的に、半導体基板（チップ）内の第１の電源電位ｖａａ、第２の電源電位ｖｇｎｄ、３つのスイッチＳＷ３１、ＳＷ３２、ＳＷ３３、および外付けキャパシタＣｅｘｔ３１により構成され、より簡単な回路とより小さな面積で、低消費電力化を図ることが可能で、しかも高速充電を実現することが可能で、ローリングシャッタ機能およびグローバルシャッタ機能を備えたＣＭＯＳイメージセンサに適用することが可能となる。
本第４の実施形態の電圧供給部は、基本的にシリコンと１つの外付けキャパシタのスイッチのみが必要で、キャパシタを充放電するための内部のオペアンプは不要で、面積と電力を消費する内部キャパシタも不要となっており、外付けキャパシタとしての高速動作は、出力インピーダンスが非常に小さい外部電源によって充電され、電圧供給部の出力電圧は、レベル判断部（電圧検出回路）である比較器ＣＭＰ３１Ｃを使用する場合や、充電時間を制御する場合に調整することができる。
（第５の実施形態）
図１３は、本発明の第５の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図１４（Ａ）～（Ｋ）は、本第５の実施形態に係る固体撮像装置１０Ｄの垂直走査回路３０Ｄにおける電圧供給部３２０Ｄおよびロードライバ３１０Ｄの電圧生成動作等のタイミングチャートである。
本第５の実施形態に係る固体撮像装置１０Ｄが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第５の実施形態に係る固体撮像装置１０Ｄの電圧供給部３２０Ｄでは、第１のノードＮＤ３１とロードライバ３１０Ｄの第１の電源電圧端子ＴＶＡＡとの間にスイッチＳＷ３６Ｄが接続され、かつ、第１の電源電圧端子ＴＶＡＡと正の電源電位ｖａａの第１の電源電位線Ｌｖａａとの間にキャパシタＣ３２Ｄが接続されている。
スイッチＳＷ３６Ｄは、第３のスイッチＳＷ３３と同様に、第３の信号Ｓ３３によりオン、オフ制御され、第１のノードＮＤ３１と第１の電源電圧端子ＴＶＡＡとを第３の信号Ｓ３３に応じて選択的に接続する。
すなわち、本第５の実施形態においては、第２の期間ＰＳＣＤにおいて、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ＋ｖｒｅｆ）まで昇圧され、これと並行してスイッチＳＷ３６Ｄがオンして、スイッチＳＷ３６Ｄがオンの期間、この昇圧電圧（ｖａａ＋ｖｒｅｆ）が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｄの第１の電源電圧端子ＴＶＡＡに供給される。
また、第１の電源電圧端子ＴＶＡＡの電圧レベルはキャパシタＣ３２Ｄにより安定なレベルに保持される。
その他構成は上述した第１の実施形態と同様である。
本第５の実施形態によれば、本第５の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、より良好な昇圧電圧の供給動作を実現することが可能となる。
（第６の実施形態）
図１５は、本発明の第６の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図１６（Ａ）～（Ｋ）は、本第６の実施形態に係る固体撮像装置１０Ｅの垂直走査回路３０Ｅにおける電圧供給部３２０Ｅおよびロードライバ３１０Ｅの電圧生成動作等のタイミングチャートである。
本第６の実施形態に係る固体撮像装置１０Ｅが、上述した第２の実施形態に係る固体撮像装置１０Ａと異なる点は、次のとおりである。
本第６の実施形態に係る固体撮像装置１０Ｅの電圧供給部３２０Ｅでは、第１のノードＮＤ３１とロードライバ３１０Ｅの第１の電源電圧端子ＴＶＡＡとの間にスイッチＳＷ３６Ｅが接続され、かつ、第１の電源電圧端子ＴＶＡＡと正の電源電位ｖａａの第１の電源電位線Ｌｖａａとの間にキャパシタＣ３２Ｅが接続されている。
スイッチＳＷ３６Ｅは、第３のスイッチＳＷ３３と同様に、第３の信号Ｓ３３によりオン、オフ制御され、第１のノードＮＤ３１と第１の電源電圧端子ＴＶＡＡとを第３の信号Ｓ３３に応じて選択的に接続する。
すなわち、本第６の実施形態においては、第２の期間ＰＳＣＤにおいて、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ＋ｖｘ（たとえばｖｒｅｆ））まで昇圧され、これと並行してスイッチＳＷ３６Ｅがオンして、スイッチＳＷ３６Ｅがオンの期間、この昇圧電圧（ｖａａ＋ｖｘ（ｖｒｅｆ））が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｅの第１の電源電圧端子ＴＶＡＡに供給される。
また、第１の電源電圧端子ＴＶＡＡの電圧レベルはキャパシタＣ３２Ｅにより安定なレベルに保持される。
その他構成は上述した第２の実施形態と同様である。
本第６の実施形態によれば、上述した第２の実施形態の効果と同様の効果を得ることができることはもとより、より良好な昇圧電圧の供給動作を実現することが可能となる。
（第７の実施形態）
図１７は、本発明の第７の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図１８（Ａ）～（Ｇ）は、本第７の実施形態に係る固体撮像装置１０Ｆの垂直走査回路３０Ｆにおける電圧供給部３２０Ｆおよびロードライバ３１０Ｆの電圧生成動作等のタイミングチャートである。
本第７の実施形態に係る固体撮像装置１０Ｆが、上述した第３の実施形態に係る固体撮像装置１０Ｂと異なる点は、次のとおりである。
本第７の実施形態に係る固体撮像装置１０Ｆの電圧供給部３２０Ｆでは、第１のノードＮＤ３１とロードライバ３１０Ｆの第１の電源電圧端子ＴＶＡＡとの間にスイッチＳＷ３６Ｆが接続され、かつ、第１の源電圧端子ＴＶＡＡと正の電源電位ｖａａの第１の電源電位線Ｌｖａａとの間にキャパシタＣ３２Ｆが接続されている。
スイッチＳＷ３６Ｆは、第３のスイッチＳＷ３３と同様に、第３の信号Ｓ３３によりオン、オフ制御され、第１のノードＮＤ３１と第１の電源電圧端子ＴＶＡＡとを第３の信号Ｓ３３に応じて選択的に接続する。
すなわち、本第７の実施形態においては、第２の期間ＰＳＣＤにおいて、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（２ｖａａ）まで昇圧され、これと並行してスイッチＳＷ３６Ｆがオンして、スイッチＳＷ３６Ｆがオンの期間、この昇圧電圧（２ｖａａ）が正の電源電圧（第１の電源電圧）より高い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｆの第１の電源電圧端子ＴＶＡＡに供給される。
また、第１の電源電圧端子ＴＶＡＡの電圧レベルはキャパシタＣ３２Ｆにより安定なレベルに保持される。
なお、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は昇圧電圧（２ｖａａ）よりわずかに低くなる。
その後、第３の信号Ｓ３３がローレベルになり、第１の信号Ｓ３１が再びハイレベルになる。このとき、第１のノードＮＤ３１の電圧レベルはｖａａになるが、ノードｖｈｉ ｒｄ（ＴＶＡＡ）は約２ｖａａに維持される。
その他構成は上述した第３の実施形態と同様である。
本第７の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができることはもとより、より良好な降圧電圧の供給動作を実現することが可能となる。
（第８の実施形態）
図１９は、本発明の第８の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図２０（Ａ）～（Ｋ）は、本第８の実施形態に係る固体撮像装置１０Ｇの垂直走査回路３０Ｇにおける電圧供給部３２０Ｇおよびロードライバ３１０Ｇの電圧生成動作等のタイミングチャートである。
本第８の実施形態に係る固体撮像装置１０Ｇが、上述した第４の実施形態に係る固体撮像装置１０Ｃと異なる点は、次のとおりである。
本第８の実施形態に係る固体撮像装置１０Ｇの電圧供給部３２０Ｇでは、第１のノードＮＤ３１とロードライバ３１０Ｇの第１の電源電圧端子ＴＶＡＡとの間にスイッチＳＷ３６Ｇが接続され、かつ、第１の電源電圧端子ＴＶＡＡと正の電源電位ｖａａの第１の電源電位線Ｌｖａａとの間にキャパシタＣ３２Ｇが接続されている。
スイッチＳＷ３６Ｇは、第３のスイッチＳＷ３３と同様に、第３の信号Ｓ３３によりオン、オフ制御され、第１のノードＮＤ３１と第１の電源電圧端子ＴＶＡＡとを第３の信号Ｓ３３に応じて選択的に接続する。
すなわち、本第８の実施形態においては、第２の期間ＰＳＣＤにおいて、第３のスイッチＳＷ３３がオンし、第２のノードＮＤ３２が第１の電源電位線Ｌｖａａに接続され、第１のノードＮＤ３１が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖａａ－ｖｒｅｆ）まで降圧され、これと並行してスイッチＳＷ３６Ｇがオンして、スイッチＳＷ３６Ｇがオンの期間、この降圧電圧（ｖａａ－ｖｒｅｆ）が正の電源電圧（第１の電源電圧）より低い供給すべき電圧として第１のノードＮＤ３１からロードライバ３１０Ｇの第１の電源電圧端子ＴＶＡＡに供給される。
また、第１の電源電圧端子ＴＶＡＡの電圧レベルはキャパシタＣ３２Ｇにより安定なレベルに保持される。
その他構成は上述した第４実施形態と同様である。
本第８の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができることはもとより、より良好な降圧電圧の供給動作を実現することが可能となる。
（第９の実施形態）
図２１は、本発明の第９の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図２２（Ａ）～（Ｋ）は、本第９の実施形態に係る固体撮像装置１０Ｈの垂直走査回路３０Ｈにおける電圧供給部３２０Ｈおよびロードライバ３１０Ｈの電圧生成動作等のタイミングチャートである。
本第９の実施形態に係る固体撮像装置１０Ｈが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第９の実施形態に係る固体撮像装置１０Ｈの電圧供給部３２０Ｈでは、正の電源電圧ｖａａより高い電圧を生成する代わりに、負の電源電圧ｖｇｎｄより低い電圧を生成してロードライバ３１０Ｈの第２の電源電圧端子ＴＶＧＮＤに供給するように構成されている。
本第９の実施形態に係る固体撮像装置１０Ｈの電圧供給部３２０Ｈでは、第１の実施形態と同様に、レベル判断部３２１Ｈとしての比較器ＣＭＰ３１Ｈ、第５のスイッチＳＷ３５が設け、ロードライバ３１０Ｈへの供給電圧は第２の電源電圧（負の電源電圧）ｖｇｎｄより低い電圧に調整できるように構成されている。
本第９の実施形態に係る固体撮像装置１０Ｈでは、第１の実施形態の場合と同様に、リセット期間の処理を行い、続いて第１の期間ＰＦＳＴおよび第２の期間ＰＳＣＤの処理で昇圧動作が行われる。
基本的な動作は、第１の実施形態と同様であることから、ここではその詳細な説明は省略する。
比較器ＣＭＰ３１Ｈは、第１のノードＮＤ３１の電位レベルと参照電圧ｖｒｅｆとを比較し、第１のノードＮＤ３１の電位レベルが参照電圧ｖｒｅｆに達していない場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせ、第１のノードＮＤ３１の電位レベルが参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
さらに、本第９の実施形態において、第３のスイッチＳＷ３３を設ける代わりに、第２の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄと第１のノードＮＤ３１とを第４の信号Ｓ３４に応じて選択的に接続する第４のスイッチＳＷ３４が設けられている。
第４のスイッチＳＷ３４を含む場合は、第２のノードＮＤ３２がロードライバ３１０Ｈの第２の電源電圧端子ＴＶＧＮＤに接続されている。
第９の実施形態の電圧供給部３２０Ｈにおいては、リセット期間ＰＲＳＴ後の第１の期間ＰＦＳＴに、アクティブのＨレベルの第１の信号Ｓ３１および第２の信号Ｓ３２により第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオンさせ、非アクティブのＬレベルの第４の信号Ｓ３４により第４のスイッチＳＷ３４をオフさせて、第１のノードＮＤ３１の電位を第１の電源電位ｖａａに設定し、第２のノードＮＤ３２の電位を基準電位である第２の電源電位ｖｇｎｄに設定する。
次いで、第２の期間ＰＳＣＤに、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルに切り替えて第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせ、第４の信号Ｓ３４をアクティブのＨレベルに切り替えて第４のスイッチＳＷ３４をオンさせる。
これにより、第２のノードＮＤ３２の電位が第２の電源電位ｖｇｎｄより低く、負側に参照電位ｖｒｅｆの電位までの電位－ｖｒｅｆに設定される。
ロードライバ３１０Ｈにおいては、制御信号ＴＧ２１を受けて、電圧供給部３２０Ｈから供給される電圧－ｖｒｅｆのレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は供給電圧－ｖｒｅｆよりわずかに高くなる。
本第９の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
（第１０の実施形態）
図２３は、本発明の第１０の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図２４（Ａ）～（Ｌ）は、本第１０の実施形態に係る固体撮像装置１０Ｉの垂直走査回路３０Ｉにおける電圧供給部３２０Ｉおよびロードライバ３１０Ｉの電圧生成動作等のタイミングチャートである。
本第１０の実施形態に係る固体撮像装置１０Ｉが、上述した第９の実施形態に係る固体撮像装置１０Ｈと異なる点は、次のとおりである。
本第１０の実施形態に係る固体撮像装置１０Ｉでは、第１の実施形態と第９の実施形態の関係と同様に、レベル判断部３２１Ｉが比較器の代わりにカウンタＣＮＴ３１Ｉにより構成されている。
本第１０の実施形態においても、前述した第９の実施形態の場合と同様に、第２の期間ＰＳＣＤにおいては、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルにして第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせた状態で、第４の信号Ｓ３４がアクティブのハイＨレベルに切り替えられる。
これにより、第４のスイッチＳＷ３４がオンし、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続され、第２のノードＮＤ３２が外付けキャパシタＣｅｘｔ３１の容量結合により電位（ｖｇｎｄ－ｖｘ（たとえばｖｒｅｆ））まで降圧される。
この降圧電圧（ｖｇｎｄ－ｖｘ（ｖｒｅｆ））が負の電源電圧（第２の電源電圧）より低い供給すべき電圧として第２のノードＮＤ３２からロードライバ３１０Ｉの第２の電源電圧端子ＴＶＧＮＤに供給される。
なお、本第１０の実施形態において、カウント値、すなわちクロックＣＬＫ０の数が変化する場合、第２のノードＮＤ３２の電位レベルＶＮＤ３２（ｖｇｎｄ－ｖｘ）は調整可能である。
その他の構成は第９の実施形態と同様である。
本第１０の実施形態によれば、上述した第１および第９の実施形態の効果と同様の効果を得ることができる。
（第１１の実施形態）
図２５は、本発明の第１１の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図２６（Ａ）～（Ｇ）は、本第１１の実施形態に係る固体撮像装置１０Ｊの垂直走査回路３０Ｊにおける電圧供給部３２０Ｊおよびロードライバ３１０Ｊの電圧生成動作等のタイミングチャートである。
本第１１の実施形態に係る固体撮像装置１０Ｊが、上述した第３の実施形態に係る固体撮像装置１０Ｂと異なる点は、次のとおりである。
本第１１の実施形態に係る固体撮像装置１０Ｊの電圧供給部３２０Ｊでは、正の電源電圧ｖａａより高い電圧を生成する代わりに、負の電源電圧ｖｇｎｄより低い電圧を生成してロードライバ３１０Ｊの第２の電源電圧端子ＴＶＧＮＤに供給するように構成されている。
具体的には、第３のスイッチＳＷ３３を設ける代わりに、第２の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄと第１のノードＮＤ３１とを第４の信号Ｓ３４に応じて選択的に接続する第４のスイッチＳＷ３４が設けられている。
第４のスイッチＳＷ３４を含む場合は、第２のノードＮＤ３２がロードライバ３１０Ｊの第２の電源電圧端子ＴＶＧＮＤに接続されている。
第１１の実施形態の電圧供給部３２０Ｊにおいては、第１の期間ＰＦＳＴに、アクティブのＨレベルの第１の信号Ｓ３１および第２の信号Ｓ３２により第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオンさせ、非アクティブのＬレベルの第４の信号Ｓ３４により第４のスイッチＳＷ３４をオフさせて、第１のノードＮＤ３１の電位を第１の電源電位ｖａａに設定し、第２のノードＮＤ３２の電位を基準電位である第２の電源電位ｖｇｎｄに設定する。
次いで、第２の期間ＰＳＣＤに、第１の信号Ｓ３１および第２の信号Ｓ３２を非アクティブのＬレベルに切り替えて第１のスイッチＳＷ３１および第２のスイッチＳＷ３２をオフさせ、第４の信号Ｓ３４をアクティブのＨレベルに切り替えて第４のスイッチＳＷ３４をオンさせる。
これにより、第２のノードＮＤ３２の電位が第２の電源電位ｖｇｎｄより低く、負側に第１の電源電位ｖａａの電位までの電位－ｖａａに設定される。
ロードライバ３１０Ｊにおいては、制御信号ＴＧ２１を受けて、電圧供給部３２０Jから供給される電圧－ｖａａのレベルの駆動制御信号ＤＴＧ２１を対応する駆動制御線ＬＴＧ２１に印加する。
なお、外付けキャパシタＣｅｘｔ３１の電荷は、キャパシタＣｅｘｔ３１と画素部２０の画素アレイの負荷容量で分圧され、駆動制御信号ＤＴＧ２１（ｖｏｕｔ１ｐ）の電圧は供給電圧－ｖａａよりわずかに高くなる。
本第１１の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができる。
（第１２の実施形態）
図２７は、本発明の第１２の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図２８（Ａ）～（Ｋ）は、本第１２の実施形態に係る固体撮像装置１０Ｋの垂直走査回路３０Ｋにおける電圧供給部３２０Ｋおよびロードライバ３１０Ｋの電圧生成動作等のタイミングチャートである。
本第１２の実施形態に係る固体撮像装置１０Ｋが、上述した第９の実施形態に係る固体撮像装置１０Ｈと異なる点は、次のとおりである。
本第１２の実施形態に係る固体撮像装置１０Ｋの電圧供給部３２０Ｋでは、負の電源電圧ｖｇｎｄより低い電圧を生成する代わりに、負の電源電圧ｖｇｎｄより高い電圧を生成してロードライバ３１０Ｋの第２の電源電圧端子ＴＶＧＮＤに供給するように構成されている。
本第１２の実施形態に係る固体撮像装置１０Ｋは、電圧供給部３２０Ｋの構成が第９の実施形態に係る固体撮像装置１０Ｈと異なる。
電圧供給部３２０Ｋは、第２の電源電圧（負の電源電圧）ｖｇｎｄより高い電圧たとえば（ｖｇｎｄ＋ｖｒｅｆ）を生成してロードライバ３１０Ｋに供給する。
第１のスイッチＳＷ３１は、第１の電源電位線Ｌｖａａと第２のノードＮＤ３２とを第１の信号Ｓ３１に応じて選択的に接続する。
第２のスイッチＳＷ３２は、第２の電源電位線Ｌｖｇｎｄと第１のノードＮＤ３１とを第２の信号Ｓ３２に応じて選択的に接続する。
第４のスイッチＳＷ３４は、第２の電源電位線Ｌｖｇｎｄと第１のノードＮＤ３１とを第４の信号Ｓ３４に応じて選択的に接続する。
このように第４のスイッチＳＷ３４を含む電圧供給部３２０Ｋは、第２のノードＮＤ３２がロードライバ３１０Ｋの第２の電源電圧端子ＴＶＧＮＤに接続されている。
さらに、第５のスイッチＳＷ３５は、たとえばＮＭＯＳトランジスタにより形成され、第１ノードＮＤ３１と第２のノードＮＤ３２とを第５の信号Ｓ３５に応じて選択的に接続する。
本第１２の実施形態のレベル判断部３２１Ｋは、非反転入力（＋）が参照電圧ｖｒｅｆの供給ラインに接続され、反転入力端子（－）が第２のノードＮＤ３２に接続された比較器ＣＭＰ３１Ｋにより構成されている。
比較器ＣＭＰ３１Ｋは、第２のノードＮＤ３２の電位レベルＶＮＤ３２と参照電圧ｖｒｅｆとを比較し、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆより低い場合には、第１の信号Ｓ３１をアクティブのＨレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオンさせる。
比較器ＣＭＰ３１Ｋは、第２のノードＮＤ３２の電位レベルＶＮＤ３２が参照電圧ｖｒｅｆに達した場合には第１の信号Ｓ３１を非アクティブのＬレベルで第１のスイッチＳＷ３１に出力して第１のスイッチＳＷ３１をオフさせる。
本第１２の実施形態における電圧供給部３２０Ｋは、ロードライバ３１０Ｋに供給する負の電源電圧より高い電圧（ｖｇｎｄ＋ｖｒｅｆ）を生成するに際して、リセット期間ＰＲＳＴ、第１の期間ＰＦＳＴ、および第２の期間ＰＳＣＤを経て所望のレベルの負の電源電圧ｖｇｎｄより高い電圧（ｖｇｎｄ＋ｖｒｅｆ）を生成し、ロードライバ３１０Ｋに供給する。
具体的な制御タイミングは、昇圧電圧が－ｖｒｅｆの場合と同様である。
ただし、第２のノードＮＤ３２の電圧レベルが＋ｖｒｅｆとなるとき、第１のノードＮＤ３１は、第２の電源電圧線ＬＶＧＮＤに接続されることから、この操作はポンプアップではないといえる。
ブースト電圧＋ｖｒｅｆは、参照電圧ｖｒｅｆが変化すると調整可能である。
本第１２の実施形態によれば、上述した第９の実施形態の効果と同様の効果を得ることができる。
（第１３の実施形態）
図２９は、本発明の第１３の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図３０（Ａ）～（Ｋ）は、本第１３の実施形態に係る固体撮像装置１０Ｌの垂直走査回路３０Ｌにおける電圧供給部３２０Ｌおよびロードライバ３１０Ｌの電圧生成動作等のタイミングチャートである。
本第１３の実施形態に係る固体撮像装置１０Ｌが、上述した第９の実施形態に係る固体撮像装置１０Ｈと異なる点は、次のとおりである。
本第１３の実施形態に係る固体撮像装置１０Ｌの電圧供給部３２０Ｌでは、第２のノードＮＤ３２とロードライバ３１０Ｌの第２の電源電圧端子ＴＶＧＮＤとの間にスイッチＳＷ３６Ｌが接続され、かつ、第２の電源電圧端子ＴＶＧＮＤと負の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄとの間にキャパシタＣ３２Ｌが接続されている。
スイッチＳＷ３６Ｌは、第４のスイッチＳＷ３４と同様に、第４の信号Ｓ３４によりオン、オフ制御され、第２のノードＮＤ３２と第２の電源電圧端子ＴＶＧＮＤとを第４の信号Ｓ３４に応じて選択的に接続する。
すなわち、本第１３の実施形態においては、第２の期間ＰＳＣＤにおいて、第４のスイッチＳＷ３４がオンし、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続され、第２のノードＮＤ３２が外付けキャパシタＣｅｘｔ３１の容量結合により負側の電位（－ｖｒｅｆ）まで降圧され、これと並行してスイッチＳＷ３６Ｌがオンして、スイッチＳＷ３６Ｌがオンの期間、この降圧電圧（－ｖｒｅｆ）が負の電源電圧（第２の電源電圧）より低い供給すべき電圧として第２のノードＮＤ３２からロードライバ３１０Ｌの第２の電源電圧端子ＴＶＧＮＤに供給される。
また、第２の電源電圧端子ＴＶＧＮＤの電圧レベルはキャパシタＣ３２Ｌにより安定なレベルに保持される。
その他構成は上述した第９の実施形態と同様である。
本第１３の実施形態によれば、上述した第９の実施形態の効果と同様の効果を得ることができることはもとより、より良好な降圧電圧の供給動作を実現することが可能となる。
（第１４の実施形態）
図３１は、本発明の第１４の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図３２（Ａ）～（Ｌ）は、本第１４の実施形態に係る固体撮像装置１０Ｍの垂直走査回路３０Ｍにおける電圧供給部３２０Ｍおよびロードライバ３１０Ｍの電圧生成動作等のタイミングチャートである。
本第１４の実施形態に係る固体撮像装置１０Ｍが、上述した第１０の実施形態に係る固体撮像装置１０Ｉと異なる点は、次のとおりである。
本第１４の実施形態に係る固体撮像装置１０Ｍの電圧供給部３２０Ｍでは、第２のノードＮＤ３２とロードライバ３１０Ｍの第２の電源電圧端子ＴＶＧＮＤとの間にスイッチＳＷ３６Ｍが接続され、かつ、第２の電源電圧端子ＴＶＧＮＤと負の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄとの間にキャパシタＣ３２Ｍが接続されている。
スイッチＳＷ３６Ｍは、第４のスイッチＳＷ３４と同様に、第４の信号Ｓ３４によりオン、オフ制御され、第２のノードＮＤ３２と第２の電源電圧端子ＴＶＧＮＤとを第４の信号Ｓ３４に応じて選択的に接続する。
すなわち、本第１４の実施形態においては、第２の期間ＰＳＣＤにおいて、第４のスイッチＳＷ３４がオンし、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続され、第２のノードＮＤ３２が外付けキャパシタＣｅｘｔ３１の容量結合により負側の電位（－ｖｘ（たとえばｖｒｅｆ））まで降圧され、これと並行してスイッチＳＷ３６Ｍがオンして、スイッチＳＷ３６Ｍがオンの期間、この降圧電圧（－ｖｘ（ｖｒｅｆ））が負の電源電圧（第２の電源電圧）より低い供給すべき電圧として第２のノードＮＤ３２からロードライバ３１０Ｍの第２の電源電圧端子ＴＶＧＮＤに供給される。
また、第２の電源電圧端子ＴＶＧＮＤの電圧レベルはキャパシタＣ３２Ｍにより安定なレベルに保持される。
その他構成は上述した第１０の実施形態と同様である。
本第１４の実施形態によれば、上述した第１０の実施形態の効果と同様の効果を得ることができることはもとより、より良好な降圧電圧の供給動作を実現することが可能となる。
（第１５の実施形態）
図３３は、本発明の第１５の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図３４（Ａ）～（Ｈ）は、本第１５の実施形態に係る固体撮像装置１０Ｎの垂直走査回路３０Ｎにおける電圧供給部３２０Ｎおよびロードライバ３１０Ｎの電圧生成動作等のタイミングチャートである。
本第１５の実施形態に係る固体撮像装置１０Ｎが、上述した第１１の実施形態に係る固体撮像装置１０Ｍと異なる点は、次のとおりである。
本第１５の実施形態に係る固体撮像装置１０Ｎの電圧供給部３２０Ｎでは、第２のノードＮＤ３２とロードライバ３１０Ｎの第２の電源電圧端子ＴＶＧＮＤとの間にスイッチＳＷ３６Ｎが接続され、かつ、第２の電源電圧端子ＴＶＧＮＤと負の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄとの間にキャパシタＣ３２Ｎが接続されている。
スイッチＳＷ３６Ｎは、第４のスイッチＳＷ３４と同様に、第４の信号Ｓ３４によりオン、オフ制御され、第２のノードＮＤ３２と第２の電源電圧端子ＴＶＧＮＤとを第４の信号Ｓ３４に応じて選択的に接続する。
すなわち、本第１５の実施形態においては、第２の期間ＰＳＣＤにおいて、第４のスイッチＳＷ３４がオンし、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続され、第２のノードＮＤ３２が外付けキャパシタＣｅｘｔ３１の容量結合により負側の電位（－ｖａａ）まで降圧され、これと並行してスイッチＳＷ３６Ｎがオンして、スイッチＳＷ３６Ｎがオンの期間、この降圧電圧（－ｖａａ）が負の電源電圧（第２の電源電圧）より低い供給すべき電圧として第２のノードＮＤ３２からロードライバ３１０Ｎの第２の電源電圧端子ＴＶＧＮＤに供給される。
また、第２の電源電圧端子ＴＶＧＮＤの電圧レベルはキャパシタＣ３２Ｎにより安定なレベルに保持される。
その他構成は上述した第１１の実施形態と同様である。
本第１５の実施形態によれば、上述した第１１の実施形態の効果と同様の効果を得ることができることはもとより、より良好な降圧電圧の供給動作を実現することが可能となる。
（第１６の実施形態）
図３５は、本発明の第１６の実施形態に係る固体撮像装置の画素部および垂直走査回路の構成例を示す図である。
図３６（Ａ）～（Ｋ）は、本第１６の実施形態に係る固体撮像装置１０Ｏの垂直走査回路３０Ｏにおける電圧供給部３２０Ｏおよびロードライバ３１０Ｏの電圧生成動作等のタイミングチャートである。
本第１６の実施形態に係る固体撮像装置１０Ｏが、上述した第１２の実施形態に係る固体撮像装置１０Ｋと異なる点は、次のとおりである。
本第１６の実施形態に係る固体撮像装置１０Ｏの電圧供給部３２０Ｏでは、第２のノードＮＤ３２とロードライバ３１０Ｏの第２の電源電圧端子ＴＶＧＮＤとの間にスイッチＳＷ３６Ｏが接続され、かつ、第２の電源電圧端子ＴＶＧＮＤと負の電源電位ｖｇｎｄの第２の電源電位線Ｌｖｇｎｄとの間にキャパシタＣ３２Ｏが接続されている。
スイッチＳＷ３６Ｏは、第４のスイッチＳＷ３４と同様に、第４の信号Ｓ３４によりオン、オフ制御され、第２のノードＮＤ３２と第２の電源電圧端子ＴＶＧＮＤとを第４の信号Ｓ３４に応じて選択的に接続する。
すなわち、本第１６の実施形態においては、第２の期間ＰＳＣＤにおいて、第４のスイッチＳＷ３４がオンし、第１のノードＮＤ３１が第２の電源電位線Ｌｖｇｎｄに接続され、第２のノードＮＤ３２が外付けキャパシタＣｅｘｔ３１の容量結合により正側の電位（ｖｒｅｆ）まで昇圧され、これと並行してスイッチＳＷ３６Ｏがオンして、スイッチＳＷ３６Ｏがオンの期間、この昇圧電圧（ｖｒｅｆ）が負の電源電圧（第２の電源電圧）より高い供給すべき電圧として第２のノードＮＤ３２からロードライバ３１０Ｏの第２の電源電圧端子ＴＶＧＮＤに供給される。
また、第２の電源電圧端子ＴＶＧＮＤの電圧レベルはキャパシタＣ３２Ｏ
により安定なレベルに保持される。
その他構成は上述した第１２の実施形態と同様である。
本第１６の実施形態によれば、上述した第１２の実施形態の効果と同様の効果を得ることができることはもとより、より良好な昇圧電圧の供給動作を実現することが可能となる。
以上説明した固体撮像装置１０，１０Ａ～１０Oは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図３７は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器８００は、図３７に示すように、本実施形態に係る固体撮像装置１０，１０Ａ～１０Oが適用可能なＣＭＯＳイメージセンサ８１０を有する。
さらに、電子機器８００は、このＣＭＯＳイメージセンサ８１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）８２０を有する。
電子機器８００は、ＣＭＯＳイメージセンサ８１０の出力信号を処理する信号処理回路(ＰＲＣ)８３０を有する。
信号処理回路８３０は、ＣＭＯＳイメージセンサ８１０の出力信号に対して所定の信号処理を施す。
信号処理回路８３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ８１０として、前述した固体撮像装置１０，１０Ａ～１０Oを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ～１０O・・・固体撮像装置、２０，２０Ａ～２０Ｏ・・・画素部、ＰＸＬ２０・・・画素、ＰＤ２１・・・フォトダイオード、ＴＧ２１－Ｔｒ・・・転送トランジスタ、ＲＳＴ２１－Ｔｒ・・・リセットトランジスタ、ＳＦ２１－Ｔｒ・・・ソースフォロワトランジスタ、ＦＤ２１・・・フローティングディフュージョン、３０・・・垂直走査回路、３１０・・・ロードライバ、３２０・・・電圧供給部、３２１・・・レベル判断部、ＣＭＰ３１，ＣＭＰ３１Ｄ・・・比較器、ＣＮＴ・・・カウンタ、ＮＤ３１・・・第１のノード、ＮＤ３２・・・第２のノード、Ｃｅｘｔ３１・・・キャパシタ、ｖａａ・・・第１の電源電位（正の電源電位）、Ｌｖａａ・・・第１の電源電位線、ｖｇｎｄ・・・第２の電源電位（負の電源電位）、Ｌｖｇｎｄ・・・第２の電源電位線、ＳＷ３１・・・第１のスイッチ、ＳＷ３２・・・第２のスイッチ、ＳＷ３３・・・第３のスイッチ、ＳＷ３４・・・第４のスイッチ、ＳＷ３５・・・第５のスイッチ、ＳＷ３６Ｄ～ＳＷ３６Ｇ，ＳＷ３６Ｌ～ＳＷ３６Ｏ・・・スイッチ、Ｃ３６Ｄ～Ｃ３６Ｇ，Ｃ３６Ｌ～Ｃ３６Ｏ・・・キャパシタ、４０・・・読み出し回路（カラム読み出し回路）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、８００・・・電子機器、８１０・・・ＣＭＯＳイメージセンサ、８２０・・・光学系、８３０・・・信号処理回路（ＰＲＣ）。

Claims (21)

  1. 複数の画素が行列状に配置された画素部と、
    所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、
    前記読み出し部は、
    前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、
    第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、
    前記電圧供給部は、
    第１のノードと、
    第２のノードと、
    第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、
    第１の電源電位と、
    第２の電源電位と、
    前記第１の電源電位と前記第１のノードまたは前記第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、
    前記第２の電源電位と前記第２のノードまたは前記第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、を含み、さらに、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、の少なくともいずれかを含み、
    前記第３のスイッチを含む場合は、前記第１のノードが前記ドライバの第１の電源電圧端子に接続され、
    前記第４のスイッチを含む場合は、前記第２のノードが前記ドライバの第２の電源電圧端子に接続される
    固体撮像装置。
  2. 前記電圧供給部は、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する前記第３のスイッチを含み、前記ドライバに正側の第１の電源電圧より高い電圧を供給する場合、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、前記第１のノードの電位を前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第３の信号をアクティブにして前記第３のスイッチをオンさせて、前記第１のノードの電位を前記第１の電源電位より高く当該第１の電源電位の２倍の電位までの電位に設定し、
    前記ドライバは、
    前記第２の期間に生成された第１の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    請求項１記載の固体撮像装置。
  3. 前記電圧供給部は、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する前記第３のスイッチを含み、前記ドライバに正側の第１の電源電圧より低い電圧を供給する場合、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第３の信号をアクティブにして前記第３のスイッチをオンさせて、前記第１のノードの電位を前記第１の電源電位より所定電位分低い電位までの電位に設定し、
    前記ドライバは、
    前記第２の期間に生成された第１の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    請求項１記載の固体撮像装置。
  4. 前記ドライバの正側の第１の電源電圧端子と前記第１のノードとの間を選択的に接続するスイッチを有する
    請求項１から３のいずれか一に記載の固体撮像装置。
  5. 前記ドライバの正側の第１の電源電圧端子に接続されたキャパシタを有する
    請求項４記載の固体撮像装置。
  6. 前記電圧供給部は、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する前記第４のスイッチを含み、前記ドライバに負側の第２の電源電圧より低い電圧を供給する場合、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、前記第１のノードの電位を前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第４の信号をアクティブにして前記第４のスイッチをオンさせて、前記第２のノードの電位を前記第２の電源電位より低く、負側に所定電位までの電位に設定し、
    前記ドライバは、
    前記第２の期間に生成された第２の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    請求項１から５のいずれか一に記載の固体撮像装置。
  7. 前記電圧供給部は、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する前記第４のスイッチを含み、前記ドライバに負側の第２の電源電圧より高い電圧を供給する場合、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第４の信号をアクティブにして前記第４のスイッチをオンさせて、前記第２のノードの電位を前記第２の電源電位より高く、正側に所定電位までの電位に設定し、
    前記ドライバは、
    前記第２の期間に生成された第２の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    請求項１から５のいずれか一に記載の固体撮像装置。
  8. 前記ドライバの負側の第２の電源電圧端子と前記第２のノードとの間を選択的に接続するスイッチを有する
    請求項１から７のいずれか一に記載の固体撮像装置。
  9. 前記ドライバの負側の第２の電源電圧端子に接続されたキャパシタを有する
    請求項８記載の固体撮像装置。
  10. 前記電圧供給部は、
    前記第１のノードまたは前記第２のノードの電位レベルが参照電圧に達していないと判断しているときは、前記第１の信号をアクティブで前記第１のスイッチに出力して当該第１のスイッチをオンさせ、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達したと判断したときは前記第１の信号を非アクティブで前記第１のスイッチに出力して当該第１のスイッチをオフさせるレベル判断部を含む
    請求項２，３，６，７のいずれか一に記載の固体撮像装置。
  11. 前記レベル判断部は、
    前記第１のノードまたは前記第２のノードの電位レベルと参照電圧とを比較し、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達していない場合には、前記第１の信号をアクティブで前記第１のスイッチに出力して当該第１のスイッチをオンさせ、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達した場合には前記第１の信号を非アクティブで前記第１のスイッチに出力して当該第１のスイッチをオフさせる比較器を含む
    請求項１０記載の固体撮像装置。
  12. 前記レベル判断部は、
    クロックをカウントし、カウント値が、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達していない場合に相当する値のときは、前記第１の信号をアクティブで前記第１のスイッチに出力して当該第１のスイッチをオンさせ、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達した場合に相当する値に達すると、前記第１の信号を非アクティブで前記第１のスイッチに出力して当該第１のスイッチをオフさせるカウンタを含む
    請求項１０記載の固体撮像装置。
  13. 前記レベル判断部は、イネーブル信号がアクティブのときレベル判断処理を行い、
    前記電圧供給部は、
    前記第１のノードと前記第２のノードとを第５の信号に応じて選択的に接続する第５のスイッチを含み、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する前記第３のスイッチを含み、前記ドライバに正側の第１の電源電圧より高い電圧または低い電圧を供給する場合、
    前記第１の期間の前にリセット期間が設定され、
    前記リセット期間には、
    前記イネーブル信号を非アクティブとして前記レベル判断部を非動作状態に保持して非アクティブの前記第１の信号により前記第１のスイッチをオフさせた状態で、
    アクティブの前記第２の信号および前記第５の信号により前記第２のスイッチおよび前記第５のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、前記第１のノードおよび前記第２のノードを前記第２の電源電位に設定しリセットし、
    前記第１の期間に、
    前記イネーブル信号をアクティブとして前記レベル判断部を動作状態に保持してアクティブの前記第１の信号により前記第１のスイッチをオンさせる
    請求項１０から１２のいずれか一に記載の固体撮像装置。
  14. 前記レベル判断部は、イネーブル信号がアクティブのときレベル判断処理を行い、
    前記電圧供給部は、
    前記第１のノードと前記第２のノードとを第５の信号に応じて選択的に接続する第５のスイッチを含み、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する前記第４のスイッチを含み、前記ドライバに負側の第２の電源電圧より低い電圧または高い電圧を供給する場合、
    前記第１の期間の前にリセット期間が設定され、
    前記リセット期間には、
    前記イネーブル信号を非アクティブとして前記レベル判断部を非動作状態に保持して非アクティブの前記第１の信号により前記第１のスイッチをオフさせた状態で、
    アクティブの前記第２の信号および前記第５の信号により前記第２のスイッチおよび前記第５のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、前記第１のノードおよび前記第２のノードを前記第２の電源電位に設定しリセットし、
    前記第１の期間に、
    前記イネーブル信号をアクティブとして前記レベル判断部を動作状態に保持してアクティブの前記第１の信号により前記第１のスイッチをオンさせる
    請求項１０から１２のいずれか一に記載の固体撮像装置。
  15. 前記画素は、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を、対応する前記制御信号線に転送用駆動制御信号が印加される転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を出力ノードに出力するソースフォロワ素子と、
    対応する前記制御信号線にリセット用駆動制御信号が印加されるリセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含む
    請求項１から１４のいずれか一に記載の固体撮像装置。
  16. 複数の画素が行列状に配置された画素部と、
    所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、
    前記読み出し部は、
    前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、
    第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、
    前記電圧供給部は、
    第１のノードと、
    第２のノードと、
    第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、
    第１の電源電位と、
    第２の電源電位と、
    前記第１の電源電位と前記第１のノードまたは第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、
    前記第２の電源電位と前記第２のノードまたは第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、を含み、前記第１のノードが前記ドライバの第１の電源電圧端子に接続された固体撮像装置の駆動方法であって、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、
    前記第１のノードの電位を、前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、または、
    前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第３の信号をアクティブにして前記第３のスイッチをオンさせて、
    前記第１のノードの電位を前記第１の電源電位より高く当該第１の電源電位の２倍の電位までの電位に設定し、または、
    前記第１のノードの電位を前記第１の電源電位より所定電位分低い電位までの電位に設定し、
    前記ドライバにおいて、
    前記第２の期間に生成された第１の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する、または、
    前記第２の期間に生成された第１の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第１の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    固体撮像装置の駆動方法。
  17. 複数の画素が行列状に配置された画素部と、
    所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、
    前記読み出し部は、
    前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、
    第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、
    前記電圧供給部は、
    第１のノードと、
    第２のノードと、
    第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、
    第１の電源電位と、
    第２の電源電位と、
    前記第１の電源電位と前記第１のノードまたは前記第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、
    前記第２の電源電位と前記第２のノードまたは前記第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、を含み、前記第２のノードが前記ドライバの第２の電源電圧端子に接続された固体撮像装置の駆動方法であって、
    第１の期間に、
    アクティブの前記第１の信号および前記第２の信号により前記第１のスイッチおよび前記第２のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、
    前記第１のノードの電位を前記第１の電源電位に設定し、前記第２のノードの電位を基準電位である前記第２の電源電位に設定し、または、
    前記第１のノードの電位を基準電位である前記第２の電源電位に設定し、前記第２のノードの電位を前記第１の電源電位に設定し、
    第２の期間に、
    前記第１の信号および前記第２の信号を非アクティブにして前記第１のスイッチおよび前記第２のスイッチをオフさせ、前記第４の信号をアクティブにして前記第４のスイッチをオンさせて、前記第２のノードの電位を前記第２の電源電位より低く、負側に前記第１の電源電位までの電位に設定し、または、
    前記第２のノードの電位を前記第２の電源電位より高く、正側に所定電位までの電位に設定し、
    前記ドライバにおいて、
    前記第２の期間に生成された第２の電源電圧より低い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より低い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する、または、
    前記第２の期間に生成された第２の電源電圧より高い電圧の供給を受けた状態で、前記制御信号を受けて第２の電源電圧より高い電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加する
    固体撮像装置の駆動方法。
  18. 前記電圧供給部にレベル判断部を設け、
    前記レベル判断部において、
    前記第１のノードまたは前記第２のノードの電位レベルが参照電圧に達していないと判断しているときは、前記第１の信号をアクティブで前記第１のスイッチに出力して当該第１のスイッチをオンさせ、前記第１のノードまたは前記第２のノードの電位レベルが前記参照電圧に達したと判断したときは前記第１の信号を非アクティブで前記第１のスイッチに出力して当該第１のスイッチをオフさせる
    請求項１６または１７記載の固体撮像装置の駆動方法。
  19. 前記レベル判断部により、イネーブル信号がアクティブのときレベル判断処理を行い、
    前記電圧供給部に、
    前記第１のノードと前記第２のノードとを第５の信号に応じて選択的に接続する第５のスイッチを設け、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチを設け、前記ドライバに正側の第１の電源電圧より高い電圧を供給する場合、
    前記第１の期間の前にリセット期間を設定し、
    前記リセット期間には、
    前記イネーブル信号を非アクティブとして前記レベル判断部を非動作状態に保持して非アクティブの前記第１の信号により前記第１のスイッチをオフさせた状態で、
    アクティブの前記第２の信号および前記第５の信号により前記第２のスイッチおよび前記第５のスイッチをオンさせ、非アクティブの前記第３の信号により前記第３のスイッチをオフさせて、前記第１のノードおよび前記第２のノードを前記第２の電源電位または前記第１の電源電位に設定しリセットし、
    前記第１の期間に、
    前記イネーブル信号をアクティブとして前記レベル判断部を動作状態に保持してアクティブの前記第１の信号により前記第１のスイッチをオンさせる
    請求項１８記載の固体撮像装置の駆動方法。
  20. 前記レベル判断部により、イネーブル信号がアクティブのときレベル判断処理を行い、
    前記電圧供給部に、
    前記第１のノードと前記第２のノードとを第５の信号に応じて選択的に接続する第５のスイッチを設け、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチを設け、前記ドライバに負側の第２の電源電圧より低い電圧を供給する場合、
    前記第１の期間の前にリセット期間を設定し、
    前記リセット期間には、
    前記イネーブル信号を非アクティブとして前記レベル判断部を非動作状態に保持して非アクティブの前記第１の信号により前記第１のスイッチをオフさせた状態で、
    アクティブの前記第２の信号および前記第５の信号により前記第２のスイッチおよび前記第５のスイッチをオンさせ、非アクティブの前記第４の信号により前記第４のスイッチをオフさせて、前記第１のノードおよび前記第２のノードを前記第２の電源電位または前記第１の電源電位に設定しリセットし、
    前記第１の期間に、
    前記イネーブル信号をアクティブとして前記レベル判断部を動作状態に保持してアクティブの前記第１の信号により前記第１のスイッチをオンさせる
    請求項１８記載の固体撮像装置の駆動方法。
  21. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    複数の画素が行列状に配置された画素部と、
    所定の制御信号線に制御信号に応じた所定レベルの駆動制御信号を印加して前記画素部から１行または複数行単位で画素信号の読み出しを行う読み出し部と、を有し、
    前記読み出し部は、
    前記制御信号を受けて供給される電圧レベルの前記駆動制御信号を対応する前記制御信号線に印加するドライバと、
    第１の電源電圧と異なる電圧または第２の電源電圧と異なる電圧を前記ドライバに供給する電圧供給部と、を含み、
    前記電圧供給部は、
    第１のノードと、
    第２のノードと、
    第１の電極が前記第１のノードに接続され、第２の電極が前記第２のノードに接続されたキャパシタと、
    第１の電源電位と、
    第２の電源電位と、
    前記第１の電源電位と前記第１のノードまたは第２のノードとを第１の信号に応じて選択的に接続する第１のスイッチと、
    前記第２の電源電位と前記第２のノードまたは第１のノードとを第２の信号に応じて選択的に接続する第２のスイッチと、を含み、さらに、
    前記第１の電源電位と前記第２のノードとを第３の信号に応じて選択的に接続する第３のスイッチと、
    前記第２の電源電位と前記第１のノードとを第４の信号に応じて選択的に接続する第４のスイッチと、の少なくともいずれかを含み、
    前記第３のスイッチを含む場合は、前記第１のノードが前記ドライバの第１の電源電圧端子に接続され、
    前記第４のスイッチを含む場合は、前記第２のノードが前記ドライバの第２の電源電圧端子に接続される
    電子機器。
JP2019116368A 2018-07-30 2019-06-24 固体撮像装置、固体撮像装置の駆動方法、および電子機器 Active JP7514065B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/526,839 US10694133B2 (en) 2018-07-30 2019-07-30 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TW108127059A TWI753278B (zh) 2018-07-30 2019-07-30 固態攝像裝置、固態攝像裝置之驅動方法、及電子機器
EP19189029.2A EP3606047B1 (en) 2018-07-30 2019-07-30 Solid-state imaging device and method for driving a solid-state imaging device
CN201910696127.4A CN110784670B (zh) 2018-07-30 2019-07-30 固态摄像装置、固态摄像装置的驱动方法，以及电子机器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142377 2018-07-30
JP2018142377 2018-07-30

Publications (3)

Publication Number Publication Date
JP2020025249A JP2020025249A (ja) 2020-02-13
JP2020025249A5 JP2020025249A5 (ja) 2022-06-30
JP7514065B2 true JP7514065B2 (ja) 2024-07-10

Family

ID=69619015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019116368A Active JP7514065B2 (ja) 2018-07-30 2019-06-24 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (1)

Country Link
JP (1) JP7514065B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263150B2 (ja) 2015-05-29 2018-01-17 株式会社椿本チエイン テンショナ
WO2024014107A1 (ja) * 2022-07-11 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置および光検出装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020922A (ja) 2003-06-27 2005-01-20 Toko Inc チャージポンプ回路
CN1798272A (zh) 2004-11-08 2006-07-05 三星电子株式会社 互补金属氧化物半导体图像传感器和相关的操作方法
JP2006319684A (ja) 2005-05-13 2006-11-24 Sony Corp 撮像装置と撮像装置用の電源供給方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020922A (ja) 2003-06-27 2005-01-20 Toko Inc チャージポンプ回路
CN1798272A (zh) 2004-11-08 2006-07-05 三星电子株式会社 互补金属氧化物半导体图像传感器和相关的操作方法
JP2006319684A (ja) 2005-05-13 2006-11-24 Sony Corp 撮像装置と撮像装置用の電源供給方法

Also Published As

Publication number Publication date
JP2020025249A (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
KR101705491B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
TWI719801B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
CN109769097B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US9232165B2 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
US7616146B2 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
CN107888807B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US10440302B2 (en) Imaging device including pixel
US8125550B2 (en) Correlation double sampling circuit for image sensor
CN110771157B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子机器
KR100542691B1 (ko) 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
WO2016163228A1 (ja) 固体撮像装置、電子機器、およびａｄ変換装置
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
WO2010080096A1 (en) Image sensor with controllable transfer gate voltages
TW200845737A (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
JP7514065B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6152992B2 (ja) 固体撮像装置およびカメラ
CN110784670B (zh) 固态摄像装置、固态摄像装置的驱动方法，以及电子机器
US8957953B2 (en) Imaging device and endoscopic device
JP2006311008A (ja) 撮像装置
WO2012001870A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240628