JP7495173B2 - 短波赤外焦平面アレイ、ならびにその利用方法および製造方法 - Google Patents

短波赤外焦平面アレイ、ならびにその利用方法および製造方法 Download PDF

Info

Publication number
JP7495173B2
JP7495173B2 JP2023514057A JP2023514057A JP7495173B2 JP 7495173 B2 JP7495173 B2 JP 7495173B2 JP 2023514057 A JP2023514057 A JP 2023514057A JP 2023514057 A JP2023514057 A JP 2023514057A JP 7495173 B2 JP7495173 B2 JP 7495173B2
Authority
JP
Japan
Prior art keywords
layer
wafer
fpa
swir
photosites
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023514057A
Other languages
English (en)
Other versions
JP2023539884A (ja
Inventor
レヴィ，ウリエル
Original Assignee
トライアイ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トライアイ リミテッド filed Critical トライアイ リミテッド
Publication of JP2023539884A publication Critical patent/JP2023539884A/ja
Application granted granted Critical
Publication of JP7495173B2 publication Critical patent/JP7495173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Lenses (AREA)

Description

発明の詳細な説明
〔関連出願の相互参照〕
本出願は、２０２０年８月３１日に出願された米国仮特許出願第６３／０７２，２４９号の優先権を主張するものである。その全体が、参照によって本明細書に援用される。
〔分野〕
本開示は、短波赤外（short wave infrared：ＳＷＩＲ）焦平面アレイ（focal plane array：ＦＰＡ）に関し、その利用方法および製造方法に関する。特に、本開示は、感光性ピクセルの一部としてゲルマニウム（Ｇｅ）構成要素（コンポーネント）を含むＳＷＩＲ ＦＰＡに関する。
〔背景〕
ディープエッチングされたＧｅの反射率、透過率、および吸光度は、Ｓｔｅｇｌｉｃｈ、Ｍａｒｔｉｎらによって研究されており、Ａｐｐｌ． Ｐｈｙｓ． Ａ （２０１６） １２２：８３６， ＤＯＩ １０．１００７／ｓ００３３９－０１６－０３１８－ｙに公表された彼らの論文“Ｂｌａｃｋ Ｇｅ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ”において論じられている。シリコン（Ｓｉ）基板上にゲルマニウム（Ｇｅ）感光性構成要素を備える、経済的かつ効率的な焦平面アレイ（ＦＰＡ）センサを製造および利用する技術が、産業界において必要とされている。
従来のアプローチ、伝統的なアプローチ、および提案されてきたアプローチのさらなる制限および欠点は、これらのアプローチと、本出願の残りの部分に図面を参照しつつ記載された本出願に係る主題との比較を通じて、当業者に明らかとなるだろう。
〔概要〕
様々な実施形態において、ＳＷＩＲ ＦＰＡの製造方法であって、Ｇｅ層の種々の位置から種々の量のＧｅを除去し、その結果、前記ＳＷＩＲ焦平面アレイの複数のフォトサイトの各々について、少なくとも０．３μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体（proximate structures）を備える、Ｇｅの少なくとも１つの識別可能な（distinct）感光性領域が得られるように、Ｓｉウェハ上に実装された前記Ｇｅ層をエッチングする工程と、少なくともＧｅの複数の前記近接構造体の平均高さまで、Ｇｅの複数の前記近接構造体間の複数のギャップが充填されるように、エッチングされた前記Ｇｅ層上にフィラー材料を堆積（depositing）させる工程と、前記Ｓｉウェハが感光性検出アレイの他のウェハと接合できるようになるように、前記Ｓｉウェハの頂面を研磨する工程と、複数の前記フォトサイトの各々について複数の電気接点を作り出して、それぞれの前記フォトサイトによって検出された検出情報が読み出されるように、金属層を堆積させる工程と、を含む、方法が提供される。
一部の実施形態において、前記Ｇｅ層をエッチングする前記工程は、当該焦平面アレイの各フォトサイトについて、Ｇｅの平坦部分を保護する工程を含み、前記金属層を堆積させる前記工程は、それぞれの識別可能なＧｅの前記感光性領域から電気データが読み出されるように、それぞれの識別可能なＧｅの前記感光性領域に接続された金属電気接点を前記平坦部分に作り出す工程を含む。
一部の実施形態において、エッチングする前記工程は、光が当該Ｓｉ層から前記Ｇｅ層に入った後に前記Ｇｅ層の面を通じて前記Ｇｅから出る前記Ｇｅ層の当該面において前記Ｇｅ層をエッチングする工程を含む。
一部の実施形態において、方法は、前記ＳｉウェハのＳｉ基板を２０μｍ未満の厚さに研磨する工程をさらに含む。一部の実施形態において、前記Ｓｉ基板を研磨する前記工程に続いて、通過する光の少なくとも１つの光特性を操作する目的のために、前記Ｓｉ基板の研磨した面に少なくとも１つの誘電体層を接合する工程が実施され、少なくとも１つの前記光特性は、光の振幅、位相、偏光および／またはスペクトル特性からなる群から選択される。
一部の実施形態において、方法は、前記Ｓｉウェハの電極が読み出し集積回路（Readout Integrated Circuit：ＲＯＩＣ）ウェハの電極に接触するように、前記Ｇｅ層がエッチングされた前記Ｓｉウェハを前記ＲＯＩＣウェハに接合する工程であって、それによって、前記ＳｉウェハのＧｅに基づく複数の前記フォトサイトによって捕捉された光子の数に対応する電気信号の前記ＲＯＩＣウェハによる処理を可能にする工程をさらに含む。
一部の実施形態において、前記Ｇｅ層の厚さは、１０μｍ未満である。
一部の実施形態において、前記Ｇｅ層をエッチングする工程に先立って、前記Ｇｅ層を前記Ｓｉウェハ上で成長させる工程が実施され、成長させる前記工程に先立って、前記Ｇｅが堆積するＳｉ層を処理する工程が実施され、処理する前記工程は、ドーピング、ウェルリング（welling）、パッシベーション、および電気接点堆積からなる複数のウェハ処理ステージの群から選択される少なくとも１つの処理を含む。
一部の実施形態において、前記Ｇｅ層は、Ｇｅの複数の非接続領域から構成されており、その各々は、以前に堆積した層内に形成された凹部内において、Ｓｉ層上に堆積したものであり、当該以前に堆積した層は、前記Ｇｅが成長する前記Ｓｉ層上に堆積したものである。
一部の実施形態において、Ｇｅの複数の前記近接構造体の前記平均高さは、１μｍより大きく、Ｇｅの複数の前記近接構造体の平均高さ対幅比は、少なくとも５である。
一部の実施形態において、堆積させる前記工程は、当該フィラーの化学蒸着および当該フィラーのスパッタリングからなる処理の群から選択される少なくとも１つの堆積処理を含む。
一部の実施形態において、方法は、ＳＷＩＲ光の検出ができる、前記Ｇｅを含むフォトダイオードが作製されるように、当該Ｇｅにドープする工程をさらに含む。
一部の実施形態において、方法は、ＳＷＩＲ光の光検出を目的とするダイオードが前記Ｓｉ内に作製されるように、当該Ｓｉにドープする工程をさらに含み、当該ＳＷＩＲ光は、前記Ｇｅに吸収されてキャリアを生成し、当該キャリアは、前記Ｓｉ層に移動される。
様々な実施形態において、複数の感光性フォトサイトを有するＳＷＩＲ ＦＰＡであって、前記ＦＰＡによって検出可能な光がＳｉ層を通じて前記ＦＰＡの複数のフォトダイオードに到達する、当該Ｓｉ層と、複数の識別可能な感光性領域を含む、少なくとも１つのＧｅ層であって、複数の識別可能な前記感光性領域が、複数の前記感光性フォトサイトの各々において少なくとも１つの感光性領域を含み、複数の識別可能な前記感光性領域の各々が、少なくとも０．５μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体を備える、少なくとも１つのＧｅ層と、複数の識別可能な前記感光性領域を覆うパッシベーション層であって、少なくともＧｅの複数の前記近接構造体の平均高さまで、Ｇｅの複数の前記近接構造体間のギャップを充填する、パッシベーション層と、感光性検出アレイの他のウェハが接合され得る研磨した頂面と、Ｇｅの種々の識別可能な前記感光性領域によって吸収された光子の数を示す複数の電気信号を前記他のウェハに伝送するための複数の金属電極と、を備えるＳＷＩＲ ＦＰＡが提供される。
一部の実施形態において、前記ＦＰＡの各フォトサイトは、それぞれの前記フォトサイトの複数の前記近接構造体に結合したＧｅの平坦部分と、前記平坦部分に結合した少なくとも１つの金属電極と、を備える。
一部の実施形態において、前記Ｓｉ層の厚さは、２０μｍ未満である。
一部の実施形態において、ＳＷＩＲ ＦＰＡは、前記Ｓｉ層の研磨した面に接合された、少なくとも１つの光有効層（photo effective layer）をさらに備える。
一部の実施形態において、前記Ｇｅ層の厚さは、５μｍ未満である。
一部の実施形態において、Ｇｅの複数の前記近接構造体の前記平均高さは、１μｍよりも大きく、Ｇｅの複数の前記近接構造体の平均高さ対幅比は、少なくとも５である。
一部の実施形態において、ＳＷＩＲ ＦＰＡは、Ｇｅの実質的に平坦な複数のパッチ（patch）を含む、第２の複数の第２フォトサイトをさらに備え、複数の前記第２フォトサイトの各々は、前記他のウェハに接続可能な少なくとも１つの電極を備える。
様々な実施形態において、電気光学（electro-optical：ＥＯ）検出システムであって、前述または後述のＳＷＩＲ ＦＰＡを備え、さらに、前記ＥＯ検出システムの視野からの光を前記ＳＷＩＲ ＦＰＡ上へ向けるための、少なくとも１つの光学インターフェースと、当該ＦＰＡの前記Ｓｉウェハに接合された、ＲＯＩＣウェハであって、前記Ｓｉウェハの金属電極が、前記ＲＯＩＣウェハの金属電極に接触しており、それによって、前記ＳｉウェハのＧｅに基づく複数の当該フォトサイトによって捕捉された光子の数に対応する電気信号の前記ＲＯＩＣウェハによる処理が可能になっており、前記ＲＯＩＣウェハは、種々のフォトサイトによって検出された光子の前記数を示す検出データを外部システムに提供するための少なくとも１つの出力インターフェースを備える、ＲＯＩＣウェハと、前記視野のＩＲ画像が提供されるように、前記ＲＯＩＣウェハによって提供された前記検出データを処理するよう動作可能なプロセッサと、を備えるシステムが提供される。
〔図面の簡単な説明〕
本明細書に開示された実施形態の非限定的な例は、このパラグラフに続いて列挙される本明細書に添付の図面を参照しつつ、以下に記載される。２つ以上の図に現れる同一の構造、要素または部分は、それらが現れる全ての図において、同じ符号によってラベル付けされ得る。図面および説明は、本明細書に開示された実施形態を明瞭かつ明確にすることを意図したものであり、いかなる点においても、限定性を有するものと見なされるべきではない。すべての図面は、本開示に係る主題の実施例による、装置またはフローチャートを示す。図面に関して、
図１Ａ～図１Ｊは、本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す、概略機能断面図である；
図２は、本開示に係る主題の実施例による、ＦＰＡの製造方法の一実施形態を示す；
図３Ａは、本開示に係る主題の実施例による、例示的なＦＰＡセンサの製造方法における種々のステージを示す、概略機能断面図を含む；
図３Ｂは、本開示に係る主題の実施例による、例示的なＦＰＡセンサの製造方法における種々のステージを示す、概略機能断面図を含む；
図４は、本開示に係る主題の実施例による、電気光学（ＥＯ）検出システムの一実施形態を示す。
〔詳細な説明〕
以下の詳細な説明では、本開示についての十分な理解が提供されるように、多数の特定の詳細が開示されている。ただし、これらの特定の詳細が無くとも本開示を実施し得ることが、当業者によって理解されるだろう。他の例では、周知の方法、手順、およびコンポーネントについては、本開示を不明瞭としないよう、詳細に説明していない。
開示された図面および説明において、同一の参照番号は、異なる実施形態または構成に共通するコンポーネントを示す。
別段の定めが無い限り、以下の議論から明らかである通り、明細書の全体にわたって、「処理する（processing）」、「計算する（calculating）」、「演算する（computing）」、「決定する（determining）」、「生成する（generating）」、「セット（設定）する（setting）」、「設定（構成）する（configuring）」、「選択する（selecting）」、「定義する（defining）」等の用語（ターム）を利用する議論には、データを操作する、および／または、当該データを他のデータへと変換する、コンピュータの働きおよび／または処理が含まれることが理解される。そして、当該データは、例えば電子的な諸量等の物理量として表され、および／または、当該データは、物理的対象を表すことが理解される。
「コンピュータ（computer）」、「プロセッサ（processor）」、および「コントローラ（controller）」という用語は、非限定的な例として、パーソナルコンピュータ、サーバ、コンピューティングシステム、通信デバイス、プロセッサ（例えば、デジタル信号プロセッサ（digital signal processor：ＤＳＰ）、マイクロコントローラ、フィールドプログラマブルゲートアレイ（field programmable gate array：ＦＰＧＡ）、特定用途向け集積回路（application specific integrated circuit：ＡＳＩＣ）等）、他の任意の電子コンピューティングデバイス、および／または、これらの任意の組合せを含む、データ処理能力を有する任意の種類の電子デバイスを包含するものと、広範に解釈されるべきである。
本明細書における教示に係る動作は、所望の目的のために特別に作成されたコンピュータによって実行されてもよいし、あるいは、コンピュータ可読記憶媒体に格納されたコンピュータプログラムによって所望の目的のために特別に構成された汎用コンピュータによって実行されてもよい。
本明細書において使用されている通り、「例えば（for example）」、「等（such）」、「例として（for instance）」というフレーズおよびそれらの変形語は、本明細書において開示されている主題についての非限定的な実施形態を説明している。本明細書において、「ある場合（one case）」、「一部の場合（some cases）」、「他の場合（other case）」、またはそれらの変形語への言及は、（１つ以上の）実施形態に関連して説明されている特定の構成、構造、または特性が、本明細書において開示されている主題の少なくとも１つの実施形態に含まれることを意味している。このため、「ある場合」、「一部の場合」、「他の場合」というフレーズまたはそれらの変形語の出現は、必ずしも同じ（１つ以上の）実施形態を指しているわけではない。
明瞭化のために、個別の実施形態の文脈において説明されている、本明細書において開示されている主題についての特定の構成は、単一の実施形態において組み合わせて提供されてもよいことが理解される。逆に、簡潔化のために、単一の実施形態の文脈において説明されている、本明細書において開示されている主題の様々な構成は、個別に提供されてもよいし、あるいは、任意の適切なサブコンビネーション（副次的な組み合わせ）として提供されてもよい。
本開示の主題についての実施形態では、図示されている１つ以上のステージ（段階）は、異なる順序によって実行されてよく、および／または、当該ステージの１つ以上のグループが同時に実行されてもよい。その逆も然りである。各図は、本開示の主題についての実施形態に係るシステムアーキテクチャの一般的な模式図を示す。本明細書において定義および説明されている通り、図中の各モジュールは、機能を実行するソフトウェア、ハードウェア、および／またはファームウェアの任意の組み合わせによって構成されてよい。図中の各モジュールは、１つの位置に集中的に配置されていてもよいし、あるいは、２つ以上の位置に分散して配置されていてもよい。
本明細書における方法へのいかなる言及も、（ｉ）当該方法を実行できるシステムに準用（必要な変更を加えたうえで適用）されるべきであり、かつ、（ｉｉ）コンピュータによって一旦実行されると、当該方法を実行する結果を生じさせる命令を格納する非一時的なコンピュータ可読媒体にも準用されるべきである。
本明細書におけるシステムへのいかなる言及も、（ｉ）当該システムによって実行され得る方法に準用されるべきであり、かつ、（ｉｉ）当該システムによって実行され得る命令を格納する非一時的なコンピュータ可読媒体にも準用されるべきである。
図１Ａ～図１Ｅは、本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサ１００（ＦＰＡ１００とも称される）の実施例を示す、概略機能断面図である。これらの図の各々には、簡略化のため、ＦＰＡ１００の３つのフォトサイト（photosite：ＰＳ）１０２（「ピクセル」とも称される）が示されている。しかしながら、実際のＦＰＡ１００には、かなり多数のＰＳを実装することができ、例えば、１次元（１Ｄ）として、または、２次元（２Ｄ）アレイとして、配置することができる。種々のＰＳは、任意の好適な方法（例えば、トレンチ（trench））により互いに分離され得るが、簡略化のため、かかる分離は、図１Ａ～図１Ｅには示されていない。種々の図において、ＦＰＡ１００に使用される参照番号には、識別文字が含まれる（例えば、１００Ａ、１００Ｂ．．．１００Ｅ）。
ＦＰＡ１００の各ＰＳ１０２は、少なくとも１つのＧｅパッチ１０４を含む。これは、任意選択的に（optionally）、半導体フォトダイオードに対するアノードまたはカソードとして機能し得る。当該半導体フォトダイオードもまた、対応するカソードまたはアノードとしてのＳｉを含む。少なくとも１つのＧｅパッチ１０４は、酸化Ｓｉ（ＳｉＯ２）の層１０６または別の材料（例えば、窒化Ｓｉ（Ｓｉ３Ｎ４））の層１０６に接触している。この層は、パッシベーション層として実装することができ、かつ／または、平坦化層（planarization layer）等の別の機能性を有する層として実装することができる。種々の形状のＧｅパッチ１０４が、種々のＰＳ１０２に示されている。しかしながら、必ずしもそうである必要はなく、単一のＦＰＡ１００に、（例えば、箱形、切頭角錐形、および切頭レンズ形等の均一な全形を有する）単一のタイプの複数のＧｅパッチ１０４が含まれてもよいことに留意されたい。関連する図における種々の形状は、少数の非限定的な実施例として提供されたものである。また、各ＰＳ１０２は、フォトダイオードに衝突する（当たる）光が電荷へ変換することから生じる検出信号をＰＳ１０２から読み出すための、１または複数の電極１０８を含む。好都合には、電極１０８は、金属、または、他の任意の適切な伝導性材料から作製されてもよい。複数の読み出し電極１０８のうちの少なくとも１つの読み出し電極１０８は、各ＰＳ１０２のＳｉまたはＧｅのいずれかに接続されるはずである。その他の電極１０８は、各ＰＳ１０２に接続されてもよく、または、複数のＰＳ１０２に対して、さらにはアレイ全体に対して、共通に使用することができる。電極１０８のいくつかの可能な配置が、種々の図１Ａ～図１Ｅにおいて、それぞれのＦＰＡ１００の他の要素（例えば、Ｇｅパッチ１０４の形状）と無関係に、非限定的に例示されている。なお、効率を向上させるために、Ｇｅ１０４の１または複数の部分がドープされ得ることに留意されたい。Ｇｅの種々の領域は、異なるように（例えば、異なるドーパントを使用して、かつ／または、異なるドーピングの程度で）ドープされてもよい。
加えて、ＦＰＡ１００には、ＧｅおよびＦＰＡ１００のその他の材料が接続される、連続シリコン（Ｓｉ）層１１０が含まれている。連続Ｓｉ層１１０は、Ｇｅが実装される基板Ｓｉウェハ、または、所望の特性を有するように成長したエピタキシャル層であってもよい。任意選択的に、Ｓｉ層１１０は、例えば、数マイクロメートルまたは数十マイクロメートル（例えば、４μｍ、８μｍ、１５μｍ、３０μｍ）までその厚さが減少されるように、製造中に研磨されてもよい。連続Ｓｉ層は、それが１つのＰＳ１０２から別のＰＳ１０２へと連続しており、場合によっては、ＦＰＡ１００全体にわたって連続しているという点において、連続的である。
図１Ａには、Ｇｅの複数の急峻な構造体（例えば、ニードル、角錐、リッジ（ridge））が作り出されるようにＧｅが処理された、ＦＰＡセンサ１００の一実施形態が例示されている。エッチングされていないＧｅパッチと比較して、より多くの光子が、当該急峻な構造体によって吸収され得る。実装されるＧｅの物理的特性に応じて、処理後のＧｅによって捕捉される光子のパーセントの、同様の凸包絡（convex envelope）を有する均質なＧｅバルクによって捕捉される光子のパーセントに対する比率は、異なるものであり得、異なる比率（例えば、少なくとも１０％、少なくとも２０％、少なくとも３０％、少なくとも４０％、少なくとも５０％、少なくとも６０％、またはそれ以上）だけ、より大きなものであり得る。Ｇｅを複数の急峻な構造体１１２の密集した配置へ処理することで、様々な理由によって、その吸収レベルが改善され得る。当該様々な理由とは、例えば、（ａ）Ｇｅの表面の増大、（ｂ）急峻な構造体１１２による有効な（effective）媒質の生成（この媒質内において、フレネル反射の低減をもたらす屈折率の連続的な変化がある）、および（ｃ）反射した光子がＧｅと複数回相互作用し得る光捕捉機構（light trapping mechanism）（これにより、吸収の実効的な確率が高められる）である。ただし、当該様々な理由は、これらに限定されるものではない。
「急峻な構造体（steep structure）」という語は、マイクロメートルスケールおよびナノメートルスケールの構造体であって、少なくとも１つの幅アスペクト（width aspect）にわたって、その高さがその幅の少なくとも２倍の長さであるマイクロメートルスケールおよびナノメートルスケールの構造体を指すために使用される。一部の実施形態において、ナノメートルスケールの構造体が実装されてもよい。一部の実施形態において、マイクロメートルスケールの構造体が実装されてもよい。急峻な構造体１１２の高さは、当該急峻な構造体がウェハ上に製造される当該ウェハの平面に対して、垂直に測定される。また、幅は、当該ウェハの平面に対して、平行に測定される。図１Ｆ（図１Ａ～図１Ｅおよび図１Ｇ～図１Ｈにも関連する）に与えられた座標を参照すると、当該ウェハの平面は、図示の座標系のｘ－ｙ平面であり、急峻な構造体（１１２）の高さは、ｚ軸に沿って測定される。場合によっては、（例えば、当該急峻な構造体がニードル形状である場合に、）急峻な構造体１１２の最も広い幅は、それぞれの急峻な構造体１１２の高さの２倍の大きさよりも小さくてもよいが、これは必ずしもそうである必要はない。本開示に係る種々の実施形態において、また、単一のＦＰＡセンサ内においてさえ、急峻な構造体の高さは変動し得る。一例では、所与のＦＰＡ１００の複数の急峻な構造体１１２のうちの少なくとも８０％の急峻な構造体の高さは、１μｍ～２μｍであってもよい。一例では、所与のＦＰＡ１００の複数の急峻な構造体１１２のうちの少なくとも８０％の急峻な構造体の高さは、１μｍ～１．５μｍであってもよい。一例では、所与のＦＰＡ１００の複数の急峻な構造体１１２のうちの少なくとも８０％の急峻な構造体の高さは、１．２μｍ～１．５μｍであってもよい。
ＦＰＡ１００は、ＳＷＩＲ範囲内における電磁放射に対して感受性を有する（sensitive）ＳＷＩＲ ＦＰＡであってもよいことに留意されたい。例えば、ＦＰＡ１００は、以下の複数のスペクトル範囲のうちの任意の１または複数のスペクトル範囲の任意の組合せ内における衝突光に対して、感受性を有してもよい：９００ｎｍ～１，０００ｎｍ、１，０００ｎｍ～１，１００ｎｍ、１，１００ｎｍ～１，２００ｎｍ、１，２００ｎｍ～１，３００ｎｍ、１，３００ｎｍ～１，４００ｎｍ、１，４００ｎｍ～１，５００ｎｍ、１，５００ｎｍ～１，６００ｎｍ、１，６００ｎｍ～１，７００ｎｍ。また、ＦＰＡ１００は、電磁スペクトルのその他の部分（例えば、可視範囲、またはその一部）において感受性を有してもよい。ＦＰＡ１００は、光学フィルタ（例えば、クロマティックバンドパスフィルタ、クロマティックバンドパスブロッカ、クロマティックローパスフィルタ、クロマティックハイパスフィルタ、偏光子等）と共に実装されてもよい。本明細書に使用される、用語「短波赤外センサ（short-wave infrared sensor）」および同様の用語（例えば、「短波赤外ＦＰＡセンサ」、「短波赤外ＦＰＡ」）は、衝突する短波赤外放射（すなわち、波長が１，０００ｎｍ～１，７００ｎｍの放射）を吸収および検出できる感光性センサに関する。ＳＷＩＲスペクトルの少なくとも一部において、ＦＰＡ１００の量子効率は、（可視スペクトル内におけるセンシングにより適した）Ｓｉベースの（Si based）フォトセンサによって達成可能な量子効率よりも高い。任意選択的に、本明細書に開示されたＳＷＩＲセンサは、（本開示の目的に関して、１，０００ｎｍ～１，７００ｎｍであると定められる）短波ＩＲスペクトルのサブセクション内の衝突照射（impinging illumination）に対して感受性を有してもよく、より具体的には、１，２００ｎｍ～１，５５０ｎｍの衝突照射に対して感受性を有してもよい。本開示の文脈内における所与の波長について、その波長に対するセンサの量子効率が５％よりも大きい場合に、センサは感受性を有すると定義される。
図１Ｂの実施例に示すように、ＦＰＡセンサ１００は、任意選択的に、１または複数の光有効層１１４であって、それを通過する照射を操作する１または複数の光有効層１１４を含んでもよい。例えば、光有効層１１４は、クロマティックフィルタとして、偏光フィルタとして、他の任意のタイプの光学フィルタとして、リターダ（retarder）として、回折格子として、または層を通過する光放射に影響を及ぼす他の任意のタイプの層として、機能してもよい。
図１Ｃの実施例に示すように、ＦＰＡセンサ１００は、（図示された別のタイプの光有効層１１４に加えて、あるいは、唯一の光有効層として）ＦＰＡセンサ１００に追加することができる、複数のマイクロレンズ１１６（例えば、マイクロレンズアレイ）の層を含んでもよい。
図１Ｄの実施例に示すように、ＦＰＡセンサ１００は、２つのウェハを含んでもよく、感光性ウェハに結合した第２ウェハ１２０を含んでもよい。ウェハ１２０は、読み出し集積回路（ＲＯＩＣ）を含むため、ＲＯＩＣウェハと称され得る。ＲＯＩＣウェハは、例えば、相補型金属酸化膜半導体（complementary metal-oxide-semiconductor：ＣＭＯＳ）ベースの（based）読み出し回路、１または複数のバックエンドオブライン（back-end-of-line：ＢＥＯＬ）層、および、任意選択的に、処理回路を含んでもよい。
ＦＰＡ１００は、前述した構成要素の任意の組合せを含んでもよい。例えば、図１Ｅの実施例に示すように、ＦＰＡセンサ１００は、１または複数の光有効層１１４、マイクロレンズ１１６、および第２ウェハ１２０を含んでもよい。
なお、図１Ａ～図１Ｅには、（ＦＯＶ（field of view）からの光が、金属読み出し層を通過することなく、感光部に直接到達する）裏面照射（backside illumination）ＳＷＩＲ ＦＰＡセンサが示されている。一方で、ＦＰＡ１００は、必要な変更を加えたうえで、（ＦＯＶからの光が、金属読み出し層を通過した後、感光部に到達する）前面照射（front side illumination）ＳＷＩＲ ＦＰＡセンサのために実装されてもよいことに留意されたい。
図１Ｆ～図１Ｈは、本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサ１００の実施例を示す、概略機能断面図である。図１Ｆ～図１Ｈに示す実施例において示すように、任意選択的に、ＦＰＡ１００の連続Ｓｉ層１１０は、複数の急峻な構造体を含んでもよい。例えば、複数の当該急峻な構造体は、Ｇｅの急峻な構造体に関して上に定めた基準に適合している。かかる場合において、Ｓｉ層は、図に１２２で示されている。例えば、種々の入射角においてＦＰＡに到達する衝突光の吸収率が増加するように、Ｓｉ層１２２における複数の急峻な構造体（Ｓｉの急峻な構造体）が用いられてもよい。必ずしもそうである必要はないが、（例えば、当該急峻な構造体の先端からＧｅパッチ１０４の基部まで測定した）Ｓｉ層１２２の厚さは、数マイクロメートル～数十マイクロメートル（例えば、４μｍ、８μｍ、１５μｍ、３０μｍ）であってもよい。任意選択的な（optional）層１２４が、Ｓｉ層１２２の上に実装されてもよい。任意選択的な層１２４は、例えば、パッシベーション層として機能し、かつ／または、平坦化層等の別の機能性を有する層として機能する。層１２４は、任意の適切な材料から作り出されてもよい。当該任意の適切な材料は、例えば、酸化Ｓｉ（ＳｉＯ２）、窒化Ｓｉ（Ｓｉ３Ｎ４）等であるが、これらに限定されるものではない。
図１Ｉは、本開示に係る主題の実施例による、ＦＰＡ１００のようなＦＰＡの一例の概略斜視図である。図示の実施例では、ＦＰＡ１００（例示としてＦＰＡ１００Ｊを示す）には、３×３のフォトサイト１９０のアレイが含まれる。しかしながら、明らかに、異なる任意の数のフォトサイトが実装されてもよい。例えば、１、１×１０、２×２、３２×３２、２２４×１４４、３２０×２２４、６４０×４８０、８００×６００、１０２４×７６８、１４４０×９００、２０４８×１１５２、３２００×２０４８、８１９２×８１９２、１５３６０×８６４０のフォトサイト、および他の任意の数のフォトサイトが実装されてもよい。
図１Ｊは、本開示に係る主題の実施例による、ＦＰＡ１００のようなＦＰＡの別の実施例の概略上面図である。図示の実施例では、ＦＰＡ１００（例示としてＦＰＡ１００Ｋを示す）の種々のフォトサイトが、長方形のグリッドに配置されている。しかしながら、他の任意の適切な幾何学的配置またはタイリング（例えば、ハニカムグリッド、円形グリッド等）が実装されてもよい。
図２は、本開示に係る主題の実施例による、焦平面アレイの製造方法の一実施形態２００を示す。任意選択的に、方法２００は、図１Ａ～図１Ｊに示され、図１Ａ～図１Ｊを参照して説明されたＦＰＡ等のＦＰＡ（または、その部分）の製造に用いられてもよく、特に、ＳＷＩＲ ＦＰＡの製造に用いられてもよいが、これは必ずしもその通りである必要はない。図３Ａおよび図３Ｂにおいて、ＦＰＡ（ＳＷＩＲ ＦＰＡ等）の製造工程に関して、２つの非限定的な実施例が提供されている。これにより、方法２００およびその種々のステージの理解が容易になり得る。
方法２００のステージ２０２は、Ｇｅ層の種々の位置から種々の量のＧｅを除去し、その結果、ＳＷＩＲ焦平面アレイの複数のＰＳの各々について、少なくとも０．３μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体（例えば、上記の「Ｇｅの急峻な構造体」）を備える、Ｇｅの少なくとも１つの識別可能な感光性領域が得られるように、Ｓｉウェハ上に実装されたＧｅ層をエッチングする工程を含む。図１Ｆに与えられた座標系を参照すると、幅は、ｘ－ｙ平面内で測定され、高さは、ｚ軸に沿って測定される。また、より急峻な高さ対幅比（例えば、＞３、＞４、＞５、＞１０）が実施されてもよい。なお、Ｇｅのそれぞれの識別可能な感光性領域は、例えば製造工程から生じる、より急峻でない構造体（例えば、より短いニードル）を含んでもよい。しかしながら、急峻な構造体のうちの大部分は、前述した閾値よりも大きな高さ対幅比（例えば、２、３、等）を有することに留意されたい。また、（例えば、図面に例示するように）Ｇｅの複数の近接構造体は、複数の当該構造体の底部において、互いに接続していてもよいことに留意されたい。必ずしもそうである必要はないが、種々の構造体を接続するＧｅの層の厚さは、急峻な構造体の高さよりも薄くてもよい（例えば、１μｍ）。添付図面の実施例を参照すると、Ｇｅ層は、Ｇｅ層１０４であってもよい。
ステージ２０２によって、識別可能なＧｅ領域に衝突する光の吸収率が大幅に向上する。図３Ａの実施例を参照すると、ステージ２０２は、ダイアグラム３０２に示す状態とダイアグラム３０４に示す状態との間の遷移において、実施され得る。図３Ｂの実施例を参照すると、ステージ２０２は、ダイアグラム３２２に示す状態とダイアグラム３２４に示す状態との間の遷移において、実施され得る。なお、図１Ａ～図１Ｊと同様に、図示された３つのＰＳは、単に例示を目的として、種々の形状を有することに留意されたい。用語「Ｇｅの識別可能な感光性領域（distinct photosensitive area of Ge）」は、広義には、少なくとも１つのＧｅの無いゾーンによって他のＧｅ領域から分離されたＧｅの領域を含む。ウェハの平面に対して平行なＧｅの各々の識別可能な感光性領域の断面は、実質的に正方形、実質的に長方形、実質的に円形、実質的に楕円形、または他の任意の閉じた形状であってもよい。かかる断面の直径は、例えば、１μｍ～５μｍ（ただし、これに限られない）等の、種々のサイズであってもよい。
ステージ２０２のエッチングは、例えば、反応性イオンエッチング（reactive ion etching：ＲＩＥ）によって、実施されてもよい。例えば、塩素に基づくＲＩＥやフッ素に基づくＲＩＥを用いてもよい。例えば、非パルスＲＩＥを用いてもよい。別の例では、Ｇｅ層のエッチングにメタルエンハンストエッチング（metal enhanced etching）を用いて、急峻な構造体が提供されてもよい。任意選択的に、急峻なＧｅ構造体の生成は、レーザ加工等の、エッチング以外の処理によって達成されてもよい。
任意選択的に、ステージ２０２のエッチングは、（光がＳｉ層からＧｅ層に入った後にＧｅ層の裏面を通じてＧｅから出る）Ｇｅ層の当該裏面において当該Ｇｅ層をエッチングする工程を含んでもよい。Ｇｅの急峻な構造体は、光が吸収される前にＧｅを去る当該光の量を制限するために使用される。あるいは、Ｇｅ層の（光が他方の面を通じてＧｅ層に入射する）当該他方の面をエッチングしてもよい。
方法２００のステージ２０４は、少なくともＧｅの複数の近接構造体の平均高さまで、Ｇｅの複数の近接構造体間の複数のギャップが充填されるように、エッチングされたＧｅ上にフィラー材料を堆積させる工程を含む。任意選択的に、当該フィラー材料は、Ｇｅ層を完全に覆ってもよい。図３Ａおよび図３Ｂの実施例を参照すると、ステージ２０４は、それぞれ、ダイアグラム３０４に示す状態とダイアグラム３０６に示す状態との間の遷移、および、ダイアグラム３２４に示す状態とダイアグラム３２６に示す状態との間の遷移において、実施され得る。また、（例えば、図面に例示するように）堆積したフィラー材料は、例えば、電極、金属層構成要素、パッシベーション層構成要素等の、製造されたウェハの他の構成要素を覆ってもよい。なお、ウェハの１または複数の処理ステージによって、ステージ２０２のエッチング工程とステージ２０４のフィラー材料の堆積工程とが分離されてもよいことに留意されたい。かかる一部のステージの例として、ドーピング工程、トレンチング（trenching）工程、研磨工程、金属層の積層（laying）工程等が挙げられる（かかるステージの各々は、任意選択的に、複数のサブステージを含んでもよい）。ステージ２０４における、フィラー材料を堆積させる工程には、種々の技術が用いられてもよい。例えば、フィラー材料の堆積工程には、フィラーの化学蒸着（Chemical Vapor Deposition：ＣＶＤ）、フィラー材料のスパッタリング、または当技術分野において知られるその他の方法が含まれてもよい。
ステージ２０４におけるフィラー材料の堆積工程は、他の可能な目的の中でも、とりわけ、構造的目的、幾何学的目的、および電気的目的に役立ち得、フィラー材料は、かかる目的の間において所望するバランスに最も役立つように選択されてもよい。フィラー材料のいくつかの非限定的な例としては、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、および様々なポリマーが挙げられる。かかる材料によって、ウェハのＳｉ層とＧｅパッチとの両方が良好に接合し得、Ｇｅのための（そして、場合によっては、下にあるＳｉのための）電気的パッシベーションが提供され得る。任意選択的に、各ＰＳにおけるＧｅの複数の急峻な構造体の配置によって、光の反射が低減し、ＳＷＩＲ放射の吸収が増大するように、フィラー材料として選択される材料の屈折率は、Ｇｅと比べて相対的に小さくてもよい。例えば、フィラー材料の屈折率は、関連する波長（例えば、１μｍ～１．５μｍ、または、そのスペクトルの一部）に関して、２よりも小さくてもよい。例えば、フィラー材料の屈折率は、関連する波長（例えば、１μｍ～１．５μｍ、または、そのスペクトルの一部）に関して、１．７５よりも低くてもよい。
方法２００のステージ２０６は、Ｓｉウェハの頂面を研磨する工程を含む。例えば、ステージ２０６の研磨工程は、関連する実施形態において、シリコンウェハが感光性検出アレイの他のウェハと接合できるようになるように（例えば、図５に例示する、システム４００の感光性検出アレイ４５０のウェハ４２０と接合できるようになるように）、実施されてもよい。例えば図１Ｄに例示するように、当該他のウェハは、読み出し集積回路（ＲＯＩＣ）であってもよい。なお、ウェハの前述した頂面には、フィラー材料が含まれ、場合によっては、Ｇｅも含まれることに留意されたい。一部の実施形態において、Ｇｅは、例えばフィラー材料がパッシベーションを目的として用いられる場合に、ステージ２０６の研磨工程の後に、当該フィラー材料によって完全に覆われている。一部の実施形態において、Ｇｅの部分は、例えば、Ｇｅへの電極の接続が可能となるように、露出したままであってもよい。しかしながら、これは必ずしもそうである必要はない。任意選択的に、（もし必要であれば、）Ｇｅをフィラー材料で覆った後に形成された専用の穴を介して、電極がＧｅに到達してもよい。図３Ａおよび図３Ｂの実施例を参照すると、ステージ２０６は、ダイアグラム３０６に示す状態とダイアグラム３０８に示す状態との間の遷移において、（および、ダイアグラム３２６に示す状態とダイアグラム３２８に示す状態との間の遷移において、それぞれ）実施され得る。なお、ステージ２０６の研磨工程は、ステージ２０８の金属の堆積工程よりも前に実施されてもよいし、ステージ２０８の金属の堆積工程に続いて実施されてもよいことに留意されたい。ステージ２０６の研磨工程は、例えば、化学機械研磨（chemical mechanical polishing：ＣＭＰ）（ただし、これに限定されるものではない）等の、任意の適切な方法で実施されてもよい。
方法２００のステージ２０８は、複数のＰＳの各々について複数の電気接点を作り出して、それぞれのＰＳによって検出された検出情報が読み出されるように、金属層を堆積させる工程を含む。図３Ａおよび図３Ｂの実施例を参照すると、ステージ２０８は、ダイアグラム３１０に示す状態とダイアグラム３１２に示す状態との間の遷移において、（および、ダイアグラム３３０に示す状態とダイアグラム３３２に示す状態との間の遷移において、それぞれ）、実施され得る。さらに、必ずしもそうする必要はないが、一部の実施形態において、ステージ２０８は、任意選択的に、ステージ２０４のフィラー材料の堆積工程よりも前に、実施されてもよい。
ステージ２０８において堆積した電気接点は、任意選択的に、Ｇｅに接触するか、または、Ｇｅに十分に近接するかのいずれかによって、Ｇｅの複数のパッチ（Ｇｅの複数の識別可能な感光性領域）から電気情報を読み出すために使用されてもよい。Ｇｅパッチからの読み出しは、Ｇｅのドープされた部分からであってもよく、または、Ｇｅのドープされていない部分からであってもよい。電気接点は、ＰＳの他の部分（例えば、Ｓｉ部分）からの電気信号を読み取るように実装されてもよい。単一のＰＳに結び付けられていないＳｉウェハの部分（例えば、複数の隣り合うＰＳのグループに用いられる部分、すべてのＰＳに用いられる部分、等。かかる部分には、Ｓｉが含まれてもよく、または、ウェハのその他の部分が含まれてもよい）から電気データを読み出すために、他のタイプの電極を実装してもよい。
Ｇｅを金属電極に接続するための準備は、（それが妥当である場合には、）ステージ２０２の一部とみなしてもよい。任意選択的に、Ｇｅ層をエッチングする工程は、焦平面アレイの各ＰＳについて、Ｇｅの平坦部分を保護する工程を含んでもよく、金属層を堆積させる工程は、それぞれの識別可能なＧｅの感光性領域から電気データが読み出されるように、それぞれの識別可能なＧｅの感光性領域に接続された金属電気接点を当該平坦部分に作り出す工程を含んでもよい。
図３Ａおよび図３Ｂを参照すると、図２に関して記載された製造プロセス（「ステージ」とも称される）以外の製造プロセスも示されていること、また、（他の複数の任意選択的なステージの中でも）かかるステージは、明示的に詳述されていなかったとしても、方法２００の一部であり得ることに留意されたい。図３Ａを参照すると、特にダイアグラム３０２を参照すると、Ｇｅ層には、平坦な基板において成長したか、あるいは、ポケット内において成長した、隔離した複数のＧｅのパッチが含まれてもよい。方法２００には、Ｇｅ層をかかる複数のパッチに成長させる工程、または、Ｇｅのかかる複数のパッチをすでに含むウェハを処理する工程が含まれてもよい。方法２００を全体として参照すると、任意選択的に、Ｇｅ層は、Ｇｅの複数の非接続領域を含んでいてもよく、その各々は、以前に堆積した層内に形成された凹部内において、Ｓｉ層上に堆積している。当該以前に堆積した層は、当該Ｓｉ層上に堆積したものである。当該前に堆積した層には、ステージ２０４に係る充填（filling）に関して使用されたものと同じフィラー材料が含まれてもよく、または、別の材料（例えば、別のパッシベーション材料）が含まれてもよい。任意選択的に、方法２００は、Ｇｅが堆積層において成長する、前述した当該堆積層を含んでもよい。方法２００には、任意選択的に、（例えば、エッチングによって、）ポケットが形成されるようにその層を処理する工程が含まれてもよい。なお、Ｇｅのより高品質の結晶が生成されるように、ポケット内においてＧｅのパッチを成長させる工程が実施されてもよいことに留意されたい。ここで、当該ポケットの底部は、Ｓｉで作られているが、当該ポケットの壁は、別の材料から作られている。また、Ｇｅは、当該別の材料上において、同程度に容易には成長しない。
図３Ｂを参照すると、特にダイアグラム３２２を参照すると、Ｇｅ層は連続層であってもよく、当該連続層が種々のＰＳとして機能する複数の非接続領域へと分離するように処理されてもよいことに留意されたい。方法２００には、任意選択的に、Ｇｅのスタンドアロンの（独立した：stand-alone）パッチが製造されるように、（例えば、ダイアグラム３２０に示すように）連続Ｇｅ層を成長させる工程、および／または、（例えば、エッチングによって）Ｇｅを処理する工程が含まれてもよい。Ｓｉ上においてＧｅを成長させるための方法は、当技術分野において知られている。
（連続的であるにせよ、パッチ状であるにせよ、ポケット状であるにせよ、等）Ｇｅの層は、エッチング工程よりも前に、予備厚さ（preliminary thickness）を有してもよく、ステージ２０２のエッチング工程の後に、（急峻な構造体の頂部に向かって測定された）異なるエッチング後厚さを有してもよい。例えば、Ｇｅ層の予備厚さは、１０μｍ未満であってもよい。例えば、Ｇｅ層の予備厚さは、７μｍ未満であってもよい。例えば、Ｇｅ層の予備厚さは、５μｍ未満であってもよい。例えば、Ｇｅ層の予備厚さは、４μｍ未満であってもよい。例えば、Ｇｅ層の予備厚さは、３μｍ未満であってもよい。Ｇｅの層のエッチング後厚さは、予備厚さ以下であってもよい。例えば、エッチング後厚さは、予備厚さよりも０μｍ～０．５μｍ小さくてもよい。例えば、エッチング後厚さは、予備厚さよりも０．５μｍ～１μｍ小さくてもよい。例えば、エッチング後厚さは、予備厚さよりも１μｍ～１．５μｍ小さくてもよい。例えば、エッチング後厚さは、予備厚さよりも１．５μｍ～２μｍ小さくてもよい。例えば、エッチング後厚さは、予備厚さよりも２μｍ～２．５μｍ小さくてもよい。例えば、エッチング後厚さは、予備厚さよりも２．５μｍ～３μｍ小さくてもよい。
また、方法２００には、種々のＰＳのＧｅ層の厚さの間でより高い均一性が達成されるように、ステージ２０２のエッチング工程の前もしくは後に、または、エッチング工程の前と後との両方において、Ｇｅの層を研磨する工程が含まれてもよい。
ステージ２０２のエッチング工程に戻ると、Ｇｅの複数の近接構造体の平均高さは、１μｍより大きくてもよく、Ｇｅの複数の近接構造体の平均高さ対幅比は、５以上（例えば、約６、約７、約８）であってもよい。
図３Ａおよび図３Ｂのダイアグラム３１０およびダイアグラム３３０をそれぞれ参照すると、任意選択的に、種々のＰＳを互いに分離する工程が、Ｓｉ層において、フィラー材料層において、（例えば、図示のように）Ｇｅがパッシベーション層内に堆積する当該パッシベーション層において、または、前述した層のうちの２つ以上の層の任意の組合せの層において、実施されてもよいことに留意されたい。ＰＳのかかる分離工程は、トレンチング（例えば、ディープトレンチアイソレーション、シャロートレンチアイソレーション）、ドーピング、または他の任意の適切な処理工程を含んでもよい。方法２００の実行におけるかかる分離工程のタイミングは、分離が実行される１または複数の層に依存する。例えば、（例えば、トレンチングによる、ドーピングによる）ＰＳを分離するかかる工程は、Ｇｅ層を堆積する工程の前および／または後に、実行されてもよい。任意選択的に、（Ｇｅ層を成長させる工程が方法２００の一部である場合に、）Ｇｅ層を成長させる当該工程に先立って、Ｇｅが堆積するＳｉ層を処理する工程が実施される。この処理工程は、ドーピング、ウェルリング、パッシベーション、および電気接点堆積からなる複数のウェハ処理ステージの群から選択される少なくとも１つの処理を含む。ＰＳを分離する工程に加えて、Ｓｉ層（または、ＦＰＡのその他の層）を（例えば、前述したタイプの複数の処理のうちのいずれかの処理によって）処理する工程が、例えば、ドープ領域（Ｎ領域および／またはＰ領域）を形成する目的、接点を形成する目的等の、他の目的のために用いられてもよい。特に、ＦＰＡの１または複数の材料（例えば、Ｓｉ、酸化Ｓｉ、窒化Ｓｉ、Ｇｅ）にドープする工程には、種々のドーピングの程度で、かつ／または、種々のドーパントによって、それぞれの材料（例えば、Ｓｉ、Ｇｅ等）の種々の部分にドープする工程が含まれてもよい。任意選択的に、方法２００には、より長い波長においても検出がなされるように、Ｇｅに高度に（highly）ドープする工程が含まれてもよい。任意選択的に、方法２００には、ＳＷＩＲ光の光検出を目的とするダイオードがＳｉ内に作製されるように、当該Ｓｉにドープする工程が含まれてもよい。このとき、当該ＳＷＩＲ光は、Ｇｅに吸収されてキャリアを生成し、当該キャリアは、Ｓｉ層へ移動されることとなる。
例えば、図３Ａおよび図３Ｂのダイアグラム３１４およびダイアグラム３３４をそれぞれ参照すると、方法２００には、任意選択的に、ＳｉウェハのＳｉ基板を２０μｍ未満の厚さに研磨する工程が含まれてもよいことに留意されたい。例えば、当該Ｓｉ基板層の初めの厚さは、約８００μｍであってもよい。Ｓｉ層を研磨する工程（または、Ｓｉ基板層の厚さを減少させるための任意の適切な代替的な処理）によって、Ｓｉ層の厚さを、１０μｍ未満、５μｍ未満等に減少させてもよい。Ｓｉ層の厚さを減少させる工程は、例えば、隣り合うフォトサイト間における光の漏れ等の幾何光学的な考慮事項を低減させるために、用いられてもよい。必ずしもそうである必要はないが、（ダイアグラム３１４およびダイアグラム３３４に例示するように）Ｓｉ層を研磨する工程が、全ての上層の処理が完了した後に（例えば、構造的支持がもはや必要でなくなったときに）、実行されてもよい。任意選択的に、Ｓｉ層を（例えば、数マイクロメートルの厚さに）研磨する工程が、構造的支持を提供する別のウェハ（例えば、ＲＯＩＣウェハ）にＳｉウェハを接合した後に、実行されてもよい。
方法２００には、Ｓｉ層の底面に１または複数の層を接続（例えば、接合）する工程が、（Ｓｉ層を研磨する工程の後に、あるいは、Ｓｉ層を研磨する工程無しに）続いてもよい。（例えば、図１Ｂ、図１Ｃに関して示し、論じたように、）かかる他の層には、光学フィルタ、マイクロレンズアレイ等が含まれてもよい。方法２００は、Ｓｉ基板を研磨する工程に続いて、Ｓｉ基板の研磨した面に、少なくとも１つの光有効層（例えば、マイクロレンズ、偏光子、クロマティックフィルタ）を含んでもよい。
例えば図１Ｆ～図１Ｈに関して前述したように、任意選択的に、方法２００には、複数のＳｉの急峻な構造体が提供されるようにＳｉ層を処理する工程が、（Ｓｉ層を研磨する工程の後に、あるいは、Ｓｉ層を研磨する工程無しに）続いてもよい。
図１Ｄの実施例を参照すると、方法２００には、（金属電極であるにせよ、または、他の任意の適切なタイプの電極であるにせよ）Ｓｉウェハの電極がＲＯＩＣウェハの電極に接触するように、（Ｇｅ層がＳｉウェハ上においてエッチングされた）当該ＳｉウェハをＲＯＩＣウェハ（または、ステージ２０６に関連して述べたウェハ等の、他の任意のウェハ）に接合する工程がさらに含まれてもよい。それによって、ＳｉウェハのＧｅに基づく複数のＰＳによって捕捉された光子の数に対応する電気信号の、ＲＯＩＣウェハによる処理が可能となる。
図１Ａ～図１Ｊの非限定的な実施例に戻ると、複数の感光性ＰＳを含む焦平面アレイ（ＦＰＡ）が開示されている。任意選択的に、ＦＰＡは、ＳＷＩＲ ＦＰＡであってもよい。必ずしもそうである必要はないが、かかるＦＰＡは、方法２００に従って製造されてもよい。製造工程にかかわらず、方法２００に関して論じた任意のバリエーションが、必要な変更を加えたうえで、本開示に係るＦＰＡに適用され得る。本開示に係るＳＷＩＲ ＦＰＡは、少なくとも以下のものを備える：
（ａ）ＦＰＡによって検出可能な光がＳｉ層を通じてＦＰＡの複数のフォトダイオードに到達する、当該Ｓｉ層；
（ｂ）複数の識別可能な感光性領域を含む、少なくとも１つのＧｅ層であって、複数の識別可能な当該感光性領域が、複数の感光性ＰＳの各々において少なくとも１つの感光性領域を含み、複数の識別可能な感光性領域の各々が、少なくとも０．３μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体を備える、少なくとも１つのＧｅ層；
（ｃ）複数の識別可能な感光性領域を覆う、少なくとも１つのパッシベーション層であって、少なくともＧｅの複数の近接構造体の平均高さまで、Ｇｅの複数の近接構造体間のギャップを充填する、パッシベーション層；
（ｄ）感光性検出アレイの他のウェハが接合され得る研磨した頂面；および、
（ｅ）Ｇｅの種々の識別可能な感光性領域によって吸収された光子の数を示す複数の電気信号を他のウェハに伝送するための複数の電極（例えば、金属電極）。
開示されたＦＰＡは、ＦＰＡ１００であってもよいが、これは必ずしもそうである必要はない。任意選択的に、ＦＰＡの各ＰＳは、それぞれのＰＳの複数の近接構造体に結合したＧｅの平坦部分と、当該平坦部分に結合した少なくとも１つの金属電極と、を備える。任意選択的に、Ｓｉ層の厚さは、２０μｍ未満である。任意選択的に、ＦＰＡは、Ｓｉ層の研磨した面に接合された、少なくとも１つの追加の層をさらに備え、当該少なくとも１つの追加の層によって、光の振幅、位相、偏光、またはスペクトル応答を操作することができる。
任意選択的に、ＦＰＡは、Ｇｅの複数の近接構造体を含むＳｉウェハに接合された読み出し集積回路（ＲＯＩＣ）ウェハをさらに備えてもよい。ここで、Ｓｉウェハの金属電極は、ＲＯＩＣウェハの金属電極に接触しており、それによって、ＳｉウェハのＧｅに基づく複数のＰＳによって捕捉された光子の数に対応する電気信号のＲＯＩＣウェハによる処理が可能になる。かかる場合において、当該ＲＯＩＣウェハは、種々のＰＳによって検出された光子の数を示す検出データを外部システムに提供するための少なくとも１つの出力インターフェースを備えてもよい。任意選択的に、Ｇｅ層の厚さは、５μｍ未満である。任意選択的に、Ｇｅ層の厚さは、１０μｍ未満である。任意選択的に、Ｇｅの複数の近接構造体の平均高さは、１μｍよりも大きく、Ｇｅの複数の近接構造体の平均高さ対幅比は、少なくとも５である。任意選択的に、ＳＷＩＲ ＦＰＡは、Ｇｅの実質的に平坦な複数のパッチ（例えば、Ｇｅの複数のエッチングされていないパッチ）を含む、第２の複数の第２ＰＳを備え、複数の第２ＰＳの各々は、ＲＯＩＣウェハに接続可能な少なくとも１つの金属電極を備える。例えば、種々のタイプのＰＳが、当該種々のタイプのＰＳの種々の特性（例えば、吸収率、暗電流、信号対雑音比）によって、ＦＰＡにおける他のタイプのＰＳを、種々の状況（例えば、検出される光の量、動作温度等）において凌ぐことが可能である当該ＦＰＡが作り出されるように、２つ以上のタイプのＧｅに基づく感光性ＰＳの実装が用いられてもよい。任意選択的に、（エッチング工程の前および／またはエッチング工程の後における）種々のタイプのＰＳに関するＧｅ層の厚さは、異なっていてもよい。
図４は、本開示に係る主題の実施例による、電気光学（ＥＯ）検出システム４００を示す。ＥＯ検出システム４００は、少なくとも以下のものを備える：
（ａ）図中に４１０で示された、前述した複数の焦平面アレイのうちのいずれか１の焦平面アレイ（ＳＷＩＲ ＦＰＡか、あるいは、別のタイプのＦＰＡかのいずれか）；
（ｂ）ＥＯ検出システムの視野（field of view：ＦＯＶ）からの光をＦＰＡ上へ向けるための、少なくとも１つの光学インターフェース４３０（図では、レンズが示されている；ミラー、レンズ、プリズム、光ファイバ、スペクトルフィルタ、偏光子、その他のフィルタ、窓、リターダ等の、適切な光学コンポーネントの任意の組合せが含まれ得る）；
（ｃ）Ｓｉウェハの金属電極が、ＲＯＩＣウェハの金属電極に接触するように、ＦＰＡ４１０のＳｉウェハに接合された、読み出し集積回路（ＲＯＩＣ）ウェハ４２０であって、それによって、ＳｉウェハのＧｅに基づく複数のＰＳによって捕捉された光子の数に対応する電気信号のＲＯＩＣウェハによる処理が可能になっている、ＲＯＩＣウェハ４２０。ＲＯＩＣウェハ４２０は、種々のＰＳによって検出された光子の数を示す検出データを外部システムに提供するための少なくとも１つの出力インターフェースを備える；および、
（ｄ）前記視野の画像（例えば、ＩＲ画像、ＳＷＩＲ画像、ＶＩＳ画像、ＶＩＳ＋ＳＷＩＲ画像）が提供されるように、ＲＯＩＣウェハによって提供された検出データを処理するよう動作可能な、プロセッサ４４０。ＦＯＶのＳＷＩＲ画像は、各ＰＳの信号（あるいは、他の何らかの方法で表されたＰＳ強度）が、画像内でＦＯＶの或る部分からそれぞれのＰＳへ到達するＳＷＩＲ光の量に対応する、当該画像である。ＶＩＳという用語は、電磁画像の可視部分、またはその一部に関する。
システム４００には、電源、能動光源（例えば、レーザー、ＬＥＤ）、筐体、通信モジュール、システムレベルフィルタ等の、図には示されていないその他の構成要素が含まれてもよい。多数のかかる構成要素は、当技術分野において知られているが、簡潔かつ明確にするために、含まれていない。
ＦＯＶの１もしくは複数のＳＷＩＲ画像が生成されるように検出データを処理することに加えて（または、そのように検出データを処理する代わりに）、プロセッサは、任意選択的に、視野内における少なくとも１つの物体の存在が決定されるように、検出データを処理するよう構成されてもよい。かかる物体には、人間、車両、道路、建築物、土、岩、植物および動物等の天然の物体、人工の物体、星、等々が含まれ得る。また、プロセッサは、その他の方法でＦＰＡの検出データを処理してもよい。当該その他の方法のうちの多くの方法は、従来技術に係るセンサに関して、当技術分野で知られており、本開示に係るＦＰＡセンサの検出データを処理するように修正することができる。例えば、プロセッサは、システム４００からのＦＯＶ内における種々の物体の距離が評価されるよう、ＦＰＡによって取得したデータを処理してもよい。
本明細書に記載された接続は、例えば中間デバイスを介して、それぞれのノード、ユニットもしくはデバイスから信号を伝送するのに適した、または、それぞれのノード、ユニットもしくはデバイスへ信号を伝送するのに適した、任意のタイプの接続であってもよい。したがって、別段の暗示または明示がない限り、接続は、例えば、直接接続または間接接続であってもよい。接続は、単一の接続、複数の接続、単方向接続、または双方向接続であることに関して、図示または説明され得る。しかしながら、種々の実施形態において、接続の実施形態が変更されてもよい。例えば、双方向接続ではなく、別々の単方向接続が使用されてもよい。その逆もまた然りである。また、複数の接続は、複数の信号を直列にまたは時間多重化方式で伝送する、単一の接続に置き換えられてもよい。同様に、複数の信号を伝える単一の接続は、これらの信号のサブセットを伝える様々な異なる接続に分割され得る。それゆえ、信号を伝送するための多くの選択肢が存在する。その他の修正形態、変形形態および代替形態も可能である。このように、本明細書および図面は、限定的な意味ではなく、例示的な意味として見なされるべきである。
特許請求の範囲において、括弧内に配置された任意の参照符号は、特許請求の範囲を限定するものとして解されるべきではない。「含む（備える）（comprising）」という語は、請求項に列挙された要素または工程以外の、他の要素または工程の存在を除外するものではない。さらに、本明細書に使用される語「ａ」または「ａｎ」は、１つ、または２つ以上として定義される。また、特許請求の範囲における「少なくとも１つの（at least one）」および「１または複数の（one or more）」等の導入句の使用は、同じ請求項が導入句「１または複数の（one or more）」または「少なくとも１つの（at least one）」、および、「ａ」または「ａｎ」等の不定冠詞を含む場合であっても、不定冠詞「ａ」または「ａｎ」による別の請求項要素の導入が、かかる導入された請求項要素を含む任意の特定の請求項を、１つのかかる要素のみを含む開示に限定することを意味するものと解されるべきではない。同じことが、定冠詞の使用についても当てはまる。別段の定めのない限り、「第１（first）」および「第２（second）」等の語は、かかる語が示す要素を、任意に（arbitrarily）区別するために用いられる。このため、これらの語は必ずしも、かかる要素間における時間的優先付けまたはその他の優先付けを示すことを意図するものではない。或る手段が互いに異なる請求項に記載されているという単なる事実は、これらの手段の組み合わせを有利に用いることができないことを示すものではない。
本開示についての特定の構成が本明細書において例示および説明されているが、多くの修正、置換、変更、および均等物が当業者によって想起されるだろう。したがって、添付の特許請求の範囲は、本開示の真の精神の範囲内に含まれる全ての修正および変更をカバーすることを意図していることを理解されたい。上述の実施形態は、例として挙示されており、その様々な構成およびこれらの構成の組み合わせは変更および修正され得ることが理解されるだろう。
本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、短波赤外焦平面アレイ（ＦＰＡ）センサの実施例を示す概略機能断面図である。 本開示に係る主題の実施例による、ＦＰＡの製造方法の一実施形態を示す。 本開示に係る主題の実施例による、例示的なＦＰＡセンサの製造方法における種々のステージを示す、概略機能断面図を含む。 本開示に係る主題の実施例による、例示的なＦＰＡセンサの製造方法における種々のステージを示す、概略機能断面図を含む。 本開示に係る主題の実施例による、電気光学（ＥＯ）検出システムの一実施形態を示す。

Claims (19)

  1. 短波赤外（ＳＷＩＲ）焦平面アレイ（ＦＰＡ）の製造方法であって、
    ゲルマニウム（Ｇｅ）層の種々の位置から種々の量のＧｅを除去し、その結果、前記ＳＷＩＲ焦平面アレイの複数のフォトサイトの各々について、少なくとも０．３μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体を備える、Ｇｅの少なくとも１つの識別可能な感光性領域が得られるように、シリコン（Ｓｉ）ウェハ上に実装された前記Ｇｅ層をエッチングする工程と、次いで、
    少なくともＧｅの複数の前記近接構造体の平均高さまで、Ｇｅの複数の前記近接構造体間の複数のギャップが充填されるように、エッチングされた前記Ｇｅ層上にフィラー材料を堆積させる工程と、次いで、
    前記Ｓｉウェハが読み出し集積回路（ＲＯＩＣ）ウェハと接合できるようになるように、堆積させた前記フィラー材料またはエッチングされた前記Ｇｅ層の頂面を研磨する工程と、次いで、
    複数の前記フォトサイトの各々について複数の電気接点を作り出して、それぞれの前記フォトサイトによって検出された検出情報が読み出されるように、金属層を堆積させる工程と、
    を含み、
    エッチングする前記工程は、光が前記ＳｉウェハのＳｉ層から前記Ｇｅ層に入った後に前記Ｇｅ層の面を通じて前記Ｇｅから出る前記Ｇｅ層の当該面において前記Ｇｅ層をエッチングする工程を含む、方法。
  2. 前記Ｇｅ層をエッチングする前記工程は、当該焦平面アレイの各フォトサイトについて、Ｇｅの平坦部分を保護する工程を含み、
    前記金属層を堆積させる前記工程は、それぞれの識別可能なＧｅの前記感光性領域から電気データが読み出されるように、それぞれの識別可能なＧｅの前記感光性領域に接続された金属電気接点を前記平坦部分に作り出す工程を含む、請求項１に記載の方法。
  3. 短波赤外（ＳＷＩＲ）焦平面アレイ（ＦＰＡ）の製造方法であって、
    ゲルマニウム（Ｇｅ）層の種々の位置から種々の量のＧｅを除去し、その結果、前記ＳＷＩＲ焦平面アレイの複数のフォトサイトの各々について、少なくとも０．３μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体を備える、Ｇｅの少なくとも１つの識別可能な感光性領域が得られるように、シリコン（Ｓｉ）ウェハ上に実装された前記Ｇｅ層をエッチングする工程と、次いで、
    少なくともＧｅの複数の前記近接構造体の平均高さまで、Ｇｅの複数の前記近接構造体間の複数のギャップが充填されるように、エッチングされた前記Ｇｅ層上にフィラー材料を堆積させる工程と、次いで、
    前記Ｓｉウェハが読み出し集積回路（ＲＯＩＣ）ウェハと接合できるようになるように、堆積させた前記フィラー材料またはエッチングされた前記Ｇｅ層の頂面を研磨する工程と、次いで、
    複数の前記フォトサイトの各々について複数の電気接点を作り出して、それぞれの前記フォトサイトによって検出された検出情報が読み出されるように、金属層を堆積させる工程と、次いで、
    前記ＳｉウェハのＳｉ基板を２０μｍ未満の厚さに研磨する工程と、
    を含む、方法。
  4. 前記Ｓｉ基板を研磨する前記工程に続いて、通過する光の少なくとも１つの光特性を操作する目的のために、前記Ｓｉ基板の研磨した面に少なくとも１つの誘電体層を接合する工程が実施され、
    少なくとも１つの前記光特性は、光の振幅、位相、偏光および／またはスペクトル特性からなる群から選択される、請求項３に記載の方法。
  5. 前記Ｓｉウェハの電極が前記ＲＯＩＣウェハの電極に接触するように、前記Ｇｅ層がエッチングされた前記Ｓｉウェハを前記ＲＯＩＣウェハに接合する工程であって、それによって、前記ＳｉウェハのＧｅに基づく複数の前記フォトサイトによって捕捉された光子の数に対応する電気信号の前記ＲＯＩＣウェハによる処理を可能にする工程をさらに含む、請求項１に記載の方法。
  6. 前記Ｇｅ層の厚さは、１０μｍ未満である、請求項１に記載の方法。
  7. 前記Ｇｅ層をエッチングする工程に先立って、前記Ｇｅ層を前記Ｓｉウェハ上で成長させる工程が実施され、
    成長させる前記工程に先立って、前記Ｇｅが堆積する前記Ｓｉ層を処理する工程が実施され、
    処理する前記工程は、ドーピング、ウェルリング、パッシベーション、および電気接点堆積からなる複数のウェハ処理ステージの群から選択される少なくとも１つの処理を含む、請求項１に記載の方法。
  8. 前記Ｇｅ層は、Ｇｅの複数の非接続領域から構成されており、
    その各々は、以前に堆積した層内に形成された凹部内において、前記Ｓｉ層上に堆積したものであり、
    当該以前に堆積した層は、前記Ｇｅの複数の非接続領域が前記Ｓｉ層上に堆積するのに先立って、当該Ｓｉ層上に堆積したフィラー材料層、パッシベーション層、または、平坦化層である、請求項１に記載の方法。
  9. Ｇｅの複数の前記近接構造体の前記平均高さは、１μｍより大きく、
    Ｇｅの複数の前記近接構造体の平均高さ対幅比は、少なくとも５である、請求項１に記載の方法。
  10. 前記フィラー材料を堆積させる前記工程は、当該フィラー材料の化学蒸着および当該フィラー材料のスパッタリングからなる処理の群から選択される少なくとも１つの堆積処理を含む、請求項１に記載の方法。
  11. ＳＷＩＲ光の検出ができる、前記Ｇｅを含むフォトダイオードが作製されるように、当該Ｇｅにドープする工程をさらに含む、請求項１に記載の方法。
  12. ＳＷＩＲ光の光検出を目的とするダイオードが前記Ｓｉ内に作製されるように、当該Ｓｉにドープする工程をさらに含み、
    当該ＳＷＩＲ光は、前記Ｇｅに吸収されてキャリアを生成し、
    当該キャリアは、前記Ｓｉ層に移動される、請求項１に記載の方法。
  13. 複数の感光性フォトサイトを有する短波赤外（ＳＷＩＲ）焦平面アレイ（ＦＰＡ）であって、
    前記ＦＰＡによって検出可能な光がシリコン（Ｓｉ）ウェハのＳｉ層を通じて前記ＦＰＡの複数のフォトダイオードに到達する、２０μｍ未満の厚さを有する当該Ｓｉ層と、
    複数の識別可能な感光性領域を含む、少なくとも１つのゲルマニウム（Ｇｅ）層であって、複数の識別可能な前記感光性領域が、複数の前記感光性フォトサイトの各々において少なくとも１つの感光性領域を含み、複数の識別可能な前記感光性領域の各々が、少なくとも０．５μｍの高さと少なくとも２の高さ対幅比とを有するＧｅの複数の近接構造体を備える、少なくとも１つのＧｅ層と、
    複数の識別可能な前記感光性領域を覆うパッシベーション層であって、少なくともＧｅの複数の前記近接構造体の平均高さまで、Ｇｅの複数の前記近接構造体間のギャップを充填する、パッシベーション層と、
    読み出し集積回路（ＲＯＩＣ）ウェハを接合させることができる研磨された頂面と、
    Ｇｅの種々の識別可能な前記感光性領域によって吸収された光子の数を示す複数の電気信号を前記ＲＯＩＣウェハに伝送するための複数の金属電極と、
    を備える、ＳＷＩＲ ＦＰＡ。
  14. 前記ＦＰＡの各フォトサイトは、
    それぞれの前記フォトサイトのＧｅの複数の前記近接構造体に結合した前記Ｇｅ層における平坦部分と、
    前記平坦部分に結合した少なくとも１つの金属電極と、
    を備える、請求項１３に記載のＳＷＩＲ ＦＰＡ。
  15. 前記Ｓｉ層は、前記頂面と反対側に形成されて研磨された底面を備え、
    前記Ｓｉ層の研磨された前記底面に接合された少なくとも１つの光有効層をさらに備える、請求項１３に記載のＳＷＩＲ ＦＰＡ。
  16. 前記Ｇｅ層の厚さは、５μｍ未満である、請求項１３に記載のＳＷＩＲ ＦＰＡ。
  17. Ｇｅの複数の前記近接構造体の前記平均高さは、１μｍよりも大きく、
    Ｇｅの複数の前記近接構造体の平均高さ対幅比は、少なくとも５である、請求項１３に記載のＳＷＩＲ ＦＰＡ。
  18. Ｇｅの実質的に平坦な複数のパッチを含む、第２の複数の第２フォトサイトをさらに備え、
    複数の前記第２フォトサイトの各々は、前記ＲＯＩＣウェハに接続可能な少なくとも１つの電極を備える、請求項１３に記載のＳＷＩＲ ＦＰＡ。
  19. 電気光学（ＥＯ）検出システムであって、
    請求項１３～１８のいずれか一項に記載のＳＷＩＲ ＦＰＡと、
    前記ＥＯ検出システムの視野からの光を前記ＳＷＩＲ ＦＰＡ上へ向けるための、少なくとも１つの光学インターフェースと、
    当該ＦＰＡの前記シリコン（Ｓｉ）ウェハに接合された、前記ＲＯＩＣウェハであって、前記Ｓｉウェハの金属電極が、前記ＲＯＩＣウェハの金属電極に接触しており、それによって、前記ＳｉウェハのＧｅに基づく複数の当該フォトサイトによって捕捉された光子の数に対応する電気信号の前記ＲＯＩＣウェハによる処理が可能になっており、前記ＲＯＩＣウェハは、種々のフォトサイトによって検出された光子の前記数を示す検出データを外部システムに提供するための少なくとも１つの出力インターフェースを備える、ＲＯＩＣウェハと、
    前記視野のＩＲ画像が提供されるように、前記ＲＯＩＣウェハによって提供された前記検出データを処理するよう動作可能なプロセッサと、
    を備える、システム。
JP2023514057A 2020-08-31 2021-08-16 短波赤外焦平面アレイ、ならびにその利用方法および製造方法 Active JP7495173B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063072249P 2020-08-31 2020-08-31
US63/072,249 2020-08-31
PCT/IB2021/057514 WO2022043820A1 (en) 2020-08-31 2021-08-16 Short-wave infrared focal plane arrays, and methods for utilization and manufacturing thereof

Publications (2)

Publication Number Publication Date
JP2023539884A JP2023539884A (ja) 2023-09-20
JP7495173B2 true JP7495173B2 (ja) 2024-06-04

Family

ID=80354736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023514057A Active JP7495173B2 (ja) 2020-08-31 2021-08-16 短波赤外焦平面アレイ、ならびにその利用方法および製造方法

Country Status (7)

Country Link
US (1) US11757060B2 (ja)
EP (1) EP4165686A4 (ja)
JP (1) JP7495173B2 (ja)
KR (1) KR102558515B1 (ja)
CN (1) CN115997292A (ja)
TW (1) TWI810632B (ja)
WO (1) WO2022043820A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006961A1 (en) 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US20120161001A1 (en) 2010-12-23 2012-06-28 Flir Systems, Inc. Monolithic electro-optical polymer infrared focal plane array
US20150028286A1 (en) 2013-07-26 2015-01-29 Bae Systems Information & Electronic Systems Integration Inc. Method for growing germanium/silicon-germanium superlattice
US20160111579A1 (en) 2012-12-13 2016-04-21 Board Of Regents University Of Oklahoma Photovoltaic Lead-Salt Detectors
JP2017508295A (ja) 2014-03-10 2017-03-23 コリアント・アドヴァンスド・テクノロジー・エルエルシー ゲルマニウム金属非接触近赤外光検出器
US20190214428A1 (en) 2018-01-10 2019-07-11 Microsoft Technology Licensing, Llc Germanium-modified, back-side illuminated optical sensor
WO2019155435A2 (en) 2018-02-12 2019-08-15 Trieye Ltd. Germanium on insulator for cmos imagers in the short wave infrared
JP2020508561A (ja) 2018-01-09 2020-03-19 トライアイ リミテッド 短赤外スペクトル領域のためのゲルマニウムベースの焦点面アレイ
US20200273893A1 (en) 2019-02-26 2020-08-27 Raytheon Company Wafer level shim processing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437698B (zh) * 2005-08-25 2014-05-11 Edward Sargent 具有改良增益與靈敏度之量子點光學裝置及其製造方法
US7924483B2 (en) * 2006-03-06 2011-04-12 Smith Scott T Fused multi-array color image sensor
CN102918930B (zh) * 2010-03-31 2015-01-21 Ats自动化加工系统公司 光发生器系统和固态发射器元件
CN113437206B (zh) * 2014-06-18 2024-03-08 艾克斯展示公司技术有限公司 微组装led显示器
WO2018153503A1 (en) * 2017-02-23 2018-08-30 Iris Industries Sa Short-wave infrared detector array and method for the manufacturing thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006961A1 (en) 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US20120161001A1 (en) 2010-12-23 2012-06-28 Flir Systems, Inc. Monolithic electro-optical polymer infrared focal plane array
US20160111579A1 (en) 2012-12-13 2016-04-21 Board Of Regents University Of Oklahoma Photovoltaic Lead-Salt Detectors
US20150028286A1 (en) 2013-07-26 2015-01-29 Bae Systems Information & Electronic Systems Integration Inc. Method for growing germanium/silicon-germanium superlattice
JP2017508295A (ja) 2014-03-10 2017-03-23 コリアント・アドヴァンスド・テクノロジー・エルエルシー ゲルマニウム金属非接触近赤外光検出器
JP2020508561A (ja) 2018-01-09 2020-03-19 トライアイ リミテッド 短赤外スペクトル領域のためのゲルマニウムベースの焦点面アレイ
US20190214428A1 (en) 2018-01-10 2019-07-11 Microsoft Technology Licensing, Llc Germanium-modified, back-side illuminated optical sensor
WO2019155435A2 (en) 2018-02-12 2019-08-15 Trieye Ltd. Germanium on insulator for cmos imagers in the short wave infrared
US20200273893A1 (en) 2019-02-26 2020-08-27 Raytheon Company Wafer level shim processing

Also Published As

Publication number Publication date
EP4165686A4 (en) 2024-02-28
JP2023539884A (ja) 2023-09-20
WO2022043820A1 (en) 2022-03-03
KR102558515B1 (ko) 2023-07-21
EP4165686A1 (en) 2023-04-19
US11757060B2 (en) 2023-09-12
KR20230006597A (ko) 2023-01-10
US20230187570A1 (en) 2023-06-15
TWI810632B (zh) 2023-08-01
CN115997292A (zh) 2023-04-21
TW202226562A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
EP3896746B1 (en) Single-photon avalanche diode and manufacturing method, detector array, and image sensor
US20210273120A1 (en) Photodetectors, preparation methods for photodetectors, photodetector arrays, and photodetection terminals
US11929382B2 (en) Shallow trench textured regions and associated methods
TWI803491B (zh) 共振空腔增強型影像感測器
US10157944B2 (en) CMOS image sensor structure
US9691809B2 (en) Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
CN111566819B (zh) 锗修饰的背侧照明的光学传感器
JP7495173B2 (ja) 短波赤外焦平面アレイ、ならびにその利用方法および製造方法
US20240204033A1 (en) Shallow trench textured regions and associated methods
KR102142885B1 (ko) 어레이형 광검출기를 제조하는 방법
TW202418561A (zh) 淺溝槽紋理化區域及相關方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240516

R150 Certificate of patent or registration of utility model

Ref document number: 7495173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150