JP7489039B2 - Power conversion device control device - Google Patents
Power conversion device control device Download PDFInfo
- Publication number
- JP7489039B2 JP7489039B2 JP2020093006A JP2020093006A JP7489039B2 JP 7489039 B2 JP7489039 B2 JP 7489039B2 JP 2020093006 A JP2020093006 A JP 2020093006A JP 2020093006 A JP2020093006 A JP 2020093006A JP 7489039 B2 JP7489039 B2 JP 7489039B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- phase
- commutation
- bidirectional
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 21
- 230000002457 bidirectional effect Effects 0.000 claims description 174
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000011159 matrix material Substances 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 43
- 230000000052 comparative effect Effects 0.000 description 27
- 238000000034 method Methods 0.000 description 14
- 230000008929 regeneration Effects 0.000 description 13
- 238000011069 regeneration method Methods 0.000 description 13
- 238000005259 measurement Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
Description
特許法第３０条第２項適用 国立大学法人千葉大学 融合理工学府修士論文審査発表会 令和２年２月４日開催Application of
本発明は電力変換装置の制御装置に関し、特に、スイッチングによる転流を行う電力変換装置の制御装置に関する。 The present invention relates to a control device for a power conversion device, and in particular to a control device for a power conversion device that performs commutation by switching.
近年、蓄電池用の双方向インターフェースなど、さまざまな分野で絶縁形ＡＣ／ＤＣコンバータの用途が拡大している。この種のコンバータでは一般に、高周波絶縁リンクを導入することで、高電力密度が実現される。中でも、特許文献１に記載のＭＣ（マトリックスコンバータ）式ＤＡＢ（デュアルアクティブブリッジ）型双方向絶縁形ＡＣ／ＤＣコンバータは、かさばる電解コンデンサが不要であり、寿命も長いなど多くの利点を有することから、近年注目されている。
In recent years, the use of isolated AC/DC converters has expanded in various fields, such as bidirectional interfaces for storage batteries. In this type of converter, high power density is generally achieved by introducing a high-frequency isolated link. In particular, the MC (matrix converter) type DAB (dual active bridge) bidirectional isolated AC/DC converter described in
ＭＣ式ＤＡＢ型双方向絶縁形ＡＣ／ＤＣコンバータの変調方式としては、特許文献１に記載のように、ＭＣの出力電圧ｖＭＣをパルス幅変調（ＰＷＭ：Pulse Width Modulation）によって制御し、かつ、出力電圧ｖＭＣがゼロとなる期間を有する変調法を用いることが一般的である。以下、この変調法をＺＰＷＭ（Zero voltage Pulse Width Modulation）変調法と称する。
As a modulation method for an MC DAB type bidirectional isolated AC/DC converter, a modulation method is generally used in which the output voltage v MC of the MC is controlled by pulse width modulation (PWM) and there is a period during which the output voltage v MC is zero, as described in
ＺＰＷＭ変調法では、ＭＣを構成する各スイッチ素子のスイッチングにより、出力電圧ｖＭＣの変更が行われる。このスイッチングの際には、ＭＣの入力である３相交流の相間短絡（以下、「電源短絡」と称する）や、ＭＣの出力であるリアクトル電流ｉＬの流路喪失による過電圧の発生（以下、「負荷開放」と称する）を防止するため、１回のスイッチングに関連する４つのスイッチ素子を一度に切り替えるのではなく１つずつ順に切り替えていくという動作（以下、「転流動作」と称する）が行われる。 In the ZPWM modulation method, the output voltage v MC is changed by switching each switch element constituting the MC. During this switching, in order to prevent an interphase short circuit of the three-phase AC input to the MC (hereinafter referred to as a "power supply short circuit") and an overvoltage caused by a loss of flow path of the reactor current i L output from the MC (hereinafter referred to as a "load release"), an operation is performed in which the four switch elements related to one switching are switched one by one in sequence, rather than being switched all at once (hereinafter referred to as a "commutation operation").
転流動作は、スイッチ素子の切り替え順によって電圧形転流と電流形転流の２種類に大別される。電圧形転流は、リアクトル電流ｉＬの流路が常に確保されるように各スイッチ素子の切り替えを行うというもので、原理的に負荷開放を防ぐことができるが、入力相電圧の大小に応じて切り替えのパターン（以下、「ゲートパターン」と称する）を変える必要があり、入力相電圧の大小判定を誤ると電源短絡を招く。一方、電流形転流は、互いに逆向きに接続された２つのダイオードによって３相側電源の一方入力端と他方入力端との間に電流が流れないようにしつつ各スイッチ素子の切り替えを行うというもので、原理的に電源短絡を防ぐことができるが、リアクトル電流ｉＬの符号に応じてゲートパターンを変える必要があり、リアクトル電流ｉＬの符号判定を誤ると負荷開放を招く。 Commutation operations are broadly divided into two types, voltage type commutation and current type commutation, depending on the switching order of the switch elements. Voltage type commutation switches each switch element so that a flow path for the reactor current iL is always secured, and in principle, it can prevent load disconnection, but it is necessary to change the switching pattern (hereinafter referred to as the "gate pattern") depending on the magnitude of the input phase voltage, and a power supply short circuit can occur if the magnitude of the input phase voltage is judged incorrectly. On the other hand, current type commutation switches each switch element while preventing current from flowing between one input terminal and the other input terminal of the three-phase side power supply by two diodes connected in reverse to each other, and in principle, it can prevent power supply short circuit, but it is necessary to change the gate pattern depending on the sign of the reactor current iL , and a load disconnection can occur if the sign of the reactor current iL is judged incorrectly.
このように、電圧形転流と電流形転流にはそれぞれ一長一短があるが、故障防止の観点で考えると、優先的に防止すべきなのは電源短絡であることから、電源相の大小関係が不安定である場合、通常、ＭＣの転流動作は電流形転流によって実行される。特許文献１の図１２及び図１３には、電流形転流におけるゲートパターンの具体例が開示されている。
As described above, voltage-type commutation and current-type commutation each have their advantages and disadvantages, but from the perspective of preventing faults, power supply short circuits are a priority to prevent, so when the magnitude relationship between the power supply phases is unstable, the MC commutation operation is usually performed by current-type commutation. Figures 12 and 13 of
非特許文献１には、電圧形転流と電流形転流を組み合わせて使用する技術が開示されている。この技術では、ＭＣに入力される３相交流電圧のうち２相の電圧がほぼ等しく電圧形転流の失敗が発生しやすい期間（the critical area）においては電流形転流による転流動作が行われ、それ以外の期間では電圧形転流による転流動作が行われる。
Non-Patent
しかしながら、非特許文献１の技術では、ＭＣの入力電圧に応じ、電流形転流と電圧形転流の間でＭＣの動作モードを切り替えることになる。このような動作モードの切り替えは、ＭＣの動作を複雑化するとともに、切り替え時におけるＭＣの動作を不安定にする可能性があるため、好ましいとは言えない。
However, in the technology of Non-Patent
したがって、本発明の目的の一つは、電流形転流と電圧形転流の間でＭＣの動作モードを切り替えることなく、電源短絡と負荷開放の両方を防止できる電力変換装置の制御装置を提供することにある。 Therefore, one of the objects of the present invention is to provide a control device for a power conversion device that can prevent both a power supply short circuit and a load disconnection without switching the operating mode of the MC between current-type commutation and voltage-type commutation.
本発明による電力変換装置の制御装置は、互いに磁気結合する第１及び第２のコイルを有するトランスと、一端が三相交流の第１相に接続され、他端が前記第１のコイルの一端を構成する第１のノードに接続された第１の双方向スイッチ、一端が前記三相交流の第２相に接続され、他端が前記第１のノードに接続された第２の双方向スイッチ、一端が前記三相交流の第３相に接続され、他端が前記第１のノードに接続された第３の双方向スイッチ、一端が前記第１相に接続され、他端が前記第１のコイルの他端を構成する第２のノードに接続された第４の双方向スイッチ、一端が前記第２相に接続され、他端が前記第２のノードに接続された第５の双方向スイッチ、及び、一端が前記第３相に接続され、他端が前記第２のノードに接続された第６の双方向スイッチを有するマトリックスコンバータを有する電力変換装置の制御装置であって、前記第１相が前記第２相より大きく、前記第２相が前記第３相より大きい場合に、前記第３及び前記第６の双方向スイッチがオンである第１のモード、前記第１及び前記第６の双方向スイッチがオンである第２のモード、前記第２及び前記第６の双方向スイッチがオンである第３のモード、前記第３及び前記第６の双方向スイッチがオンである第４のモード、前記第３及び前記第４の双方向スイッチがオンである第５のモード、前記第３及び前記第５の双方向スイッチがオンである第６のモード、前記第３及び前記第６の双方向スイッチがオンである第７のモードの順で繰り返し前記マトリックスコンバータを制御するよう構成され、前記第１のモードから前記第２のモードへの切り替え、及び、前記第４のモードから前記第５のモードへの切り替えを電圧形転流により実行し、前記第２のモードから前記第３のモードへの切り替え、前記第３のモードから前記第４のモードへの切り替え、前記第５のモードから前記第６のモードへの切り替え、及び、前記第６のモードから前記第７のモードへの切り替えを電流形転流により実行する、制御装置である。 A control device for a power conversion device according to the present invention is a control device for a power conversion device having a matrix converter including a transformer having first and second coils magnetically coupled to each other, a first bidirectional switch having one end connected to a first phase of a three-phase AC and the other end connected to a first node constituting one end of the first coil , a second bidirectional switch having one end connected to a second phase of the three-phase AC and the other end connected to the first node, a third bidirectional switch having one end connected to a third phase of the three-phase AC and the other end connected to the first node , a fourth bidirectional switch having one end connected to the first phase and the other end connected to a second node constituting the other end of the first coil , a fifth bidirectional switch having one end connected to the second phase and the other end connected to the second node, and a sixth bidirectional switch having one end connected to the third phase and the other end connected to the second node, a third mode in which the second and sixth bidirectional switches are on, a fourth mode in which the third and sixth bidirectional switches are on, a fifth mode in which the third and fourth bidirectional switches are on, a sixth mode in which the third and fifth bidirectional switches are on, and a seventh mode in which the third and sixth bidirectional switches are on, in this order, and the control device performs switching from the first mode to the second mode and from the fourth mode to the fifth mode by voltage source commutation, and performs switching from the second mode to the third mode, switching from the third mode to the fourth mode, switching from the fifth mode to the sixth mode, and switching from the sixth mode to the seventh mode by current source commutation.
本発明によれば、リアクトル電流ｉＬの符号が不安定で、電流形転流を使うと負荷開放が発生しやすい第１のモードから第２のモードへの切り替え、及び、第４のモードから第５のモードへの切り替えを電圧形転流により実行し、そのような問題の発生しない他の切り替えを電流形電流により実行するので、電流形転流と電圧形転流の間でＭＣの動作モードを切り替えることなく、電源短絡と負荷開放の両方を防止することが可能になる。 According to the present invention, switching from the first mode to the second mode, in which the sign of the reactor current iL is unstable and load release is likely to occur if current-source commutation is used, and switching from the fourth mode to the fifth mode, are performed by voltage-source commutation, while other switching, in which such problems do not occur, is performed by current-source current. Therefore, it is possible to prevent both power supply short circuit and load release without switching the operating mode of the MC between current-source commutation and voltage-source commutation.
以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。 The following describes in detail an embodiment of the present invention with reference to the attached drawings.
図１は、本実施の形態による電力変換装置１及びその制御装置４の構成を示す図である。同図に示すように、本実施の形態による電力変換装置１は、三相単相マトリックスコンバータ１０と、トランス２０と、フルブリッジ型のＡＣ／ＤＣコンバータ３０と、保護回路３５とを有するＭＣ式ＤＡＢ型双方向絶縁形ＡＣ／ＤＣコンバータである。マトリックスコンバータ１０、トランス２０、及びＡＣ／ＤＣコンバータ３０は、系統電源２と負荷３の間にこの順で接続される。以下では、系統電源２に接続されるマトリックスコンバータ１０の３つの端部をそれぞれ第７のノードｎ７、第８のノードｎ８、第９のノードｎ９と称し、トランス２０に接続されるマトリックスコンバータ１０の２つの端部をそれぞれ第１のノードｎ１、第２のノードｎ２と称し、トランス２０に接続されるＡＣ／ＤＣコンバータ３０の２つの端部をそれぞれ第３のノードｎ３、第４のノードｎ４と称し、負荷３に接続されるＡＣ／ＤＣコンバータ３０の２つの端部をそれぞれ第５のノードｎ５、第６のノードｎ６と称する。また、第２のノードｎ２の電圧に対する第１のノードｎ１の電圧を電圧ｖＭＣと称し、第４のノードｎ４の電圧に対する第３のノードｎ３の電圧を電圧ｖＩＮＶと称する。
Fig. 1 is a diagram showing the configuration of a
トランス２０は、互いに磁気結合する２つのコイル２０ａ，２０ｂ（第１及び第２のコイル）を有して構成される。コイル２０ａ，２０ｂの巻き数はそれぞれＮＰ及びＮＳであり、コイル２０ａ，２０ｂの巻き数比ｎは、ｎ＝ＮＰ／ＮＳとなる。コイル２０ａの一端はリアクトルＬを介して第１のノードｎ１でマトリックスコンバータ１０に接続され、コイル２０ａの他端は第２のノードｎ２でマトリックスコンバータ１０に接続される。なお、リアクトルＬは、トランス２０とは別に設けたインダクタンス素子であってもよいし、トランス２０の漏れインダクタンスであってもよい。コイル２０ｂの一端は第３のノードｎ３でＡＣ／ＤＣコンバータ３０に接続され、コイル２０ｂの他端は第４のノードｎ４でＡＣ／ＤＣコンバータ３０に接続される。以下では、リアクトルＬを流れる電流をリアクトル電流ｉＬと称する。リアクトル電流ｉＬの向きについては、第１のノードｎ１から第２のノードｎ２に向かう方向をプラス方向とし、その逆をマイナス方向とする。リアクトル電流ｉＬは、電圧ｖＭＣ，ｎｖＩＮＶを用いると、次の式（１）のように時間ｔの関数で表される。
The
ＡＣ／ＤＣコンバータ３０は、単相交流電圧（コイル２０ｂ側）と直流電圧（負荷３側）とを相互に変換する装置である。負荷３は、例えば蓄電池やハイブリッドカーのモーターを駆動するための電力変換器であり、電力変換装置１から供給される直流電力によって動作する（充電される）場合（力行）と、逆に電力変換装置１に対して直流電力を供給する場合（回生）とがある。負荷３の一端は第５のノードｎ５でＡＣ／ＤＣコンバータ３０に接続され、負荷３の他端は第６のノードｎ６でＡＣ／ＤＣコンバータ３０に接続される。以下では、第６のノードｎ６の電圧に対する第５のノードｎ５の電圧を電圧Ｖｄｃと称し、第５のノードｎ５から負荷３に向かって流れる電流を電流Ｉｄｃと称する。
The AC/
ＡＣ／ＤＣコンバータ３０は、一端が第５のノードｎ５に接続され、他端が第３のノードｎ３に接続されたスイッチ素子Ｇ１（第１の片方向スイッチ素子）と、一端が第６のノードｎ６に接続され、他端が第３のノードｎ３に接続されたスイッチ素子Ｇ２（第２の片方向スイッチ素子）と、一端が第５のノードｎ５に接続され、他端が第４のノードｎ４に接続されたスイッチ素子Ｇ３（第３の片方向スイッチ素子）と、一端が第６のノードｎ６に接続され、他端が第４のノードｎ４に接続されたスイッチ素子Ｇ４（第４の片方向スイッチ素子）と、一端が第５のノードｎ５に接続され、他端が第６のノードｎ６に接続されたキャパシタＣ１とを有して構成される。
The AC/
スイッチ素子Ｇ１～Ｇ４はそれぞれ、例えばＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)やＩＧＢＴ(Insulated Gate Bipolar Transistor)などの半導体素子と、この半導体素子と並列に接続されたダイオード及びスナバキャパシタとを含んで構成される片方向スイッチである。なお、スナバキャパシタは、半導体素子の寄生容量であってもよいし、独立した容量素子であってもよい。スイッチ素子Ｇ１は、ダイオードのアノードが第３のノードｎ３に接続されるように回路に組み込まれ、スイッチ素子Ｇ２は、ダイオードのカソードが第３のノードｎ３に接続されるように回路に組み込まれ、スイッチ素子Ｇ３は、ダイオードのアノードが第４のノードｎ４に接続されるように回路に組み込まれ、スイッチ素子Ｇ４は、ダイオードのカソードが第４のノードｎ４に接続されるように回路に組み込まれる。 Each of the switch elements G1 to G4 is a unidirectional switch including a semiconductor element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor), a diode connected in parallel to the semiconductor element, and a snubber capacitor. The snubber capacitor may be a parasitic capacitance of the semiconductor element or an independent capacitance element. The switch element G1 is incorporated in the circuit such that the anode of the diode is connected to the third node n3 , the switch element G2 is incorporated in the circuit such that the cathode of the diode is connected to the third node n3 , the switch element G3 is incorporated in the circuit such that the anode of the diode is connected to the fourth node n4 , and the switch element G4 is incorporated in the circuit such that the cathode of the diode is connected to the fourth node n4 .
スイッチ素子Ｇ１～Ｇ４を構成する半導体素子の制御電極のそれぞれには、制御装置４から個別の制御信号が供給される。各制御信号は、それぞれハイ又はローいずれかの値を取る信号である。制御装置４は、これらの制御信号の値を個別に制御することにより、スイッチ素子Ｇ１～Ｇ４それぞれのオンオフ状態を個別に制御する。
An individual control signal is supplied from the
マトリックスコンバータ１０は、三相交流電圧（系統電源２側）と単相交流電圧（コイル２０ａ側）とを相互に変換する装置である。系統電源２は、互いに２π／３ずつ位相のずれた正弦波信号によって表される交流電圧ｅｕ，ｅｖ，ｅｗを生成する三相交流電源であり、例えば商用電源である。交流電圧ｅｕ，ｅｖ，ｅｗを数式で表すと、次の式（２）のようになる。ただし、Ｅは入力線間電圧実効値（定数）であり、ωｔは入力電圧の位相角（定数）である。
The
図１に示すように、ｕ相（第１相）に対応する交流電圧ｅｕに対応する系統電源２の出力端は第７のノードｎ７でマトリックスコンバータ１０に接続され、ｖ相（第２相）に対応する交流電圧ｅｖに対応する系統電源２の出力端は第８のノードｎ８でマトリックスコンバータ１０に接続され、ｗ相（第３相）に対応する交流電圧ｅｗに対応する系統電源２の出力端は第９のノードｎ９でマトリックスコンバータ１０に接続される。以下では、第７乃至第９のノードｎ７～ｎ９を流れる電流をそれぞれ電流ｉｅｕ，ｉｅｖ，ｉｅｗと称する。
1, an output end of the
マトリックスコンバータ１０は、一端が第７のノードｎ７に接続され、他端が第１のノードｎ１に接続された双方向スイッチＳ
ｕｐ（第１の双方向スイッチ）と、一端が第８のノードｎ８に接続され、他端が第１のノードｎ１に接続された双方向スイッチＳ
ｖｐ（第２の双方向スイッチ）と、一端が第９のノードｎ９に接続され、他端が第１のノードｎ１に接続された双方向スイッチＳ
ｗｐ（第３の双方向スイッチ）と、一端が第７のノードｎ７に接続され、他端が第２のノードｎ２に接続された双方向スイッチＳ
ｕｎ（第４の双方向スイッチ）と、一端が第８のノードｎ８に接続され、他端が第２のノードｎ２に接続された双方向スイッチＳ
ｖｎ（第５の双方向スイッチ）と、一端が第９のノードｎ９に接続され、他端が第２のノードｎ２に接続された双方向スイッチＳ
ｗｎ（第６の双方向スイッチ）と、交流リアクトルＬｆと、ダンピング抵抗Ｒｆと、入力キャパシタＣｆとを有して構成される。
The
交流リアクトルＬｆは、第７のノードｎ７と双方向スイッチＳ ｕｐ，Ｓｕｎの接続点である第１０のノードｎ１０との間に挿入されたインダクタと、第８のノードｎ８と双方向スイッチＳ ｖｐ，Ｓｖｎの接続点である第１１のノードｎ１１との間に挿入されたインダクタと、第９のノードｎ９と双方向スイッチＳ ｗｐ，Ｓｗｎの接続点である第１２のノードｎ１２との間に挿入されたインダクタとによって構成される。ダンピング抵抗Ｒｆは、これらのインダクタのそれぞれと並列に接続された３つの抵抗素子によって構成される。入力キャパシタＣｆは、デルタ結線又はスター結線によって互いに接続された３つのキャパシタによって構成されており、その３つの接続点はそれぞれ第１０乃至第１２のノードｎ１０～ｎ１２に接続される。以下では、第１０乃至第１２のノードｎ１０～ｎ１２を流れる電流をそれぞれ入力電流ｉｕ，ｉｖ，ｉｗと称する。 The AC reactor Lf is composed of an inductor inserted between the seventh node n7 and the tenth node n10 which is the connection point of the bidirectional switches S up and S un , an inductor inserted between the eighth node n8 and the eleventh node n11 which is the connection point of the bidirectional switches S vp and S vn , and an inductor inserted between the ninth node n9 and the twelfth node n12 which is the connection point of the bidirectional switches S wp and S wn . The damping resistor Rf is composed of three resistance elements connected in parallel with each of these inductors. The input capacitor Cf is composed of three capacitors connected to each other by a delta connection or a star connection, and the three connection points are respectively connected to the tenth to twelfth nodes n 10 to n 12. Hereinafter, the currents flowing through the tenth to twelfth nodes n 10 to n 12 are referred to as input currents i u , i v , and i w , respectively.
双方向スイッチＳ ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎはそれぞれ、直列に接続された２つのスイッチを含んで構成される双方向スイッチである。具体的には、双方向スイッチＳｕｐは、直列に接続されたスイッチ素子Ｇｐｕ，Ｇｕｐと、スイッチ素子Ｇｐｕ，Ｇｕｐにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成される。また、双方向スイッチＳ ｖｐは、直列に接続されたスイッチ素子Ｇｐｖ，Ｇｖｐと、スイッチ素子Ｇｐｖ，Ｇｖｐにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成され、双方向スイッチＳ ｗｐは、直列に接続されたスイッチ素子Ｇｐｗ，Ｇｗｐと、スイッチ素子Ｇｐｗ，Ｇｗｐにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成され、双方向スイッチＳ ｕｎは、直列に接続されたスイッチ素子Ｇｎｕ，Ｇｕｎと、スイッチ素子Ｇｎｕ，Ｇｕｎにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成され、双方向スイッチＳｖｎは、直列に接続されたスイッチ素子Ｇｎｖ，Ｇｖｎと、スイッチ素子Ｇｎｖ，Ｇｖｎにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成され、双方向スイッチＳ ｗｎは、直列に接続されたスイッチ素子Ｇｎｗ，Ｇｗｎと、スイッチ素子Ｇｎｗ，Ｇｗｎにより構成される直列回路と並列に接続されたスナバキャパシタとによって構成される。これらスイッチ素子Ｇｐｕ，Ｇｕｐ，Ｇｐｖ，Ｇｖｐ，Ｇｐｗ，Ｇｗｐ，Ｇｎｕ，Ｇｕｎ，Ｇｎｖ，Ｇｖｎ，Ｇｎｗ，Ｇｗｎはそれぞれ、例えばＭＯＳＦＥＴやＩＧＢＴなどの半導体素子と、この半導体素子と並列に接続されたダイオードとを含んで構成される片方向スイッチである。 Each of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn is a bidirectional switch including two switches connected in series. Specifically, the bidirectional switch S up is configured with switch elements G pu and G up connected in series, and a snubber capacitor connected in parallel to the series circuit formed by the switch elements G pu and G up . The bidirectional switch Svp is composed of switch elements Gpv , Gvp connected in series and a snubber capacitor connected in parallel to the series circuit composed of the switch elements Gpv , Gvp . The bidirectional switch Swp is composed of switch elements Gpw , Gwp connected in series and a snubber capacitor connected in parallel to the series circuit composed of the switch elements Gpw, Gwp . The bidirectional switch Sun is composed of switch elements Gnu, Gun connected in series and a snubber capacitor connected in parallel to the series circuit composed of the switch elements Gnu, Gun. The bidirectional switch Svn is composed of switch elements Gnv , Gvn connected in series and a snubber capacitor connected in parallel to the series circuit composed of the switch elements Gnv, Gvn . The bidirectional switch Swn is composed of switch elements Gnw , Gwn connected in series and a snubber capacitor connected in parallel to the series circuit composed of the switch elements Gnw , G Each of these switch elements Gpu , Gup , Gpv, Gvp , Gpw, Gwp , Gnu , Gun , Gnv , Gvn , Gnw , and Gwn is a unidirectional switch including a semiconductor element such as a MOSFET or an IGBT, and a diode connected in parallel to the semiconductor element.
スイッチ素子Ｇｐｕ，Ｇｕｐは、第１のノードｎ１と第１０のノードｎ１０との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Ｇｐｖ，Ｇｖｐは、第１のノードｎ１と第１１のノードｎ１１との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Ｇｐｗ，Ｇｗｐは、第１のノードｎ１と第１２のノードｎ１２との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Ｇｎｕ，Ｇｕｎは、第２のノードｎ２と第１０のノードｎ１０との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Ｇｎｖ，Ｇｖｎは、第２のノードｎ２と第１１のノードｎ１１との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Ｇｎｗ，Ｇｗｎは、第２のノードｎ２と第１２のノードｎ１２との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。なお、双方向スイッチを構成する２つのスイッチ素子の接続について、ここではそれぞれのダイオードのアノードが相互に接続される向きで接続されるとしたが、それぞれのダイオードのカソードが相互に接続される向きで接続されることとしてもよい。 The switch elements G pu and G up are connected in this order between the first node n 1 and the tenth node n 10 with the anodes of the respective diodes connected to each other. The switch elements G pv and G vp are connected in this order between the first node n 1 and the eleventh node n 11 with the anodes of the respective diodes connected to each other. The switch elements G pw and G wp are connected in this order between the first node n 1 and the twelfth node n 12 with the anodes of the respective diodes connected to each other. The switch elements G nu and G un are connected in this order between the second node n 2 and the tenth node n 10 with the anodes of the respective diodes connected to each other. The switch elements Gnv and Gvn are connected in this order between the second node n2 and the eleventh node n11 with the anodes of the respective diodes connected to each other. The switch elements Gnw and Gwn are connected in this order between the second node n2 and the twelfth node n12 with the anodes of the respective diodes connected to each other. Note that, although the two switch elements constituting the bidirectional switch are connected here with the anodes of the respective diodes connected to each other, they may be connected with the cathodes of the respective diodes connected to each other.
スイッチ素子Ｇｐｕ，Ｇｕｐ，Ｇｐｖ，Ｇｖｐ，Ｇｐｗ，Ｇｗｐ，Ｇｎｕ，Ｇｕｎ，Ｇｎｖ，Ｇｖｎ，Ｇｎｗ，Ｇｗｎを構成する半導体素子の制御電極のそれぞれには、制御装置４から個別の制御信号が供給される。各制御信号は、それぞれハイ又はローいずれかの値を取る信号である。制御装置４は、これらの制御信号の値を個別に制御することにより、スイッチ素子Ｇｐｕ，Ｇｕｐ，Ｇｐｖ，Ｇｖｐ，Ｇｐｗ，Ｇｗｐ，Ｇｎｕ，Ｇｕｎ，Ｇｎｖ，Ｇｖｎ，Ｇｎｗ，Ｇｗｎそれぞれのオンオフ状態を個別に制御する。
An individual control signal is supplied from the
保護回路３５は、転流失敗時のリアクトル電流ｉＬを吸収するための回路であり、フルブリッジ接続された４つのダイオードからなる整流回路と、この整流回路と並列に接続された平滑コンデンサ及び負荷とによって構成される。負荷の両端電圧はＶｐである。整流回路の２つの入力端はそれぞれ、第１のノードｎ１及び第２のノードｎ２に接続される。
The
図２は、電力変換装置１の高周波等価回路を示す図である。同図に示すように、電力変換装置１は、高周波数で動作する場合においては、電圧ｖＭＣを出力する電源回路と、電圧ｎｖＩＮＶを出力する電源回路とがリアクトルＬを挟んで直列に接続された回路と等価である。
2 is a diagram showing a high-frequency equivalent circuit of the
図１に戻る。制御装置４は、上述したＺＰＷＭ変調法により、外部から供給される電力指令値Ｐ＊及び力率角指令値α＊と、電圧ｅｕ，ｅｖ，ｅｗ，Ｖｄｃの各値とに基づいて双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ，Ｇ１～Ｇ４それぞれのオンオフ状態を制御する装置である。制御装置４がこの制御を行うことにより、電力指令値Ｐ＊により指定された電力を力率角指令値α＊により指定された力率角で、系統電源２から負荷３に対し（力行の場合）、又は、負荷３から系統電源２に対し（回生の場合）、伝送することが実現される。力行時と回生時のそれぞれにおける制御装置４の動作は、後述する位相差δの符号が入れ替わることのほかは、基本的に同一である。そこで以下では、力行時に着目して説明を続ける。回生時については、力行時の制御装置４の動作について説明した後、図１６及び図１７を参照して説明する。
Return to FIG. 1. The
図３は、力行時における電圧ｅｕ，ｅｖ，ｅｗ，ｖＭＣ，ｖＩＮＶ、電流ｉｅｕ，ｉｅｖ，ｉｅｗ，Ｉｄｃ，ｉＬ、及び電流Ｉｄｃの指令値Ｉｄｃ ＊（＝Ｐ＊／Ｖｄｃ）の各波形のシミュレーション結果を示す信号波形図である。詳しいシミュレーション条件は、表１に記載したとおりである。図３には、電圧ｅｕ，ｅｖ，ｅｗによって表される三相交流の１周期分を示している。図４は、図３の一部（０．０１秒から０．０００１４秒分）の拡大図である。 Fig. 3 is a signal waveform diagram showing a simulation result of each waveform of voltages eu , ev , ew , vMC , vINV , currents ieu, iev , iew, Idc , iL , and command value Idc * (=P * / Vdc ) of current Idc during power running. Detailed simulation conditions are as shown in Table 1. Fig. 3 shows one period of three-phase AC represented by voltages eu , ev , ew . Fig. 4 is an enlarged view of a part of Fig. 3 (from 0.01 seconds to 0.00014 seconds).
三相交流の１周期は、電圧ｅｕ，ｅｖ，ｅｗの位相に応じて、図３に示すように１２個の空間Ｉ～ＸＩＩに分けることができる。具体的には、電圧ｅｕの位相が０以上π／６未満である空間Ｉ、π／６以上π／３未満である空間ＩＩ、π／３以上π／２未満である空間ＩＩＩ、π／２以上２π／３未満である空間ＩＶ、２π／３以上５π／６未満である空間Ｖ、５π／６以上π未満である空間ＶＩ、π以上７π／６未満である空間ＶＩＩ、７π／６以上４π／３未満である空間ＶＩＩＩ、４π／３以上３π／２未満である空間ＩＸ、３π／２以上５π／３未満である空間Ｘ、５π／３以上１１π／６未満である空間ＸＩ、１１π／６以上２π未満である空間ＸＩＩに分けることができる。図４に示した波形は、このうち空間ＩＶの一部に相当する。 One cycle of three-phase AC can be divided into 12 spaces I to XII as shown in Fig. 3 according to the phases of the voltages e u , e v , and e w . Specifically, the phase of the voltage e u can be divided into space I where 0 or more and less than π/6, space II where π/6 or more and less than π/3, space III where π/3 or more and less than π/2, space IV where π/2 or more and less than 2π/3, space V where 2π/3 or more and less than 5π/6, space VI where 5π/6 or more and less than π, space VII where π or more and less than 7π/6, space VIII where 7π/6 or more and less than 4π/3, space IX where 4π/3 or more and less than 3π/2, space X where 3π/2 or more and less than 5π/3, space XI where 5π/3 or more and less than 11π/6, and space XII where 11π/6 or more and less than 2π. The waveform shown in Fig. 4 corresponds to a part of space IV.
空間Ｉ～ＸＩＩそれぞれにおける制御装置４の動作は、電圧ｅｕ，ｅｖ，ｅｗの大小関係に応じて制御対象となるスイッチが入れ替わること、及び、電圧ｅｕ，ｅｖ，ｅｗのうち中間の値を取るものの符号に応じて出力電圧が変わる場合があることのほかは、基本的に同一である。そこで以下では、空間Ｖ（ｅｕ＞ｅｖ＞０＞ｅｗ，ｉｖ
＊＞０）に着目して説明を続ける。
The operation of the
図５及び図６はそれぞれ、電圧ｖＭＣ，ｎｖＩＮＶ及びリアクトル電流ｉＬの力行時の波形を模式的に示す信号波形図である。図５には、図１に示した電圧Ｖｄｃの値が相対的に小さい例（具体的には、ｎＶｄｃ／ｅＭ＝０．２５）を示し、図６には、図１に示した電圧Ｖｄｃの値が相対的に大きい例（具体的には、ｎＶｄｃ／ｅＭ＝０．５）を示している。なお、図５及び図６に示した電圧ｅＭ及びｅｍは、それぞれ次の式（３）（４）により表される。ただし、式（３）に示した電流ｉｖ ＊は入力電流ｉｖの指令値である。入力電流ｉｕ，ｉｖ，ｉｗの指令値ｉｕ ＊，ｉｖ ＊，ｉｗ ＊は、式（５）によって表される。 Fig. 5 and Fig. 6 are signal waveform diagrams each showing a waveform of voltage v MC , nv INV and reactor current i L during powering. Fig. 5 shows an example where the value of voltage V dc shown in Fig. 1 is relatively small (specifically, nV dc /e M =0.25), and Fig. 6 shows an example where the value of voltage V dc shown in Fig. 1 is relatively large (specifically, nV dc /e M =0.5). The voltages e M and e m shown in Fig. 5 and Fig. 6 are expressed by the following formulas (3) and (4), respectively. However, the current i v * shown in formula (3) is the command value of the input current i v . The command values i u * , iv * , and i w * of the input currents i u , iv , and i w are expressed by formula (5).
図５を参照しながら制御装置４の動作の概要を説明すると、制御装置４はまず、マトリックスコンバータ１０を周期Ｔで周期的に制御するよう構成される。なお、マトリックスコンバータ１０のスイッチング周波数は、この周期Ｔの逆数となる。図５に示した時刻ｔ１はこの周期Ｔの始期に対応し、時刻ｔ１０は終期に対応している。マトリックスコンバータ１０の制御の詳細については、後述する。
The operation of the
また、制御装置４は、ＡＣ／ＤＣコンバータ３０についても、同じ周期Ｔで周期的に制御するよう構成される。図５に示した時刻ｔ２はこの制御周期の始期に対応し、時刻ｔ１１は終期に対応している。具体的に説明すると、制御装置４は、各周期の前半でスイッチＧ１，Ｇ４をオン、スイッチＧ２，Ｇ３をオフとし、各周期の後半でスイッチＧ２，Ｇ３をオン、スイッチＧ１，Ｇ４をオフとするよう構成される。ただし、スイッチの切り替えの際には、一旦すべてのスイッチがオフとなる期間（デッドタイム）が設けられる。制御装置４による制御の結果として、電圧ｎｖｉｎｖの値は、図５に示すように、各周期の前半でｎＶｄｃとなり、各周期の後半で－ｎＶｄｃとなる。なお、以下の説明では、マトリックスコンバータ１０の制御周期の始期から、その後に初めて到来するＡＣ／ＤＣコンバータ３０の制御周期の始期までの経過時間長を位相差δと称する。
The
図７～図１１は、マトリックスコンバータ１０の制御の詳細を示す図である。同図に示した矢印付きの破線は、リアクトル電流ｉＬの経路と向きを表している。以下、図５とともにこれらの図も参照しながら、マトリックスコンバータ１０の制御について詳細に説明する。なお、実際には各スイッチのオンオフの切り替えを行う際に転流動作が行われるが、ここでは転流動作を無視して説明する。転流動作については、後ほど図１２～図１４を参照して詳しく説明する。
7 to 11 are diagrams showing details of the control of the
まず図５に示すように、制御装置４は、各周期において、第１のモードＭＯＤＥ１から第７のモードＭＯＤＥ７までの７つのモードを順次実行することにより、マトリックスコンバータ１０の制御を行うよう構成される。第１のモードＭＯＤＥ１及び第７のモードＭＯＤＥ７の継続時間（デューティー）は互いに同一であり、以下では、この継続時間をｄｚ／２と表記する。第４のモードＭＯＤＥ４の継続時間は第１のモードＭＯＤＥ１及び第７のモードＭＯＤＥ７の継続時間の２倍（＝ｄｚ）である。第３のモードＭＯＤＥ３及び第６のモードＭＯＤＥ６の継続時間も互いに同一であり、以下では、この継続時間をｄｍと表記する。第２のモードＭＯＤＥ２及び第５のモードＭＯＤＥ５の継続時間も互いに同一（＝Ｔ／２－ｄｚ－ｄｍ）である。図５の例ではδ＜ｄｚ／２であり、第１のモードＭＯＤＥ１の実行中にＡＣ／ＤＣコンバータ３０の制御周期の始期が到来する。
First, as shown in FIG. 5, the
図７（ａ）には、第１のモードＭＯＤＥ１の始期である時刻ｔ１における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。また、図７（ｂ）には、ＡＣ／ＤＣコンバータ３０の制御周期の始期である時刻ｔ２における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。これらの図に示すように、第１のモードＭＯＤＥ１においては、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｗｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｕｎ，Ｓｖｎをオフとする。これにより、第１のノードｎ１と第２のノードｎ２との間が短絡されるので、リアクトルＬは電圧ｎｖＩＮＶのみが印加された状態となる。そして、時刻ｔ１～時刻ｔ２ではｎｖＩＮＶ＝－ｎＶｄｃであることから、図５に示すように、電流ｉＬは増加する方向に変化する。一方、時刻ｔ２～時刻ｔ３ではｎｖＩＮＶ＝ｎＶｄｃであることから、図５に示すように、電流ｉＬは減少する方向に変化する。
7A shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 1, which is the start of the first mode MODE1. Also, FIG. 7B shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 2 , which is the start of the control period of the AC/
図８（ａ）には、第２のモードＭＯＤＥ２の始期である時刻ｔ３における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。同図に示すように、第２のモードＭＯＤＥ２においては、制御装置４は、双方向スイッチＳ
ｕｐ，Ｓｗｎをオンとし、その他の双方向スイッチＳ
ｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎをオフとする。これにより、第１のノードｎ１と第２のノードｎ２との間に電圧ｅＭが印加されるので、リアクトルＬは電圧ｅＭ－ｎｖＩＮＶが印加された状態となる。そして、時刻ｔ３～時刻ｔ４ではｎｖＩＮＶ＝ｎＶｄｃであるが、一般に電圧ｅＭは電圧ｎＶｄｃより大きい値に設定される（ｅＭ＞ｎＶｄｃ）ので、図５に示すように、電流ｉＬは増加する方向に変化する。
8(a) shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 3 , which is the start of the
図８（ｂ）には、第３のモードＭＯＤＥ３の始期である時刻ｔ４における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。同図に示すように、第３のモードＭＯＤＥ３においては、制御装置４は、双方向スイッチＳ
ｖｐ，Ｓｗｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎをオフとする。これにより、第１のノードｎ１と第２のノードｎ２との間に電圧ｅｍが印加されるので、リアクトルＬは電圧ｅｍ－ｎｖＩＮＶが印加された状態となる。そして、時刻ｔ４～時刻ｔ５ではｎｖＩＮＶ＝ｎＶｄｃであり、図５に示すように、電圧ｅｍが電圧ｎＶｄｃより大きい値である（ｅｍ＞ｎＶｄｃ）とすると、電流ｉＬは増加する方向に変化する。ただし、電圧ｅｍは電圧ｅＭより小さい値になる（ｅＭ＞ｅｍ）ので、電流ｉＬの増加率は、図５に示すように時刻ｔ３～時刻ｔ４での増加率に比べて小さくなる。電圧ｅｍが電圧ｎＶｄｃより小さい値である（ｅｍ＜ｎＶｄｃ）場合には、電流ｉＬは減少する方向に変化する。
8B shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 4 , which is the start of the
図９（ａ）には、第４のモードＭＯＤＥ４の始期である時刻ｔ５における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。また、図９（ｂ）には、スイッチ素子Ｇ１～Ｇ４の切り替えタイミングである時刻ｔ６（ｔ６－ｔ２＝Ｔ／２）における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。これらの図に示すように、第４のモードＭＯＤＥ４においては、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｗｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｕｎ，Ｓｖｎをオフとする。これは、第１のモードＭＯＤＥ１と同じ状態である。したがって、第１のノードｎ１と第２のノードｎ２との間が短絡されるので、リアクトルＬは電圧ｎｖＩＮＶのみが印加された状態となる。そして、時刻ｔ５～時刻ｔ６ではｎｖＩＮＶ＝ｎＶｄｃであることから、図５に示すように、電流ｉＬは減少する方向に変化する。一方、時刻ｔ６～時刻ｔ７ではｎｖＩＮＶ＝－ｎＶｄｃであることから、図５に示すように、電流ｉＬは増加する方向に変化する。
Fig. 9(a) shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 5 which is the start of the fourth mode MODE 4. Fig. 9(b) shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 6 (t 6 - t 2 = T/2) which is the switching timing of the switch elements G 1 to G 4. As shown in these figures, in the
図１０（ａ）には、第５のモードＭＯＤＥ５の始期である時刻ｔ７における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。同図に示すように、第５のモードＭＯＤＥ５においては、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｕｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｖｎ，Ｓｗｎをオフとする。これにより、第１のノードｎ１と第２のノードｎ２との間に電圧－ｅＭが印加されるので、リアクトルＬは電圧－ｅＭ－ｎｖＩＮＶが印加された状態となる。そして、時刻ｔ７～時刻ｔ８ではｎｖＩＮＶ＝－ｎＶｄｃであるので、上記したようにｅＭ＞ｎＶｄｃが成り立つとすると、図５に示すように、電流ｉＬは減少する方向に変化する。
10(a) shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 7 which is the start of the fifth mode MODE5. As shown in the figure, in the fifth mode MODE5, the
図１０（ｂ）には、第６のモードＭＯＤＥ６の始期である時刻ｔ８における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。同図に示すように、第６のモードＭＯＤＥ６においては、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｖｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｕｎ，Ｓｗｎをオフとする。これにより、第１のノードｎ１と第２のノードｎ２との間に電圧－ｅｍが印加されるので、リアクトルＬは電圧－ｅｍ－ｎｖＩＮＶが印加された状態となる。そして、時刻ｔ８～時刻ｔ９ではｎｖＩＮＶ＝－ｎＶｄｃであるので、上記したようにｅｍ＞ｎＶｄｃが成り立つとすると、図５に示すように、電流ｉＬは減少する方向に変化する。ただし、上記したようにｅＭ＞ｅｍが成り立つので、電流ｉＬの減少率は、図５に示すように時刻ｔ７～時刻ｔ８での減少率に比べて小さくなる。
10B shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 8 , which is the start of the sixth mode MODE6. As shown in the figure, in the sixth mode MODE6, the
図１１には、第７のモードＭＯＤＥ７の始期である時刻ｔ９における各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの状態を示している。同図に示すように、第７のモードＭＯＤＥ７においては、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｗｎをオンとし、その他の双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｕｎ，Ｓｖｎをオフとする。これは、第１のモードＭＯＤＥ１と同じ状態である。したがって、第１のノードｎ１と第２のノードｎ２との間が短絡されるので、リアクトルＬは電圧ｎｖＩＮＶのみが印加された状態となる。そして、時刻ｔ９～時刻ｔ１０ではｎｖＩＮＶ＝－ｎＶｄｃであることから、図５に示すように、電流ｉＬは増加する方向に変化する。
FIG. 11 shows the states of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn at time t 9 , which is the start of the seventh mode MODE 7. As shown in the figure, in the seventh mode MODE 7, the
ここまでで説明したように、制御装置４は、双方向スイッチＳ
ｗｐ，Ｓｗｎが同時にオンとなるモード（すなわちｖＭＣ＝０となるモード。具体的には、第１、第４、第７のモードＭＯＤＥ１，ＭＯＤＥ４，ＭＯＤＥ７）を各周期に１回以上実施している。したがって、ＡＣ／ＤＣコンバータ３０側の出力電圧ｎＶｄｃが下がった場合の循環電流の上昇を抑制できるので、電力変換装置１を広い電圧範囲で運転する際に力率の低下を抑制することが可能になる。
As described above, the
次に、双方向スイッチＳ ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎのオンオフの切り替えの際に実施される転流動作について説明する。 Next, a commutation operation performed when the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn are switched on and off will be described.
双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎのオンオフの切り替えは、ｐ側転流の場合であれば、必ず、双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐのいずれか１つを転流元とし、双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐのいずれか他の１つを転流先として実行される。また、ｎ側転流の場合であれば、必ず、双方向スイッチＳ
ｕｎ，Ｓｖｎ，Ｓｗｎのいずれか１つを転流元とし、双方向スイッチＳ
ｕｎ，Ｓｖｎ，Ｓｗｎのいずれか他の１つを転流先として実行される。そして、制御装置４は、転流元及び転流先の双方向スイッチの一方を構成する２つのスイッチのうちの１つ、転流元及び転流先の双方向スイッチの他方を構成する２つのスイッチのうちの１つ、転流元及び転流先の双方向スイッチの一方を構成する２つのスイッチのうちの残る１つ、転流元及び転流先の双方向スイッチの他方を構成する２つのスイッチのうちの残る１つ、という順序で各スイッチのオンオフ制御を行うことにより転流動作を実行する。
In the case of p-side commutation, the on-off switching of the bidirectional switches S up , S vp , S wp , S un , S vn , and S wn is always performed with one of the bidirectional switches S up , S vp , and S wp as the commutation source and another of the bidirectional switches S up , S vp , and S wp as the commutation destination, while in the case of n-side commutation, the on-off switching is always performed with one of the bidirectional switches S un , S vn , and S wn as the commutation source and another of the bidirectional switches S un , S vn , and S wn as the commutation destination. The
転流動作は、こうして行われるオンオフ制御の対象となるスイッチの順序によって、上述した電圧形転流と電流形転流の２種類に大別される。以下、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えの場合を例に取り、電圧形転流と電流形転流のそれぞれについて詳しく説明する。 The commutation operation is roughly classified into two types, voltage type commutation and current type commutation, according to the order of the switches that are the subject of the on/off control. Below, the voltage type commutation and the current type commutation will be described in detail, taking as an example the case of switching from the first mode MODE1 to the second mode MODE2.
図１２は、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを電流形転流によって行う場合の転流シーケンスを示す図である。電流形転流は、リアクトル電流ｉＬ（出力相電流）の向きに応じて、リアクトル電流ｉＬの経路が常に確保されるように各スイッチ素子のオンオフ制御を行う転流方法である。したがって、電流形転流を実行する際には、リアクトル電流ｉＬの向きが予め分かっている必要がある。ここで、図５から理解されるように、第２のモードＭＯＤＥ２の始期（時刻ｔ３）におけるリアクトル電流ｉＬの向きは、通常マイナス方向にしている。そこで制御装置４は、リアクトル電流ｉＬの向きがマイナス方向であると仮定して、電流形転流による第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを行うように制御を行う。図１２には、矢印付きの破線により、マイナス方向に流れるリアクトル電流ｉＬを示している。
FIG. 12 is a diagram showing a commutation sequence when switching from the first mode MODE1 to the second mode MODE2 by current source commutation. Current source commutation is a commutation method in which each switch element is controlled to be on and off so that a path of the reactor current iL is always secured according to the direction of the reactor current iL (output phase current). Therefore, when performing current source commutation, it is necessary to know the direction of the reactor current iL in advance. Here, as can be understood from FIG. 5, the direction of the reactor current iL at the start of the second mode MODE2 (time t3 ) is usually set to the negative direction. Therefore, the
電流形転流の転流シーケンスについて、図１２を参照しながら具体的に説明する。まず図１２（ａ）は、転流動作開始前の状態を示している。この状態では、転流元となる双方向スイッチＳ ｗｐを構成するスイッチ素子Ｇｗｐ，Ｇｐｗがともにオン、転流先となる双方向スイッチＳ ｕｐを構成するスイッチ素子Ｇｕｐ，Ｇｐｕがともにオフとなっている。 The commutation sequence of the current source commutation will be specifically described with reference to Fig. 12. Fig. 12(a) shows the state before the commutation operation starts. In this state, the switch elements Gwp and Gpw constituting the bidirectional switch Swp , which is the commutation source, are both on, and the switch elements Gup and Gpu constituting the bidirectional switch Sup , which is the commutation destination, are both off.
電流形転流による転流動作を開始した制御装置４は、初めに図１２（ｂ）に示すように、リアクトル電流ｉＬの向きに応じて、スイッチ素子Ｇｗｐ，Ｇｐｗのうちターンオフしてもリアクトル電流ｉＬ（マイナス方向に流れるリアクトル電流ｉＬ）の経路を確保できる一方（具体的には、スイッチ素子Ｇｗｐ）をターンオフする。スイッチ素子Ｇｗｐをターンオフした後のリアクトル電流ｉＬは、スイッチ素子Ｇｗｐ内のダイオードを通って流れ続ける。
When the
次に制御装置４は、図１２（ｃ）に示すように、リアクトル電流ｉＬの向きに応じて、スイッチ素子Ｇｕｐ，Ｇｐｕのうちターンオンすることによりリアクトル電流ｉＬの経路を新たに構成することとなる一方（具体的には、スイッチ素子Ｇｐｕ）をターンオンする。この後、リアクトル電流ｉＬは、スイッチ素子Ｇｗｐ内のダイオードを通る経路を通って流れることになる。なお、スイッチ素子Ｇｕｐ内のダイオードについては、両端にｅＭがかかることから、電流は流れない。
Next, as shown in Fig. 12(c), the
次に制御装置４は、図１２（ｄ）に示すように、スイッチ素子Ｇｗｐ，Ｇｐｗのうち、まだターンオフしていないスイッチ素子Ｇｐｗをターンオフする。これにより、双方向スイッチＳ
ｗｐを通るリアクトル電流ｉＬの経路は遮断され、リアクトル電流ｉＬは、スイッチ素子Ｇｕｐ内のダイオードを通る経路のみを通って流れるようになる。
Next, as shown in Fig. 12(d), the
最後に制御装置４は、図１２（ｅ）に示すように、スイッチ素子Ｇｕｐ，Ｇｐｕのうち、まだターンオンしていないスイッチ素子Ｇｕｐをターンオンする。これにより双方向スイッチＳ
ｗｐから双方向スイッチＳ
ｕｐへの転流が完了する。
12(e), the
図１３は、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを電圧形転流によって行う場合の転流シーケンスを示す図である。電圧形転流は、転流元となる双方向スイッチの一端（系統電源２側の入力端）と、転流先となる双方向スイッチの一端（系統電源２側の入力端）との間に印加される電圧（転流元となる双方向スイッチの一端に対する転流先となる双方向スイッチの一端の電圧。以下、「入力相電圧」と称する）の符号に応じて、転流先となる双方向スイッチの一端（系統電源２側の入力端）と、転流元となる双方向スイッチの一端（系統電源２側の入力端）とを短絡させないように各スイッチ素子のオンオフ制御を行う転流方法である。したがって、電圧形転流を実行する際には、入力相電圧の符号が予め分かっている必要がある。ここで、図５から理解されるように、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えにおいては、入力相電圧は０からｅＭ（＞０）に変化する。そこで制御装置４は、入力相電圧がプラスであると仮定して、電圧形転流による第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを行うよう構成される。なお、図１３にも、矢印付きの破線により、マイナス方向に流れるリアクトル電流ｉＬを示している。
13 is a diagram showing a commutation sequence when switching from the first mode MODE1 to the second mode MODE2 by voltage-type commutation. Voltage-type commutation is a commutation method in which, depending on the sign of a voltage (voltage at one end of a bidirectional switch that is a commutation destination relative to one end of a bidirectional switch that is a commutation source; hereinafter, referred to as "input phase voltage") applied between one end of a bidirectional switch that is a commutation source (input end on the side of the system power source 2) and one end of a bidirectional switch that is a commutation source (input end on the side of the system power source 2), each switch element is controlled to be on and off so as not to short-circuit one end of the bidirectional switch that is a commutation destination (input end on the side of the system power source 2) and one end of the bidirectional switch that is a commutation source (input end on the side of the system power source 2). Therefore, when performing voltage-type commutation, it is necessary to know the sign of the input phase voltage in advance. Here, as can be understood from FIG. 5, in switching from the first mode MODE1 to the second mode MODE2, the input phase voltage changes from 0 to e M (>0). Therefore, the
電圧形転流の転流シーケンスについて、図１３を参照しながら具体的に説明する。まず図１３（ａ）は、転流動作開始前の状態を示している。これは、図１２（ａ）と同じ状態である。 The commutation sequence of voltage-type commutation will be explained in detail with reference to Figure 13. First, Figure 13(a) shows the state before the commutation operation starts. This is the same state as Figure 12(a).
電圧形転流による転流動作を開始した制御装置４は、初めに図１３（ｂ）に示すように、入力相電圧の符号に応じて、スイッチ素子Ｇｕｐ，Ｇｐｕのうち双方向スイッチＳ
ｕｐの一端と双方向スイッチＳ
ｗｐの一端との間を短絡させない一方（具体的には、スイッチ素子Ｇｐｕ）をターンオンする。もし仮に、ここでスイッチ素子Ｇｐｕではなくスイッチ素子Ｇｕｐをターンオンしたとすると、ｅｕ＞ｅｗであることから、双方向スイッチＳ
ｕｐの一端から双方向スイッチＳ
ｗｐの一端にかけ、スイッチ素子Ｇｐｕ内のダイオードを通る電流経路が形成される。そうすると、双方向スイッチＳ
ｕｐの一端から双方向スイッチＳ
ｗｐの一端に向かって電流が流れるようになるので、電源短絡が発生する。スイッチ素子Ｇｐｕをターンオンすれば、このような電流経路が形成されることはなく、電源短絡も発生しない。
The
次に制御装置４は、図１３（ｃ）に示すように、スイッチ素子Ｇｗｐ，Ｇｐｗのうちターンオフしてもリアクトル電流ｉＬの経路を該リアクトル電流ｉＬの向きによらず確保できる一方（具体的には、スイッチ素子Ｇｐｗ）をターンオフする。これにより、リアクトル電流ｉＬの符号がマイナスである場合には、図１３（ｃ）に示すように双方向スイッチＳ
ｕｐを通ってリアクトル電流ｉＬが流れる。また、図示していないが、リアクトル電流ｉＬの符号がプラスである場合には、双方向スイッチＳ
ｗｐを通ってリアクトル電流ｉＬが流れる。
Next, as shown in Fig. 13(c), the
次に制御装置４は、図１３（ｄ）に示すように、スイッチ素子Ｇｕｐ，Ｇｐｕのうち、まだターンオンしていないスイッチ素子Ｇｕｐをターンオンする。そしてさらに、図１３（ｅ）に示すように、スイッチ素子Ｇｗｐ，Ｇｐｗのうち、まだターンオフしていないスイッチ素子Ｇｗｐをターンオフする。これにより双方向スイッチＳ
ｗｐから双方向スイッチＳ
ｕｐへの転流が完了する。
Next, as shown in Fig. 13(d), the
次に、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを図１２に示した電流形転流によって行う場合に生じ得る問題について、詳しく説明する。 Next, we will explain in detail the problems that may occur when switching from the first mode MODE1 to the second mode MODE2 using the current-type commutation shown in Figure 12.
図５を見ると、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えが行われる時刻ｔ３の前後でリアクトル電流ｉＬの符号が変化していることが理解される。この変化のタイミングを完全に予測することは難しく、結果として、転流動作中にリアクトル電流ｉＬがプラスになってしまうことがある。しかし、上述したように、この場合における転流動作はリアクトル電流ｉＬの向きがマイナス方向であることを前提に実行されるので、リアクトル電流ｉＬがプラスになってしまうと、転流動作が適切に行われなくなってしまう。 5, it can be seen that the sign of the reactor current iL changes around time t3 when the mode is switched from the first mode MODE1 to the second mode MODE2. It is difficult to completely predict the timing of this change, and as a result, the reactor current iL may become positive during the commutation operation. However, as described above, the commutation operation in this case is performed on the assumption that the direction of the reactor current iL is negative, so if the reactor current iL becomes positive, the commutation operation will not be performed properly.
図１４は、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えを電流形転流によって行う場合の転流シーケンスを示す図である。ただし同図には、リアクトル電流ｉＬがプラスである間に転流動作が開始された場合の例を示しており、図１４（ａ）～（ｄ）に示すリアクトル電流ｉＬの向きが図１２（ａ）～（ｄ）のものとは逆になっている。 Fig. 14 is a diagram showing a commutation sequence when switching from the first mode MODE1 to the second mode MODE2 by current source commutation. However, this figure shows an example in which the commutation operation is started while the reactor current iL is positive, and the direction of the reactor current iL shown in Fig. 14(a) to (d) is opposite to that in Fig. 12(a) to (d).
図１４（ａ）に示す転流動作開始前の状態は、リアクトル電流ｉＬの向きが逆になっている点を除き、図１２（ａ）に示した状態と同じである。 The state before the start of the commutation operation shown in FIG. 14(a) is the same as the state shown in FIG. 12(a) except that the direction of the reactor current iL is reversed.
電流形転流による転流動作を開始した制御装置４は、初めに図１４（ｂ）に示すように、スイッチ素子Ｇｗｐをターンオフする。これは、図１２（ｂ）を参照して説明したように、スイッチ素子Ｇｗｐ内のダイオードを通ってリアクトル電流ｉＬが流れ続けることを期待するものであるが、実際のリアクトル電流ｉＬの向きはプラス方向であるため、リアクトル電流ｉＬはスイッチ素子Ｇｗｐ内のダイオードを通過できない。その結果、リアクトル電流ｉＬの流路が喪失し、双方向スイッチＳ
ｕｐ，Ｓｗｐそれぞれのスナバキャパシタにリアクトル電流ｉＬが流れ込むことになる。
When the
スナバキャパシタに流れ込んだリアクトル電流ｉＬは、スナバキャパシタを充電する。図示したΔｖ（＞０）は、こうして充電された双方向スイッチＳ ｗｐのスナバキャパシタの電極板間電位差を表している。このΔｖを用いると、双方向スイッチＳ ｕｐのスナバキャパシタの電極板間電位差はΔｖ＋ｅＭ（＞０）と表される。スナバキャパシタの電極板間に電位差が発生すると、その分だけ第１のノードｎ１の電圧、すなわち電圧ｖＭＣが低下する。後掲する図１８（ａ）及び図２０（ａ）には、この低下の具体的な例が示されている。 The reactor current iL flowing into the snubber capacitor charges the snubber capacitor. Δv (>0) shown in the figure represents the potential difference between the electrode plates of the snubber capacitor of the bidirectional switch S wp thus charged. Using this Δv, the potential difference between the electrode plates of the snubber capacitor of the bidirectional switch S up can be expressed as Δv+e M (>0). When a potential difference occurs between the electrode plates of the snubber capacitor, the voltage of the first node n1 , i.e., the voltage v MC , drops by that amount. Specific examples of this drop are shown in Figs. 18(a) and 20(a) to be shown later.
この後、制御装置４は、図１４（ｃ）に示すようにスイッチ素子Ｇｐｕをターンオンし、図１４（ｄ）に示すようにスイッチ素子Ｇｐｗをターンオフするが、その間もリアクトル電流ｉＬはスナバキャパシタを充電し続ける。なお、こうしてスナバキャパシタが充電されている間に電圧ｖＭＣが図１に示した保護回路３５の閾値電圧を超えた場合には、リアクトル電流ｉＬの一部が保護回路３５に転流することになる。これは、保護回路損失の原因となる。
After that, the
図１４の例では、スイッチ素子Ｇｐｗをターンオフした後、リアクトル電流ｉＬの符号がマイナスになる。そうすると、図１４（ｅ）に示すように制御装置４がスイッチ素子Ｇｕｐをターンオンすると、双方向スイッチＳ
ｕｐのスナバキャパシタが放電される。その結果、スイッチ素子Ｇｕｐのターンオンはハードスイッチングとなり、電圧ｖＭＣ及び電圧ｖＩＮＶにスパイク電圧が発生する。後掲する図１８（ａ）及び図２０（ａ）には、このスパイク電圧の具体的な例も示されている。
In the example of Fig. 14, after the switch element Gpw is turned off, the sign of the reactor current iL becomes negative. Then, when the
このように、図５の例による第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えにおいては、リアクトル電流ｉＬの符号が不安定であることから、転流動作を電流形転流によって行うこととすると、リアクトル電流ｉＬの流路喪失、すなわち負荷開放が発生する可能性がある。負荷開放が発生すると、上述したように、転流動作中に電圧ｖＭＣが低下するとともに、転流終了直後の電圧ｖＭＣ及び電圧ｖＩＮＶにスパイク電圧が発生する。また、負荷開放の発生に伴い、入力電流ｉｅｕ，ｉｅｖ，ｉｅｖの全高調波ひずみ率（ＴＨＤ：Total Harmonic Distortion）の増大という問題も発生する。これらの点は、図５の例による第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えについても、同様である。 As described above, in the switching from the first mode MODE1 to the second mode MODE2 in the example of FIG. 5, since the sign of the reactor current iL is unstable, if the commutation operation is performed by current type commutation, there is a possibility that a loss of flow path for the reactor current iL, i.e., load release, occurs. When load release occurs, as described above, the voltage vMC drops during the commutation operation, and a spike voltage occurs in the voltage vMC and the voltage vINV immediately after the end of commutation. In addition, the occurrence of load release also causes a problem of an increase in the total harmonic distortion (THD) of the input currents ieu, iev, and iev. These points are also the same in the switching from the fourth mode MODE4 to the fifth mode MODE5 in the example of FIG. 5.
そこで本実施の形態による制御装置４は、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替え、及び、第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えにおいて負荷開放が発生することを防止し、かつ、電源短絡の発生も防止するべく、マトリックスコンバータ１０の制御周期Ｔの中で、電流形転流と電圧形転流を組み合わせて用いるよう構成される。以下、詳しく説明する。
Therefore, the
図１５は、本実施の形態による制御装置４がモード切り替え時に使用する転流方法を示す図である。同図に示すように、制御装置４は、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替え、及び、第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えを電圧形転流により実行し、第２のモードＭＯＤＥ２から第３のモードＭＯＤＥ３への切り替え、第３のモードＭＯＤＥ３から第４のモードＭＯＤＥ４への切り替え、第５のモードＭＯＤＥ５から第６のモードＭＯＤＥ６への切り替え、及び、第６のモードＭＯＤＥ６から第７のモードＭＯＤＥ７への切り替えを電流形転流により実行するよう構成される。
Figure 15 is a diagram showing the commutation method used by the
電圧形転流では、図１３を参照して説明したように、リアクトル電流ｉＬの向きによらずリアクトル電流ｉＬの経路が確保されるように転流が行われる。つまり、各スイッチが図１３（ｃ）の状態にあるとき、リアクトル電流ｉＬはプラス方向及びマイナス方向のいずれにも流れることができる。したがって、図１５に示した方法で転流動作を行うように制御装置４を構成することで、負荷開放の発生を防止することが可能になる。
In voltage-type commutation, as described with reference to Fig. 13, commutation is performed so that a path for the reactor current iL is secured regardless of the direction of the reactor current iL . In other words, when each switch is in the state shown in Fig. 13(c), the reactor current iL can flow in either the positive or negative direction. Therefore, by configuring the
ここで、電圧形転流には、上述したように、入力相電圧の大小判定を誤ると電源短絡を招くという課題がある。しかし、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替え、及び、第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えに限定して電圧形転流を用いる限り、制御装置４が入力相電圧の大小判定を誤ることはない。したがって、図１５に示した方法で転流動作を行うように制御装置４を構成しても、転流に伴う電源短絡は発生しない。
As described above, voltage-type commutation has the problem that a power supply short circuit can occur if the input phase voltage is judged incorrectly. However, as long as voltage-type commutation is used only when switching from the first mode MODE1 to the second mode MODE2 and when switching from the fourth mode MODE4 to the fifth mode MODE5, the
以上説明したように、本実施の形態による制御装置４によれば、リアクトル電流ｉＬの符号が不安定で、電流形転流を使うと負荷開放が発生しやすい第１のモードから第２のモードへの切り替え、及び、第４のモードから第５のモードへの切り替えを電圧形転流により実行し、そのような問題の発生しない他の切り替えを電流形電流により実行するので、電流形転流と電圧形転流の間でＭＣの動作モードを切り替えることなく、電源短絡と負荷開放の両方を防止することが可能になる。
As described above, according to the
次に、回生時に着目して説明する。以下では、力行時との相違点を中心に説明することとする。 Next, we will focus on regeneration. Below, we will mainly explain the differences with power running.
図１６及び図１７はそれぞれ、電圧ｖＭＣ，ｎｖＩＮＶ及びリアクトル電流ｉＬの回生時の波形を模式的に示す信号波形図である。図１６には、図１に示した電圧Ｖｄｃの値が相対的に小さい例（具体的には、ｎＶｄｃ／ｅＭ＝０．２５）を示し、図１７には、図１に示した電圧Ｖｄｃの値が相対的に大きい例（具体的には、ｎＶｄｃ／ｅＭ＝０．５）を示している。図５及び図６に示した信号波形とは、電圧ｎｖＩＮＶが電圧ｖＭＣよりも先行している点（すなわち、位相差δの符号が逆である点）、第２のモードＭＯＤＥ２で第１のノードｎ１と第２のノードｎ２との間に電圧ｅｍが印加される点、第３のモードＭＯＤＥ３で第１のノードｎ１と第２のノードｎ２との間に電圧ｅＭが印加される点、第５のモードＭＯＤＥ５で第１のノードｎ１と第２のノードｎ２との間に電圧－ｅｍが印加される点、第６のモードＭＯＤＥ６で第１のノードｎ１と第２のノードｎ２との間に電圧－ｅＭが印加される点で相違している。なお、これらの電圧を印加するための各双方向スイッチＳ
ｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの具体的な制御方法は、力行の場合と同様である。
Figures 16 and 17 are signal waveform diagrams respectively showing waveforms during regeneration of the voltages vMC , nvINV and the reactor current iL . Figure 16 shows an example where the value of the voltage Vdc shown in Figure 1 is relatively small (specifically, nVdc / eM = 0.25), and Figure 17 shows an example where the value of the voltage Vdc shown in Figure 1 is relatively large (specifically, nVdc / eM = 0.5). 5 and 6 in that the voltage nv INV precedes the voltage v MC (i.e., the sign of the phase difference δ is reversed), that a voltage e m is applied between the first node n 1 and the second node n 2 in the
図１６の例では、第３のモードＭＯＤＥ３から第４のモードＭＯＤＥ４への切り替えの際、及び、第６のモードＭＯＤＥ６から第７のモードＭＯＤＥ７への切り替えの際に、図５の例における第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替え時と同様にリアクトル電流ｉＬの符号が不安定となる。したがって、これらの切り替えの際に転流動作を電流形転流によって行うこととすると、リアクトル電流ｉＬの流路喪失、すなわち負荷開放が発生する可能性がある。 In the example of Fig. 16, when switching from the third mode MODE3 to the fourth mode MODE4 and when switching from the sixth mode MODE6 to the seventh mode MODE7, the sign of the reactor current iL becomes unstable, similar to when switching from the first mode MODE1 to the second mode MODE2 in the example of Fig. 5. Therefore, if the commutation operation is performed by current type commutation at these switching times, there is a possibility that a loss of flow path for the reactor current iL, i.e., load release, will occur.
そこで本実施の形態による制御装置４は、図１６に示すように、第３のモードＭＯＤＥ３から第４のモードＭＯＤＥ４への切り替え、及び、第６のモードＭＯＤＥ６から第７のモードＭＯＤＥ７への切り替えを電圧形転流により実行し、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替え、第２のモードＭＯＤＥ２から第３のモードＭＯＤＥ３への切り替え、第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替え、及び、第５のモードＭＯＤＥ５から第６のモードＭＯＤＥ６への切り替えを電流形転流により実行するよう構成される。これにより、力行時と同様、電流形転流と電圧形転流の間でＭＣの動作モードを切り替えることなく、電源短絡と負荷開放の両方を防止することが可能になる。
Therefore, as shown in FIG. 16, the
以下、本実施の形態により奏される効果について、以下の表１に示す条件を満たす電力変換装置１を用いて転流動作を実行した結果を参照しつつ、説明する。以下では第１及び第２の実施例、第１及び第２の比較例を挙げて説明するが、第１及び第２の実施例は、マトリックスコンバータ１０の転流動作を図１５に示す例により行った場合の例であり、第１及び第２の比較例は、マトリックスコンバータ１０の転流動作をすべて電流形転流により行った場合の例である。また、第１の実施例及び第１の比較例では電圧Ｖｄｃ＝２００Ｖ、電力指令値Ｐ＊＝２ｋＷとし、第２の実施例及び第２の比較例では電圧Ｖｄｃ＝４００Ｖ、電力指令値Ｐ＊＝３ｋＷとした。
The effects of this embodiment will be described below with reference to the results of performing a commutation operation using the
図１８（ａ）は、第１の比較例による力行時の電圧ｖＭＣ，ｖＩＮＶ、リアクトル電流ｉＬ、及び入力電流ｉｅｕの測定結果を示す信号波形図であり、図１８（ｂ）は、第１の実施例による力行時の電圧ｖＭＣ，ｖＩＮＶ、リアクトル電流ｉＬ、及び入力電流ｉｅｕの測定結果を示す信号波形図である。また、図１９（ａ）は、第１の比較例及び第１の実施例のそれぞれにおける効率（Efficiency）［％］の測定結果を示す図であり、図１９（ｂ）は、第１の比較例及び第１の実施例のそれぞれにおける入力電流のＴＨＤ［％］を示す図である。図１８（ａ）及び図１８（ｂ）の横軸は時間［ｍｓ又はμｓ］、図１９（ａ）及び図１９（ｂ）の横軸は入力電力（＝Ｖｄｃ×Ｉｄｃ）［Ｗ］となっている。図１９（ａ）及び図１９（ｂ）には、回生時のデータ（入力電力＜０）も含めている。 Fig. 18(a) is a signal waveform diagram showing the measurement results of the voltages vMC , vINV , reactor current iL , and input current ieu during powering according to the first comparative example, and Fig. 18(b) is a signal waveform diagram showing the measurement results of the voltages vMC , vINV , reactor current iL , and input current ieu during powering according to the first embodiment. Fig. 19(a) is a diagram showing the measurement results of the efficiency (Efficiency) [%] in each of the first comparative example and the first embodiment, and Fig. 19(b) is a diagram showing the THD [%] of the input current in each of the first comparative example and the first embodiment. The horizontal axis of Fig. 18(a) and Fig. 18(b) is time [ms or μs], and the horizontal axis of Fig. 19(a) and Fig. 19(b) is input power (= Vdc × Idc ) [W]. 19(a) and 19(b) also include data during regeneration (input power<0).
図１８（ａ）に示すように、第１の比較例では、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えの直前に、電圧ｖＭＣが一旦大きく低下している。これは、上述したスナバキャパシタの充電による電圧ｖＭＣの低下に他ならない。第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えの直前に電圧ｖＭＣが一旦大きく上昇しているのも、同様の理由によるものである。 18A, in the first comparative example, the voltage vMC drops significantly once just before switching from the first mode MODE1 to the second mode MODE2. This is nothing other than the drop in the voltage vMC due to the charging of the snubber capacitor described above. The voltage vMC also rises significantly once just before switching from the fourth mode MODE4 to the fifth mode MODE5 for the same reason.
また、第１の比較例では、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２に切り替わるタイミングで、電圧ｖＭＣ及び電圧ｖＩＮＶが一時的に大きく上昇している。これは、上述したスパイク電圧の発生に相当する。第４のモードＭＯＤＥ４から第５のモードＭＯＤＥ５への切り替えの直前に電圧ｖＭＣ及び電圧ｖＩＮＶが一時的に大きく下降しているのも、同様の理由によるものである。 In the first comparative example, the voltages vMC and vINV temporarily rise significantly at the timing of switching from the first mode MODE1 to the second mode MODE2. This corresponds to the occurrence of the above-mentioned spike voltage. The voltages vMC and vINV temporarily fall significantly immediately before switching from the fourth mode MODE4 to the fifth mode MODE5 for the same reason.
これに対し、第１の実施例では、図１８（ｂ）に示すように、スナバキャパシタの充電による電圧ｖＭＣの低下が全く観測されていない。また、第１の実施例ではスパイク電圧の発生も大きく抑制されており、特に電圧ｖＩＮＶでは全く観測されなくなっている。したがって、本実施の形態による制御装置４によれば、スナバキャパシタの充電による電圧ｖＭＣの低下と、電圧ｖＭＣ及び電圧ｖＩＮＶにおけるスパイク電圧の発生とが抑制されていると言える。
In contrast, in the first embodiment, as shown in Fig. 18(b), no drop in voltage vMC due to charging of the snubber capacitor is observed. Furthermore, in the first embodiment, the occurrence of spike voltages is also greatly suppressed, and in particular, no spike voltages are observed at all in voltage vINV . Therefore, it can be said that the
また、図１９（ａ）及び図１９（ａ）に示すように、第１の比較例では、プラスの入力電力に対応する力行時に限り、特定の入力電力の付近（具体的には２ｋＷ近傍）で、総合効率の低下と、入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤの上昇とが顕著に現れる。入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤの上昇は、図１８の入力電流ｉｕの波形にも現れている。なお、マイナスの入力電力に対応する回生時にこれらの現象が現れないのは、力行時のような電圧ｖＭＣの低下が発生しないためである。 19(a) and 19(a), in the first comparative example, a decrease in overall efficiency and an increase in THD of input currents i eu , i ev , and i ew are noticeable only during powering corresponding to positive input power, near a specific input power (specifically, near 2 kW). The increase in THD of input currents i eu , i ev , and i ew is also seen in the waveform of input current i u in Fig. 18. The reason these phenomena do not appear during regeneration corresponding to negative input power is because there is no decrease in voltage v MC as occurs during powering.
これに対し、第１の実施例では、図１９（ａ）及び図１９（ｂ）に示すように、第１の比較例のような総合効率の低下及び入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤの上昇は観測されなくなっている。また、力行時・回生時ともに、第１の比較例に比べて入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤが全体的に改善されている。なお、回生時におけるＴＨＤの改善は、主として負荷開放抑制による保護回路損失・インバータ損失低減によるものである。したがって、本実施の形態による制御装置４によれば、総合効率の低下と、入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤの上昇とが抑制されていると言える。
In contrast, in the first embodiment, as shown in Figures 19(a) and 19(b), the decrease in overall efficiency and the increase in THD of the input currents i eu , i ev , and i ew as seen in the first comparative example are not observed. Moreover, the THD of the input currents i eu , i ev , and i ew is generally improved compared to the first comparative example both during powering and regeneration. The improvement in THD during regeneration is mainly due to the reduction in protection circuit loss and inverter loss caused by suppressing load release. Therefore, it can be said that the
図２０（ａ）は、第２の比較例による力行時の電圧ｖＭＣ，ｖＩＮＶ、リアクトル電流ｉＬ、及び入力電流ｉｅｕの測定結果を示す信号波形図であり、図２０（ｂ）は、第２の実施例による力行時の電圧ｖＭＣ，ｖＩＮＶ、リアクトル電流ｉＬ、及び入力電流ｉｅｕの測定結果を示す信号波形図である。また、図２１（ａ）は、第２の比較例及び第２の実施例のそれぞれにおける効率（Efficiency）［％］の測定結果を示す図であり、図２１（ｂ）は、第２の比較例及び第２の実施例のそれぞれにおける入力電流のＴＨＤ［％］を示す図である。図２０（ａ）及び図２０（ｂ）の横軸は時間［ｍｓ又はμｓ］、図２１（ａ）及び図２１（ｂ）の横軸は入力電力（＝Ｖｄｃ×Ｉｄｃ）［Ｗ］となっている。図２１（ａ）及び図２１（ｂ）にも、回生時のデータ（入力電力＜０）を含めている。 Fig. 20(a) is a signal waveform diagram showing the measurement results of the voltages vMC , vINV , reactor current iL , and input current ieu during powering according to the second comparative example, and Fig. 20(b) is a signal waveform diagram showing the measurement results of the voltages vMC , vINV , reactor current iL , and input current ieu during powering according to the second embodiment. Fig. 21(a) is a diagram showing the measurement results of the efficiency (Efficiency) [%] in each of the second comparative example and the second embodiment, and Fig. 21(b) is a diagram showing the THD [%] of the input current in each of the second comparative example and the second embodiment. The horizontal axis of Fig. 20(a) and Fig. 20(b) is time [ms or μs], and the horizontal axis of Fig. 21(a) and Fig. 21(b) is input power (= Vdc × Idc ) [W]. 21(a) and 21(b) also include data during regeneration (input power<0).
図２０（ａ）に示すように、第２の比較例でも、第１の比較例に比べると低下量は小さくなっているものの、第１のモードＭＯＤＥ１から第２のモードＭＯＤＥ２への切り替えの直前に電圧ｖＭＣが一旦低下している。また、電圧ｖＩＮＶのスパイク電圧は発生していないものの、電圧ｖＭＣには大きなスパイク電圧が発生している。 20A, in the second comparative example, although the amount of decrease is smaller than that in the first comparative example, the voltage vMC decreases once immediately before switching from the first mode MODE1 to the second mode MODE2. Also, although no spike voltage occurs in the voltage vINV , a large spike voltage occurs in the voltage vMC .
これに対し、第２の実施例では、図２０（ｂ）に示すように、スナバキャパシタの充電による電圧ｖＭＣの低下が全く観測されていない。また、電圧ｖＭＣのスパイク電圧も、僅かではあるが小さくなっている。したがって、本実施の形態による制御装置４によれば、スナバキャパシタの充電による電圧ｖＭＣの低下と、電圧ｖＭＣにおけるスパイク電圧の発生とが抑制されていると言える。
In contrast, in the second embodiment, as shown in Fig. 20(b), no drop in the voltage vMC due to charging of the snubber capacitor is observed. Also, the spike voltage of the voltage vMC is small, though only slightly. Therefore, it can be said that the
また、図２１（ａ）及び図２１（ｂ）に示すように、総合効率は第２の比較例と第２の実施例でほとんど変わらないものの、第２の比較例では、プラスの入力電力に対応する力行時に限り、第１の比較例と同様に特定の入力電力の付近（具体的には２ｋＷ近傍）で、入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤが第２の実施例に比べて顕著に大きくなっている。また、第２の実施例では、力行時・回生時ともに、第２の比較例に比べて入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤが全体的に改善されている。したがって、本実施の形態による制御装置４によれば、入力電流ｉｅｕ，ｉｅｖ，ｉｅｗのＴＨＤの上昇が抑制されていると言える。
21(a) and 21(b), the overall efficiency is almost the same between the second comparative example and the second embodiment, but in the second comparative example, the THD of the input currents i eu , i ev , and i ew is significantly larger than that of the second embodiment only during powering corresponding to a positive input power, in the same manner as in the first comparative example, near a specific input power (specifically, near 2 kW). Also, in the second embodiment, the THD of the input currents i eu , i ev , and i ew is generally improved compared to the second comparative example, both during powering and regeneration. Therefore, it can be said that the
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。 The above describes preferred embodiments of the present invention, but the present invention is not limited to these embodiments, and the present invention can be implemented in various forms without departing from the spirit of the invention.
１ 電力変換装置
２ 系統電源
３ 負荷
４ 制御装置
１０ 三相単相マトリックスコンバータ
２０ トランス
２０ａ，２０ｂ コイル
３０ ＡＣ／ＤＣコンバータ
３５ 保護回路
Ｃ１ キャパシタ
Ｃｆ 入力キャパシタ
Ｇ１～Ｇ４ 片方向スイッチ素子
Ｇｐｕ，Ｇｕｐ，Ｇｐｖ，Ｇｖｐ，Ｇｐｗ，Ｇｗｐ 片方向スイッチ素子
Ｇｎｕ，Ｇｕｎ，Ｇｎｖ，Ｇｖｎ，Ｇｎｗ，Ｇｗｎ 片方向スイッチ素子
Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ 双方向スイッチ
Ｌ リアクトル
Ｌｆ 交流リアクトル
ＭＯＤＥ１～ＭＯＤＥ７ 第１～第７のモード
Ｒｆ ダンピング抵抗
1
L reactor Lf AC reactor MODE1 to MODE7 1st to 7th modes Rf Damping resistor
Claims (4)
一端が三相交流電源の第１相に接続され、他端が前記第１のコイルの一端を構成する第１のノードに接続された第１の双方向スイッチ、一端が前記三相交流電源の第２相に接続され、他端が前記第１のノードに接続された第２の双方向スイッチ、一端が前記三相交流電源の第３相に接続され、他端が前記第１のノードに接続された第３の双方向スイッチ、一端が前記第１相に接続され、他端が前記第１のコイルの他端を構成する第２のノードに接続された第４の双方向スイッチ、一端が前記第２相に接続され、他端が前記第２のノードに接続された第５の双方向スイッチ、及び、一端が前記第３相に接続され、他端が前記第２のノードに接続された第６の双方向スイッチを有するマトリックスコンバータと、
一端が直流電源の一端を構成する第５のノードに接続され、他端が前記第２のコイルの一端を構成する第３のノードに接続された第１の片方向スイッチ素子、一端が前記直流電源の他端を構成する第６のノードに接続され、他端が前記第３のノードに接続された第２の片方向スイッチ素子、一端が前記第５のノードに接続され、他端が前記第２のコイルの他端を構成する第４のノードに接続された第３の片方向スイッチ素子、及び、一端が前記第６のノードに接続され、他端が前記第４のノードに接続された第４の片方向スイッチ素子を有するＡＣ／ＤＣコンバータと、
前記第１のノードと前記第１のコイルとの間に挿入されたリアクトルとを有する電力変換装置の制御装置であって、
前記第１乃至第６の双方向スイッチはそれぞれ、前記三相交流電源側から順に直列に接続された第１及び第２の半導体素子と、前記第１及び第２の半導体素子により構成される直列回路と並列に接続されたスナバキャパシタと、前記第１及び第２の半導体素子の接続点にアノードが接続される向きで前記第１の半導体素子と並列に接続された第１のダイオードと、前記第１及び第２の半導体素子の接続点にアノードが接続される向きで前記第２の半導体素子と並列に接続された第２のダイオードとを有し、
前記第１相が前記第２相より大きく、前記第２相が前記第３相より大きい場合に、前記第３及び前記第６の双方向スイッチがオンである第１のモード、前記第１及び前記第６の双方向スイッチがオンである第２のモード、前記第２及び前記第６の双方向スイッチがオンである第３のモード、前記第３及び前記第６の双方向スイッチがオンである第４のモード、前記第３及び前記第４の双方向スイッチがオンである第５のモード、前記第３及び前記第５の双方向スイッチがオンである第６のモード、前記第３及び前記第６の双方向スイッチがオンである第７のモードの順で繰り返し前記マトリックスコンバータを制御するよう構成され、
前記第１のモードから前記第２のモードへの切り替え、及び、前記第４のモードから前記第５のモードへの切り替えを電圧形転流により実行し、
前記第２のモードから前記第３のモードへの切り替え、前記第３のモードから前記第４のモードへの切り替え、前記第５のモードから前記第６のモードへの切り替え、及び、前記第６のモードから前記第７のモードへの切り替えを電流形転流により実行し、
前記電圧形転流は、
前記第１乃至第６の双方向スイッチのうち転流先となる転流先双方向スイッチの一端と前記第１乃至第６の双方向スイッチのうち転流元となる転流元双方向スイッチの一端との間に印加される入力相電圧の符号に応じて、前記転流先双方向スイッチの第１及び第２の半導体素子のうち、前記転流先双方向スイッチの一端と前記転流元双方向スイッチの一端との間を短絡させない一方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうち、ターンオフしても前記リアクトルに流れる出力相電流の経路を該出力相電流の向きによらず確保できる一方をターンオフするステップと、
前記転流先双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオフするステップと、
により実行され、
前記電流形転流は、
前記出力相電流の向きに応じて、前記転流元双方向スイッチの第１及び第２の半導体素子のうち、ターンオフしても前記出力相電流の経路を確保できる一方をターンオフするステップと、
前記出力相電流の向きに応じて、前記転流先双方向スイッチの第１及び第２の半導体素子のうち、ターンオンすることにより前記出力相電流の経路を新たに構成することとなる一方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオフするステップと、
前記転流先双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオンするステップと、
により実行される、
制御装置。 a transformer having first and second coils magnetically coupled to each other;
a matrix converter including a first bidirectional switch having one end connected to a first phase of a three-phase AC power supply and the other end connected to a first node constituting one end of the first coil, a second bidirectional switch having one end connected to a second phase of the three-phase AC power supply and the other end connected to the first node, a third bidirectional switch having one end connected to a third phase of the three-phase AC power supply and the other end connected to the first node, a fourth bidirectional switch having one end connected to the first phase and the other end connected to a second node constituting the other end of the first coil, a fifth bidirectional switch having one end connected to the second phase and the other end connected to the second node, and a sixth bidirectional switch having one end connected to the third phase and the other end connected to the second node ;
an AC/DC converter having a first unidirectional switch element having one end connected to a fifth node constituting one end of a DC power supply and the other end connected to a third node constituting one end of the second coil, a second unidirectional switch element having one end connected to a sixth node constituting the other end of the DC power supply and the other end connected to the third node, a third unidirectional switch element having one end connected to the fifth node and the other end connected to a fourth node constituting the other end of the second coil, and a fourth unidirectional switch element having one end connected to the sixth node and the other end connected to the fourth node;
A control device for a power conversion device having a reactor inserted between the first node and the first coil ,
Each of the first to sixth bidirectional switches includes first and second semiconductor elements connected in series in this order from the three-phase AC power supply side, a snubber capacitor connected in parallel with a series circuit formed of the first and second semiconductor elements, a first diode connected in parallel with the first semiconductor element with an anode connected to a connection point of the first and second semiconductor elements, and a second diode connected in parallel with the second semiconductor element with an anode connected to the connection point of the first and second semiconductor elements,
when the first phase is greater than the second phase and the second phase is greater than the third phase, the matrix converter is repeatedly controlled in an order of a first mode in which the third and sixth bidirectional switches are on, a second mode in which the first and sixth bidirectional switches are on, a third mode in which the second and sixth bidirectional switches are on, a fourth mode in which the third and sixth bidirectional switches are on, a fifth mode in which the third and fourth bidirectional switches are on, a sixth mode in which the third and fifth bidirectional switches are on, and a seventh mode in which the third and sixth bidirectional switches are on,
Switching from the first mode to the second mode and from the fourth mode to the fifth mode is performed by voltage source commutation;
Switching from the second mode to the third mode, switching from the third mode to the fourth mode, switching from the fifth mode to the sixth mode, and switching from the sixth mode to the seventh mode are performed by current source commutation;
The voltage source commutation is
turning on one of first and second semiconductor elements of the commutation destination bidirectional switch that does not short-circuit between one end of the commutation destination bidirectional switch and one end of the commutation source bidirectional switch, in accordance with a sign of an input phase voltage applied between one end of a commutation destination bidirectional switch among the first to sixth bidirectional switches and one end of a commutation source bidirectional switch among the first to sixth bidirectional switches;
turning off one of first and second semiconductor elements of the commutation source bidirectional switch, which can ensure a path of an output phase current flowing through the reactor even when turned off, regardless of a direction of the output phase current;
turning on the other of the first and second semiconductor elements of the commutation destination bidirectional switch;
turning off the other of the first and second semiconductor elements of the commutation source bidirectional switch;
It is executed by
The current source commutation is
turning off one of first and second semiconductor elements of the commutation source bidirectional switch, which can secure a path for the output phase current even when turned off, according to a direction of the output phase current;
turning on one of first and second semiconductor elements of the commutation destination bidirectional switch, which will newly configure a path of the output phase current by turning on the one of the first and second semiconductor elements of the commutation destination bidirectional switch according to a direction of the output phase current;
turning off the other of the first and second semiconductor elements of the commutation source bidirectional switch;
turning on the other of the first and second semiconductor elements of the commutation destination bidirectional switch;
Executed by
Control device.
請求項１に記載の制御装置。 when the first phase is greater than the second phase and the second phase is greater than the third phase, repeatedly controlling the matrix converter in an order of a first mode in which the third and sixth bidirectional switches are on, a second mode in which the first and sixth bidirectional switches are on, a third mode in which the second and sixth bidirectional switches are on, a fourth mode in which the third and sixth bidirectional switches are on, a fifth mode in which the third and fourth bidirectional switches are on, a sixth mode in which the third and fifth bidirectional switches are on, and a seventh mode in which the third and sixth bidirectional switches are on, to cause the power conversion device to perform an operation of supplying power from the three-phase AC power supply to the DC power supply ;
The control device according to claim 1 .
一端が三相交流電源の第１相に接続され、他端が前記第１のコイルの一端を構成する第１のノードに接続された第１の双方向スイッチ、一端が前記三相交流電源の第２相に接続され、他端が前記第１のノードに接続された第２の双方向スイッチ、一端が前記三相交流電源の第３相に接続され、他端が前記第１のノードに接続された第３の双方向スイッチ、一端が前記第１相に接続され、他端が前記第１のコイルの他端を構成する第２のノードに接続された第４の双方向スイッチ、一端が前記第２相に接続され、他端が前記第２のノードに接続された第５の双方向スイッチ、及び、一端が前記第３相に接続され、他端が前記第２のノードに接続された第６の双方向スイッチを有するマトリックスコンバータと、
一端が直流電源の一端を構成する第５のノードに接続され、他端が前記第２のコイルの一端を構成する第３のノードに接続された第１の片方向スイッチ素子、一端が前記直流電源の他端を構成する第６のノードに接続され、他端が前記第３のノードに接続された第２の片方向スイッチ素子、一端が前記第５のノードに接続され、他端が前記第２のコイルの他端を構成する第４のノードに接続された第３の片方向スイッチ素子、及び、一端が前記第６のノードに接続され、他端が前記第４のノードに接続された第４の片方向スイッチ素子を有するＡＣ／ＤＣコンバータと、
前記第１のノードと前記第１のコイルとの間に挿入されたリアクトルとを有する電力変換装置の制御装置であって、
前記第１乃至第６の双方向スイッチはそれぞれ、前記三相交流電源側から順に直列に接続された第１及び第２の半導体素子と、前記第１及び第２の半導体素子により構成される直列回路と並列に接続されたスナバキャパシタと、前記第１及び第２の半導体素子の接続点にアノードが接続される向きで前記第１の半導体素子と並列に接続された第１のダイオードと、前記第１及び第２の半導体素子の接続点にアノードが接続される向きで前記第２の半導体素子と並列に接続された第２のダイオードとを有し、
前記第１相が前記第２相より大きく、前記第２相が前記第３相より大きい場合に、前記第３及び前記第６の双方向スイッチがオンである第１のモード、前記第２及び前記第６の双方向スイッチがオンである第２のモード、前記第１及び前記第６の双方向スイッチがオンである第３のモード、前記第３及び前記第６の双方向スイッチがオンである第４のモード、前記第３及び前記第５の双方向スイッチがオンである第５のモード、前記第３及び前記第４の双方向スイッチがオンである第６のモード、前記第３及び前記第６の双方向スイッチがオンである第７のモードの順で繰り返し前記マトリックスコンバータを制御するよう構成され、
前記第３のモードから前記第４のモードへの切り替え、及び、前記第６のモードから前記第７のモードへの切り替えを電圧形転流により実行し、
前記第１のモードから前記第２のモードへの切り替え、前記第２のモードから前記第３のモードへの切り替え、前記第４のモードから前記第５のモードへの切り替え、及び、前記第５のモードから前記第６のモードへの切り替えを電流形転流により実行し、
前記電圧形転流は、
前記第１乃至第６の双方向スイッチのうち転流先となる転流先双方向スイッチの一端と前記第１乃至第６の双方向スイッチのうち転流元となる転流元双方向スイッチの一端との間に印加される入力相電圧の符号に応じて、前記転流先双方向スイッチの第１及び第２の半導体素子のうち、前記転流先双方向スイッチの一端と前記転流元双方向スイッチの一端との間を短絡させない一方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうち、ターンオフしても前記リアクトルに流れる出力相電流の経路を該出力相電流の向きによらず確保できる一方をターンオフするステップと、
前記転流先双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオフするステップと、
により実行され、
前記電流形転流は、
前記出力相電流の向きに応じて、前記転流元双方向スイッチの第１及び第２の半導体素子のうち、ターンオフしても前記出力相電流の経路を確保できる一方をターンオフするステップと、
前記出力相電流の向きに応じて、前記転流先双方向スイッチの第１及び第２の半導体素子のうち、ターンオンすることにより前記出力相電流の経路を新たに構成することとなる一方をターンオンするステップと、
前記転流元双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオフするステップと、
前記転流先双方向スイッチの第１及び第２の半導体素子のうちの他方をターンオンするステップと、
により実行される、
制御装置。 a transformer having first and second coils magnetically coupled to each other;
a matrix converter including a first bidirectional switch having one end connected to a first phase of a three-phase AC power supply and the other end connected to a first node constituting one end of the first coil, a second bidirectional switch having one end connected to a second phase of the three-phase AC power supply and the other end connected to the first node, a third bidirectional switch having one end connected to a third phase of the three-phase AC power supply and the other end connected to the first node, a fourth bidirectional switch having one end connected to the first phase and the other end connected to a second node constituting the other end of the first coil, a fifth bidirectional switch having one end connected to the second phase and the other end connected to the second node, and a sixth bidirectional switch having one end connected to the third phase and the other end connected to the second node ;
an AC/DC converter having a first unidirectional switch element having one end connected to a fifth node constituting one end of a DC power supply and the other end connected to a third node constituting one end of the second coil, a second unidirectional switch element having one end connected to a sixth node constituting the other end of the DC power supply and the other end connected to the third node, a third unidirectional switch element having one end connected to the fifth node and the other end connected to a fourth node constituting the other end of the second coil, and a fourth unidirectional switch element having one end connected to the sixth node and the other end connected to the fourth node;
A control device for a power conversion device having a reactor inserted between the first node and the first coil ,
Each of the first to sixth bidirectional switches includes first and second semiconductor elements connected in series in this order from the three-phase AC power supply side, a snubber capacitor connected in parallel with a series circuit formed of the first and second semiconductor elements, a first diode connected in parallel with the first semiconductor element with an anode connected to a connection point of the first and second semiconductor elements, and a second diode connected in parallel with the second semiconductor element with an anode connected to the connection point of the first and second semiconductor elements,
when the first phase is greater than the second phase and the second phase is greater than the third phase, the matrix converter is repeatedly controlled in an order of a first mode in which the third and sixth bidirectional switches are on, a second mode in which the second and sixth bidirectional switches are on, a third mode in which the first and sixth bidirectional switches are on, a fourth mode in which the third and sixth bidirectional switches are on, a fifth mode in which the third and fifth bidirectional switches are on, a sixth mode in which the third and fourth bidirectional switches are on, and a seventh mode in which the third and sixth bidirectional switches are on,
Switching from the third mode to the fourth mode and switching from the sixth mode to the seventh mode are performed by voltage source commutation;
performing switching from the first mode to the second mode, from the second mode to the third mode, from the fourth mode to the fifth mode, and from the fifth mode to the sixth mode by current source commutation;
The voltage source commutation is
turning on one of first and second semiconductor elements of the commutation destination bidirectional switch that does not short-circuit between one end of the commutation destination bidirectional switch and one end of the commutation source bidirectional switch, in accordance with a sign of an input phase voltage applied between one end of a commutation destination bidirectional switch among the first to sixth bidirectional switches and one end of a commutation source bidirectional switch among the first to sixth bidirectional switches;
turning off one of first and second semiconductor elements of the commutation source bidirectional switch, which can ensure a path of an output phase current flowing through the reactor even when turned off, regardless of a direction of the output phase current;
turning on the other of the first and second semiconductor elements of the commutation destination bidirectional switch;
turning off the other of the first and second semiconductor elements of the commutation source bidirectional switch;
It is executed by
The current source commutation is
turning off one of first and second semiconductor elements of the commutation source bidirectional switch, which can secure a path for the output phase current even when turned off, according to a direction of the output phase current;
turning on one of first and second semiconductor elements of the commutation destination bidirectional switch, which will newly configure a path of the output phase current by turning on the one of the first and second semiconductor elements of the commutation destination bidirectional switch according to a direction of the output phase current;
turning off the other of the first and second semiconductor elements of the commutation source bidirectional switch;
turning on the other of the first and second semiconductor elements of the commutation destination bidirectional switch;
Executed by
Control device.
請求項３に記載の制御装置。 when the first phase is greater than the second phase and the second phase is greater than the third phase, repeatedly controlling the matrix converter in an order of a first mode in which the third and sixth bidirectional switches are on, a second mode in which the second and sixth bidirectional switches are on, a third mode in which the first and sixth bidirectional switches are on, a fourth mode in which the third and sixth bidirectional switches are on, a fifth mode in which the third and fifth bidirectional switches are on, a sixth mode in which the third and fourth bidirectional switches are on, and a seventh mode in which the third and sixth bidirectional switches are on, thereby causing the power conversion device to perform an operation of supplying power from the DC power supply to the three-phase AC power supply ;
The control device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020093006A JP7489039B2 (en) | 2020-05-28 | 2020-05-28 | Power conversion device control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020093006A JP7489039B2 (en) | 2020-05-28 | 2020-05-28 | Power conversion device control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021191070A JP2021191070A (en) | 2021-12-13 |
| JP7489039B2 true JP7489039B2 (en) | 2024-05-23 |
Family
ID=78847622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020093006A Active JP7489039B2 (en) | 2020-05-28 | 2020-05-28 | Power conversion device control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7489039B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016046957A (en) | 2014-08-25 | 2016-04-04 | 株式会社安川電機 | Matrix converter, controller for matrix converter, and control method for matrix converter |
| JP2017046450A (en) | 2015-08-26 | 2017-03-02 | 国立大学法人 名古屋工業大学 | Bidirectional switch circuit, power converter using the same, and control method therefor |
-
2020
- 2020-05-28 JP JP2020093006A patent/JP7489039B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016046957A (en) | 2014-08-25 | 2016-04-04 | 株式会社安川電機 | Matrix converter, controller for matrix converter, and control method for matrix converter |
| JP2017046450A (en) | 2015-08-26 | 2017-03-02 | 国立大学法人 名古屋工業大学 | Bidirectional switch circuit, power converter using the same, and control method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021191070A (en) | 2021-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5065188B2 (en) | Series resonant converter | |
| CN102624266B (en) | Three-level inverter circuit | |
| WO2011161729A1 (en) | Dc-dc converter | |
| US20100259955A1 (en) | Soft switching power converter | |
| WO2017049250A1 (en) | Pwm scheme based on space vector modulation for three-phase rectifier converters | |
| US9866135B2 (en) | Power conversion device including primary inverter, transformer, secondary converter | |
| WO2011036912A1 (en) | Power conversion device | |
| Nayak et al. | Single-stage bi-directional matrix converter with regenerative flyback clamp circuit for EV battery charging | |
| CN113078820B (en) | Nine-switch tube five-level active neutral point clamped dual-active bridge isolation DC-DC converter | |
| CN110546874B (en) | Power conversion system | |
| JP3582643B2 (en) | Step-up DC-DC converter | |
| JP5284465B2 (en) | Power converter | |
| JP6467524B2 (en) | Power converter and railway vehicle | |
| JP7489039B2 (en) | Power conversion device control device | |
| JP2010172146A (en) | Switching power supply and power supply control semiconductor integrated circuit | |
| JP7100847B2 (en) | Power converter control device | |
| JP7248225B2 (en) | Control device for power converter | |
| JP5749853B2 (en) | Power converter | |
| KR101656021B1 (en) | Series resonant converter | |
| JP3495295B2 (en) | DC-DC converter | |
| JP5766869B2 (en) | Power converter | |
| US11811333B2 (en) | Power conversion device | |
| JP3205631B2 (en) | DC-DC converter | |
| Lin et al. | Interleaved resonant converter with flying capacitor | |
| Nayak et al. | Soft-switched Single-stage Isolated AC-DC Converter for High Power Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20200625 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230426 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20231003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240430 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7489039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |