JP7100847B2 - Power converter control device - Google Patents
Power converter control device Download PDFInfo
- Publication number
- JP7100847B2 JP7100847B2 JP2018124948A JP2018124948A JP7100847B2 JP 7100847 B2 JP7100847 B2 JP 7100847B2 JP 2018124948 A JP2018124948 A JP 2018124948A JP 2018124948 A JP2018124948 A JP 2018124948A JP 7100847 B2 JP7100847 B2 JP 7100847B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- switch element
- mode
- switch elements
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
特許法第30条第2項適用 一般社団法人電気学会 電気学会研究会資料、第67頁~第72頁(SPC-16-38、MD-18-38)、平成30年1月19日発行 一般社団法人電気学会 半導体電力変換/モータドライブ合同研究会、平成30年1月20日開催Application of
本発明は電力変換装置の制御装置に関し、特に、スイッチングによる転流を行う電力変換装置の制御装置に関する。 The present invention relates to a control device for a power conversion device, and more particularly to a control device for a power conversion device that performs commutation by switching.
再生可能電源の大量導入に向けた電力系統の安定化のために蓄電池を用いる場合、電力系統と蓄電池の間に電力変換装置を使用することが多くなっている。この種の電力変換装置としては、現在、三相単相マトリックスコンバータ(MC)を適用した高周波絶縁形AC/DCコンバータが注目されている(非特許文献1を参照)。これは双方向絶縁形AC/DCコンバータの一種であり、変換回数が少なく高効率化を達成できることや、電解コンデンサなしで構成でき、システムの小型化、長寿命化に有利であることから注目され、盛んに研究されている。 When a storage battery is used to stabilize the power system for the mass introduction of renewable power sources, a power conversion device is often used between the power system and the storage battery. As a power conversion device of this type, a high frequency isolated AC / DC converter to which a three-phase single-phase matrix converter (MC) is applied is currently attracting attention (see Non-Patent Document 1). This is a type of bidirectional isolated AC / DC converter, and is attracting attention because it can achieve high efficiency with a small number of conversions and can be configured without an electrolytic capacitor, which is advantageous for system miniaturization and long life. , Is being actively researched.
非特許文献1には、三相単相マトリックスコンバータを適用した高周波絶縁形AC/DCコンバータの具体的な構成例として、三相単相マトリックスコンバータとフルブリッジ型のAC/DCコンバータとをトランスを挟んで相互に接続してなるMC式デュアルアクティブブリッジ(DAB)型双方向絶縁形AC/DCコンバータが開示されている。このMC式DAB型双方向絶縁形AC/DCコンバータは、トランスの漏れインダクタンスに起因するサージが発生しないことや、全半導体素子でソフトスイッチングが可能、大型の連系リアクトルが不要といった特徴があるため、小型化、高効率化、低コスト化などの観点で特に有利であると考えられている。MC式DAB型双方向絶縁形AC/DCコンバータの具体的な制御方法としては、非特許文献1にも開示されているように、出力電力を位相シフト変調(PSM:Phase Shift Modulation)によって制御する一方、マトリックスコンバータの出力電圧をパルス幅変調(PWM:Pulse Width Modulation)によって制御し、その結果としてマトリックスコンバータの入力電流を正弦波状の波形に制御するという方法(以下、「PSM+PWM法」という)が用いられる。
In
非特許文献2~6には、DC/DCコンバータに関して、広い電圧範囲で高効率運転を実現するための研究成果が開示されている。
ところで、上記従来のMC式DAB型双方向絶縁形AC/DCコンバータには、広い電圧範囲で運転する際に、力率が低下するとともに、スイッチング損失が増大するという課題がある。 By the way, the conventional MC type DAB type bidirectional isolated AC / DC converter has a problem that the power factor decreases and the switching loss increases when operating in a wide voltage range.
すなわち、上述したPSM+PWM法によれば、例えば二次側の電源電圧が低下したことによって一次側と二次側の電源電圧の比率が巻き数比と乖離した場合に、大きな循環電流がトランスを流れることになる。この循環電流は電力伝送に寄与しないため、力率が下がる。 That is, according to the above-mentioned PSM + PWM method, for example, when the ratio of the power supply voltage on the primary side and the power supply voltage on the secondary side deviates from the turns ratio due to a decrease in the power supply voltage on the secondary side, a large circulating current flows through the transformer. It will be. Since this circulating current does not contribute to power transmission, the power factor decreases.
また、MC式DAB型双方向絶縁形AC/DCコンバータを構成する各半導体素子にはスナバキャパシタが並列に接続されており、これによりゼロ電圧スイッチング(ZVS:Zero Voltage Switching)が実現されているが、上記循環電流により電流の流れる向きが変化するとZVSが成立しなくなり、スイッチング損失が増大する。 Further, a snubber capacitor is connected in parallel to each semiconductor element constituting the MC type DAB type bidirectional isolated AC / DC converter, whereby zero voltage switching (ZVS) is realized. If the direction in which the current flows changes due to the circulating current, ZVS does not hold and the switching loss increases.
非特許文献2~6には、MC式DAB型双方向絶縁形AC/DCコンバータではなくDC/DCコンバータの例であるが、広い電圧範囲で高効率運転を実現するための技術が開示されている。
具体的に説明すると、まず非特許文献2には、三角波状のトランス電流を用いるTRM(TRiangular current mode Modulation)という技術が開示されている。この技術によれば、DC/DCコンバータの循環電流を最小化することができるが、一方で、ZVSとゼロ電流スイッチング(ZCS:Zero Current Switching)が混在するという問題がある。なお、MC式DAB型双方向絶縁形AC/DCコンバータにおけるZCSのスイッチング損失低減効果は限定的である。これは、ZVSではないスイッチングの際には、半導体素子と並行に接続されているスナバキャパシタの充放電損失が発生するためである。したがって、MC式DAB型双方向絶縁形AC/DCコンバータにおいては、すべてのスイッチングにおいてZVSを実現することが望ましい。
Specifically, First, Non-Patent
非特許文献3には、基本波を用いたFDM変調(Fundamental Duty Modulation)を用い、無効電力を最小化する変調法が開示されている。この方式は、あくまで基本波成分に限定した最小化を行うものであるため、非特許文献2に記載のTRMより循環電流は大きくなる。しかし、TRMと異なりすべてのスイッチングにおいてZVSが成立することから,多くの場合において、TRMより高効率になる。
Non-Patent
非特許文献4には、デュアルアクティブブリッジの動作として想定できる様々な動作についての包括的な検討の結果が開示されている。その中には、トランス電流の最大値や実効値、ZVSの成立範囲などの解析結果が含まれており、この解析結果に様々なパラメータを適用して最適化を行うことで最高効率の変調が実現される可能性があるが、解析結果に多くの場合分けと非線形性が含れているため、実装は困難であると考えられる。
Non-Patent
非特許文献2~4には、一次側と二次側の双方にゼロ電圧の期間を設けることが開示されている。これに対し、非特許文献5,6には、電圧の高い側の変換器のみにゼロ電圧の期間を設ける変調法が開示されている。特に非特許文献6では、ZVSの成立範囲を解析し、その範囲で無効電力を最小化するという方法が用いられている。
しかしながら、非特許文献2~6に開示されている技術はいずれもDC/DCコンバータに関するものであり、MC式DAB型双方向絶縁形AC/DCコンバータの上記課題に関する記述はない。MC式DAB型双方向絶縁形AC/DCコンバータには、(1)入力電流ひずみを低減するため、近似を用いないことが望ましい、(2)近似を用いないためには数値計算が必要であるが、計算コストのさらなる増加は望ましくない、という制約があるため、別のアプローチによる解決が必要とされていた。
However, all the techniques disclosed in
したがって、本発明の目的の一つは、MC式DAB型双方向絶縁形AC/DCコンバータを広い電圧範囲で運転する際に力率の低下を抑制できる電力変換装置の制御装置を提供することにある。 Therefore, one of the objects of the present invention is to provide a control device for a power conversion device capable of suppressing a decrease in power factor when operating an MC type DAB type bidirectional isolated AC / DC converter in a wide voltage range. be.
また、本発明の目的の他の一つは、MC式DAB型双方向絶縁形AC/DCコンバータを広い電圧範囲で運転する際にスイッチング損失の増大を抑制できる電力変換装置の制御装置を提供することにある。 Another object of the present invention is to provide a control device for a power conversion device capable of suppressing an increase in switching loss when operating an MC type DAB type bidirectional isolated AC / DC converter in a wide voltage range. There is something in it.
本発明の第1の側面による電力変換装置の制御装置は、互いに磁気結合する第1及び第2のコイルを有するトランスと、一端が直流電源の一端を構成する第5のノードに接続され、他端が前記第2のコイルの一端を構成する第3のノードに接続された第1の片方向スイッチ素子、一端が前記直流電源の他端を構成する第6のノードに接続され、他端が前記第3のノードに接続された第2の片方向スイッチ素子、一端が前記第5のノードに接続され、他端が前記第2のコイルの他端を構成する第4のノードに接続された第3の片方向スイッチ素子、及び、一端が前記第6のノードに接続され、他端が前記第4のノードに接続された第4の片方向スイッチ素子を有するAC/DCコンバータと、一端が三相交流の第1相に対応する第7のノードに接続され、他端が前記第1のコイルの一端を構成する第1のノードに接続された第1の双方向スイッチ素子、一端が前記三相交流の第2相に対応する第8のノードに接続され、他端が前記第1のノードに接続された第2の双方向スイッチ素子、一端が前記三相交流の第3相に対応する第9のノードに接続され、他端が前記第1のノードに接続された第3の双方向スイッチ素子、一端が前記第7のノードに接続され、他端が前記第1のコイルの他端を構成する第2のノードに接続された第4の双方向スイッチ素子、一端が前記第8のノードに接続され、他端が前記第2のノードに接続された第5の双方向スイッチ素子、及び、一端が前記第9のノードに接続され、他端が前記第2のノードに接続された第6の双方向スイッチ素子を有するマトリックスコンバータと、前記第1のノードと前記第1のコイルとの間に挿入されたリアクトルと、を有する電力変換装置の制御装置であって、前記第1及び第4の双方向スイッチ素子が同時にオンとなるモード、前記第2及び第5の双方向スイッチ素子が同時にオンとなるモード、及び、前記第3及び第6の双方向スイッチ素子が同時にオンとなるモードのいずれか1つを各周期に1回以上実行するよう、前記マトリックスコンバータを第1の周期で周期的に制御する、制御装置である。 The control device of the power conversion device according to the first aspect of the present invention is connected to a transformer having first and second coils magnetically coupled to each other and a fifth node having one end constituting one end of a DC power supply, and the like. One end is connected to a first one-way switch element connected to a third node constituting one end of the second coil, one end is connected to a sixth node constituting the other end of the DC power supply, and the other end is connected. A second one-way switch element connected to the third node, one end connected to the fifth node and the other end connected to a fourth node constituting the other end of the second coil. An AC / DC converter having a third one-way switch element and a fourth one-way switch element having one end connected to the sixth node and the other end connected to the fourth node, and one end. A first bidirectional switch element connected to a seventh node corresponding to the first phase of three-phase alternating current, the other end connected to a first node constituting one end of the first coil, and one end thereof. A second bidirectional switch element connected to an eighth node corresponding to the second phase of three-phase alternating current, the other end corresponding to the first node, and one end corresponding to the third phase of the three-phase alternating current. A third bidirectional switch element connected to a ninth node and the other end connected to the first node, one end connected to the seventh node, and the other end to the other of the first coil. A fourth bidirectional switch element connected to a second node constituting an end, a fifth bidirectional switch element having one end connected to the eighth node and the other end connected to the second node. A matrix converter having a sixth bidirectional switch element, one end of which is connected to the ninth node and the other end of which is connected to the second node, and the first node and the first coil. A control device for a power conversion device having a reactor inserted between and a mode in which the first and fourth bidirectional switch elements are turned on at the same time, the second and fifth bidirectional switches. A first matrix converter is used to execute any one of a mode in which the elements are turned on at the same time and a mode in which the third and sixth bidirectional switch elements are turned on at the same time at least once in each cycle. It is a control device that controls periodically with a cycle.
本発明の第2の側面による電力変換装置の制御装置は、第1の側面による制御装置において、前記第1相の相電圧が前記第2相の相電圧より大きく、前記第2相の相電圧が前記第3相の相電圧より大きい場合に、前記各周期において、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第1のモードと、前記第1及び第6の双方向スイッチ素子が同時にオンとなる第2のモードと、前記第2及び第6の双方向スイッチ素子が同時にオンとなる第3のモードと、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第4のモードと、前記第3及び第4の双方向スイッチ素子が同時にオンとなる第5のモードと、前記第3及び第5の双方向スイッチ素子が同時にオンとなる第6のモードと、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第7のモードとをこの順で実行するよう構成される、制御装置である。 In the control device of the power conversion device according to the second aspect of the present invention, in the control device according to the first aspect, the phase voltage of the first phase is larger than the phase voltage of the second phase, and the phase voltage of the second phase is described. The first mode in which the third and sixth bidirectional switch elements are turned on at the same time in each cycle when is larger than the phase voltage of the third phase, and the first and sixth bidirectional switches. The second mode in which the elements are turned on at the same time, the third mode in which the second and sixth bidirectional switch elements are turned on at the same time, and the third and sixth bidirectional switch elements are turned on at the same time. A fourth mode, a fifth mode in which the third and fourth bidirectional switch elements are turned on at the same time, and a sixth mode in which the third and fifth bidirectional switch elements are turned on at the same time. It is a control device configured to execute the seventh mode in which the third and sixth bidirectional switch elements are turned on at the same time in this order.
本発明の第3の側面による電力変換装置の制御装置は、第2の側面による制御装置において、各周期の前半で前記第1及び第4の片方向スイッチ素子がオンとなり、各周期の後半で前記第2及び第3の片方向スイッチ素子をオンとなるよう、前記AC/DCコンバータを前記第1の周期で周期的に制御する、制御装置である。 In the control device of the power conversion device according to the third aspect of the present invention, in the control device according to the second aspect, the first and fourth one-way switch elements are turned on in the first half of each cycle, and the second half of each cycle. It is a control device that periodically controls the AC / DC converter in the first cycle so that the second and third unidirectional switch elements are turned on.
本発明の第4の側面による電力変換装置の制御装置は、第3の側面による制御装置において、前記第1のモードの継続時間は、前記AC/DCコンバータ及び前記マトリックスコンバータそれぞれのスイッチングがゼロ電圧スイッチングとなるように決定される、制御装置である。 The control device of the power conversion device according to the fourth aspect of the present invention is the control device according to the third aspect, and the duration of the first mode is such that the switching of the AC / DC converter and the matrix converter is a zero voltage. It is a control device determined to be switching.
本発明の第5の側面による電力変換装置の制御装置は、第3の側面による制御装置において、前記リアクトルに流れる電流iLの前記第2のモードの開始タイミングにおける値をIL0、前記電流iLの第1及び第4の片方向スイッチ素子がオンとなるタイミングにおける値をIL3、前記第1のモードの継続時間をdz/2、前記マトリックスコンバータの制御周期と前記AC/DCコンバータの制御周期の位相差をδとすると、前記dzは、δ<dz/2である場合に、-IL0=IL3とすることによって得られる前記dzと前記δとの第1の関係に従って決定される、制御装置である。 In the control device of the power conversion device according to the fifth aspect of the present invention, in the control device according to the third aspect, the value of the current i L flowing through the reactor at the start timing of the second mode is IL0 , and the current i. The value at the timing when the first and fourth one-way switch elements of L are turned on is IL3 , the duration of the first mode is dz / 2, the control cycle of the matrix converter and the AC / DC converter. Assuming that the phase difference of the control period is δ, when δ <d z / 2, the first relationship between the d z and the δ obtained by setting −IL0 = IL3 . It is a control device determined according to.
本発明の第6の側面による電力変換装置の制御装置は、第5の側面による制御装置において、前記dzは、δ>dz/2である場合に、前記第1の関係とdz=2δとの交点(δ1,dz1)と、前記電流iLが最大になる点(δ2,0)とを通る前記dzと前記δとの第2の関係に従って決定される、制御装置である。 The control device of the power conversion device according to the sixth aspect of the present invention is the control device according to the fifth aspect, and when the dz is δ> dz / 2, the first relationship and dz = . A control device determined according to the second relationship between the d z and the δ passing through the intersection with the 2 δ (δ 1 , d z 1) and the point where the current IL is maximized (δ 2 , 0). Is.
本発明の第7の側面による電力変換装置の制御装置は、前記dz及び前記δは、前記第1及び第2の関係に基づく二分法により決定される、制御装置である。 The control device of the power conversion device according to the seventh aspect of the present invention is a control device in which the dz and the δ are determined by a dichotomy based on the first and second relationships.
本発明の第1乃至第3の側面によれば、AC/DCコンバータ側の出力電圧(二次側の電源電圧)が下がった場合の循環電流の上昇を抑制できるので、MC式DAB型双方向絶縁形AC/DCコンバータを広い電圧範囲で運転する際に、力率の低下を抑制することが可能になる。 According to the first to third aspects of the present invention, it is possible to suppress an increase in the circulating current when the output voltage on the AC / DC converter side (power supply voltage on the secondary side) drops, so that the MC type DAB type bidirectional When operating the isolated AC / DC converter in a wide voltage range, it is possible to suppress a decrease in the power factor.
本発明の第4乃至第7の側面によれば、MC式DAB型双方向絶縁形AC/DCコンバータを広い電圧範囲で運転する際に、力率低下の抑制に加えて、スイッチング損失の増大を抑制することが可能になる。 According to the fourth to seventh aspects of the present invention, when the MC type DAB type bidirectional isolated AC / DC converter is operated in a wide voltage range, in addition to suppressing the decrease in power factor, the increase in switching loss is increased. It becomes possible to suppress.
以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本実施の形態による電力変換装置1及びその制御装置4の構成を示す図である。同図に示すように、本実施の形態による電力変換装置1は、三相単相マトリックスコンバータ10と、トランス20と、フルブリッジ型のAC/DCコンバータ30と、保護回路35とを有するMC式DAB型双方向絶縁形AC/DCコンバータである。マトリックスコンバータ10、トランス20、及びAC/DCコンバータ30は、系統電源2と負荷3の間にこの順で接続される。以下では、系統電源2に接続されるマトリックスコンバータ10の3つの端部をそれぞれ第7のノードn7、第8のノードn8、第9のノードn9と称し、トランス20に接続されるマトリックスコンバータ10の2つの端部をそれぞれ第1のノードn1、第2のノードn2と称し、トランス20に接続されるAC/DCコンバータ30の2つの端部をそれぞれ第3のノードn3、第4のノードn4と称し、負荷3に接続されるAC/DCコンバータ30の2つの端部をそれぞれ第5のノードn5、第6のノードn6と称する。また、第2のノードn2の電圧に対する第1のノードn1の電圧を電圧vMCと称し、第4のノードn4の電圧に対する第3のノードn3の電圧を電圧vINVと称する。
FIG. 1 is a diagram showing a configuration of a
トランス20は、互いに磁気結合する2つのコイル20a,20b(第1及び第2のコイル)を有して構成される。コイル20a,20bの巻き数はそれぞれNP及びNSであり、コイル20a,20bの巻き数比nは、n=NP/NSとなる。コイル20aの一端はリアクトルLを介して第1のノードn1でマトリックスコンバータ10に接続され、コイル20aの他端は第2のノードn2でマトリックスコンバータ10に接続される。コイル20bの一端は第3のノードn3でAC/DCコンバータ30に接続され、コイル20bの他端は第4のノードn4でAC/DCコンバータ30に接続される。以下では、リアクトルLを流れる電流をリアクトル電流iLと称する。リアクトル電流iLの向きについては、第1のノードn1から第2のノードn2に向かう方向をプラス方向とし、その逆をマイナス方向とする。リアクトル電流iLは、電圧vMC,nvINVを用いると、次の式(1)のように時間tの関数で表される。
The
AC/DCコンバータ30は、単相交流電圧(コイル20b側)と直流電圧(負荷3側)とを相互に変換する装置である。負荷3は、例えば蓄電池やハイブリッドカーのモーターを駆動するための電力変換器であり、電力変換装置1から供給される直流電力によって動作する(充電される)場合(力行)と、逆に電力変換装置1に対して直流電力を供給する場合(回生)とがある。負荷3の一端は第5のノードn5でAC/DCコンバータ30に接続され、負荷3の他端は第6のノードn6でAC/DCコンバータ30に接続される。以下では、第6のノードn6の電圧に対する第5のノードn5の電圧を電圧Vdcと称し、第5のノードn5から負荷3に向かって流れる電流を電流Idcと称する。
The AC /
AC/DCコンバータ30は、一端が第5のノードn5に接続され、他端が第3のノードn3に接続されたスイッチ素子G1(第1の片方向スイッチ素子)と、一端が第6のノードn6に接続され、他端が第3のノードn3に接続されたスイッチ素子G2(第2の片方向スイッチ素子)と、一端が第5のノードn5に接続され、他端が第4のノードn4に接続されたスイッチ素子G3(第3の片方向スイッチ素子)と、一端が第6のノードn6に接続され、他端が第4のノードn4に接続されたスイッチ素子G4(第4の片方向スイッチ素子)と、一端が第5のノードn5に接続され、他端が第6のノードn6に接続されたキャパシタC1とを有して構成される。
The AC /
スイッチ素子G1~G4はそれぞれ、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの半導体素子と、この半導体素子と並列に接続されたダイオード及びスナバキャパシタとを含んで構成される片方向スイッチである。なお、スナバキャパシタは、半導体素子の寄生容量であってもよいし、独立した容量素子であってもよい。スイッチ素子G1は、ダイオードのアノードが第3のノードn3に接続されるように回路に組み込まれ、スイッチ素子G2は、ダイオードのカソードが第3のノードn3に接続されるように回路に組み込まれ、スイッチ素子G3は、ダイオードのアノードが第4のノードn4に接続されるように回路に組み込まれ、スイッチ素子G4は、ダイオードのカソードが第4のノードn4に接続されるように回路に組み込まれる。 The switch elements G1 to G4 are semiconductor elements such as MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) and IGBT (Insulated Gate Bipolar Transistor), respectively , and diodes and snubber capacitors connected in parallel with the semiconductor elements. It is a one-way switch configured to include and. The snubber capacitor may be a parasitic capacitance of a semiconductor element or an independent capacitive element. The switch element G 1 is incorporated into the circuit so that the diode anode is connected to the third node n 3 , and the switch element G 2 is circuit so that the diode cathode is connected to the third node n 3 . The switch element G3 is incorporated into the circuit such that the diode anode is connected to the fourth node n4, and the switch element G4 is connected to the diode cathode to the fourth node n4 . It is incorporated in the circuit so as to be.
スイッチ素子G1~G4を構成する半導体素子の制御電極のそれぞれには、制御装置4から個別の制御信号が供給される。各制御信号は、それぞれハイ又はローいずれかの値を取る信号である。制御装置4は、これらの制御信号の値を個別に制御することにより、スイッチ素子G1~G4それぞれのオンオフ状態を個別に制御する。 An individual control signal is supplied from the control device 4 to each of the control electrodes of the semiconductor elements constituting the switch elements G1 to G4 . Each control signal is a signal that takes either a high value or a low value. The control device 4 individually controls the on / off states of the switch elements G1 to G4 by individually controlling the values of these control signals.
マトリックスコンバータ10は、三相交流電圧(系統電源2側)と単相交流電圧(コイル20a側)とを相互に変換する装置である。系統電源2は、互いに2π/3ずつ位相のずれた正弦波信号によって表される交流電圧eu,ev,ewを生成する三相交流電源であり、例えば商用電源である。交流電圧eu,ev,ewを数式で表すと、次の式(2)のようになる。ただし、Eは入力線間電圧実効値(定数)であり、ωtは入力電圧の位相角(定数)である。
The
図1に示すように、u相(第1相)に対応する交流電圧euに対応する系統電源2の出力端は第7のノードn7でマトリックスコンバータ10に接続され、v相(第2相)に対応する交流電圧evに対応する系統電源2の出力端は第8のノードn8でマトリックスコンバータ10に接続され、w相(第3相)に対応する交流電圧ewに対応する系統電源2の出力端は第9のノードn9でマトリックスコンバータ10に接続される。以下では、第7乃至第9のノードn7~n9を流れる電流をそれぞれ電流ieu,iev,iewと称する。
As shown in FIG. 1, the output end of the
マトリックスコンバータ10は、一端が第7のノードn7に接続され、他端が第1のノードn1に接続されたスイッチ素子Sup(第1の双方向スイッチ素子)と、一端が第8のノードn8に接続され、他端が第1のノードn1に接続されたスイッチ素子Svp(第2の双方向スイッチ素子)と、一端が第9のノードn9に接続され、他端が第1のノードn1に接続されたスイッチ素子Swp(第3の双方向スイッチ素子)と、一端が第7のノードn7に接続され、他端が第2のノードn2に接続されたスイッチ素子Sun(第4の双方向スイッチ素子)と、一端が第8のノードn8に接続され、他端が第2のノードn2に接続されたスイッチ素子Svn(第5の双方向スイッチ素子)と、一端が第9のノードn9に接続され、他端が第2のノードn2に接続されたスイッチ素子Swn(第6の双方向スイッチ素子)と、交流リアクトルLfと、ダンピング抵抗Rfと、入力キャパシタCfとを有して構成される。
The
交流リアクトルLfは、第7のノードn7とスイッチ素子Sup,Sunの接続点である第10のノードn10との間に挿入されたインダクタと、第8のノードn8とスイッチ素子Svp,Svnの接続点である第11のノードn11との間に挿入されたインダクタと、第9のノードn9とスイッチ素子Swp,Swnの接続点である第12のノードn12との間に挿入されたインダクタとによって構成される。ダンピング抵抗Rfは、これらのインダクタのそれぞれと並列に接続された3つの抵抗素子によって構成される。入力キャパシタCfは、デルタ結線又はスター結線によって互いに接続された3つのキャパシタによって構成されており、その3つの接続点はそれぞれ第10乃至第12のノードn10~n12に接続される。以下では、第10乃至第12のノードn10~n12を流れる電流をそれぞれ電流iu,iv,iwと称する。 The AC reactor Lf includes an inductor inserted between the seventh node n 7 and the tenth node n 10 which is a connection point between the switch elements Up and Sun , and the eighth node n 8 and the switch element S. The inductor inserted between the eleventh node n 11 which is the connection point of vp and S vn , and the twelfth node n 12 which is the connection point between the ninth node n 9 and the switch elements Swp and Swn . It is composed of an inductor inserted between and. The damping resistor Rf is composed of three resistance elements connected in parallel with each of these inductors. The input capacitor Cf is composed of three capacitors connected to each other by delta connection or star connection, and the three connection points are connected to the tenth to twelfth nodes n10 to n12, respectively. Hereinafter, the currents flowing through the tenth to twelfth nodes n10 to n12 are referred to as currents i u , iv , and i w , respectively.
スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnはそれぞれ、直列に接続された2つのスイッチ素子を含んで構成される双方向スイッチである。具体的には、スイッチ素子Supは、直列に接続されたスイッチ素子Gpu,Gupと、これらと並列に接続されたスナバキャパシタとによって構成される。また、スイッチ素子Svpは、直列に接続されたスイッチ素子Gpv,Gvpと、これらと並列に接続されたスナバキャパシタとによって構成され、スイッチ素子Swpは、直列に接続されたスイッチ素子Gpw,Gwpと、これらと並列に接続されたスナバキャパシタとによって構成され、スイッチ素子Sunは、直列に接続されたスイッチ素子Gnu,Gunと、これらと並列に接続されたスナバキャパシタとによって構成され、スイッチ素子Svnは、直列に接続されたスイッチ素子Gnv,Gvnと、これらと並列に接続されたスナバキャパシタとによって構成され、スイッチ素子Swnは、直列に接続されたスイッチ素子Gnw,Gwnと、これらと並列に接続されたスナバキャパシタとによって構成される。これらスイッチ素子Gpu,Gup,Gpv,Gvp,Gpw,Gwp,Gnu,Gun,Gnv,Gvn,Gnw,Gwnはそれぞれ、例えばMOSFETやIGBTなどの半導体素子と、この半導体素子と並列に接続されたダイオードとを含んで構成される片方向スイッチである。 The switch elements Sup, Svp , Swp , Sun , Svn , and Swn are bidirectional switches including two switch elements connected in series, respectively. Specifically, the switch element Sup is composed of switch elements Gpu and Gup connected in series and a snubber capacitor connected in parallel with these. Further, the switch element S vp is composed of switch elements G pv , G vp connected in series and a snubber capacitor connected in parallel with these, and the switch element Sw p is a switch element G connected in series. It is composed of pw , G pp and a snubber capacitor connected in parallel with them, and the switch element Sun is a switch element G nu , Gun connected in series and a snubber capacitor connected in parallel with them. The switch element S vn is composed of switch elements G nv , G vn connected in series and a snubber capacitor connected in parallel with these, and the switch element S vn is a switch connected in series. It is composed of elements G nw and G wn and a snubber capacitor connected in parallel with them. These switch elements G pu , G up , G pv , G v p, G p w, G pp, G nu, Gun, G nv, G vn , G nw , and G n are semiconductor devices such as MOSFETs and IGBTs, respectively. This is a one-way switch including a semiconductor element and a diode connected in parallel.
スイッチ素子Gpu,Gupは、第1のノードn1と第10のノードn10との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Gpv,Gvpは、第1のノードn1と第11のノードn11との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Gpw,Gwpは、第1のノードn1と第12のノードn12との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Gnu,Gunは、第2のノードn2と第10のノードn10との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Gnv,Gvnは、第2のノードn2と第11のノードn11との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。スイッチ素子Gnw,Gwnは、第2のノードn2と第12のノードn12との間にこの順で、かつ、それぞれのダイオードのアノードが相互に接続される向きで接続される。なお、双方向スイッチを構成する2つのスイッチ素子の接続について、ここではそれぞれのダイオードのアノードが相互に接続される向きで接続されるとしたが、それぞれのダイオードのカソードが相互に接続される向きで接続されることとしてもよい。 The switch elements G pu and G up are connected between the first node n 1 and the tenth node n 10 in this order and in the direction in which the anodes of the respective diodes are connected to each other. The switch elements G pv and G vp are connected between the first node n 1 and the eleventh node n 11 in this order and in the direction in which the anodes of the respective diodes are connected to each other. The switch elements G pw and G wp are connected between the first node n 1 and the twelfth node n 12 in this order and in the direction in which the anodes of the respective diodes are connected to each other. The switch elements G nu and Gun are connected between the second node n 2 and the tenth node n 10 in this order, and in the direction in which the anodes of the respective diodes are connected to each other. The switch elements G nv and G vn are connected between the second node n 2 and the eleventh node n 11 in this order and in the direction in which the anodes of the respective diodes are connected to each other. The switch elements G nw and G wn are connected between the second node n 2 and the twelfth node n 12 in this order and in the direction in which the anodes of the respective diodes are connected to each other. Regarding the connection of the two switch elements that make up the bidirectional switch, here it is assumed that the anodes of the respective diodes are connected in the direction in which they are connected to each other, but the direction in which the cathodes of the respective diodes are connected to each other. It may be connected by.
スイッチ素子Gpu,Gup,Gpv,Gvp,Gpw,Gwp,Gnu,Gun,Gnv,Gvn,Gnw,Gwnを構成する半導体素子の制御電極のそれぞれには、制御装置4から個別の制御信号が供給される。各制御信号は、それぞれハイ又はローいずれかの値を取る信号である。制御装置4は、これらの制御信号の値を個別に制御することにより、スイッチ素子Gpu,Gup,Gpv,Gvp,Gpw,Gwp,Gnu,Gun,Gnv,Gvn,Gnw,Gwnそれぞれのオンオフ状態を個別に制御する。
The control electrodes of the semiconductor elements constituting the switch elements G pu , G up , G pv , G vp , G pw , G wp , G nu , Gun, G nv , G vn , G nw , and G w n are Individual control signals are supplied from the
保護回路35は、転流失敗時のリアクトル電流iLを吸収するための回路であり、フルブリッジ接続された4つのダイオードからなる整流回路と、この整流回路と並列に接続された平滑コンデンサ及び負荷とによって構成される。負荷の両端電圧はVpである。整流回路の2つの入力端はそれぞれ、第1のノードn1及び第2のノードn2に接続される。
The
図2は、電力変換装置1の高周波等価回路を示す図である。同図に示すように、電力変換装置1は、高周波数で動作する場合においては、電圧vMCを出力する電源回路と、電圧nvINVを出力する電源回路とがリアクトルLを挟んで直列に接続された回路と等価である。
FIG. 2 is a diagram showing a high frequency equivalent circuit of the
図1に戻り、制御装置4は、外部から供給される電力指令値P*及び力率角指令値α*と、電圧eu,ev,ew,Vdcの各値とに基づき、スイッチ素子Sup,Svp,Swp,Sun,Svn,Swn,G1~G4それぞれのオンオフ状態を制御する装置である。制御装置4がこの制御を行うことにより、電力指令値P*により指定された電力を力率角指令値α*により指定された力率角で、系統電源2から負荷3に対し(力行の場合)、又は、負荷3から系統電源2に対し(回生の場合)、伝送することが実現される。力行時と回生時のそれぞれにおける制御装置4の動作は、後述する位相差δの符号が入れ替わることのほかは、基本的に同一である。そこで以下では、力行時に着目して説明を続ける。
Returning to FIG. 1, the
図3は、力行時における電圧eu,ev,ew,vMC,vINV、電流ieu,iev,iew,Idc,iL、及び電流Idcの指令値Idc *(=P*/Vdc)の各波形のシミュレーション結果を示す信号波形図である。詳しいシミュレーション条件は、表1に記載したとおりである。図3には、電圧eu,ev,ewによって表される三相交流の1周期分を示している。図4は、図3の一部(0.01秒から0.00014秒分)の拡大図である。 FIG. 3 shows the command values I dc * of the voltage e u , e v , e w , v MC , v INV , the current i eu , i ev , i ew , I dc , i L , and the current I dc at the time of power running. It is a signal waveform diagram which shows the simulation result of each waveform of = P * / V dc ). The detailed simulation conditions are as shown in Table 1. FIG. 3 shows one cycle of three-phase alternating current represented by the voltages e u , ev , and ew . FIG. 4 is an enlarged view of a part of FIG. 3 (for 0.01 to 0.00014 seconds).
三相交流の1周期は、電圧eu,ev,ewの位相に応じて、図3に示すように12個の空間I~XIIに分けることができる。具体的には、電圧euの位相が0以上π/6未満である空間I、π/6以上π/3未満である空間II、π/3以上π/2未満である空間III、π/2以上2π/3未満である空間IV、2π/3以上5π/6未満である空間V、5π/6以上π未満である空間VI、π以上7π/6未満である空間VII、7π/6以上4π/3未満である空間VIII、4π/3以上3π/2未満である空間IX、3π/2以上5π/3未満である空間X、5π/3以上11π/6未満である空間XI、11π/6以上2π未満である空間XIIに分けることができる。図4に示した波形は、このうち空間IVの一部に相当する。 One cycle of three-phase alternating current can be divided into 12 spaces I to XII as shown in FIG. 3 according to the phases of the voltages e u , ev , and ew . Specifically, the space I whose phase of the voltage e u is 0 or more and less than π / 6, the space II where π / 6 or more and less than π / 3, and the space III and π / where π / 3 or more and less than π / 2 are present. Space IV that is 2 or more and less than 2π / 3, space V that is 2π / 3 or more and less than 5π / 6, space VI that is 5π / 6 or more and less than π, space VII that is π or more and less than 7π / 6, 7π / 6 or more Space VIII that is less than 4π / 3, space IX that is 4π / 3 or more and less than 3π / 2, space X that is 3π / 2 or more and less than 5π / 3, space XI that is 5π / 3 or more and less than 11π / 6, It can be divided into spaces XII which are 6 or more and less than 2π. The waveform shown in FIG. 4 corresponds to a part of the space IV.
空間I~XIIそれぞれにおける制御装置4の動作は、電圧eu,ev,ewの大小関係に応じて制御対象となるスイッチ素子が入れ替わること、及び、電圧eu,ev,ewのうち中間の値を取るものの符号に応じて出力電圧が変わる場合があることのほかは、基本的に同一である。そこで以下では、空間IV(eu>ev>ew)に着目して説明を続ける。
In the operation of the
図5及び図6はそれぞれ、電圧vMC,nvINV及びリアクトル電流iLの力行時の波形を模式的に示す信号波形図である。図5には、図1に示した電圧Vdcの値が相対的に小さい例(具体的には、nVdc/eM=0.25)を示し、図6には、図1に示した電圧Vdcの値が相対的に大きい例(具体的には、nVdc/eM=0.5)を示している。なお、図5及び図6に示した電圧eM及びemは、それぞれ次の式(3)(4)により表される。ただし、式(3)に示した電流iv *は電流ivの指令値である。電流iu,iv,iwの指令値iu *,iv *,iw *は、式(5)によって表される。 5 and 6 are signal waveform diagrams schematically showing the waveforms of the voltage v MC , nv INV and the reactor current i L at the time of power running, respectively. FIG. 5 shows an example in which the value of the voltage V dc shown in FIG. 1 is relatively small (specifically, nV dc / eM = 0.25), and FIG. 6 shows an example shown in FIG. An example in which the value of the voltage V dc is relatively large (specifically, nV dc / eM = 0.5) is shown. The voltages em and em shown in FIGS. 5 and 6 are represented by the following equations (3) and (4), respectively. However, the current iv * shown in the equation (3) is a command value of the current iv . The command values i u * , i v * , i w * of the currents i u , i v , i w are expressed by the equation (5).
図5を参照しながら制御装置4の動作の概要を説明すると、制御装置4はまず、マトリックスコンバータ10を周期T(第1の周期)で周期的に制御するよう構成される。図5に示した時刻t1はこの制御周期の始期に対応し、時刻t10は終期に対応している。マトリックスコンバータ10の制御の詳細については、後述する。
Explaining the outline of the operation of the
また、制御装置4は、AC/DCコンバータ30についても、同じ周期T(第1の周期)で周期的に制御するよう構成される。図5に示した時刻t2はこの制御周期の始期に対応し、時刻t11は終期に対応している。具体的に説明すると、制御装置4は、各周期の前半でスイッチG1,G4をオン、スイッチG2,G3をオンとし、各周期の後半でスイッチG2,G3をオン、スイッチG1,G4をオンとするよう構成される。したがって、電圧nvinvの値は、図5に示すように、各周期の前半でnVdcとなり、各周期の後半で-nVdcとなる。なお、以下の説明では、マトリックスコンバータ10の制御周期の始期から、その後に初めて到来するAC/DCコンバータ30の制御周期の始期までの経過時間長を位相差δと称する。
Further, the
図7~図11は、マトリックスコンバータ10の制御の詳細を示す図である。同図に示した矢印付きの破線は、電流iLの経路と向きを表している。以下、図5とともにこれらの図も参照しながら、マトリックスコンバータ10の制御について詳細に説明する。なお、実際には各スイッチ素子のオンオフの切り替えを行う際に転流動作が行われるが、ここでは転流動作を無視して説明する。転流動作については、後ほど図12及び図13を参照して詳しく説明する。
7 to 11 are diagrams showing details of control of the
まず図5に示すように、制御装置4は、各周期において、第1のモードMODE1から第7のモードMODE7までの7つのモードを順次実行することにより、マトリックスコンバータ10の制御を行うよう構成される。第1のモードMODE1及び第7のモードMODE7の継続時間(デューティー)は互いに同一であり、以下では、この継続時間をdz/2と表記する。第4のモードMODE4の継続時間は第1のモードMODE1及び第7のモードMODE7の継続時間の2倍(=dz)である。第3のモードMODE3及び第6のモードMODE7の継続時間も互いに同一であり、以下では、この継続時間をdmと表記する。第2のモードMODE2及び第5のモードMODE5の継続時間も互いに同一(=T/2-dz-dm)である。図5の例ではδ<dz/2であり、第1のモードMODE1の実行中にAC/DCコンバータ30の制御周期の始期が到来する。
First, as shown in FIG. 5, the
図7(a)には、第1のモードMODE1の始期である時刻t1における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。また、図7(b)には、AC/DCコンバータ30の制御周期の始期である時刻t2における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。これらの図に示すように、第1のモードMODE1においては、制御装置4は、スイッチ素子Swp,Swnをオンとし、その他のスイッチ素子Sup,Svp,Sun,Svnをオフとする。これにより、第1のノードn1と第2のノードn2との間が短絡されるので、リアクトルLは電圧nvINVのみが印加された状態となる。そして、時刻t1~時刻t2ではnvINV=-nVdcであることから、図5に示すように、電流iLは増加する方向に変化する。一方、時刻t2~時刻t3ではnvINV=nVdcであることから、図5に示すように、電流iLは減少する方向に変化する。
FIG. 7A shows the states of the switch elements Sup , Svp , Swp , Sun , Svn , and Swn at the time t1 which is the start of the first mode MODE1. Further, FIG. 7B shows the states of the switch elements Sup , Swp , Swp , Sun , Svn , and Swn at time t2, which is the start of the control cycle of the AC /
図8(a)には、第2のモードMODE2の始期である時刻t3における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。同図に示すように、第2のモードMODE2においては、制御装置4は、スイッチ素子Sup,Swnをオンとし、その他のスイッチ素子Svp,Swp,Sun,Svnをオフとする。これにより、第1のノードn1と第2のノードn2との間に電圧eMが印加されるので、リアクトルLは電圧eM-nvINVが印加された状態となる。そして、時刻t3~時刻t4ではnvINV=nVdcであるが、一般に電圧eMは電圧nVdcより大きい値に設定される(eM>nVdc)ので、図5に示すように、電流iLは増加する方向に変化する。
FIG. 8A shows the states of the switch elements Sup , Svp , Swp , Sun , Svn , and Swn at time t3, which is the start of the second mode MODE2. As shown in the figure, in the second mode MODE2, the
図8(b)には、第3のモードMODE3の始期である時刻t4における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。同図に示すように、第3のモードMODE3においては、制御装置4は、スイッチ素子Svp,Swnをオンとし、その他のスイッチ素子Sup,Swp,Sun,Svnをオフとする。これにより、第1のノードn1と第2のノードn2との間に電圧emが印加されるので、リアクトルLは電圧em-nvINVが印加された状態となる。そして、時刻t4~時刻t5ではnvINV=nVdcであるが、一般に電圧emも電圧nVdcより大きい値に設定される(em>nVdc)ので、図5に示すように、電流iLは増加する方向に変化する。ただし、電圧emは電圧eMより小さい値になる(eM>em)ので、電流iLの増加率は、図5に示すように時刻t3~時刻t4での増加率に比べて小さくなる。
FIG. 8B shows the states of the switch elements Sup , Svp , Swp , Sun , Svn , and Swn at time t4, which is the start of the third mode MODE3. As shown in the figure, in the third mode MODE3, the
図9(a)には、第4のモードMODE4の始期である時刻t5における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。また、図9(b)には、スイッチ素子G1~G4の切り替えタイミングである時刻t6(t6-t2=T/2)における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。これらの図に示すように、第4のモードMODE4においては、制御装置4は、スイッチ素子Swp,Swnをオンとし、その他のスイッチ素子Sup,Svp,Sun,Svnをオフとする。これは、第1のモードMODE1と同じ状態である。したがって、第1のノードn1と第2のノードn2との間が短絡されるので、リアクトルLは電圧nvINVのみが印加された状態となる。そして、時刻t5~時刻t6ではnvINV=nVdcであることから、図5に示すように、電流iLは減少する方向に変化する。一方、時刻t6~時刻t7ではnvINV=-nVdcであることから、図5に示すように、電流iLは増加する方向に変化する。
FIG. 9A shows the states of the switch elements Sup , Svp , Swp , Sun, Svn , and Swn at time t5, which is the start of the fourth mode MODE4 . Further, in FIG. 9B, each switch element Sup , Svp , Swp , S at the time t 6 (t 6 −t 2 = T / 2 ), which is the switching timing of the switch elements G1 to G4 , is shown. The states of un , S vn , and Swn are shown. As shown in these figures, in the fourth mode MODE4 , the
図10(a)には、第5のモードMODE5の始期である時刻t7における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。同図に示すように、第5のモードMODE5においては、制御装置4は、スイッチ素子Swp,Sunをオンとし、その他のスイッチ素子Sup,Svp,Svn,Swnをオフとする。これにより、第1のノードn1と第2のノードn2との間に電圧-eMが印加されるので、リアクトルLは電圧-eM-nvINVが印加された状態となる。そして、時刻t7~時刻t8ではnvINV=-nVdcであるので、上記したようにeM>nVdcが成り立つとすると、図5に示すように、電流iLは減少する方向に変化する。
FIG. 10A shows the states of the switch elements Sup , Svp , Swp , Sun , Svn , and Swn at time t7 , which is the start of the fifth mode MODE5. As shown in the figure, in the fifth mode MODE5, the
図10(b)には、第6のモードMODE6の始期である時刻t8における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。同図に示すように、第6のモードMODE6においては、制御装置4は、スイッチ素子Swp,Svnをオンとし、その他のスイッチ素子Sup,Svp,Sun,Swnをオフとする。これにより、第1のノードn1と第2のノードn2との間に電圧-emが印加されるので、リアクトルLは電圧-em-nvINVが印加された状態となる。そして、時刻t8~時刻t9ではnvINV=-nVdcであるので、上記したようにem>nVdcが成り立つとすると、図5に示すように、電流iLは減少する方向に変化する。ただし、上記したようにeM>emが成り立つので、電流iLの減少率は、図5に示すように時刻t7~時刻t8での減少率に比べて小さくなる。
FIG. 10B shows the states of the switch elements Sup , Svp , Swp , Sun, Svn , and Swn at time t8, which is the start of the sixth mode MODE6 . As shown in the figure, in the sixth mode MODE6 , the
図11には、第7のモードMODE7の始期である時刻t9における各スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnの状態を示している。同図に示すように、第7のモードMODE7においては、制御装置4は、スイッチ素子Swp,Swnをオンとし、その他のスイッチ素子Sup,Svp,Sun,Svnをオフとする。これは、第1のモードMODE1と同じ状態である。したがって、第1のノードn1と第2のノードn2との間が短絡されるので、リアクトルLは電圧nvINVのみが印加された状態となる。そして、時刻t9~時刻t10ではnvINV=-nVdcであることから、図5に示すように、電流iLは増加する方向に変化する。
FIG. 11 shows the states of the switch elements Sup , Svp , Swp , Sun, Svn , and Swn at time t9, which is the start of the seventh mode MODE7 . As shown in the figure, in the seventh mode MODE7 , the
ここまでで説明したように、本実施の形態においては、スイッチ素子Swp,Swnが同時にオンとなるモード(すなわちVMC=0となるモード。具体的には、第1、第4、第7のモードMODE1,MODE4,MODE7)を各周期に1回以上実施しているので、AC/DCコンバータ30側の出力電圧nVdcが下がった場合の循環電流の上昇を抑制できる。したがって、電力変換装置1を広い電圧範囲で運転する際に、力率の低下を抑制することが可能になる。
As described above, in the present embodiment, the mode in which the switch elements Swp and Swn are turned on at the same time (that is, the mode in which VMC = 0. Specifically, the first, fourth, and fourth modes are set. Since the mode MODE1, MODE4, MODE7) of 7 is performed once or more in each cycle, it is possible to suppress an increase in the circulating current when the output voltage nV dc on the AC /
なお、制御装置4が以上のような制御を行った結果として得られる伝送電力P及び電流ivそれぞれの一周期平均値を式(1)と図2の等価回路とを用いて求めると、次の式(6)及び式(7)となる。ただし、式(6)中のP1は、式(8)のとおりである。また、fは高周波リンク周波数である。
The arithmetic mean values of the transmission power P and the current iv obtained as a result of the
次に、スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnのオンオフの切り替えの際に実施される転流動作について説明する。 Next, the commutation operation performed when the switch elements Sw, Swp , Swp , Sun , Svn , and Swn are switched on and off will be described.
スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnのオンオフの切り替えは、必ず、スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnのいずれか1つを転流元とし、スイッチ素子Sup,Svp,Swp,Sun,Svn,Swnのいずれか他の1つを転流先として実行される。そして、制御装置4は、転流元の双方向スイッチ素子を構成する2つのスイッチ素子のうちの1つをオフ、転流先の双方向スイッチ素子を構成する2つのスイッチ素子のうちの1つをオン、転流元の双方向スイッチ素子を構成する2つのスイッチ素子のうちの残る1つをオフ、転流先の双方向スイッチ素子を構成する2つのスイッチ素子のうちの残る1つをオン、という順序で転流動作を実行する。転流元の双方向スイッチ素子を構成する2つのスイッチ素子のうち先にオフとなるスイッチ素子は、オフとなった後も、そのスイッチ素子と並列に配置されるダイオード経由で電流iLを流すことができるよう、転流動作開始時の電流iLの向きに応じて選択される。同様に、転流先の双方向スイッチ素子を構成する2つのスイッチ素子のうち先にオンとなるスイッチ素子は、もう1つのスイッチ素子をオンにしなくても、そのもう1つのスイッチ素子と並列に配置されるダイオード経由で電流iLを流すことができるよう、こちらも転流開始時の電流iLの向きに応じて選択される。
Switch element Swp , Swp , Swp , Sun , Swn , Swn on / off switching is always one of the switch elements Swp , Swp , Swp , Sun , Swn , Swn . This is executed with one of the switch elements Sup , Svp , Swp , Sun , Svn , and Swn as the commutation source, and any other one as the commutation destination. Then, the
図12及び図13はそれぞれ、上述した第1のモードMODE1から第2のモードMODE2への切り替えの際のスイッチ素子Sup,Swpの状態を示す図である。この場合、スイッチ素子Swpが転流元、スイッチ素子Supが転流先となる。転流動作と特に関係しない他のスイッチ素子Svp,Sun,Svn,Swnについては、図示を省略している。 12 and 13 are diagrams showing the states of the switch elements Sup and Swp when switching from the first mode MODE1 to the second mode MODE2 described above, respectively. In this case, the switch element Swp is the commutation source, and the switch element Sup is the commutation destination. Other switch elements Svp , Sun, Svn , and Swn that are not particularly related to the commutation operation are not shown.
図12には、転流動作を開始する直前の状態(図12(a)に示す状態)における電流iLがマイナスであった場合を示している。この場合の制御装置4はまず、図12(b)に示すように転流元のスイッチ素子Gpwをオフにする。電流iLはその後、スイッチ素子Gpw内のダイオードを経由し、それまでと同様に流れる。
FIG. 12 shows a case where the current IL in the state immediately before the start of the commutation operation (the state shown in FIG. 12A ) is negative. In this case, the
次に制御装置4は、図12(c)に示すように転流先のスイッチ素子Gupをオンにする。ここで、スイッチ素子Swp内のスナバキャパシタには、リアクトルL側の電極をマイナスとする電荷が事前に蓄積されている。この電荷によるブロック作用のためにスイッチ素子Gupの両端には電圧がかからないので、スイッチ素子Gupのオン動作はいわゆるソフトターンオンとなってZVSが成立する。
Next, the
次に制御装置4は、図12(d)に示すように転流元のスイッチ素子Gwpをオフにする。この場合、スイッチ素子Swp,Sup内のスナバキャパシタによりスイッチ素子Gwpの両端の電圧上昇が緩和されるので、スイッチ素子Gwpのオフ動作はいわゆるソフトターンオフとなってZVSが成立する。スイッチ素子Gwpがオフになった後、スナバキャパシタに蓄積されている電荷が放電され、放電が終了した段階で、図12(e)に示すようにスイッチ素子Gupに電流が流れ始める。
Next, the
最後に制御装置4は、図12(f)に示すように転流先のスイッチ素子Gpuをオンにする。これで転流動作が完了する。
Finally, the
図13には、転流動作を開始する直前の状態(図13(a)に示す状態)における電流iLがプラスであった場合を示している。この場合の制御装置4はまず、図13(b)に示すように転流元のスイッチ素子Gwpをオフにする。スイッチ素子Gpwではなくスイッチ素子Gwpをオフにするのは、そうしないとスイッチ素子Swp内を電流が流れなくなってしまうからである。スイッチ素子Gwpがオフになった後の電流iLは、スイッチ素子Gwp内のダイオードを経由し、それまでと同様に流れる。
FIG. 13 shows a case where the current IL in the state immediately before the start of the commutation operation (the state shown in FIG. 13A ) is positive. In this case, the
次に制御装置4は、図13(c)に示すように転流先のスイッチ素子Gpuをオンにする。この場合、スイッチ素子Gpuのオンと同時に電流iLの転流が発生するため、スイッチ素子Gpuのオン動作はいわゆるハードターンオンとなってZVSが成立しなくなる。
Next, the
次に制御装置4は、図13(d)に示すように転流元のスイッチ素子Gpwをオフにする。この時点で電流iLは既に転流しているので、このオフ動作はいわゆるソフトターンオンとなってZVSが成立する。
Next, the
最後に制御装置4は、図13(e)に示すように転流先のスイッチ素子Gupをオンにする。これで転流動作が完了する。
Finally, the
以上がマトリックスコンバータ10における転流動作であるが、このような転流動作が行われるのは、各スイッチ素子の切り替えに一定の時間がかかるため、転流時に電源の短絡やインダクタの電流の遮断が起きるおそれがあるからである。上記の転流動作を実施することにより、このような事態の発生を防止することが可能になる。同様の事態はAC/DCコンバータ30においても起こり得るので、制御装置4は、AC/DCコンバータ30においても転流動作を実行する。具体的には、スイッチ素子G1~G4のオンオフを切り替えるときに、一定時間、スイッチ素子G1~G4のすべてをオフにする時間(デッドタイム)を設けるように構成される。
The above is the commutation operation in the
さて、図12及び図13を参照して説明したように、転流動作の際には、電流iLの向きによってZVSが成立する場合と成立しない場合とがある。ZVSが成立しない状態で電力変換装置1を運用するとスイッチング損失が大きくなるので、ZVSは常に成立することが好ましい。ここで、転流動作の際の電流iLの向きは、上述した位相差δ及びデューティーdm,dzの値によって制御可能である。そこで、本実施の形態による制御装置4は、ZVSが成立し、かつ、できるだけ大きな力率が得られるようにδ,dm,dzの値を決定し、決定したδ,dm,dzに従ってマトリックスコンバータ10及びAC/DCコンバータ30の制御を行う。具体的には、次の式(9)を満たすようにδ,dm,dzの値を決定するよう構成される。
As described with reference to FIGS. 12 and 13, ZVS may or may not be established depending on the direction of the current IL during the commutation operation. If the
式(9)中のX,Y,Zは、δとdzの関係に応じて次の式(10)又は式(11)により表される値である。ただし、M=eM/nVdc、m=em/nVdcである。また、dz1は、式(14)によって得られるdm1を用いて、式(12)のように表される値である。δ1は、式(13)に示すように、dz1の1/2の値である。なお、式(14)中のA,B,Cは、式(15)のように表される。
X, Y, and Z in the formula (9) are values represented by the following formula (10) or the formula (11) according to the relationship between δ and dz. However, M = e M / nV dc and m = em / nV dc . Further, d z1 is a value expressed as in the equation (12) using d m1 obtained by the equation (14). δ 1 is a value of 1/2 of
なお、式(14)に示すdm1は、次の式(16)を2δ=dzのときに満たす値であり、式(16)に式(6)(7)(13)を代入することによって得られる式(17)にさらに式(12)を代入し、その結果をdm1について解くことによって得られる。ただし、式(16)中の|iv(δ1,dm1,dz1)|及びP(δ1,dm1,dz1)はそれぞれ、式(7)及び式(6)にδ=δ1,dm=dm1,dz=dz1を代入することによって得られる値を表す。 Note that d m1 shown in the equation (14) is a value that satisfies the following equation (16) when 2δ = dz, and the equations (6), (7), and (13) are substituted into the equation (16). It is obtained by further substituting the equation (12) into the equation (17) obtained by and solving the result for dm1 . However, | iv (δ 1 , d m1 , d z1 ) | and P (δ 1 , d m1 , d z1 ) in the equation (16) are δ = δ in the equations (7) and (6), respectively. Represents a value obtained by substituting 1 , d m = d m1 and d z = d z1 .
以下、式(9)の導出方法について、詳しく説明する。 Hereinafter, the derivation method of the equation (9) will be described in detail.
電力変換装置1においてZVSが成立する条件を一般化すると、スイッチング後に第1のノードn1の電位が上昇する場合(図5の例では、例えば時刻t3。図6の例では、例えば時刻t2)にあっては、第1のノードn1に電流が流れ込んでいることがZVSが成立する条件であり、スイッチング後に第1のノードn1の電位が下降する場合(図5の例では、例えば時刻t4,t5。図6の例では、例えば時刻t4,t5)にあっては、第1のノードn1に電流が流れ込んでいることがZVSの成立条件となる。したがって、図5及び図6に示した電流値IL0~IL3を用いると、次の式(18)が満たされるときにZVSが成立すると言える。ただし、電流値IZVSは、マトリックスコンバータ10の転流動作中又はAC/DCコンバータ30のデッドタイム中にスナバキャパシタを完全に充放電できる最小の電流値である。
When the condition that ZVS is established in the
電流値IL0は第1のモードMODE1から第2のモードMODE2に切り替わるときの電流iLの値であり、電流値IL1は第2のモードMODE2から第3のモードMODE3に切り替わるときの電流iLの値であり、電流値IL2は第3のモードMODE3から第4のモードMODE4に切り替わるときの電流iLの値であり、電流値IL3はスイッチ素子G1~G4の制御によって電圧nvinvの値がnVdcに変化するときの電流iLの値である。電流値IL0~IL3を具体的に数式で表すと、δとdzの関係に応じて次の式(19)又は式(20)となる。ただし、これらの式に示した値は、IBASE=Vdc/4fLで規格化した値である。
The current value IL0 is the value of the current i L when switching from the
以下、式(18)が満たされることになるようなδ,dm,dzの関係を求めることを考える。 Hereinafter, it is considered to find the relationship of δ, dm, and d z such that the equation (18) is satisfied.
図14は、δとdzの関係を示す図である。図14(a)は図6と同じnVdc/eM=0.5の場合を示し、図14(b)は図5と同じnVdc/eM=0.25の場合を示している。ただし、dmの影響は小さいと仮定し、ここではdm=0とした。 FIG. 14 is a diagram showing the relationship between δ and dz . FIG. 14 (a) shows the case of the same nV dc / e M = 0.5 as in FIG. 6, and FIG. 14 (b) shows the case of the same nV dc / e M = 0.25 as in FIG. However, assuming that the influence of dm is small, dm = 0 is set here.
図14に示した「最適な関係」は、上掲した表1に示す各パラメータを用いたシミュレーションにより、高力率を得られるδ,dm(=0),dzの関係を求めた結果である。したがって、この「最適な関係」にできるだけ近く、かつ、式(18)を満足するようなδ,dm,dzの関係を求めることがここでの目的となる。以下、詳しく説明する。 The "optimal relationship" shown in FIG. 14 is the result of finding the relationship of δ, dm (= 0), and d z that can obtain a high power factor by simulation using each parameter shown in Table 1 above. Is. Therefore, the purpose here is to find the relationship of δ, dm, d z that is as close as possible to this “optimal relationship” and that satisfies Eq. (18). Hereinafter, it will be described in detail.
初めにδ<dz/2の領域に着目すると、まず電流値IL1,IL2については、式(19)から、通常のIZVSの範囲では常に式(18)が成立すると考えてよい。一方、電流値IL0,IL3については、式(19)よりIL3-IL0=dz-2δであり、この値はδ<dz/2という条件の下では常に正((dz-2δ)>0)なので、図5から理解されるように、例えば-IL0=IL3であれば、式(18)が成立する。そこで、-IL0=IL3に式(19)を代入して得られる式をdzについて解くと、式(9)(X,Y,Zは式(10)に示すもの)が得られる。 First, focusing on the region of δ <dz / 2, it can be considered that the equation (18) always holds from the equation (19) for the current values IL1 and IL2 in the range of the normal IZVS . On the other hand, for the current values IL0 and IL3 , from equation (19), IL3 - IL0 = d z -2δ, and this value is always positive ((d z ) under the condition of δ <d z / 2]. Since -2δ)> 0), as can be understood from FIG. 5, for example, if -IL0 = IL3 , the equation (18) holds. Therefore, by solving the equation (19) obtained by substituting the equation (19) into −I L0 = IL3 for dz, the equation (9) (X, Y, Z are shown in the equation (10)) is obtained.
図14(a)(b)の各図では、左上半分がδ<dz/2に相当する領域である。これらの図に示すように、少なくともこの領域では、式(9)により求めたδ,dm,dzの関係と、「最適な関係」とがよく一致している。したがって、少なくともδ<dz/2が成立する場合においては、δ,dm,dzの関係(第1の関係)として式(9)を用いればよいことが理解される。 In each of FIGS. 14 (a) and 14 (b), the upper left half is a region corresponding to δ <d z / 2. As shown in these figures, at least in this region, the relationship of δ, dm , dz obtained by Eq. (9) and the “optimal relationship” are in good agreement. Therefore, it is understood that equation (9) may be used as the relationship (first relationship) of δ, dm, and d z when at least δ <d z / 2 holds.
次にδ>dz/2の領域に着目すると、図14から理解されるように、「最適な関係」では、δの増加に対してdzが単調減少する。また、電流iLが最大になるのは(δ,dz)=(δ2,0)(ただし、δ2=0.5)のときであるが、この点を通り得るようにδ,dm,dzの関係を定めることが好ましい。さらに、δ,dm,dzの関係は、δ<dz/2の領域とδ>dz/2の領域との境界で不連続にならないことが好ましい。 Next, focusing on the region of δ> d z / 2, as can be understood from FIG. 14, in the “optimal relationship”, d z decreases monotonically with the increase of δ. Further, the current i L becomes maximum when (δ, d z ) = (δ 2 , 0) (however, δ 2 = 0.5), so that this point can be passed through δ, d. It is preferable to determine the relationship between m and dz . Further, it is preferable that the relationship of δ, d m , and d z does not become discontinuous at the boundary between the region of δ <d z / 2 and the region of δ> d z / 2.
そこで、式(9)とdz=2δとの交点(δ1,dz1)と、電流iLが最大になる点(0,0.5)とを通る直線により、δ,dm,dzの関係を定めることとする。式(11)に示したX,Y,Zを代入することによって得られる式(9)は、そのようにして定めたδ,dm,dzの関係(第2の関係)を表している。こうすることにより、図14から理解されるように、δ>dz/2に相当する領域でも、「最適な関係」と概ね一致し、かつ、電流iLが最大になる点(0,0.5)と、δ<dz/2の場合と連続するための点(dz1,δ1)とを通る関係が得られる。
Therefore, by a straight line passing through the intersection (δ 1 , d z 1) between the equation (9) and
加えて、詳細な計算は省略するが、式(11)に示したX,Y,Zを代入することによって得られる式(9)に基づいて電流値IL0~IL3を試算すると、式(18)を満たす結果が得られる。したがって、δ>dz/2が成立する場合においても、δ,dm,dzの関係として式(9)を用いればよいと言える。 In addition, although detailed calculation is omitted, when the current values IL0 to IL3 are calculated based on the equation (9) obtained by substituting X, Y, Z shown in the equation (11), the equation ( A result satisfying 18) is obtained. Therefore, even when δ> d z / 2 holds, it can be said that the equation (9) may be used as the relationship between δ, dm, and d z .
以上、式(9)の導出方法について説明した。次に、力率の観点から、式(9)の妥当性について検討する。 The derivation method of the equation (9) has been described above. Next, the validity of equation (9) will be examined from the viewpoint of power factor.
図15は、電流Idcと電力変換装置1の高周波リンク力率λとの関係を示す図である。図15(a)は図6と同じnVdc/eM=0.5の場合を示し、図15(b)は図5と同じnVdc/eM=0.25の場合を示している。ただし、dmの影響は小さいと仮定し、ここではdm=0とした。また、式(9)による高周波リンク力率λは、以下の式(21)により求めた。ただし、iLrmsは、式(19)及び式(20)から算出される電流iLの実効値である。また、電流Idcは、式(6)より得られる伝送電力Pを電圧Vdcで除することによって得た。
FIG. 15 is a diagram showing the relationship between the current I dc and the high frequency link power factor λ of the
図15に示した「最適な関係」は、図14に示した「最適な関係」に対応する。また、同図には、dz=0の場合(すなわち、マトリックスコンバータ10の制御周期にVMC=0とする期間を含まない場合=背景技術)の高周波リンク力率λについても図示している。同図に示すように、背景技術では、高周波リンク力率λは「最適な関係」から大きく離れた値となるが、式(9)を満たすδ,dm(=0),dzを用いた場合には、「最適な関係」と同程度の高周波リンク力率λを得ることができる。この結果から、力率の面からも、式(9)を用いることが好ましいことが理解される。
The "optimal relationship" shown in FIG. 15 corresponds to the "optimal relationship" shown in FIG. The figure also shows the high frequency link power factor λ in the case of dz = 0 (that is, when the control cycle of the
次に、式(9)に基づいてδ,dm,dzの各値を具体的に決定し、決定した値によって電力変換装置1を制御するための制御装置4の具体的な構成について、説明する。
Next, regarding the specific configuration of the
図16は、制御装置4の機能ブロックを示す略ブロック図である。同図に示すように、制御装置4は、機能的に、演算部40、デューティサイクル制御部41、位相シフト制御部42、電圧検出部43,44を有して構成される。
FIG. 16 is a schematic block diagram showing a functional block of the
電圧検出部43は、系統電源2から出力される電圧eu,ev,ewを測定し、演算部40に供給する機能部である。また、電圧検出部44は、電圧Vdcを測定し、演算部40に供給する機能部である。
The
演算部40は、外部から供給される電力指令値P*及び力率角指令値α*と、電圧検出部43から供給される電圧eu,ev,ewと、電圧検出部44から供給される電圧Vdcとに基づいてδ,dm,dzの各値を算出し、dm及びdzをデューティサイクル制御部41に、δを位相シフト制御部42にそれぞれ供給する機能部である。
The calculation unit 40 supplies the power command value P * and the power factor angle command value α * supplied from the outside, the voltages e u , ev , e w supplied from the
デューティサイクル制御部41は、演算部40から供給されたdm及びdzに従ってマトリックスコンバータ10を制御する機能部である。具体的には、複数のスイッチ素子Gpu,Gup,Gpv,Gvp,Gpw,Gwp,Gnu,Gun,Gnv,Gvn,Gnw,Gwnそれぞれの制御信号を生成し、供給するよう構成される。位相シフト制御部42は、演算部40から供給されたδに従ってAC/DCコンバータ30を制御する機能部である。具体的には、複数のスイッチ素子G1~G4それぞれの制御信号を生成し、供給するよう構成される。
The duty
演算部40によるδ,dm,dzの算出は、原理的には、次の式(22)及び式(23)と式(9)とをδ,dm,dzの3元連立方程式とみなして解くことによって実行され得る。ただし、式(22)の左辺のPは式(6)によって表され、式(23)の左辺の|iV|は式(7)によって表される。また、式(23)の右辺の|iV *|は、式(5)に電力指令値P*及び力率角指令値α*を代入することによって得られる値である。 In principle, the calculation unit 40 calculates δ, dm, d z by combining the following equations (22), (23) and equation (9) into δ, dm, d z ternary simultaneous equations. It can be executed by considering it as and solving it. However, P on the left side of the equation (22) is represented by the equation (6), and | iV | on the left side of the equation (23) is represented by the equation (7). Further, | iV * | on the right side of the equation (23) is a value obtained by substituting the power command value P * and the power factor angle command value α * into the equation (5).
しかし、式(22)、式(23)、及び式(9)には多くの変数と場合分けが含まれるため、普通に演算していたのでは制御が間に合わなくなってしまう。そこで本実施の形態による演算部40は、2分法を用いてδ,dm,dzの算出を行うように構成される。以下、その処理の詳細について、処理フロー図を参照しながら詳しく説明する。 However, since the equation (22), the equation (23), and the equation (9) include many variables and case classifications, the control cannot be made in time if the calculation is performed normally. Therefore, the arithmetic unit 40 according to the present embodiment is configured to calculate δ, dm , and dz by using the dichotomy method. Hereinafter, the details of the processing will be described in detail with reference to the processing flow chart.
図17は、演算部40が行うδ,dm,dzの算出処理を示す処理フロー図である。この処理において演算部40は、初めに、式(24)の演算を行うことにより、δ=δ1,dm=dm1,dz=dz1のときの電流Idc(δ1,dm1,dz1)(以下、電流Idc-1とする)を求める(ステップS1)。なお、式(24)の最後の式は、δ=dz/2の場合における式(6)にδ=δ1,dm=dm1,dz=dz1を代入することによって得られる数式である。δ1,dm1,dz1は、式(14)、式(12)、式(13)により順次求まる数値であるので、電流Idc-1も1つの数値となる。
FIG. 17 is a processing flow diagram showing the calculation processing of δ, dm , and dz performed by the calculation unit 40. In this process, the arithmetic unit 40 first performs the arithmetic of the equation (24), so that the current I dc (δ 1 , d m1 ) when δ = δ 1 , dm = d m1 and d z = d z1 , D z1 ) (hereinafter referred to as current I dc-1 ) (step S1). The final equation of the equation (24) is an equation obtained by substituting δ = δ 1 , dm = d m1 , and d z =
次に演算部40は、電流Idcの指令値Idc
*(=P*/Vdc)と、ステップS1で求めた電流Idc-1とを比較する(ステップS2)。その結果、指令値Idc
*が電流Idc-1未満であれば、式(9)中のX,Y,Zを式(10)に示した値に設定し(ステップS3a)、さらに、δの区間下限δLに0を代入するとともにδの区間上限δHにδ1を代入する(ステップS4a)。一方、指令値Idc
*が電流Idc-1以上であれば、式(9)中のX,Y,Zを式(11)に示した値に設定し(ステップS3b)、さらに、δの区間下限δLにδ1を代入するとともにδの区間上限δHに0.5を代入する(ステップS4b)。
Next, the calculation unit 40 compares the command value I dc * (= P * / V dc ) of the current I dc with the current I dc-1 obtained in step S1 (step S2). As a result, if the command value I dc * is less than the current I dc-1 , X, Y, Z in the equation (9) are set to the values shown in the equation (10) (step S3a), and further, δ.
次に演算部40は、ループ変数iに0を設定した後(ステップS5)、次の式(25)により区間上限δHと区間下限δLの中間点δMを算出する(ステップS6)。 Next, the arithmetic unit 40 sets the loop variable i to 0 (step S5), and then calculates the intermediate point δ M between the interval upper limit δ H and the interval lower limit δ L by the following equation (25) (step S6).
続いて演算部40は、δ=δMのときのdz(以下、dzMとする)を算出する(ステップS7)。この算出は、具体的には、式(9)にδ=δM、dm=dm1を代入することによって行う。このとき、X,Y,Zの値としては、ステップS3a,S3bで設定した値を用いる。 Subsequently, the calculation unit 40 calculates d z (hereinafter referred to as d zM ) when δ = δ M (step S7). Specifically, this calculation is performed by substituting δ = δ M and dm = d m1 into Eq. (9). At this time, as the values of X, Y, and Z, the values set in steps S3a and S3b are used.
次に演算部40は、δ=δM,dm=dm1,dz=dzMのときの電流Idc(δM,dm1,dzM)を算出する(ステップS8)。この算出は、式(6)によって伝送電力Pを算出し、さらに、算出した伝送電力PをVdcで除することによって行う。その際の場合分けは、δMとdzMに基づいて行う。そして、算出したIdc(δM,dm1,dzM)と電流Idcの指令値Idc *との比較を行う(ステップS9)。 Next, the arithmetic unit 40 calculates the current I dc (δ M , d m1 , d zM ) when δ = δ M , d m = d m 1 , and d z = d z M (step S8). This calculation is performed by calculating the transmission power P by the equation (6) and further dividing the calculated transmission power P by V dc . In that case, the case classification is performed based on δ M and d z M. Then, the calculated I dc (δ M , dm1, d zM ) is compared with the command value I dc * of the current I dc (step S9).
ステップS9において電流Idc(δ1,dm1,dzM)が指令値Idc *に等しいと判定した場合(Idc(δM,dm1,dzM)=Idc *)、演算部40は、その時点でのδM,dm1,dzMを出力し、処理を終了する。 When it is determined in step S9 that the current I dc (δ 1 , d m1 , d zM ) is equal to the command value I dc * (I dc (δ M , d m1 , d zM ) = I dc * ), the calculation unit 40 Outputs δ M , d m1 , and d zM at that time, and ends the process.
一方、ステップS9において電流Idc(δ1,dm1,dzM)が指令値Idc *より小さいと判定した場合(Idc(δM,dm1,dzM)<Idc *)、演算部40は、区間下限δLにδMを代入する(ステップS10)。また、ステップS9において電流Idc(δ1,dm1,dzM)が指令値Idc *より大きいと判定した場合(Idc(δM,dm1,dzM)>Idc *)、演算部40は、区間上限δHにδMを代入する(ステップS11)。 On the other hand, when it is determined in step S9 that the current I dc (δ 1 , d m1 , d zM ) is smaller than the command value I dc * (I dc (δ M , d m1 , d zM ) <I dc * ), the calculation is performed. Part 40 substitutes δ M for the lower limit δ L of the section (step S10). If it is determined in step S9 that the current I dc (δ 1 , d m1 , d zM ) is larger than the command value I dc * (I dc (δ M , d m1 , d zM )> I dc * ), the calculation is performed. Part 40 substitutes δ M for the section upper limit δ H (step S11).
ステップS10又はステップS11の終了後、演算部40は、ループ変数iに1を加算した後(ステップS12)、ループ変数iが所定値(例えば5)を下回っているか否かを判定する(ステップS13)。ここで下回っていると判定した場合には、ステップS6に戻って処理を繰り返す。一方、上回っていると判定した場合には、その時点でのδM,dm1,dzMを出力し、処理を終了する。 After the end of step S10 or step S11, the arithmetic unit 40 adds 1 to the loop variable i (step S12), and then determines whether or not the loop variable i is below a predetermined value (for example, 5) (step S13). ). If it is determined that the value is lower than this, the process returns to step S6 and the process is repeated. On the other hand, if it is determined that the value is exceeded, δ M , dm1 and dzM at that time are output, and the process is terminated.
演算部40は、以上のようにして出力したδM,dm1,dzMのうち、dm1及びdzMをデューティサイクル制御部41に供給し、δMを位相シフト制御部42に供給する。こうして、電力指令値P*により指定された電力を力率角指令値α*により指定された力率角で伝送するとともに、力率の低下を抑制しつつスイッチング損失の増大を回避することが実現される。
Of the δ M , dm1, and d zM output as described above, the arithmetic unit 40 supplies dm1 and d zM to the duty
以下、本実施の形態により奏される効果について、具体例を示して説明する。 Hereinafter, the effects produced by the present embodiment will be described with reference to specific examples.
図19及び図20は、dz=0とした点以外は図3及び図4と同じ条件で、力行時における電圧eu,ev,ew及び電流ieu,iev,iew,iL,iuの波形をシミュレーションした結果を示す信号波形図である。 19 and 20 are the same conditions as those in FIGS. 3 and 4 except that dz = 0, and the voltages e u, ev, e w and the current i eu , i ev , i ew , i at the time of power running. It is a signal waveform diagram which shows the result of simulating the waveform of L , i u .
図4及び図20それぞれのリアクトル電流iLを見ると、図20の例では少なくとも電流iL3が式(18)を満たしておらず、ZVSが実現されていないのに対し、図4の例では電流iL0~iL3のすべてが式(18)を満たし、ZVSが実現されている。このように、本実施の形態によればZVSが実現されており、その結果として、スイッチング損失の増大の回避が実現されている。この効果は、ZVSの条件が満たされるようにδ,dm,dzの各値を決定していることによって奏されるものである。 Looking at the reactor currents i L of each of FIGS. 4 and 20, at least the current i L3 does not satisfy the equation (18) in the example of FIG. 20, and ZVS is not realized, whereas in the example of FIG. All of the currents i L0 to i L3 satisfy the equation (18), and ZVS is realized. As described above, according to the present embodiment, ZVS is realized, and as a result, the avoidance of an increase in switching loss is realized. This effect is achieved by determining the values of δ, dm, and d z so that the conditions of ZVS are satisfied.
また、図4におけるリアクトル電流iLの振幅は、図20におけるリアクトル電流iLの振幅と比べると半分程度となっている。このことは、本実施の形態では上述した循環電流が低減されていることを示している。電力伝送に寄与しない循環電流の減少は、力率の向上をもたらす。 Further, the amplitude of the reactor current IL in FIG. 4 is about half that of the amplitude of the reactor current IL in FIG. 20. This indicates that the above-mentioned circulating current is reduced in the present embodiment. The reduction of circulating current that does not contribute to power transmission results in an increase in power factor.
図18(a)は、図3及び図4に示したシミュレーションにより得られたVdc,Idcに対する力率特性(実施例)を示す図であり、図18(b)は、図19及び図20に示したシミュレーションにより得られたVdc,Idcに対する力率特性(比較例)を示す図である。これらの図を見ると、比較例ではVdcの低下とともに力率が大きく低下するのに対し、実施例では力率がVdcにあまり依存せず、広い運転範囲で高い力率が達成されていることが理解される。したがって、本実施の形態によれば、広い電圧範囲で運転する際に、力率の低下を抑制することが可能になると言える。別の言い方をすれば、本実施の形態は、広い電圧範囲での高効率運転に有効であると言える。 18 (a) is a diagram showing the power factor characteristics (examples) for V dc and I dc obtained by the simulations shown in FIGS. 3 and 4, and FIG. 18 (b) is a diagram showing FIGS. 19 and 4. It is a figure which shows the power factor characteristic (comparative example) with respect to V dc , I dc obtained by the simulation shown in 20. Looking at these figures, in the comparative example, the power factor decreases significantly with the decrease in V dc , whereas in the example, the power factor does not depend much on V dc , and a high power factor is achieved in a wide operating range. It is understood that there is. Therefore, according to the present embodiment, it can be said that it is possible to suppress a decrease in the power factor when operating in a wide voltage range. In other words, it can be said that this embodiment is effective for high-efficiency operation in a wide voltage range.
以上説明したように、本実施の形態によれば、AC/DCコンバータ30側の出力電圧Vdcが下がった場合の循環電流の上昇を抑制できるので、MC式DAB型双方向絶縁形AC/DCコンバータである電力変換装置1を広い電圧範囲で運転する際に、力率の低下を抑制することが可能になる。また、ZVSでの運転が可能になるので、電力変換装置1を広い電圧範囲で運転する際に、力率低下の抑制に加えて、スイッチング損失の増大を抑制することが可能になる。
As described above, according to the present embodiment, it is possible to suppress an increase in the circulating current when the output voltage Vdc on the AC /
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and the present invention can be implemented in various embodiments without departing from the gist thereof. Of course.
例えば、上記実施の形態では、図3に示した空間IV(eu>ev>ew)に着目して説明したが、本発明は、図3に示した空間I~XIIのいずれにも適用可能である。この場合、適用する空間によって、VMC=0となるモードがスイッチ素子Sup,Sunが同時にオンとなるモード、スイッチ素子Svp,Svnが同時にオンとなるモード、スイッチ素子Swp,Swnが同時にオンとなるモードのいずれかとなることは勿論である。 For example, in the above embodiment, the space IV ( eu>ev> e w ) shown in FIG. 3 has been focused on, but the present invention can be applied to any of the spaces I to XII shown in FIG. Applicable. In this case, depending on the space to be applied, the mode in which VMC = 0 is the mode in which the switch elements Sup and Sun are turned on at the same time, the mode in which the switch elements Svp and Svn are turned on at the same time, and the mode in which the switch elements Swp and S are turned on at the same time. Of course, it is one of the modes in which wn is turned on at the same time.
1 電力変換装置
2 系統電源
3 負荷
4 制御装置
10 三相単相マトリックスコンバータ
20 トランス
20a,20b コイル
30 AC/DCコンバータ
35 保護回路
40 演算部
41 デューティサイクル制御部
42 位相シフト制御部
43,44 電圧検出部
C1 キャパシタ
Cf 入力キャパシタ
G1~G4 片方向スイッチ素子
Gpu,Gup,Gpv,Gvp,Gpw,Gwp 片方向スイッチ素子
Gnu,Gun,Gnv,Gvn,Gnw,Gwn 片方向スイッチ素子
Sup,Svp,Swp,Sun,Svn,Swn 双方向スイッチ素子
L リアクトル
Lf 交流リアクトル
Rf ダンピング抵抗
1
Claims (3)
一端が直流電源の一端を構成する第5のノードに接続され、他端が前記第2のコイルの一端を構成する第3のノードに接続された第1の片方向スイッチ素子、一端が前記直流電源の他端を構成する第6のノードに接続され、他端が前記第3のノードに接続された第2の片方向スイッチ素子、一端が前記第5のノードに接続され、他端が前記第2のコイルの他端を構成する第4のノードに接続された第3の片方向スイッチ素子、及び、一端が前記第6のノードに接続され、他端が前記第4のノードに接続された第4の片方向スイッチ素子を有するAC/DCコンバータと、
一端が三相交流の第1相に対応する第7のノードに接続され、他端が前記第1のコイルの一端を構成する第1のノードに接続された第1の双方向スイッチ素子、一端が前記三相交流の第2相に対応する第8のノードに接続され、他端が前記第1のノードに接続された第2の双方向スイッチ素子、一端が前記三相交流の第3相に対応する第9のノードに接続され、他端が前記第1のノードに接続された第3の双方向スイッチ素子、一端が前記第7のノードに接続され、他端が前記第1のコイルの他端を構成する第2のノードに接続された第4の双方向スイッチ素子、一端が前記第8のノードに接続され、他端が前記第2のノードに接続された第5の双方向スイッチ素子、及び、一端が前記第9のノードに接続され、他端が前記第2のノードに接続された第6の双方向スイッチ素子を有するマトリックスコンバータと、
前記第1のノードと前記第1のコイルとの間に挿入されたリアクトルと、
を有する電力変換装置の制御装置であって、
前記第1及び第4の双方向スイッチ素子が同時にオンとなるモード、前記第2及び第5の双方向スイッチ素子が同時にオンとなるモード、及び、前記第3及び第6の双方向スイッチ素子が同時にオンとなるモードのいずれか1つを各周期に1回以上実行するよう、前記マトリックスコンバータを第1の周期で周期的に制御し、
前記第1相の相電圧が前記第2相の相電圧より大きく、前記第2相の相電圧が前記第3相の相電圧より大きい場合に、前記各周期において、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第1のモードと、前記第1及び第6の双方向スイッチ素子が同時にオンとなる第2のモードと、前記第2及び第6の双方向スイッチ素子が同時にオンとなる第3のモードと、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第4のモードと、前記第3及び第4の双方向スイッチ素子が同時にオンとなる第5のモードと、前記第3及び第5の双方向スイッチ素子が同時にオンとなる第6のモードと、前記第3及び第6の双方向スイッチ素子が同時にオンとなる第7のモードとをこの順で実行するよう構成され、
各周期の前半で前記第1及び第4の片方向スイッチ素子がオンとなり、各周期の後半で前記第2及び第3の片方向スイッチ素子をオンとなるよう、前記AC/DCコンバータを前記第1の周期で周期的に制御し、
前記リアクトルに流れる電流iLの前記第2のモードの開始タイミングにおける値をIL0、前記電流iLの第1及び第4の片方向スイッチ素子がオンとなるタイミングにおける値をIL3、前記第1のモードの継続時間をdz/2、前記マトリックスコンバータの制御周期と前記AC/DCコンバータの制御周期の位相差をδとすると、前記dzは、δ<dz/2である場合に、-IL0=IL3とすることによって得られる前記dzと前記δとの第1の関係に従って決定される、
制御装置。 A transformer with first and second coils that are magnetically coupled to each other,
A first one-way switch element, one end connected to a fifth node constituting one end of a DC power supply, the other end connected to a third node constituting one end of the second coil, and one end connected to the DC. A second one-way switch element connected to a sixth node constituting the other end of the power supply, the other end connected to the third node, one end connected to the fifth node, and the other end connected to the fifth node. A third one-way switch element connected to a fourth node constituting the other end of the second coil, one end connected to the sixth node, and the other end connected to the fourth node. An AC / DC converter with a fourth one-way switch element,
A first bidirectional switch element, one end connected to a seventh node corresponding to the first phase of three-phase AC, and the other end connected to a first node constituting one end of the first coil. Is connected to the eighth node corresponding to the second phase of the three-phase AC, the other end is a second bidirectional switch element connected to the first node, and one end is the third phase of the three-phase AC. A third bidirectional switch element connected to a ninth node corresponding to the above, the other end of which is connected to the first node, one end of which is connected to the seventh node, and the other end of which is the first coil. A fourth bidirectional switch element connected to a second node constituting the other end, a fifth bidirectional switch having one end connected to the eighth node and the other end connected to the second node. A switch element and a matrix converter having a sixth bidirectional switch element having one end connected to the ninth node and the other end connected to the second node.
A reactor inserted between the first node and the first coil,
It is a control device of a power conversion device having
The mode in which the first and fourth bidirectional switch elements are turned on at the same time, the mode in which the second and fifth bidirectional switch elements are turned on at the same time, and the third and sixth bidirectional switch elements are The matrix converter is periodically controlled in the first cycle so that any one of the modes that are turned on at the same time is executed at least once in each cycle.
When the phase voltage of the first phase is larger than the phase voltage of the second phase and the phase voltage of the second phase is larger than the phase voltage of the third phase, the third and sixth phases are performed in each cycle. The first mode in which the bidirectional switch elements are turned on at the same time, the second mode in which the first and sixth bidirectional switch elements are turned on at the same time, and the second and sixth bidirectional switch elements are simultaneously turned on. A third mode in which the third and sixth bidirectional switch elements are turned on at the same time, a fourth mode in which the third and sixth bidirectional switch elements are turned on at the same time, and a fifth mode in which the third and fourth bidirectional switch elements are turned on at the same time. The mode, the sixth mode in which the third and fifth bidirectional switch elements are turned on at the same time, and the seventh mode in which the third and sixth bidirectional switch elements are turned on at the same time are in this order. Configured to run,
The AC / DC converter is used so that the first and fourth one-way switch elements are turned on in the first half of each cycle and the second and third one-way switch elements are turned on in the second half of each cycle. It is controlled periodically in 1 cycle,
Current i flowing through the reactorLThe value at the start timing of the second mode ofL0, The current iLThe value at the timing when the first and fourth one-way switch elements of are turned on is I.L3, The duration of the first mode is dz/ 2, where the phase difference between the control cycle of the matrix converter and the control cycle of the AC / DC converter is δ, the dzIs δ <dzIf it is / 2, -IL0= IL3The above d obtained byzIs determined according to the first relationship between,
SystemYour device.
請求項1に記載の制御装置。 When d z is δ> d z / 2, the intersection of the first relationship and d z = 2 δ (δ 1 , d z 1) and the point where the current i L is maximized (δ 2 ). , 0) and is determined according to the second relationship between the dz and the δ.
The control device according to claim 1 .
請求項2に記載の制御装置。 The dz and the δ are determined by the dichotomy method based on the first and second relationships.
The control device according to claim 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018124948A JP7100847B2 (en) | 2018-06-29 | 2018-06-29 | Power converter control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018124948A JP7100847B2 (en) | 2018-06-29 | 2018-06-29 | Power converter control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020005462A JP2020005462A (en) | 2020-01-09 |
JP7100847B2 true JP7100847B2 (en) | 2022-07-14 |
Family
ID=69100816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018124948A Active JP7100847B2 (en) | 2018-06-29 | 2018-06-29 | Power converter control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7100847B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114900397B (en) * | 2022-04-14 | 2023-06-13 | 中国矿业大学 | Wireless electric energy and reverse signal synchronous transmission system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020898A1 (en) | 2012-07-30 | 2014-02-06 | 東洋電機製造株式会社 | Power converter |
JP2017046450A (en) | 2015-08-26 | 2017-03-02 | 国立大学法人 名古屋工業大学 | Bidirectional switch circuit, power converter using the same, and control method therefor |
WO2018029975A1 (en) | 2016-08-10 | 2018-02-15 | 三菱電機株式会社 | Power conversion device |
-
2018
- 2018-06-29 JP JP2018124948A patent/JP7100847B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020898A1 (en) | 2012-07-30 | 2014-02-06 | 東洋電機製造株式会社 | Power converter |
JP2017046450A (en) | 2015-08-26 | 2017-03-02 | 国立大学法人 名古屋工業大学 | Bidirectional switch circuit, power converter using the same, and control method therefor |
WO2018029975A1 (en) | 2016-08-10 | 2018-02-15 | 三菱電機株式会社 | Power conversion device |
Non-Patent Citations (1)
Title |
---|
繁内 宏治,双方向絶縁型三相AC/DC DABコンバータの位相差とデューティ比の高速計算法,平成30年 電気学会全国大会講演論文集 一般講演4,2018年03月05日,p.195-196 |
Also Published As
Publication number | Publication date |
---|---|
JP2020005462A (en) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102624266B (en) | Three-level inverter circuit | |
EP2587652B1 (en) | Dc-dc converter | |
US8542501B2 (en) | Switching power-supply apparatus | |
JP6049861B2 (en) | DC / DC converter | |
EP2731252A1 (en) | Inverter circuit and control method therefor | |
JP6008185B2 (en) | Three-level power converter and control method thereof | |
Mishima et al. | Analysis, design, and performance evaluations of an edge-resonant switched capacitor cell-assisted soft-switching PWM boost dc–dc converter and its interleaved topology | |
WO2017049250A1 (en) | Pwm scheme based on space vector modulation for three-phase rectifier converters | |
Sato et al. | A novel secondary PWM-controlled interleaved LLC resonant converter for load current sharing | |
JP2012050264A (en) | Load driving device | |
JP6388154B2 (en) | Resonant type DC-DC converter | |
Babaei et al. | High step-down bridgeless Sepic/Cuk PFC rectifiers with improved efficiency and reduced current stress | |
JP6999387B2 (en) | Power converter | |
JP7100847B2 (en) | Power converter control device | |
Zanatta et al. | A two-stage isolated resonant DC-DC converter for wide voltage range operation | |
Aksoy et al. | Comparison of zero voltage switching phase-shifted PWM full bridge DC-DC converter topologies | |
Ting et al. | Elimination of switching losses in the single active bridge over a wide voltage and load range at constant frequency | |
Bae et al. | High-Efficiency Asymmetrical Half-Bridge Converter with Linear Voltage Gain | |
Herasymenko et al. | A series-resonant inverter with extended topology and pulse-density-modulation control for induction heating applications | |
JP7248225B2 (en) | Control device for power converter | |
Mahapatra et al. | Effects of Parasitics on An Active Clamp Assisted Phase Shifted Full Bridge Converter Operation | |
Narimani et al. | A comparative study of three-level DC-DC converters | |
JP5962717B2 (en) | DC-DC converter | |
JP7489039B2 (en) | Power conversion device control device | |
Prasad et al. | FPGA Controlled Five-Level Soft Switching Full Bridge DC-DC Converter Topology. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20180720 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20181012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7100847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |