JP7483359B2 - Semiconductor Device - Google Patents

Semiconductor Device Download PDF

Info

Publication number
JP7483359B2
JP7483359B2 JP2019219253A JP2019219253A JP7483359B2 JP 7483359 B2 JP7483359 B2 JP 7483359B2 JP 2019219253 A JP2019219253 A JP 2019219253A JP 2019219253 A JP2019219253 A JP 2019219253A JP 7483359 B2 JP7483359 B2 JP 7483359B2
Authority
JP
Japan
Prior art keywords
film
cathode
anode
layer
photoconductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019219253A
Other languages
Japanese (ja)
Other versions
JP2021089960A (en
Inventor
真里奈 望月
功 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019219253A priority Critical patent/JP7483359B2/en
Priority to CN202080069889.2A priority patent/CN114503268A/en
Priority to PCT/JP2020/041532 priority patent/WO2021111805A1/en
Priority to DE112020005248.6T priority patent/DE112020005248T5/en
Publication of JP2021089960A publication Critical patent/JP2021089960A/en
Priority to US17/830,403 priority patent/US20220293663A1/en
Application granted granted Critical
Publication of JP7483359B2 publication Critical patent/JP7483359B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光電変換素子を用いた光センサを有する半導体装置に関する。 The present invention relates to a semiconductor device having an optical sensor using a photoelectric conversion element.

光電変換を利用した光センサは、画像の認識のみでなく、生体認証等の分野でも使用され、用途が広がっている。ＰＩＮフォトダイオードは、ｐ＋層とｎ＋層の間にｉｎｔｒｉｎｓｉｃ ｌａｙｅｒを挟んだものであり、応答速度がすぐれ、また、暗電流が小さいので、大きなＳ／Ｎ比を得ることが出来る。 Optical sensors that use photoelectric conversion are used not only for image recognition but also in fields such as biometric authentication, and their applications are expanding. PIN photodiodes have an intrinsic layer sandwiched between a p+ layer and an n+ layer, and have excellent response speed and small dark current, allowing for a large S/N ratio.

特許文献１には、ａ-Ｓｉを用いた縦型ＰＩＮフォトセンサが記載されている。特許文献２には、プレーナ構造でのＰＩＮフォトダイオードをイメージセンサとして使用した例が記載されている。 Patent Document 1 describes a vertical PIN photosensor that uses a-Si. Patent Document 2 describes an example in which a PIN photodiode with a planar structure is used as an image sensor.

特開平２－１５９７７２号公報Japanese Patent Application Laid-Open No. 2-159772 特開平６－３１４７７９号公報Japanese Patent Application Laid-Open No. 6-314779

フォトダイオードを平面的なイメージセンサとして使用する場合、フォトダイオードとともに、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって、スイッチングＴＦＴや駆動ＴＦＴが形成される。また、フォトダイオードに電源を供給したり、フォトダイオードから出力を検出したりするために、電源線、検出線、走査線等が必要である。 When a photodiode is used as a planar image sensor, a switching TFT and a driving TFT are formed by using a TFT (Thin Film Transistor) together with the photodiode. In addition, a power supply line, a detection line, a scanning line, etc. are required to supply power to the photodiode and to detect the output from the photodiode.

フォトダイオードに接続する電極には薄膜が使用される。一方、フォトダイオードに隣接して、あるいは、フォトダイオードの下層にスイッチングＴＦＴや駆動回路が配置されるのでフォトダイオードの形成される領域には、凹凸が生じやすい。したがって、凹凸によって、フォトダイオードに接続する導電膜に段切れが生じ、センサとしての信頼性を損なうことになる。 Thin films are used for the electrodes connected to the photodiodes. However, because switching TFTs and drive circuits are placed adjacent to or below the photodiodes, unevenness is likely to occur in the area where the photodiodes are formed. As a result, unevenness causes gaps in the conductive film connected to the photodiode, compromising its reliability as a sensor.

本発明は、フォトダイオード付近に生ずる凹凸を防止し、フォトダイオードに接続する電極の段切れを防止して、信頼性の高いフォトセンサを実現することである。 The present invention aims to prevent unevenness from occurring near the photodiode and to prevent disconnection of the electrodes connected to the photodiode, thereby achieving a highly reliable photosensor.

本発明は上記課題を解決するものであり、主な具体的な手段は次のとおりである。 The present invention aims to solve the above problems, and the main specific means are as follows:

（１）光センサを有する半導体装置であって、前記光センサは、基板の上に薄膜トランジスタが形成され、前記薄膜トランジスタよりも上層にフォトダイオードが形成され、前記フォトダイオードは、アノード、光導電膜、カソードで構成され、前記カソードはチタン膜で構成され、前記チタン膜と前記光導電膜の間には、第１の透明導電膜が形成されていることを特徴とする半導体装置。 (1) A semiconductor device having an optical sensor, the optical sensor being characterized in that a thin-film transistor is formed on a substrate, a photodiode is formed above the thin-film transistor, the photodiode is composed of an anode, a photoconductive film, and a cathode, the cathode is composed of a titanium film, and a first transparent conductive film is formed between the titanium film and the photoconductive film.

（２）光センサを有する半導体装置であって、前記光センサは、基板の上に薄膜トランジスタが形成され、前記薄膜トランジスタよりも上層にフォトダイオードが形成され、前記フォトダイオードは、アノード、光導電膜、カソードで構成され、前記カソードはチタン膜で構成され、前記チタン膜は第１の透明導電膜に接し、前記チタン膜は前記第１の透明と前記光導電膜の間に形成されていることを特徴とする半導体装置。 (2) A semiconductor device having an optical sensor, the optical sensor being characterized in that a thin-film transistor is formed on a substrate, a photodiode is formed above the thin-film transistor, the photodiode is composed of an anode, a photoconductive film, and a cathode, the cathode is composed of a titanium film, the titanium film is in contact with a first transparent conductive film, and the titanium film is formed between the first transparent and the photoconductive film.

（３）光センサを有する半導体装置であって、前記光センサは、基板の上に薄膜トランジスタが形成され、前記薄膜トランジスタよりも上層にフォトダイオードが形成され、前記フォトダイオードは、アノード、光導電膜、カソードで構成され、前記アノードの一部を覆って第１の有機絶縁膜が形成され、前記アノードには、前記第１の有機絶縁膜の上を延在する接続電極が接続していることを特徴とする半導体装置。 (3) A semiconductor device having an optical sensor, the optical sensor being characterized in that a thin-film transistor is formed on a substrate, a photodiode is formed above the thin-film transistor, the photodiode is composed of an anode, a photoconductive film, and a cathode, a first organic insulating film is formed covering a portion of the anode, and a connection electrode extending over the first organic insulating film is connected to the anode.

光センサの平面図である。FIG. 2 is a plan view of the optical sensor. 光センサ要素の平面図である。FIG. 2 is a plan view of a light sensor element. 光センサの断面図である。FIG. 2 is a cross-sectional view of an optical sensor. 光センサ要素の問題箇所を示す拡大平面図である。FIG. 2 is an enlarged plan view showing a problem area of the optical sensor element. 図４のＡ－Ａ断面図である。This is a cross-sectional view taken along line AA in FIG. 図４のＢ－Ｂ断面図である。This is a cross-sectional view taken along line B-B of FIG. 実施例１の構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a first embodiment. 実施例１の構成を実現するプロセスフローの最初のプロセスを示す断面図である。1A to 1C are cross-sectional views showing the first process of a process flow for realizing the configuration of Example 1. 図８Ａに続くプロセスの断面図である。8B is a cross-sectional view of the process following FIG. 8A. 図８Ｂに続くプロセスの断面図である。8C is a cross-sectional view of the process following FIG. 8B. 図８Ｃに続くプロセスの断面図である。8D is a cross-sectional view of the process following FIG. 8C. 図８Ｄに続くプロセスの断面図である。8D is a cross-sectional view of the process following FIG. 8D. 図８Ｅに続くプロセスの断面図である。8E is a cross-sectional view of the process that follows FIG. 8E. 実施例２の構成を示す断面図である。FIG. 11 is a cross-sectional view showing a configuration of a second embodiment. 実施例２の構成を実現するプロセスフローの最初のプロセスを示す断面図である。11A to 11C are cross-sectional views showing the first process of the process flow for realizing the configuration of Example 2. 図１０Ａに続くプロセスの断面図である。10B is a cross-sectional view of the process following FIG. 10A. 第１のプロセスフローにおける、図１０Ｂに続くプロセスの断面図である。FIG. 10C is a cross-sectional view of the process subsequent to FIG. 10B in the first process flow. 第１のプロセスフローにおける、図１１Ａに続くプロセスの断面図である。FIG. 11B is a cross-sectional view of a process subsequent to FIG. 11A in the first process flow. 第１のプロセスフローにおける、図１１Ｂに続くプロセスの断面図である。FIG. 11C is a cross-sectional view of the process subsequent to FIG. 11B in the first process flow. 第２のプロセスフローにおける、図１０Ｂに続くプロセスの断面図である。FIG. 10C is a cross-sectional view of the process subsequent to FIG. 10B in the second process flow. 第２のプロセスフローにおける、図１２Ａに続くプロセスの断面図である。FIG. 12B is a cross-sectional view of a process subsequent to FIG. 12A in a second process flow. 第２のプロセスフローにおける、図１２Ｂに続くプロセスの断面図である。FIG. 12C is a cross-sectional view of the process subsequent to FIG. 12B in the second process flow. 第２のプロセスフローにおける、図１２Ｃに続くプロセスの断面図である。FIG. 12D is a cross-sectional view of the process subsequent to FIG. 12C in the second process flow. 実施例３の構成を示す断面図である。FIG. 11 is a cross-sectional view showing a configuration of a third embodiment. 実施例３の構成を実現するプロセスフローの最初のプロセスを示す断面図である。11A to 11C are cross-sectional views showing the first process of the process flow for realizing the configuration of Example 3. 図１４Ａに続くプロセスの断面図である。14B is a cross-sectional view of the process following FIG. 14A. 図１４Ｂに続くプロセスの断面図である。14C is a cross-sectional view of the process following FIG. 14B. 図１４Ｃに続くプロセスの断面図である。14D is a cross-sectional view of the process following FIG. 14C. 図１４Ｄに続くプロセスの断面図である。14D is a cross-sectional view of the process following FIG. 14D. 実施例３の他の構成を示す断面図である。FIG. 11 is a cross-sectional view showing another configuration of the third embodiment.

図１は本発明が適用される光センサ装置の平面図である。図１において、センサ領域には、センサ要素がマトリクス状に形成されている。センサ領域の大きさは、例えば、横方向の径ｘｘが３ｃｍ、縦方向の径ｙｙが３ｃｍである。センサ領域には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。検出線１２と電源線１３が縦方向に延在し、横方向に配列している。走査線１１と検出線１２、あるいは、走査線１１と電源線１３で囲まれた領域がセンサ要素となっている。各センサ要素内には、スイッチングＴＦＴ１５とＰＩＮ光導電膜ダイオード１０、及び蓄積容量１６が形成されている。蓄積容量１６の一方の電極はＴＦＴ１５のソースと接続し、他方の電極は、例えば基準電位に接続する。 Figure 1 is a plan view of an optical sensor device to which the present invention is applied. In Figure 1, sensor elements are formed in a matrix in the sensor area. The size of the sensor area is, for example, a horizontal diameter xx of 3 cm and a vertical diameter yy of 3 cm. In the sensor area, scanning lines 11 extend in the horizontal direction (x direction) and are arranged in the vertical direction (y direction). Detection lines 12 and power lines 13 extend in the vertical direction and are arranged in the horizontal direction. The area surrounded by the scanning lines 11 and detection lines 12, or the scanning lines 11 and power lines 13, is the sensor element. In each sensor element, a switching TFT 15, a PIN photoconductive film diode 10, and a storage capacitance 16 are formed. One electrode of the storage capacitance 16 is connected to the source of the TFT 15, and the other electrode is connected to, for example, a reference potential.

センサ領域外側の横方向には走査線駆動回路２０が配置し、上方向には電源回路４０が配置し、下方向には検出回路３０が配置している。走査線駆動回路２０や検出回路３０は、ＴＦＴで形成されている。走査線駆動回路２０内のシフトレジスタによって、走査線１１が上方向から順次選択される。 The scanning line driving circuit 20 is arranged horizontally outside the sensor area, the power supply circuit 40 is arranged above, and the detection circuit 30 is arranged below. The scanning line driving circuit 20 and the detection circuit 30 are formed of TFTs. The scanning lines 11 are selected sequentially from the top by a shift register in the scanning line driving circuit 20.

電源線１３は、各フォトダイオードのアノードと接続し、縦方向に延在して、センサ領域上側における電源回路４０において、同一電源に接続される。そして、電源線１３にはアノード電位が供給される。検出線１２は、スイッチングＴＦＴのドレインと接続し、スイッチングＴＦＴのソースは、フォトダイオード１０のカソードと接続する。検出線１２は、各センサ要素から下方向に延在し、検出回路３０にて光電流が検出される。図１において、走査線１１によって選択されたセンサ要素に光が照射されると、フォトダイオード１０から光電流が発生し、この光電流を、検出線１２を通して検出回路２０にて検出する。 The power supply line 13 is connected to the anode of each photodiode, extends vertically, and is connected to the same power supply in the power supply circuit 40 above the sensor area. The anode potential is supplied to the power supply line 13. The detection line 12 is connected to the drain of the switching TFT, and the source of the switching TFT is connected to the cathode of the photodiode 10. The detection line 12 extends downward from each sensor element, and a photocurrent is detected by the detection circuit 30. In FIG. 1, when light is irradiated onto the sensor element selected by the scanning line 11, a photocurrent is generated from the photodiode 10, and this photocurrent is detected by the detection circuit 20 through the detection line 12.

図２は各センサ要素の平面図である。図２は図を複雑化しないために、一部の電極等は省略されている。各センサ要素の大きさは、例えば、横方向ｘ１が５０μｍ、縦方向ｙ１が５０μｍである。図２において、走査線１１が横方向（ｘ方向）に延在して縦方向（ｙ方向）に配列している。また、電源線１３及び検出線１２が縦方向に延在し、横方向に配列している。走査線１１と電源線１３、あるいは、走査線１１と検出線１２で囲まれた領域にフォトダイオードのカソード１２６、光導電膜１３０、アノード１３１等が形成されている。 Figure 2 is a plan view of each sensor element. In order not to complicate the figure, some electrodes and the like are omitted from Figure 2. The size of each sensor element is, for example, 50 μm in the horizontal direction x1 and 50 μm in the vertical direction y1. In Figure 2, the scanning lines 11 extend in the horizontal direction (x direction) and are arranged in the vertical direction (y direction). In addition, the power supply lines 13 and the detection lines 12 extend in the vertical direction and are arranged in the horizontal direction. In the area surrounded by the scanning lines 11 and the power supply lines 13, or the scanning lines 11 and the detection lines 12, the cathode 126 of the photodiode, the photoconductive film 130, the anode 131, and the like are formed.

検出線１２からスルーホール１４０を介して半導体膜１０７がｘ方向に延在し、屈曲して走査線１１の下を通過する。この時ＴＦＴが形成される。この場合、走査線１１がＴＦＴのゲート電極になる。半導体膜１０７はｙ方向に延在してスルーホール１２５において、チタン（Ｔｉ）で形成された、フォトダイオードのカソード１２６に接続する。スルーホール１２５は、図３で説明するように、厚い有機パッシベーション膜に形成されるので、径が大きい。カソード１２６の上に光導電膜１３０が形成され、その上にアノード１３１がＩＴＯ（Ｉｎｄｉｍｕ Ｔｉｎ Ｏｘｉｄｅ）によって形成される。これによってフォトダイオードが形成される。 The semiconductor film 107 extends in the x direction from the detection line 12 through the through hole 140, and bends to pass under the scanning line 11. At this time, a TFT is formed. In this case, the scanning line 11 becomes the gate electrode of the TFT. The semiconductor film 107 extends in the y direction and connects to the cathode 126 of the photodiode, which is made of titanium (Ti), at the through hole 125. The through hole 125 is formed in a thick organic passivation film, as described in FIG. 3, and therefore has a large diameter. A photoconductive film 130 is formed on the cathode 126, and an anode 131 is formed on the photoconductive film 130 from ITO (Indium Tin Oxide). This forms a photodiode.

図２において、アノード１３１と電源線１３の間の接続電極１３３によってフォトダイオードに電源が供給される。電源線１３は、表面の絶縁膜の上をそのまま電源回路４０に延在してもよいし、途中でスルーホールを介してＴＦＴのドレイン電極あるいは、ソース電極と同じ層に乗り換えて延在してもよい。 In FIG. 2, power is supplied to the photodiode through a connection electrode 133 between the anode 131 and the power line 13. The power line 13 may extend directly over the insulating film on the surface to the power circuit 40, or may extend via a through hole midway to the same layer as the drain electrode or source electrode of the TFT.

図３は、図１の光センサ装置の断面図である。図３に示す光センサは、基板１００と反対側、すなわちアノード１３１側から光が入力する方式である。図１に示すように、センサ領域の外側には、ＴＦＴで形成した駆動回路が形成されている。ポリシリコン半導体は移動度が大きいので、駆動回路を構成するＴＦＴはポリシリコン半導体で形成するのが有利である。 Figure 3 is a cross-sectional view of the optical sensor device of Figure 1. The optical sensor shown in Figure 3 uses a method in which light is input from the side opposite the substrate 100, i.e., the anode 131 side. As shown in Figure 1, a drive circuit made of TFTs is formed outside the sensor area. Since polysilicon semiconductors have a high mobility, it is advantageous to form the TFTs that make up the drive circuit from polysilicon semiconductors.

一方、センサ領域に形成されるスイッチングＴＦＴは、リーク電流の小さい酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒと呼ぶこともある）で形成することが有利である。そこで、本実施例では、ポリシリコン半導体ＴＦＴと酸化物半導体ＴＦＴの両方を用いた、ハイブリッド方式のアレイ基板を使用している。図３において、左側が周辺回路用のポリシリコンＴＦＴであり、中央部分がＰＩＮフォトダイオードとそのためのスイッチングＴＦＴである。 On the other hand, it is advantageous to form the switching TFT formed in the sensor region from an oxide semiconductor (sometimes called OS: Oxide Semiconductor), which has a small leakage current. Therefore, in this embodiment, a hybrid array substrate is used that uses both polysilicon semiconductor TFTs and oxide semiconductor TFTs. In Figure 3, the left side is the polysilicon TFT for the peripheral circuit, and the center part is the PIN photodiode and the switching TFT for it.

ポリシリコンは、ａ-Ｓｉをエキシマレーザによってポリシリコン化した、いわゆる低温ポリシリコンを用いるが、それでも、ポリシリコン半導体のアニール温度は、酸化物半導体を形成するためのプロセス温度を超えるので、先ず、ポリシリコン半導体ＴＦＴを形成し、その後、酸化物半導体ＴＦＴを形成する。したがって、まず、周辺回路から製造することになる。 The polysilicon used is so-called low-temperature polysilicon, which is made by converting a-Si into polysilicon using an excimer laser. However, the annealing temperature of the polysilicon semiconductor exceeds the process temperature for forming the oxide semiconductor, so the polysilicon semiconductor TFT is formed first, and then the oxide semiconductor TFT is formed. Therefore, the peripheral circuits are manufactured first.

図３において、ガラス基板１００の上に窒化シリコン（ＳｉＮ）と酸化シリコン（ＳｉＯ）の積層膜による下地膜１０１を形成する。ガラス基板１００からの不純物がポリシリコン半導体１０２や酸化物半導体１０７を汚染することを防止するためである。ＳｉＯ膜の厚さは、例えば２００ｎｍ、ＳｉＮ膜の厚さは例えば２０ｎｍである。 In FIG. 3, a base film 101 made of a laminated film of silicon nitride (SiN) and silicon oxide (SiO) is formed on a glass substrate 100. This is to prevent impurities from the glass substrate 100 from contaminating the polysilicon semiconductor 102 and the oxide semiconductor 107. The thickness of the SiO film is, for example, 200 nm, and the thickness of the SiN film is, for example, 20 nm.

その上にＴＦＴのためのポリシリコン膜１０２を形成する。ポリシリコン膜１０２は、先ずａ-Ｓｉ膜を形成し、その後、エキシマレーザによってａ-Ｓｉをポリシリコンに変換し、パターニングしたものである。ポリシリコン膜１０２の厚さは例えば５０ｎｍである。なお、下地膜１０１であるＳｉＯ膜とＳｉＮ膜、及びａ-Ｓｉ膜はＣＶＤによって連続して形成することが出来る。 A polysilicon film 102 for the TFT is formed on top of this. The polysilicon film 102 is formed by first forming an a-Si film, then converting the a-Si to polysilicon using an excimer laser, and then patterning it. The thickness of the polysilicon film 102 is, for example, 50 nm. The SiO film and SiN film that make up the base film 101, and the a-Si film can be formed consecutively by CVD.

その後、ポリシリコン半導体膜１０２を覆って第１ゲート絶縁膜１０３をＳｉＯによって形成する。第１ゲート絶縁膜１０３の厚さは例えば、１００ｎｍである。その上に金属あるいは合金によって第１ゲート電極１０４を形成する。第１ゲート電極１０４は、例えば、ＭｏＷで形成される。ところで、周辺回路領域とセンサ領域は同時に形成される。第１ゲート電極１０４を形成すると同時に、センサ領域のスイッチングＴＦＴに対応する部分に、第１ゲート電極１０４と同じ材料で遮光膜１０５を形成する。この遮光膜１０５を後で形成される酸化物半導体ＴＦＴのボトムゲート電極として使用することも出来る。 Then, a first gate insulating film 103 is formed from SiO to cover the polysilicon semiconductor film 102. The thickness of the first gate insulating film 103 is, for example, 100 nm. A first gate electrode 104 is formed thereon from a metal or alloy. The first gate electrode 104 is formed from, for example, MoW. Incidentally, the peripheral circuit region and the sensor region are formed at the same time. At the same time as forming the first gate electrode 104, a light-shielding film 105 is formed from the same material as the first gate electrode 104 in a portion corresponding to the switching TFT in the sensor region. This light-shielding film 105 can also be used as the bottom gate electrode of an oxide semiconductor TFT to be formed later.

第１ゲート電極１０４及び遮光膜１０５を覆って第１層間絶縁膜１０６をＳｉＯ膜及びＳｉＮ膜の積層膜で形成する。ＳｉＮ膜の厚さは例えば３００ｎｍ、ＳｉＯ膜の厚さは、２００ｎｍである。第１層間絶縁膜１０６の上に酸化物半導体膜１０７を形成する。酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。 The first interlayer insulating film 106 is formed by stacking a SiO film and a SiN film to cover the first gate electrode 104 and the light-shielding film 105. The thickness of the SiN film is, for example, 300 nm, and the thickness of the SiO film is 200 nm. An oxide semiconductor film 107 is formed on the first interlayer insulating film 106. Examples of oxide semiconductors include IGZO (Indium Gallium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnON (Zinc Oxide Nitride), and IGO (Indium Gallium Oxide). In this embodiment, IGZO is used as the oxide semiconductor.

ところで、酸化物半導体は、特性を維持するためには、酸素量を維持することが重要である。したがって、第１層間絶縁膜１０６は、上層がＳｉＯ膜である必要がある。ＳｉＮは、水素を供給して、酸化物半導体を還元してしまうからである。ＳｉＯ膜が酸化物半導体膜１０７と接していればＳｉＯ膜から酸素を酸化物半導体に供給することが出来る。 By the way, in order to maintain the characteristics of an oxide semiconductor, it is important to maintain the amount of oxygen. Therefore, the upper layer of the first interlayer insulating film 106 needs to be a SiO film. This is because SiN supplies hydrogen and reduces the oxide semiconductor. If the SiO film is in contact with the oxide semiconductor film 107, oxygen can be supplied from the SiO film to the oxide semiconductor.

酸化物半導体膜１０７のドレイン領域には、ドレイン保護電極１０８が積層され、ソース領域にはソース保護電極１０９が形成されている。ドレイン保護電極１０８とソース保護電極１０９は金属で形成され、ポリシリコンＴＦＴにおけるスルーホールを佛酸(ＨＦ)で洗浄する際に、酸化物半導体ＴＦＴ側のスルーホールにおいて、酸化物半導体膜１０７が佛酸(ＨＦ)によって消失することを防止するものである。 A drain protection electrode 108 is laminated on the drain region of the oxide semiconductor film 107, and a source protection electrode 109 is formed on the source region. The drain protection electrode 108 and the source protection electrode 109 are made of metal, and prevent the oxide semiconductor film 107 from disappearing in the through-hole on the oxide semiconductor TFT side due to HF when the through-hole in the polysilicon TFT is cleaned with HF.

酸化物半導体膜１０７を覆って第２ゲート絶縁膜１１０がＳｉＯ膜によって形成される。ＳｉＯ膜は厚さが１００ｎｍ程度である。ＳｉＯ膜１１０の上にゲートアルミナ膜１１１が形成され、その上に第２ゲート電極１１２が、例えば、ＭｏＷ合金によって形成される。ＳｉＯで形成された第２ゲート絶縁膜１１０、及びゲートアルミナ膜１１１から酸化物半導体膜１０７に酸素を供給することによって酸化物半導体膜１０７の特性を安定させる。 The second gate insulating film 110 is formed of a SiO film covering the oxide semiconductor film 107. The SiO film has a thickness of about 100 nm. A gate alumina film 111 is formed on the SiO film 110, and a second gate electrode 112 is formed on the gate alumina film 111 from, for example, a MoW alloy. The characteristics of the oxide semiconductor film 107 are stabilized by supplying oxygen to the oxide semiconductor film 107 from the second gate insulating film 110 made of SiO and the gate alumina film 111.

本実施例では、ソース保護電極１０９を延在させ、対向する部分にゲート電極１１２と同じ構成の容量電極１１４を形成することによって、第２ゲート絶縁膜１１０及び容量アルミナ（ＡｌＯｘ）膜１１３を介して蓄積容量を形成している。容量アルミナ（ＡｌＯｘ）膜１１３及び容量電極１１４は、ゲートアルミナ膜１１１及びゲート電極１１２と同時に形成される。容量アルミナ（ＡｌＯｘ）膜の厚さは１０ｎｍ以下なので、容量の値に対してはほとんど影響がない。 In this embodiment, the source protection electrode 109 is extended and a capacitance electrode 114 having the same structure as the gate electrode 112 is formed on the opposing portion, forming a storage capacitance via the second gate insulating film 110 and the capacitance alumina (AlOx) film 113. The capacitance alumina (AlOx) film 113 and the capacitance electrode 114 are formed simultaneously with the gate alumina film 111 and the gate electrode 112. The thickness of the capacitance alumina (AlOx) film is 10 nm or less, so it has almost no effect on the capacitance value.

第２ゲート電極１１２及び容量電極１１４を覆って、第２層間絶縁膜１１５がＳｉＯ膜とＳｉＮ膜の積層膜によって形成される。ＳｉＯ膜の厚さは例えば３００ｎｍ、ＳｉＮ膜の厚さは例えば１００ｎｍである。ＳｉＯ膜が酸化物半導体膜１０７に、より近い下側に配置することが多い。第２層間絶縁膜１１５を形成した後、周辺回路のポリシリコンＴＦＴ側にスルーホール１２０、１２１を、センサ領域側の酸化物半導体ＴＦＴ側にスルーホール１２２、１２３を同時に形成する。 The second interlayer insulating film 115 is formed by a laminated film of a SiO film and a SiN film, covering the second gate electrode 112 and the capacitance electrode 114. The SiO film has a thickness of, for example, 300 nm, and the SiN film has a thickness of, for example, 100 nm. The SiO film is often disposed on the lower side closer to the oxide semiconductor film 107. After forming the second interlayer insulating film 115, through holes 120 and 121 are simultaneously formed on the polysilicon TFT side of the peripheral circuit, and through holes 122 and 123 are simultaneously formed on the oxide semiconductor TFT side of the sensor region.

ポリシリコンＴＦＴ側のスルーホール１２０、１２１は、酸化膜を除去するために佛酸(ＨＦ)洗浄を行うが、この時、酸化物半導体ＴＦＴ側のスルーホール１２２、１２３にも佛酸(ＨＦ)が入り込み、酸化物半導体膜１０７を消失させることを防止するために、ドレイン保護電極１０８、ソース保護金属膜１０９が使用される。 The through holes 120 and 121 on the polysilicon TFT side are cleaned with HF to remove the oxide film, but at this time, the drain protection electrode 108 and source protection metal film 109 are used to prevent HF from entering the through holes 122 and 123 on the oxide semiconductor TFT side and causing the oxide semiconductor film 107 to disappear.

ポリシリコンＴＦＴ側のスルーホール１２０、１２１に対応して、第１ドレイン電極１１６、第１ソース電極１１７が形成され、酸化物半導体ＴＦＴ側のスルーホール１２２、１２３に対応して、第２ドレイン電極１１８、第２ソース電極１１９が形成される。第２ドレイン電極１１８は検出線１２と接続する。第１ドレイン電極１１６、第１ソース電極１１７、第２ドレイン電極１１８、第２ソース電極１１９等は、Ｔｉ、Ａｌ、Ｔｉの積層膜で形成され、各厚さは、例えば、下層から順に、５０ｎｍ、４５０ｎｍ、５０ｎｍである。 A first drain electrode 116 and a first source electrode 117 are formed corresponding to the through holes 120 and 121 on the polysilicon TFT side, and a second drain electrode 118 and a second source electrode 119 are formed corresponding to the through holes 122 and 123 on the oxide semiconductor TFT side. The second drain electrode 118 is connected to the detection line 12. The first drain electrode 116, the first source electrode 117, the second drain electrode 118, the second source electrode 119, etc. are formed of a laminated film of Ti, Al, and Ti, and each thickness is, for example, 50 nm, 450 nm, and 50 nm, from the bottom up.

第２層間絶縁膜１１５を覆って有機パッシベーション膜１２４が例えば、アクリル等の樹脂によって形成される。有機パッシベーション膜１２４は平坦化膜を兼ねているので２μｍ程度と、厚く形成される。有機パッシベーション膜１２４には、ＴＦＴのソース電極１１９に対応してソース電極１１９とフォトダイオードのカソード１２６を接続するためのスルーホール１２５が形成される。有機パッシベーション膜１２４の厚さが厚いために、スルーホール１２５の径は大きくなる。 An organic passivation film 124 is formed, for example, from a resin such as acrylic, covering the second interlayer insulating film 115. The organic passivation film 124 also serves as a planarizing film, and is formed to a thickness of about 2 μm. A through hole 125 is formed in the organic passivation film 124 to connect the source electrode 119 of the TFT to the cathode 126 of the photodiode, corresponding to the source electrode 119 of the TFT. Because the organic passivation film 124 is thick, the diameter of the through hole 125 is large.

有機パッシベーション膜１２４の上にＴｉによってカソード１２６が形成される。カソード１２６は厚さが１００ｎｍ程度であり、有機パッシベーション膜１２４のスルーホール１２５内に延在する。カソード１２６の上にＰＩＮ膜１３０が形成される。ＰＩＮ膜１３０は、カソード１２６の上に厚さ４０ｎｍ程度でｎ＋層１２７が形成され、その上に厚さ６００ｎｍでｉ層（ａ－Ｓｉ層）１２８が形成され、その上に厚さ３０ｎｍでｐ＋層１２９が形成された構成である。なお、ＰＩＮ膜１３０のこれらの値は例である。ｎ＋層１２７、ｉ層１２８、ｐ＋層１２９は全てａ－Ｓｉで形成される。これらは、全てＣＶＤによって連続して形成することが出来る。以後このＰＩＮ膜１３０（光導電膜１３０）を単にａ－Ｓｉ膜１３０とよぶこともある。 A cathode 126 is formed of Ti on the organic passivation film 124. The cathode 126 is about 100 nm thick and extends into the through hole 125 of the organic passivation film 124. A PIN film 130 is formed on the cathode 126. The PIN film 130 is configured such that an n+ layer 127 is formed on the cathode 126 with a thickness of about 40 nm, an i layer (a-Si layer) 128 is formed on the n+ layer 127 with a thickness of 600 nm, and a p+ layer 129 is formed on the i layer with a thickness of 30 nm. Note that these values of the PIN film 130 are examples. The n+ layer 127, i layer 128, and p+ layer 129 are all formed of a-Si. All of these can be formed continuously by CVD. Hereinafter, this PIN film 130 (photoconductive film 130) may be simply called an a-Si film 130.

ｐ＋層１２９の上にアノードとしてのＩＴＯ膜１３１が、例えば、厚さ５０ｎｍで形成される。その後、電気的なリークを防止するために、第３層間絶縁膜１３２を例えばＳｉＮによって形成する。第３層間絶縁膜１３２には、アノード１３１の表面にホールが形成され、この部分からアノード電位を電源線１３及び接続電極１３３を介して供給することを可能にしている。 An ITO film 131 is formed as an anode on the p+ layer 129, for example, with a thickness of 50 nm. Then, in order to prevent electrical leakage, a third interlayer insulating film 132 is formed, for example, from SiN. A hole is formed in the third interlayer insulating film 132 on the surface of the anode 131, and this hole allows the anode potential to be supplied from this portion via the power supply line 13 and the connection electrode 133.

図３において、電源線１３と同時に形成された接続電極１３３が第３層間絶縁膜１３２の上を延在して、第３層間絶縁膜１３２のホールにおいて、アノード１３１に接続し、フォトダイオードにアノード電位を供給する。接続電極１３３は、厚さ１００ｎｍのＴｉ膜、厚さ３００ｎｍのアルミニウム膜、厚さ１００ｎｍのＴｉ膜の積層構造によって形成される。 In FIG. 3, a connection electrode 133 formed at the same time as the power line 13 extends over the third interlayer insulating film 132 and connects to the anode 131 in a hole in the third interlayer insulating film 132, supplying an anode potential to the photodiode. The connection electrode 133 is formed of a laminated structure of a 100 nm thick Ti film, a 300 nm thick aluminum film, and a 100 nm thick Ti film.

接続電極１３３、アノード１３１、第３層間絶縁膜１３２等を覆って無機パッシベーション膜１３４が、例えばＳｉＮによって形成される。図３においては、有機パッシベーション膜１２４は、カソード１２６以外の部分では、第３層間絶縁膜１３２及び無機パッシベーション膜１３４によって覆われている。有機パッシベーション膜１２４は、プロセス中に、大気等から水分を吸収する。動作中にこの水分が有機パッシベーション膜１２４から放出されると膜剥がれ等の原因になる。そこで、有機パッシベーション膜１２４を覆っている第３層間絶縁膜１３２及び無機パッシベーション膜１３４に水抜き穴１３５を形成し、有機パッシベーション膜１２４に含まれる水分を放出できるようにしている。 An inorganic passivation film 134 is formed of, for example, SiN, covering the connection electrode 133, the anode 131, the third interlayer insulating film 132, etc. In FIG. 3, the organic passivation film 124 is covered by the third interlayer insulating film 132 and the inorganic passivation film 134 in the portion other than the cathode 126. The organic passivation film 124 absorbs moisture from the atmosphere, etc. during the process. If this moisture is released from the organic passivation film 124 during operation, it can cause the film to peel off, etc. Therefore, a water drain hole 135 is formed in the third interlayer insulating film 132 and the inorganic passivation film 134 that cover the organic passivation film 124, so that the moisture contained in the organic passivation film 124 can be released.

以上で光センサ装置は完成するが、この状態では、表面は厚さが２００ｎｍ程度のＳｉＮ膜１３４であるので機械的な強度が十分でない。そこで、光センサを機械的に保護するために、無機パッシベーション膜１３４の上に有機保護膜１３６を形成することがある。有機保護膜１３６は例えばアクリル樹脂で形成され、厚さは、例えば２μｍである。 The optical sensor device is now complete, but in this state, the surface is only a SiN film 134 with a thickness of about 200 nm, which does not have sufficient mechanical strength. Therefore, to mechanically protect the optical sensor, an organic protective film 136 may be formed on the inorganic passivation film 134. The organic protective film 136 is formed, for example, from acrylic resin, and has a thickness of, for example, 2 μm.

図４は、センサ要素の平面図である。図４ではＴＦＴは省略されている。図４において、検出線１２及び電源線１３と、走査線１１で囲まれた領域にセンサ要素が形成されている。図４において、有機パッシベーション膜１２４に形成されたスルーホール１２５を覆って、カソード１２６がＴｉによって形成されている。カソード１２６の上にａ－Ｓｉで形成され、ＰＩＮ構造を有する光導電膜１３０が形成され、その上にアノード１３１がＩＴＯによって形成されている。そして、アノード１３１の上に電源線１３から接続電極１３３が延在し、アノード１３１に電位を供給する。図４における、Ａ－Ａ部分及びＢ－Ｂ部分が、本発明が解決しようとする課題の部分である。 Figure 4 is a plan view of the sensor element. The TFT is omitted in Figure 4. In Figure 4, the sensor element is formed in an area surrounded by the detection line 12, the power line 13, and the scanning line 11. In Figure 4, the cathode 126 is formed of Ti, covering the through hole 125 formed in the organic passivation film 124. A photoconductive film 130 made of a-Si and having a PIN structure is formed on the cathode 126, and an anode 131 is formed on top of that by ITO. A connection electrode 133 extends from the power line 13 onto the anode 131, and supplies a potential to the anode 131. The A-A portion and the B-B portion in Figure 4 are the portions of the problem that the present invention is intended to solve.

図５は、図４のＡ－Ａ断面図であり、本発明が解決しようとする第１の問題点である。図５では、問題となる部分の層以外は省略されている。図５において、第２層間絶縁膜１１５の上にソース電極１１９が形成され、ソース電極１１９は、有機パッシベーション膜１２４に形成されたスルーホール１２５を介して、Ｔｉで形成されたカソード１２６と接続する。カソード１２６の上に光導電膜（ＰＩＮ膜）であるａ－Ｓｉ膜１３０が形成され、その上にＩＴＯで形成されたアノード１３１が形成されている。 Figure 5 is a cross-sectional view taken along line A-A in Figure 4, and illustrates the first problem that the present invention aims to solve. In Figure 5, layers other than the problematic portion are omitted. In Figure 5, a source electrode 119 is formed on the second interlayer insulating film 115, and the source electrode 119 is connected to a cathode 126 made of Ti via a through-hole 125 formed in an organic passivation film 124. An a-Si film 130, which is a photoconductive film (PIN film), is formed on the cathode 126, and an anode 131 made of ITO is formed on top of that.

図５において、光導電膜であるａ－Ｓｉ膜１３０はドライエッチングによって形成するが、この時、ａ－Ｓｉ膜１３０とＴｉ膜１２６（カソード１２６）とのエッチング選択比が小さいので、カソード１２６であるＴｉ膜も同時にエッチングされ、カソード１２６が薄くなる。そうすると、特に、スルーホール１２５内において、カソード１２６が断線する。 In FIG. 5, the photoconductive a-Si film 130 is formed by dry etching. At this time, the etching selectivity between the a-Si film 130 and the Ti film 126 (cathode 126) is small, so the Ti film that is the cathode 126 is also etched at the same time, and the cathode 126 becomes thinner. This causes the cathode 126 to break, especially in the through-hole 125.

図６は、図４のＢ－Ｂ断面図であり、本発明で解決しようとする第２の問題点と第３の問題点を示す断面図である。図６では、問題となる部分の層以外は省略されている。図６において、第２層間絶縁膜１１５の上にソース電極１１９が形成され、ソース電極１１９は、有機パッシベーション膜１２４に形成されたスルーホール１２５を介して、Ｔｉで形成されたカソード１２６と接続する。カソード１２６の上に光導電膜１３０であるａ－Ｓｉ膜１３０が形成され、その上にＩＴＯで形成されたアノード１３１が形成されている。アノード１３１の周辺及び光導電膜１３０等を覆って第３層間絶縁膜１３２が形成され、その上に接続電極１３３が形成されている。 Figure 6 is a cross-sectional view taken along line B-B of Figure 4, showing the second and third problems that the present invention aims to solve. In Figure 6, layers other than the problematic parts are omitted. In Figure 6, a source electrode 119 is formed on the second interlayer insulating film 115, and the source electrode 119 is connected to a cathode 126 made of Ti through a through hole 125 formed in an organic passivation film 124. An a-Si film 130, which is a photoconductive film 130, is formed on the cathode 126, and an anode 131 made of ITO is formed on the anode 131. A third interlayer insulating film 132 is formed to cover the periphery of the anode 131 and the photoconductive film 130, and a connection electrode 133 is formed on the third interlayer insulating film 132.

図６において、ａ－Ｓｉで形成された光導電膜１３０はドライエッチングによってパターニングされるが、ａ－Ｓｉ膜１３０と有機パッシベーション膜１２４とのエッチング選択比は、ａ－Ｓｉ膜１３０とＴｉ膜１２６とのエッチング選択比よりもさらに小さい。したがって、ａ－Ｓｉ膜１３０をドライエッチングするときに、カソードであるＴｉ膜１２６をマスクにして有機パッシベーション膜１２４がエッチングされてしまう（図６の右側参照）。この時形成された有機パッシベーション膜１２４の段差部分を覆って第３層間絶縁膜１３２及び接続電極１３３を形成すると、この段差を第３層間絶縁膜１３２がカバーできない。また、この段差によって、接続電極１３３が断線する危険が生ずる。これが第２の問題点である。 In FIG. 6, the photoconductive film 130 made of a-Si is patterned by dry etching, but the etching selectivity between the a-Si film 130 and the organic passivation film 124 is smaller than the etching selectivity between the a-Si film 130 and the Ti film 126. Therefore, when the a-Si film 130 is dry etched, the organic passivation film 124 is etched using the cathode Ti film 126 as a mask (see the right side of FIG. 6). If the third interlayer insulating film 132 and the connection electrode 133 are formed to cover the step portion of the organic passivation film 124 formed at this time, the third interlayer insulating film 132 cannot cover this step. In addition, this step creates a risk of the connection electrode 133 being disconnected. This is the second problem.

図６において、光導電膜１３０は、ｐ＋層１２９、ａ－Ｓｉ層（ｉ層）１２８、ｎ＋層１２７で形成されており、ドライエッチングによってパターニングされている。ｐ＋層１２９のエッチング速度は、ａ－Ｓｉ層１２８及びｎ＋層１２７のエッチング速度よりも小さい。したがって、パターニング後は、光導電膜１３０にｐ＋層１２９の庇が形成されている。そして、これを覆って第３層間絶縁膜１３２及び接続電極１３３を形成すると、ｐ＋層１２９の庇の影響によって接続電極１３３が断線してしまう。これが第３の問題点である。 In FIG. 6, the photoconductive film 130 is formed of a p+ layer 129, an a-Si layer (i layer) 128, and an n+ layer 127, and is patterned by dry etching. The etching rate of the p+ layer 129 is smaller than the etching rates of the a-Si layer 128 and the n+ layer 127. Therefore, after patterning, an overhang of the p+ layer 129 is formed on the photoconductive film 130. If a third interlayer insulating film 132 and a connection electrode 133 are formed to cover this, the overhang of the p+ layer 129 will cause the connection electrode 133 to break. This is the third problem.

以下、実施例１によって、第１の問題点を解決する構成を、実施例２によって、第２の問題点を解決する構成を、実施例３によって、第３の問題点を解決する構成を説明する。 Below, we will explain a configuration that solves the first problem in Example 1, a configuration that solves the second problem in Example 2, and a configuration that solves the third problem in Example 3.

図７は、第１の問題点を解決する実施例１の構成を示す断面図である。図７が図５と異なる点は、カソード１２６を覆ってＩＴＯ膜２０１が形成されている点である。ＩＴＯ膜２０１の厚さは３０ｎｍ乃至５０ｎｍである。ＩＴＯとａ－Ｓｉとのドライエッチングの選択比は高いので、ａ－Ｓｉ膜１３０をドライエッチングするときに、ＩＴＯ膜２０１は殆どエッチングされない。したがって、下層にあるカソードであるＴｉ膜１２６は保護され、カソード１２６の断線は免れる。 Figure 7 is a cross-sectional view showing the configuration of Example 1 that solves the first problem. Figure 7 differs from Figure 5 in that an ITO film 201 is formed covering the cathode 126. The thickness of the ITO film 201 is 30 nm to 50 nm. Since the dry etching selectivity between ITO and a-Si is high, the ITO film 201 is hardly etched when the a-Si film 130 is dry etched. Therefore, the Ti film 126, which is the cathode in the lower layer, is protected, and disconnection of the cathode 126 is avoided.

しかし、フォトダイオードとしての特性を維持するためには、ｎ＋層１２７とＴｉ膜１２６を接触させることが好ましい。そこで、ｎ＋層１２７の周辺部分と接する部分を除いてＩＴＯ膜２０１を除去し開口部２０１１を形成し、ｎ＋層１２７はＩＴＯ膜２０１の開口部２０１１においては、Ｔｉ膜１２６と接触する構成としている。ただし、ＩＴＯ膜２０１は開口部２０１１を有さずｎ＋層１２７とカソード１２６に積層されたＩＴＯ膜２０１とが直接接触する構造であってもよい。 However, to maintain the characteristics as a photodiode, it is preferable to have the n+ layer 127 and the Ti film 126 in contact. Therefore, the ITO film 201 is removed except for the portion in contact with the peripheral portion of the n+ layer 127 to form an opening 2011, and the n+ layer 127 is configured to be in contact with the Ti film 126 at the opening 2011 of the ITO film 201. However, the ITO film 201 may have a structure in which the n+ layer 127 and the ITO film 201 laminated on the cathode 126 are in direct contact without having an opening 2011.

図８Ａ乃至図８Ｆは、図７の構成を実現するプロセスを示す断面図である。図８Ａは、カソードであるＴｉ膜１２６の上にＩＴＯ膜２０１を形成した状態を示す断面図である。図８Ｂは、レジスト５００を用いて、フォトダイオード付近以外のＩＴＯ膜２０１及びＴｉ膜１２６を除去した状態を示す断面図である。図８Ｃは、光導電膜（ａ－Ｓｉ膜）１３０が形成される部分からＩＴＯ膜２０１を除去した状態を示す断面図である。 Figures 8A to 8F are cross-sectional views showing the process of realizing the configuration of Figure 7. Figure 8A is a cross-sectional view showing the state where an ITO film 201 is formed on a Ti film 126, which is the cathode. Figure 8B is a cross-sectional view showing the state where the ITO film 201 and the Ti film 126 are removed from areas other than the vicinity of the photodiode using a resist 500. Figure 8C is a cross-sectional view showing the state where the ITO film 201 is removed from the portion where the photoconductive film (a-Si film) 130 is to be formed.

図８Ｄは、カソード１２６及びＩＴＯ膜２０１を覆ってａ－Ｓｉ膜１３０を形成し、その上にアノード１３１となるＩＴＯ膜１３１を形成した状態を示す断面図である。図８Ｅは、ａ－Ｓｉ膜１３０の上のＩＴＯ膜１３１をパターニングしてアノード１３１を形成した状態を示す断面図である。 Figure 8D is a cross-sectional view showing the state in which an a-Si film 130 is formed covering the cathode 126 and the ITO film 201, and an ITO film 131 that will become the anode 131 is formed on top of the a-Si film 130. Figure 8E is a cross-sectional view showing the state in which the ITO film 131 on the a-Si film 130 is patterned to form the anode 131.

図８Ｆは、ａ－Ｓｉ膜１３０をパターニングして、光導電膜１３０を形成した状態を示す断面図である。ａ－Ｓｉ膜１３０をドライエッチングした際、ａ－ＳｉとＩＴＯとのエッチング選択比は大きいので、ＩＴＯ膜２０１はほとんど侵されない。したがって、安定したカソード１２６形成することが出来る。 Figure 8F is a cross-sectional view showing the state in which the a-Si film 130 has been patterned to form the photoconductive film 130. When the a-Si film 130 is dry etched, the etching selectivity between a-Si and ITO is large, so the ITO film 201 is hardly affected. Therefore, a stable cathode 126 can be formed.

図９は、第２の問題点を解決する実施例２の構成を示す断面図である。図９が図６と異なる点は、カソード１２６の下層にＩＴＯ膜２０２が形成されている点である。ＩＴＯ膜２０２の厚さは３０ｎｍ乃至５０ｎｍである。ＩＴＯとａ－Ｓｉとのドライエッチングの選択比は高い。つまり、カソード１２６であるＴｉ膜１２６をパターニングした後も下層のＩＴＯ膜２０２は残しておき、この状態で光導電膜１３０であるａ－Ｓｉ膜１３０をパターニングする。この時、有機パッシベーション膜１２４はＩＴＯ膜２０２によって保護されているので、ドライエッチングされることは無い。したがって、ａ－Ｓｉ膜１３０をドライエッチングするときに発生する有機パッシベーション膜１２４の段差は免れる。そしてａ－Ｓｉ膜１３０をドライエッチングした後、ＩＴＯ膜２０２をパターニングする。 Figure 9 is a cross-sectional view showing the configuration of the second embodiment that solves the second problem. The difference between Figure 9 and Figure 6 is that an ITO film 202 is formed under the cathode 126. The thickness of the ITO film 202 is 30 nm to 50 nm. The selectivity of ITO and a-Si in dry etching is high. In other words, even after patterning the Ti film 126, which is the cathode 126, the lower ITO film 202 is left, and in this state, the a-Si film 130, which is the photoconductive film 130, is patterned. At this time, the organic passivation film 124 is protected by the ITO film 202, so it is not dry-etched. Therefore, the step of the organic passivation film 124 that occurs when the a-Si film 130 is dry-etched is avoided. Then, after the a-Si film 130 is dry-etched, the ITO film 202 is patterned.

図１０Ａ、図１０Ｂ及び図１１Ａ乃至図１１Ｃは、図９の構成を実現するプロセスフローの第１の例を示す断面図である。図１０Ａにおいて、第２層間絶縁膜１１５及びソース電極１１９を覆って有機パッシベーション膜１２４が形成され、有機パッシベーション膜１２４にスルーホール１２５が形成されている。有機パッシベーション膜１２４及びスルーホール１２５を覆ってＩＴＯ膜２０２、及びＴｉ膜によるカソード１２６が形成されている。図１０Ｂは、ＩＴＯ膜２０２の上のカソード１２６のみパターニングした状態を示す断面図である。 Figures 10A, 10B, and 11A to 11C are cross-sectional views showing a first example of a process flow for realizing the configuration of Figure 9. In Figure 10A, an organic passivation film 124 is formed to cover the second interlayer insulating film 115 and the source electrode 119, and a through-hole 125 is formed in the organic passivation film 124. An ITO film 202 and a cathode 126 made of a Ti film are formed to cover the organic passivation film 124 and the through-hole 125. Figure 10B is a cross-sectional view showing the state in which only the cathode 126 on the ITO film 202 has been patterned.

図１１Ａは、ＩＴＯ膜２０２及びカソード１２６を覆って光導電膜であるａ－Ｓｉ膜１３０を形成した状態を示す断面図である。図１１Ｂは、光導電膜であるａ－Ｓｉ膜１３０をパターニングした状態を示す断面図である。ａ－Ｓｉ膜１３０をパターニングしている時は、有機パッシベーション膜１２４はＩＴＯ膜２０２によって覆われているので、ドライエッチングされず、したがって、段差も形成されない。その後、ＩＴＯ膜２０２をパターニングする。ＩＴＯ膜２０２は、カソード１２６とほぼ同じ形状にパターニングされる。 Figure 11A is a cross-sectional view showing the state in which the a-Si film 130, which is a photoconductive film, is formed to cover the ITO film 202 and the cathode 126. Figure 11B is a cross-sectional view showing the state in which the a-Si film 130, which is a photoconductive film, is patterned. When the a-Si film 130 is patterned, the organic passivation film 124 is covered by the ITO film 202, so it is not dry etched, and therefore no steps are formed. After that, the ITO film 202 is patterned. The ITO film 202 is patterned to have approximately the same shape as the cathode 126.

図１１Ｃは、光導電膜１３０を覆ってアノードとなるＩＴＯ膜１３１を形成した後、レジストを用いてアノード１３１をパターニングした状態を示す断面図である。この時、ＩＴＯ膜２０２も、カソードであるＴｉ膜１２６をマスクにしてパターニングされる。このように、第１のプロセスフローによれば、有機パッシベーション膜１２４に段差が生ずることを防止し、接続電極１３３が段切れを生ずることを防止することが出来る。 Figure 11C is a cross-sectional view showing the state in which an ITO film 131 that serves as an anode is formed covering the photoconductive film 130, and then the anode 131 is patterned using a resist. At this time, the ITO film 202 is also patterned using the Ti film 126 that serves as the cathode as a mask. In this way, according to the first process flow, it is possible to prevent steps from occurring in the organic passivation film 124 and prevent disconnection of the connection electrode 133.

図１０Ａ、図１０Ｂ及び図１２Ａ乃至図１２Ｄは、図９の構成を実現するプロセスフローの第２の例を示す断面図である。図１０Ａ及び図１０Ｂは、第１のプロセスフローで説明したとおりである。図１２Ａは、ＩＴＯ膜２０２、及び、Ｔｉで形成されたカソード１２６を覆って光導電膜となるａ－Ｓｉ膜１３０を形成し、その上にアノードとなるＩＴＯ膜１３１を形成した状態を示す断面図である。 Figures 10A, 10B, and 12A to 12D are cross-sectional views showing a second example of a process flow for realizing the configuration of Figure 9. Figures 10A and 10B are as described in the first process flow. Figure 12A is a cross-sectional view showing the state in which an a-Si film 130 that serves as a photoconductive film is formed to cover the ITO film 202 and the cathode 126 made of Ti, and an ITO film 131 that serves as an anode is formed on top of that.

図１２ＢはＩＴＯ膜１３１をパターニングしてアノード１３１を形成した状態を示す断面図である。図１２Ｃは、レジスト５００を形成して、ａ－Ｓｉ膜１３０をパターニングした状態を示す断面図である。その後、カソードであるＴｉ膜１２６をレジストにしてＩＴＯ膜２０２をパターニングする。ＩＴＯ膜２０２と有機パッシベーション膜１２４は、選択比が大きいので、ＩＴＯ膜２０２のパターニングにおいて、有機パッシベーション膜１２４はエッチングされない。 Figure 12B is a cross-sectional view showing the state in which the ITO film 131 has been patterned to form the anode 131. Figure 12C is a cross-sectional view showing the state in which a resist 500 has been formed and the a-Si film 130 has been patterned. Thereafter, the ITO film 202 is patterned using the Ti film 126, which is the cathode, as a resist. Since the ITO film 202 and the organic passivation film 124 have a large selectivity ratio, the organic passivation film 124 is not etched when the ITO film 202 is patterned.

図１２Ｄは、その後、アノード１３１の上にあるレジスト５００を除去した状態を示す断面図である。図１２Ｄに示すように、第２のプロセスフローにおいても、図９のような構成を実現でき、接続電極の段切れを防止し、フォトセンサの信頼性を向上することが出来る。 Figure 12D is a cross-sectional view showing the state after the resist 500 on the anode 131 is removed. As shown in Figure 12D, the second process flow can also achieve a configuration like that in Figure 9, preventing disconnection of the connection electrodes and improving the reliability of the photosensor.

図１３は、第３の問題点を解決する実施例３の構成を示す断面図である。図１３が図６と異なる点は、アノード１３１や第３層間絶縁膜１３２を覆って有機絶縁膜３００を形成し、この有機絶縁膜３００に形成されたスルーホール１４５を介して接続電極１３３をアノード１３１に接続している点である。 Figure 13 is a cross-sectional view showing the configuration of Example 3, which solves the third problem. Figure 13 differs from Figure 6 in that an organic insulating film 300 is formed to cover the anode 131 and the third interlayer insulating film 132, and the connection electrode 133 is connected to the anode 131 via a through hole 145 formed in this organic insulating film 300.

有機絶縁膜３００の厚さは２μｍ程度あるので、表面はレベリングされ、光導電膜１３０に形成されたｐ＋層１２９の庇等の影響は、接続電極１３３には影響しない。したがって、接続電極１３３の段切れも防止することが出来る。図１３の構成は、第２の問題点、すなわち、カソードであるＴｉ膜１２６の端部において、有機パッシベーション膜１２４がエッチングされることによる段差の影響もなくすことが出来る。有機パッシベーション膜１２４に形成された段差も有機絶縁膜３００によって覆われてしまうからである。すなわち、図１３の構成は、第２の問題点と第３の問題点を同時に対策することが出来る。 Since the organic insulating film 300 is about 2 μm thick, the surface is leveled, and the influence of the eaves of the p+ layer 129 formed on the photoconductive film 130 does not affect the connection electrode 133. Therefore, the disconnection of the connection electrode 133 can also be prevented. The configuration of FIG. 13 can also eliminate the second problem, that is, the influence of the step caused by etching the organic passivation film 124 at the end of the Ti film 126, which is the cathode. This is because the step formed in the organic passivation film 124 is also covered by the organic insulating film 300. In other words, the configuration of FIG. 13 can simultaneously address the second and third problems.

図１４Ａ乃至図１４Ｅは、図１３の構成を実現するプロセスフローである。図１４Ａは、有機パッシベーション膜１２４上のカソード１２６の上に光導電膜であるａ－Ｓｉ膜１３０を形成し、その上にアノード１３１を形成した状態を示す断面図である。図１４Ｂは、有機パッシベーション膜１２４、カソード１２６、ａ－Ｓｉ膜１３０及び、アノード１３１の一部を覆って第３層間絶縁膜１３２を形成した状態を示す断面図である。 Figures 14A to 14E show a process flow for achieving the configuration of Figure 13. Figure 14A is a cross-sectional view showing a state in which an a-Si film 130, which is a photoconductive film, is formed on a cathode 126 on an organic passivation film 124, and an anode 131 is formed on top of that. Figure 14B is a cross-sectional view showing a state in which a third interlayer insulating film 132 is formed to cover the organic passivation film 124, the cathode 126, the a-Si film 130, and part of the anode 131.

図１４Ｃは、第３層間絶縁膜１３２及びアノード１３１を覆って有機絶縁膜３００を形成し、アノード１３１に対応する部分に、有機絶縁膜３００にスルーホール１４５を形成した状態を示す断面図である。図１４Ｃに示すように、ａ－Ｓｉ膜１３０の端部やカソード１２６の端部は、有機絶縁膜３００によって覆われているので、この部分に不規則な形状が生じても、接続電極１３３が形成される有機絶縁膜３００の表面には影響を与えない。 Figure 14C is a cross-sectional view showing the state in which an organic insulating film 300 is formed to cover the third interlayer insulating film 132 and the anode 131, and a through-hole 145 is formed in the organic insulating film 300 in the portion corresponding to the anode 131. As shown in Figure 14C, the end of the a-Si film 130 and the end of the cathode 126 are covered by the organic insulating film 300, so even if an irregular shape occurs in this portion, it does not affect the surface of the organic insulating film 300 on which the connection electrode 133 is formed.

図１４Ｄは、有機絶縁膜３００に形成されたスルーホール１４５に接続電極１３３を形成した状態を示す断面図である。有機絶縁膜３００の表面はレベリングされて平坦になっているので、接続電極１３３に段切れ等は生じない。その後、無機パッシベーション膜１３４によって、フォトセンサ全体を保護する。これによって、図１３に示す信頼性の高いフォトセンサを実現することが出来る。 Figure 14D is a cross-sectional view showing the state in which a connection electrode 133 has been formed in a through hole 145 formed in an organic insulating film 300. Because the surface of the organic insulating film 300 has been leveled and made flat, no step or other defects occur in the connection electrode 133. After that, the entire photosensor is protected by an inorganic passivation film 134. This makes it possible to realize the highly reliable photosensor shown in Figure 13.

図１５は図１４の変形例である。図１５が図１４と異なる点は、ａ－Ｓｉ膜１３０、アノード１３１、有機パッシベーション膜１２４等を覆う、ＳｉＮ等の無機膜で形成された第３層間絶縁膜が存在しないことである。有機パッシベーション膜１２４等から生ずる水分等の不純物が光導電膜１３０であるａ－Ｓｉ膜等を汚染しなければ、第３層間絶縁膜は省略することが出来る。 Figure 15 is a modified example of Figure 14. Figure 15 differs from Figure 14 in that there is no third interlayer insulating film made of an inorganic film such as SiN, which covers the a-Si film 130, anode 131, organic passivation film 124, etc. If impurities such as moisture generated from the organic passivation film 124, etc. do not contaminate the a-Si film, which is the photoconductive film 130, the third interlayer insulating film can be omitted.

図１５の構成は、図１４Ｂの工程が不要である他は、図１４Ａ、１４Ｃ乃至図１４Ｅのようなプロセスフローで形成することが出来る。図１５の構成は、第３層間絶縁膜を形成するプロセスが不要な分、図１４の構成よりも製造コストを抑えることが出来る。 The structure of FIG. 15 can be formed using a process flow such as those shown in FIGS. 14A, 14C to 14E, except that the step of FIG. 14B is unnecessary. The structure of FIG. 15 can reduce manufacturing costs compared to the structure of FIG. 14 because the process of forming the third interlayer insulating film is unnecessary.

１０…フォトダイオード、 １１…走査線、 １２…検出線、 １３…電源線、 １５…ＴＦＴ、 １６…蓄積容量、 ２０…走査線駆動回路、 ３０…検出回路、 ４０…電源回路、 １００…基板、 １０１…下地膜、 １０２…ポリシリコン半導体膜、 １０３…第１ゲート絶縁膜、 １０４…第１ゲート電極、 １０５…遮光膜、 １０６…第１層間絶縁膜、 １０７…酸化物半導体膜、 １０８…ドレイン保護電極、 １０９…ソース保護電極、 １１０…第２ゲート絶縁膜、 １１１…ゲートアルミナ膜、 １１２…第２ゲート電極、 １１３…容量アルミナ膜、 １１４…容量電極、 １１５…第２層間絶縁膜、 １１６…第１ドレイン電極、 １１７…第１ソース電極、 １１７…第２ドレイン電極、 １１９…第２ソース電極、 １２０…第１スルーホール、 １２１…第２スルーホール、 １２２…第３スルーホール、 １２３…第４スルーホール、 １２４…有機パッシベーション膜、 １２５…第５スルーホール、 １２４…無機パッシベーション膜、 １２５…第６スルーホール、 １２６…カソード、 １２７…ｎ＋層、 １２８…ｉ層（ａ－Ｓｉ層）、 １２９…ｐ＋層、 １３０…光導電膜（ａ－Ｓｉ膜）、 １３１…アノード、 １３２…第３層間絶縁膜、 １３３…接続電極、 １３４…無機パッシベーション膜、 １３５…水抜き孔、 １３６…保護膜、 １４０…スルーホール、 １４５…スルーホール、 ２０１…ＩＴＯ膜、 ２０２…ＩＴＯ膜、 ３００…有機絶縁膜、 ２０１１…ＩＴＯ膜の開口部 10...photodiode, 11...scanning line, 12...detection line, 13...power line, 15...TFT, 16...storage capacitance, 20...scanning line driving circuit, 30...detection circuit, 40...power circuit, 100...substrate, 101...underlying film, 102...polysilicon semiconductor film, 103...first gate insulating film, 104...first gate electrode, 105...light shielding film, 106...first interlayer insulating film, 107...oxide semiconductor film, 108...drain protection electrode, 109...source protection electrode, 110...second gate insulating film, 111...gate alumina film, 112...second gate electrode, 113...capacitive alumina film, 114...capacitive electrode, 115...second interlayer insulating film, 116...first drain electrode, 117...first source electrode, 117...second drain electrode, 119...second source electrode, 120...first through hole, 121...second through hole, 122...third through hole, 123...fourth through hole, 124...organic passivation film, 125...fifth through hole, 124...inorganic passivation film, 125...sixth through hole, 126...cathode, 127...n+ layer, 128...i layer (a-Si layer), 129...p+ layer, 130...photoconductive film (a-Si film), 131...anode, 132...third interlayer insulating film, 133...connection electrode, 134...inorganic passivation film, 135...drain hole, 136...protective film, 140...through hole, 145...through hole, 201...ITO film, 202...ITO film, 300...organic insulating film, 2011...ITO film opening

Claims (9)

光センサを有する半導体装置であって、
前記光センサは、基板の上に薄膜トランジスタが形成され、
前記薄膜トランジスタよりも上層にフォトダイオードが形成され、
前記フォトダイオードは、アノード、光導電膜、カソードで構成され、
前記カソードはチタン膜で構成され、
前記チタン膜と前記光導電膜の間には、第１の透明導電膜が形成され、
前記光導電膜は前記カソード側からｎ＋層、ｉ層（ｉｎｔｒｉｎｓｉｃ層）、ｐ＋層を有するａ－Ｓｉ膜で構成されていることを特徴とする半導体装置。 A semiconductor device having a photosensor,
The optical sensor includes a thin film transistor formed on a substrate,
A photodiode is formed above the thin film transistor,
The photodiode is composed of an anode, a photoconductive film, and a cathode,
The cathode is made of a titanium film,
a first transparent conductive film is formed between the titanium film and the photoconductive film;
The semiconductor device is characterized in that the photoconductive film is composed of an a-Si film having, from the cathode side, an n+ layer, an i layer (intrinsic layer), and a p+ layer. 前記第１の透明導電膜は、前記光導電膜と重なる位置に開口部を有し、前記開口部にて前記ｎ＋層と前記カソードが直接接触することを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, characterized in that the first transparent conductive film has an opening at a position where it overlaps with the photoconductive film, and the n+ layer and the cathode are in direct contact at the opening. 前記光導電膜と前記カソードとの間において、前記第１の透明導電膜は、前記光導電膜と重畳する第１部分と、前記光導電膜と重畳しない第２部分を有していることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, characterized in that, between the photoconductive film and the cathode, the first transparent conductive film has a first portion that overlaps with the photoconductive film and a second portion that does not overlap with the photoconductive film. 前記アノードは第２の透明導電膜で形成されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, characterized in that the anode is formed of a second transparent conductive film. 光センサを有する半導体装置であって、
前記光センサは、基板の上に薄膜トランジスタが形成され、
前記薄膜トランジスタよりも上層にフォトダイオードが形成され、
前記フォトダイオードは、アノード、光導電膜、カソードで構成され、
前記カソードはチタン膜で構成され、
前記チタン膜は、第１の透明導電膜に接し、
前記チタン膜は、前記第１の透明導電膜と前記光導電膜の間に形成され、
前記第１の透明導電膜の下には、有機パッシベーション膜を有し、
前記第１の透明導電膜は、前記有機パッシベーション膜と前記カソードに挟持されており、前記光導電膜と重なることを特徴とする半導体装置。 A semiconductor device having a photosensor,
The optical sensor includes a thin film transistor formed on a substrate,
A photodiode is formed above the thin film transistor,
The photodiode is composed of an anode, a photoconductive film, and a cathode,
The cathode is made of a titanium film,
the titanium film is in contact with the first transparent conductive film;
the titanium film is formed between the first transparent conductive film and the photoconductive film;
an organic passivation film is provided under the first transparent conductive film;
The first transparent conductive film is sandwiched between the organic passivation film and the cathode, and overlaps with the photoconductive film. 前記光導電膜は前記カソード側からｎ＋層、ｉ層（ｉｎｔｒｉｎｓｉｃ層）、ｐ＋層を有するａ－Ｓｉ膜で構成されていることを特徴とする請求項５に記載の半導体装置。 The semiconductor device according to claim 5, characterized in that the photoconductive film is composed of an a-Si film having an n+ layer, an i layer (intrinsic layer), and a p+ layer from the cathode side. 酸化物半導体と、前記酸化物半導体に接続されたソース電極と、をさらに備え、
前記ソース電極は前記有機パッシベーション膜に形成されたコンタクトホールを介し、前記第１の透明導電膜と直接接することを特徴とする請求項５に記載の半導体装置。 Further comprising an oxide semiconductor and a source electrode connected to the oxide semiconductor,
6. The semiconductor device according to claim 5, wherein the source electrode is in direct contact with the first transparent conductive film through a contact hole formed in the organic passivation film. 前記アノードは第２のＩＴＯで形成されていることを特徴とする請求項５に記載の半導体装置。 The semiconductor device according to claim 5, characterized in that the anode is formed of a second ITO. 前記アノードの一部は無機絶縁膜で覆われ、
前記アノードは前記無機絶縁膜の上を延在する接続電極と接続していることを特徴とする請求項５に記載の半導体装置。 A portion of the anode is covered with an inorganic insulating film,
6. The semiconductor device according to claim 5, wherein the anode is connected to a connection electrode extending on the inorganic insulating film.
JP2019219253A 2019-12-04 2019-12-04 Semiconductor Device Active JP7483359B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019219253A JP7483359B2 (en) 2019-12-04 2019-12-04 Semiconductor Device
CN202080069889.2A CN114503268A (en) 2019-12-04 2020-11-06 Semiconductor device with a plurality of semiconductor chips
PCT/JP2020/041532 WO2021111805A1 (en) 2019-12-04 2020-11-06 Semiconductor device
DE112020005248.6T DE112020005248T5 (en) 2019-12-04 2020-11-06 SEMICONDUCTOR DEVICE
US17/830,403 US20220293663A1 (en) 2019-12-04 2022-06-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019219253A JP7483359B2 (en) 2019-12-04 2019-12-04 Semiconductor Device

Publications (2)

Publication Number Publication Date
JP2021089960A JP2021089960A (en) 2021-06-10
JP7483359B2 true JP7483359B2 (en) 2024-05-15

Family

ID=76220474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019219253A Active JP7483359B2 (en) 2019-12-04 2019-12-04 Semiconductor Device

Country Status (5)

Country Link
US (1) US20220293663A1 (en)
JP (1) JP7483359B2 (en)
CN (1) CN114503268A (en)
DE (1) DE112020005248T5 (en)
WO (1) WO2021111805A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244119B (en) * 2019-12-13 2024-09-10 京东方科技集团股份有限公司 Detection substrate, manufacturing method thereof and flat panel detector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244251A (en) 2007-03-28 2008-10-09 Toshiba Corp Amorphous silicon photodiode, manufacturing method thereof and x-ray imaging apparatus
JP2010114186A (en) 2008-11-05 2010-05-20 Seiko Epson Corp Photoelectric conversion device, method of manufacturing the same, and electronic apparatus
JP2014063795A (en) 2012-09-20 2014-04-10 Seiko Epson Corp Photoelectric conversion element, photoelectric conversion element manufacturing method and electronic apparatus
JP2017212417A (en) 2016-05-27 2017-11-30 セイコーエプソン株式会社 Photoelectric conversion element manufacturing method
WO2018025819A1 (en) 2016-08-03 2018-02-08 シャープ株式会社 Imaging panel and method for manufacturing same
JP2018533193A (en) 2015-08-20 2018-11-08 ディーピーアイエックス リミテッド ライアビリティ カンパニー Method for manufacturing image sensor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621425A (en) * 1992-06-30 1994-01-28 Kanegafuchi Chem Ind Co Ltd Manuscript reader
JP2001324725A (en) * 2000-05-12 2001-11-22 Hitachi Ltd Liquid crystal display device and method of manufacture
JP2008041362A (en) * 2006-08-03 2008-02-21 Fuji Electric Holdings Co Ltd Manufacturing method of patternized color conversion layer, color conversion filter using the same, and manufacturing method of organic el display
KR20110079352A (en) * 2009-12-31 2011-07-07 주식회사 동부하이텍 Image sensor and method of fabricating the same
KR102279274B1 (en) * 2014-11-05 2021-07-21 엘지디스플레이 주식회사 thin film transistor array panel for digital X-ray detector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244251A (en) 2007-03-28 2008-10-09 Toshiba Corp Amorphous silicon photodiode, manufacturing method thereof and x-ray imaging apparatus
JP2010114186A (en) 2008-11-05 2010-05-20 Seiko Epson Corp Photoelectric conversion device, method of manufacturing the same, and electronic apparatus
JP2014063795A (en) 2012-09-20 2014-04-10 Seiko Epson Corp Photoelectric conversion element, photoelectric conversion element manufacturing method and electronic apparatus
JP2018533193A (en) 2015-08-20 2018-11-08 ディーピーアイエックス リミテッド ライアビリティ カンパニー Method for manufacturing image sensor device
JP2017212417A (en) 2016-05-27 2017-11-30 セイコーエプソン株式会社 Photoelectric conversion element manufacturing method
WO2018025819A1 (en) 2016-08-03 2018-02-08 シャープ株式会社 Imaging panel and method for manufacturing same

Also Published As

Publication number Publication date
DE112020005248T5 (en) 2022-07-14
US20220293663A1 (en) 2022-09-15
CN114503268A (en) 2022-05-13
WO2021111805A1 (en) 2021-06-10
JP2021089960A (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
JP7370375B2 (en) Display devices and semiconductor devices
US8633481B2 (en) Semiconductor device and process for production thereof
US8957418B2 (en) Semiconductor device and display apparatus
US20120199891A1 (en) Semiconductor device and method for manufacturing same
JP7350903B2 (en) TFT circuit board
US12034010B2 (en) Active matrix substrate
JP7250558B2 (en) Display device and semiconductor device
JP2009211009A (en) Liquid crystal display device
CN108807556B (en) Optical sensing device, manufacturing method thereof, display device and display equipment
JP2018170325A (en) Display device
JP2009049244A (en) Liquid crystal display device
US20220262825A1 (en) Display device and manufacturing method thereof
US20220293663A1 (en) Semiconductor device
US8835206B2 (en) Pixel structure, array substrate and method of fabricating the same
KR102068275B1 (en) Thin film transistor array panel and manufacturing method thereof
JP7458164B2 (en) semiconductor equipment
US11927860B2 (en) Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate
JP5720124B2 (en) Liquid crystal display element
KR102706584B1 (en) Backplane for display device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240501

R150 Certificate of patent or registration of utility model

Ref document number: 7483359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150