JP7467146B2 - 発光装置及び発光装置の製造方法、並びに、表示装置 - Google Patents

発光装置及び発光装置の製造方法、並びに、表示装置 Download PDF

Info

Publication number
JP7467146B2
JP7467146B2 JP2020019499A JP2020019499A JP7467146B2 JP 7467146 B2 JP7467146 B2 JP 7467146B2 JP 2020019499 A JP2020019499 A JP 2020019499A JP 2020019499 A JP2020019499 A JP 2020019499A JP 7467146 B2 JP7467146 B2 JP 7467146B2
Authority
JP
Japan
Prior art keywords
light
light emitting
core layer
layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020019499A
Other languages
English (en)
Other versions
JP2021125629A (ja
Inventor
直樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020019499A priority Critical patent/JP7467146B2/ja
Priority to PCT/JP2020/048450 priority patent/WO2021157248A1/ja
Publication of JP2021125629A publication Critical patent/JP2021125629A/ja
Application granted granted Critical
Publication of JP7467146B2 publication Critical patent/JP7467146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、発光装置及び発光装置の製造方法、並びに、表示装置に関する。
発光ダイオード(LED:Light Emitting Diode)等の発光素子を含む発光部と、当該発光部の各発光素子を駆動する半導体素子とを、同一基板上に隣接して配置した実装構造の発光装置がある(例えば、特許文献1参照)。半導体素子は、例えば、IC(Integrated Circuit)チップ等である。
特開2017-98571号公報
上記の発光装置のように、発光素子を含む発光部と半導体素子とを、同一基板上に隣接して配置した実装構造の場合、発光部からの漏れ光が半導体素子の特性に悪影響を及ぼす懸念がある。
そこで、本開示は、発光部からの漏れ光の発生を抑制することができる発光装置及びその製造方法、並びに、当該発光装置を有する表示装置を提供することを目的とする。
上記の目的を達成するための本開示の発光装置は、
発光部、
同一基板上に発光部と共に配置された半導体素子、及び、
発光部の上方に形成された光導波路、
を備え、
光導波路は、
発光部の上に光路として形成されたコア層、及び、
コア層の周囲に形成されたクラッド層、
を有する。
また、上記の目的を達成するための本開示の発光装置の製造方法は、
同一基板上に、発光部及び半導体素子を配置した状態で、発光部及び半導体素子を覆うように保護層を形成し、
次いで、保護層の発光部の上方を除去して凹部を形成した後、保護層の上にクラッド層を成膜し、
次いで、クラッド層について凹部の周壁に沿って環状に残存させた後、保護層の上にコア層を成膜し、
次いで、コア層について光路として機能する部分だけを残存させる。
また、上記の目的を達成するための本開示の表示装置は、
発光装置を含む画素が配置されて成り、
発光装置は、
発光部、
同一基板上に発光部と共に配置された半導体素子、及び、
発光部の上方に形成された光導波路、
を備え、
光導波路は、
発光部の上に光路として形成されたコア層、及び、
コア層の周囲に形成されたクラッド層、
を有する。
図1は、本開示の第1実施形態に係る発光装置の実装構造の断面を模式的に示す断面図である。 図2は、第1実施形態に係る発光装置における光導波路の作用について説明する模式図である。 図3A、図3B、及び、図3Cは、第1実施形態に係る発光装置の製造方法のフローを示す工程図(その1)である。 図4A、図4B、及び、図4Cは、第1実施形態に係る発光装置の製造方法のフローを示す工程図(その2)である。 図5A、図5B、及び、図5Cは、第1実施形態に係る発光装置の製造方法のフローを示す工程図(その3)である。 図6は、本開示の第2実施形態に係る発光装置の実装構造の断面を模式的に表す断面図である。 図7は、第2実施形態に係る発光装置における光導波路の作用について説明する模式図である。 図8A、図8B、図8C、及び、図8Dは、第2実施形態に係る発光装置の製造方法のフローを示す工程図(その1)である。 図9A、図9B、及び、図9Cは、第2実施形態に係る発光装置の製造方法のフローを示す工程図(その2)である。 図10A、図10B、及び、図10Cは、第2実施形態に係る発光装置の製造方法のフローを示す工程図(その3)である。 図11は、本開示の実施形態に係る表示装置の構成の概略を示す斜視図である。 図12は、本開示の実施形態に係る表示装置の画素アレイ部の一部の回路構成の一例を示す回路図である。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の発光装置及びその製造方法、並びに、表示装置、全般に関する説明
2.本開示の第1実施形態に係る発光装置
2-1.第1実施形態に係る発光装置の実装構造
2-2.第1実施形態に係る発光装置の製造フロー
3.本開示の第2実施形態に係る発光装置
3-1.第2実施形態に係る発光装置の実装構造
3-2.第2実施形態に係る発光装置の製造フロー
4.本開示の実施形態に係る表示装置
5.変形例
6.本開示がとることができる構成
<本開示の発光装置及びその製造方法、並びに、表示装置、全般に関する説明>
本開示の発光装置及びその製造方法、並びに、表示装置にあっては、クラッド層の屈折率について、コア層の屈折率よりも低い構成とすることができる。
上述した好ましい構成を含む本開示の発光装置及びその製造方法、並びに、表示装置にあっては、発光部の周壁を覆う外壁コア層を有する構成とすることができる。そして、外壁コア層の屈折率について、発光部及び半導体素子を覆う保護層の屈折率よりも高い構成とすることができる。また、外壁コア層について、発光部の上のコア層と同じ材料で形成されている構成とすることができる。
また、上述した好ましい構成を含む本開示の発光装置及びその製造方法、並びに、表示装置にあっては、発光部及び半導体素子を覆う保護層の上に成膜された遮光膜を有する構成とすることができる。また、半導体素子について、発光部を駆動する駆動ICである構成とすることができる。
<本開示の第1実施形態に係る発光装置>
[第1実施形態に係る発光装置の実装構造]
第1実施形態に係る発光装置は、発光ダイオード(LED)等の発光素子を用いて発光部を構成する自発光装置である。図1は、本開示の第1実施形態に係る発光装置の実装構造の断面を模式的に示す断面図である。
図1において、セル基板11は、発光素子を含む発光部12及び駆動IC13を実装するための基板であり、複数の配線111を含んでいる。セル基板11は、例えば、ガラス基板又は樹脂基板等から成る。尚、セル基板11は、プリント基板から成る構成であってもよい。第1実施形態に係る発光装置10Aは、セル基板11(即ち、同一の基板)上に、発光素子を含む発光部12と駆動IC13とが、隣接して並んで配置された実装構造を有している。
発光部12は、互いに異なる波長域の光を出射する複数の発光素子、例えば、3つの発光素子121R、発光素子121G、及び、発光素子121Bを含んでいる。3つの発光素子121R、発光素子121G、及び、発光素子121Bのうち、発光素子121Rは、赤色波長域の光を出射する発光ダイオードから成り、発光素子121Gは、緑色波長域の光を出射する発光ダイオードから成り、発光素子121Bは、青色波長域の光を出射する発光ダイオードから成る。
発光部12において、発光素子121R、発光素子121G、及び、発光素子121Bはそれぞれ、例えば、n型半導体層、p型半導体層、n型電極、及び、p型電極を有し、例えば、樹脂材料等から成る保護層122によって覆われた構成となっている。発光素子121R、発光素子121G、及び、発光素子121Bの各一方の電極(例えば、n型電極)は、例えば、パッド電極(図示せず)を介して駆動IC13に電気的に接続されている。発光素子121R、発光素子121G、及び、発光素子121Bの各他方の電極(例えば、p型電極)は、例えば、パッド電極(図示せず)を介してグランドGNDに電気的に接続されている。
発光部12の発光素子121R、発光素子121G、及び、発光素子121Bと電気的に接続された駆動IC13は、発光部12の各発光素子121R,121G,121Bを駆動するための半導体素子である。駆動IC13は、例えば、多層配線層131、半導体層132、及び、絶縁層133を有し、セル基板11側からこの順に積層された構成となっている。駆動IC13は、例えば、200μm四方程度の非常に小さいチップサイズを有している。
多層配線層131は、例えば、複数の配線134及び層間絶縁膜135を含んでいる。複数の配線134は、層間絶縁膜135によって互いに電気的に分離されている。この多層配線層131の配線134が、例えば、後述するデータ線SigG,SigR,SigB等に電気的に接続されている。駆動IC13は、例えば、多層配線層131によってセル基板11に電気的に接続されている。
第1実施形態に係る発光装置10Aは、発光部12及び駆動IC13の他に、発光部12及び駆動IC13を覆う保護層14と、この保護層14の上に成膜され、発光装置10Aの上方からの光の入射を抑制する遮光膜15とを有している。
保護層14は、発光部12及び駆動IC13を覆うように、例えば、セル基板11の全面に亘って設けられている。保護層14は、発光部12及び駆動IC13を保護するためのものであり、絶縁性の有機材料又は絶縁性の無機材料等によって構成されている。絶縁性の有機材料としては、例えば、シリコーン等を例示することができる。絶縁性の無機材料としては、例えば酸化シリコン(SiO)や窒化シリコン(SiN)等を例示することができる。
遮光膜15は、保護層14を間にして(挟んで)セル基板11に対向して設けられている。この遮光膜15は、所謂、ブラックマスクである。遮光膜15には、発光部12に対向する領域に開口部15Aが設けられている。開口部15Aは、発光部12の発光素子121R、発光素子121G、及び、発光素子121Bから出射された光を外部へ放出するための開口である。この開口部15Aの大きさは、発光素子121R、発光素子121G、及び、発光素子121Bから出射された光を、発光装置10A外へ十分に取り出すことができる程度の大きさに設定されている。
遮光膜15は、例えば、カーボンブラックを含有する樹脂材料等によって構成されている。遮光膜15の材料については、樹脂材料に限定されるものではなく、例えば、チタン(Ti),クロム(Cr),ニッケル(Ni),タングステン(W)、あるいは、モリブデン(Mo)等の金属材料であってもよい。
第1実施形態に係る発光装置10Aは、更に、発光部12の上方に形成された光導波路16を有する構成となっている。光導波路16は、発光部12の上に光路として形成されたコア層161と、コア層161の周囲に形成されて光を反射させるクラッド層162とから成る構成となっている。そして、クラッド層162の屈折率n2は、コア層161の屈折率n1よりも低く設定されている(n2<n1)。
屈折率n1のコア層161の材料としては、例えば、酸窒化シリコン(SiON)等を例示することができる。一例として、コア層161の材料として酸窒化シリコンを持ちいた場合には、コア層161の屈折率n1は、2.0程度である。屈折率n2のクラッド層162の材料としては、例えば、酸化シリコン(SiO)等を例示することができる。一例として、クラッド層162の材料として酸化シリコンを用いた場合には、クラッド層162の屈折率n2は、1.45程度(n2<n1)である。
上述したように、本開示の第1実施形態に係る発光装置10Aは、同一のセル基板11上に、発光部12と駆動IC13とが、隣接して並んで配置された実装構造を有し、当該実装構造において、発光部12の上方に、コア層161及びクラッド層162から成る光導波路16を形成した構成となっている。そして、クラッド層162の屈折率n2が、コア層161の屈折率n1よりも低く設定されている。
上記の第1実施形態に係る発光装置10Aの実装構造によれば、図2に実線の矢印で示すように、光導波路16のコア層161とクラッド層162との界面で光反射が生じるために、発光部12からの漏れ光の発生を抑制することができる。その結果、発光部12の発光効率の向上を図ることができるとともに、発光部12からの漏れ光が駆動IC13の特性に悪影響を及ぼすこともない。
因みに、光導波路16が無い実装構造の場合には、例えば、緑色波長域の光を出射する発光素子121Gから発せられた光が、図2に破線の矢印で示すように、保護層14と遮光膜15との界面で反射し、駆動IC13に入射する場合がある。すなわち、発光部12からの漏れ光が駆動IC13の特性に悪影響を及ぼす場合がある。
[第1実施形態に係る発光装置の製造フロー]
次に、第1実施形態に係る発光装置10Aの製造方法(製造フロー)について、図3の工程図(その1)、図4の工程図(その2)、及び、図5の工程図(その3)を用いて説明する。
図3Aに示す工程1の状態は、例えば、ガラス基板又は樹脂基板等から成るセル基板11上に、発光部12及び駆動IC13を隣接して並べて配置した実装状態を表している。図3Bに示す工程2では、発光部12及び駆動IC13を覆うように、絶縁性の有機材料又は絶縁性の無機材料等によってセル基板11の全面に亘って保護層14を形成する。次に、図3Cに示す工程3では、保護層14について、リソグラフィー/エッチングによって発光部12の上方部分を除去し、凹部14Aを形成する。
次に、図4Aに示す工程4では、凹部14Aを含む保護層14の上に、酸化シリコン等の材料を用いて、クラッド層162を保護層14の全面に亘って成膜し、次いで、図4Bに示す工程5では、クラッド層162について、リソグラフィー/エッチングにより、凹部14Aの周壁に沿って環状に残存させる。次に、図4Cに示す工程6では、保護層14の上に、酸窒化シリコン等の材料を用いて、コア層161を保護層14の全面に亘って成膜する。
次に、図5Aに示す工程7では、コア層161について、リソグラフィー/エッチングにより、光導波路16の光路として機能する部分だけを残存させる。これにより、発光部12の上方に、コア層161及びクラッド層162によって光導波路16が形成される。図5Bに示す工程8では、光導波路16を含む保護層14の上に、保護層14の全面に亘って遮光膜15を成膜し、次いで、図5Cに示す工程9では、リソグラフィー/エッチングにより、遮光膜15の発光部12に対向する領域に開口部15Aを形成する。
上述した一連の製造フローにより、発光部12の上方に、光導波路16を形成したことで、発光部12からの漏れ光の発生を抑制し、発光効率の向上を図ることができるとともに、漏れ光が駆動IC13の特性に及ぼす悪影響を低減することができる第1実施形態に係る発光装置10Aを作製することができる。
<本開示の第2実施形態に係る発光装置>
[第2実施形態に係る発光装置の実装構造]
第2実施形態に係る発光装置も、第1実施形態に係る発光装置と同様に、自発光装置である。図6は、本開示の第2実施形態に係る発光装置の実装構造の断面を模式的に表す断面図である。
第1実施形態に係る発光装置10Aは、図1に示すように、発光素子121R、発光素子121G、及び、発光素子121Bを含む発光部12の上に、光導波路16の光路としてコア層161を形成した構成となっていた。これに対して、第2実施形態に係る発光装置10Bは、図6に示すように、発光部12の上だけでなく、発光部12の側壁についても全体的に、外壁コア層163で覆う構成となっている。そして、外壁コア層163の屈折率は、保護層14の屈折率よりも高く設定されている。
発光素子121R、発光素子121G、及び、発光素子121Bを含む発光部12を、コア層161及び外壁コア層163で全体的に覆うようにした構成以外の第2実施形態に係る発光装置10Bの構成については、基本的に、第1実施形態に係る発光装置10Aの構成と同じである。
外壁コア層163については、例えば、コア層161と同じ材料を用いて形成することができる。第1実施形態に係る発光装置10Aの場合、保護層14は、例えば、シリコーン等の絶縁性の有機材料、又は、酸化シリコン(SiO)や窒化シリコン(SiN)等の絶縁性の無機材料によって構成されている。従って、外壁コア層163の材料として、コア層161と同じ材料、例えば、酸窒化シリコン(SiON)等を用いることで、外壁コア層163の屈折率を、保護層14の屈折率よりも高く設定することができる。
上述したように、本開示の第2実施形態に係る発光装置10Bは、発光部12の上だけでなく、発光部12の側壁についても全体的に、外壁コア層163で覆い、外壁コア層163の屈折率を、保護層14の屈折率よりも高く設定した構成となっている。この第2実施形態に係る発光装置10Bによれば、第1実施形態に係る発光装置10Aの作用、効果の他に、図7に実線の矢印で示すように、発光部12の側壁からの漏れ光を減衰させることができるために、発光部12からの漏れ光が駆動IC13の特性に及ぼす悪影響を更に低減させることができる。
[第2実施形態に係る発光装置の製造フロー]
次に、第2実施形態に係る発光装置10の製造方法(製造フロー)について、図8の工程図(その1)、図9の工程図(その2)、及び、図10の工程図(その3)を用いて説明する。
図8Aに示す工程1の状態は、例えば、ガラス基板又は樹脂基板等から成るセル基板11上に、発光部12及び駆動IC13を隣接して並べて配置した実装状態を表している。図8Bに示す工程2では、酸窒化シリコン等の材料を用いて、外壁コア層163を発光部12の側壁を覆うように全体的に成膜する。
次に、図8Cに示す工程3では、発光部12及び駆動IC13を覆うように、絶縁性の有機材料又は絶縁性の無機材料等によってセル基板11の全面に亘って保護層14を形成する。次に、図8Dに示す工程4では、保護層14について、リソグラフィー/エッチングによって発光部12の上方部分を除去し、凹部14Aを形成する。
次に、図9Aに示す工程5では、凹部14Aを含む保護層14の上に、酸化シリコン等の材料を用いて、クラッド層162を保護層14の全面に亘って成膜し、次いで、図9Bに示す工程6では、クラッド層162について、リソグラフィー/エッチングにより、凹部14Aの周壁に沿って環状に残存させる。次に、図9Cに示す工程7では、保護層14の上に、酸窒化シリコン等の材料を用いて、コア層161を保護層14の全面に亘って成膜する。
次に、図10Aに示す工程8では、コア層161について、リソグラフィー/エッチングにより、光導波路16の光路として機能する部分だけを残存させる。これにより、発光部12の上方に、コア層161及びクラッド層162によって光導波路16が形成される。図10Bに示す工程9では、光導波路16を含む保護層14の上に、遮光膜15を保護層14の全面に亘って成膜し、次いで、図10Cに示す工程10では、リソグラフィー/エッチングにより、遮光膜15の発光部12に対向する領域に開口部15Aを形成する。
上述した一連の製造フローにより、発光部12の上方に、コア層161及びクラッド層162から成る光導波路16を有する構成に加えて、発光部12の側壁を外壁コア層163で覆う構成により、発光部12からの漏れ光が駆動IC13の特性に及ぼす悪影響を更に低減することができる第2実施形態に係る発光装置10Bを作製することができる。
<本開示の実施形態に係る表示装置>
図11は、本開示の実施形態に係る表示装置の構成の概略を示す斜視図である。本開示の実施形態に係る表示装置100は、基板110上に多数の画素120が行列状に2次元配置されて成るフラットパネルの表示装置であり、例えば、ビルの内外の壁面等に取り付けて用いられる大画面の表示装置である。
この表示装置100において、行列状に配置された画素120として、先述した第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bを用いることができる。例えば、第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bを、タイル状に敷き詰めることで、所謂、タイリングディスプレイを構成することができる。
尚、ここでは、本実施形態に係る表示装置100として、大画面の表示装置(タイリングディスプレイ)を例に挙げているが、大画面の表示装置に限られるものではない。
本開示の実施形態に係る表示装置100の画素アレイ部150の一部の回路構成の一例を図12に示す。
本実施形態に係る表示装置100は、複数の画素120が行列状に2次元配置されて成る画素アレイ部150を有している。そして、本実施形態に係る表示装置100は、複数の画素120として、発光部12及び駆動IC13を含む、第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bを用いて構成される。
本実施形態に係る表示装置100は、例えば列方向に延在して設けられた複数のデータ線141と、例えば行方向に延在して設けられた複数のゲート線142とを有している。データ線141及びゲート線142の配線材料としては、例えば、銅を用いることができる。
本実施形態に係る表示装置100は、更に、複数の第1の電圧線143、複数の電源線144,145、複数の第2の電圧線146,147、及び、複数のグランド線148を有している。複数の第1の電圧線143は、例えば、行方向に延在して設けられている。複数の電源線144,145、複数の第2の電圧線146,147、及び、複数のグランド線148は、それぞれ、例えば、列方向に延在して設けられている。
第1の電圧線143、電源線144,145、第2の電圧線146,147、及び、グランド線148の少なくとも1つの配線については、駆動方式によっては省略することができる。第1の電圧線143、電源線144,145、第2の電圧線146,147、及び、グランド線148の配線材料としては、例えば、銅を用いることができる。
複数のデータ線141は、信号供給部(図示せず)から供給される映像信号に応じたデータ信号Sigを各画素120に伝送する。映像信号に応じたデータ信号Sigは、例えば、発光素子121R,121G,121Bの発光輝度を制御する信号である。複数のデータ線141は、例えば、発光部12の発光色数に対応した種類の配線からなる。
発光部12の発光色が、例えばR,G,Bの3色である場合には、複数のデータ線141は、各発光色に対応したデータ信号SigR(SigR1,SigR2,・・・),SigG(SigG1,SigG2,・・・),SigB(SigB1,SigB2,・・・)を伝送するデータ線をそれぞれ複数本ずつ含む。発光部12の発光色については、R,G,Bの3色に限られるものではなく、4色以上、例えば、R,G,B,W(白色)の4色であってもよい。
複数のデータ線141が、各発光色に対応したデータ信号SigR,SigG,SigBを伝送するデータ線をそれぞれ複数本ずつ含む場合には、各発光色の1つのデータ線から成る一組のデータ線141が、例えば、1つの画素列毎に割り当てられる。駆動方式によっては、上記の一組のデータ線141は、複数の画素列毎に割り当てられる場合がある。また、駆動方式によっては、上記の一組のデータ線141は、単一のデータ線に置き換えることができる。
複数のゲート線142は、画素アレイ部150の各画素120を選択する選択信号Gate(Gate1,Gate2,・・・)を伝送する配線である。選択信号Gate(Gate1,Gate2,・・・)は、走査部(図示せず)から複数のゲート線142に供給され、例えば、データ線141によって伝送されたデータ信号Sigのサンプリングを開始するとともに、サンプリングした信号を発光部12に入力させ、発光部12の発光を開始させる信号である。1つのゲート線142が、例えば、1画素行毎に割り当てられる。
複数の第1の電圧線143は、例えば、制御部(図示せず)から供給されるのこぎり状の波形を有する信号Sawを駆動IC13に伝送する配線である。のこぎり状の波形を有する信号Sawは、サンプリングされた信号Sigと比較される。この比較処理において、例えば、のこぎり状の波形を有する信号Sawの波高値が、サンプリングされた信号Sigの波高値よりも高いとき、高くなっている期間だけ、サンプリングされた信号Sigが発光部12に入力される。1つの第1の電圧線143が、例えば、2画素行毎に割り当てられる。
複数の電圧線144,145は、電源電圧VDD1,VDD2を画素120に対して供給する配線である複数の第2の電圧線146,147は、参照電圧Ref1,Ref2を画素120に対して供給する配線である。複数のグランド線148は、接地電位GNDを画素120に対して与える配線である。
1つの電源線144は、例えば、2つの画素列毎に割り当てられている。1つの電源線145は、例えば、2つの画素列毎に割り当てられている。1つの第2の電圧線146は、例えば、2つの画素列毎に割り当てられている。1つの第2の電圧線147は、例えば、2つの画素列毎に割り当てられている。1つのグランド線148は、例えば、2画素列毎に割り当てられている。
上述したように、本実施形態に係る表示装置100は、画素アレイ部150の各画素120として、発光部12及び駆動IC13を含む、第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bを用いた構成となっている。第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bは、コア層161及びクラッド層162から成る光導波路16を有することで、発光部12からの漏れ光の発生を抑制し、発光効率の向上を図ることができるとともに、漏れ光が駆動IC13の特性に及ぼす悪影響を低減することができる。従って、画素120として、第1実施形態に係る発光装置10A、又は、第2実施形態に係る発光装置10Bを用いることで、より鮮明な画像表示を実現できる表示装置を提供することができる。
<変形例>
以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した発光素子及び表示装置の構成、構造は例示であり、適宜、変更することができる。
例えば、上記の実施形態では、表示装置100として、ビルの内外の壁面等に取り付けて用いられる大画面の表示装置(タイリングディスプレイ)に適用する場合を例に挙げて説明したが、この適用例に限られるものではない。すなわち、本開示に係る技術は、例えば、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
<本開示がとることができる構成>
尚、本開示は、以下のような構成をとることもできる。
≪A.発光装置≫
[A-1]発光部、
同一基板上に発光部と共に配置された半導体素子、及び、
発光部の上方に形成された光導波路、
を備え、
光導波路は、
発光部の上に光路として形成されたコア層、及び、
コア層の周囲に形成されたクラッド層、
を有する、
発光装置。
[A-2]クラッド層の屈折率は、コア層の屈折率よりも低い、
上記[A-1]に記載の発光装置。
[A-3]発光部の周壁を覆う外壁コア層を有する、
上記[A-2]に記載の発光装置。
[A-4]外壁コア層の屈折率は、発光部及び半導体素子を覆う保護層の屈折率よりも高い、
上記[A-3]に記載の発光装置。
[A-5]外壁コア層は、発光部の上のコア層と同じ材料で形成されている、
上記[A-4]に記載の発光装置。
[A-6]発光部及び半導体素子を覆う保護層の上に成膜された遮光膜を有する、
上記[A-1]乃至上記[A-5]のいずれかに記載の発光装置。
[A-7]半導体素子は、発光部を駆動する駆動ICである、
上記[A-1]乃至上記[A-6]のいずれかに記載の発光装置。
≪B.発光装置の製造方法≫
[B-1]同一基板上に、発光部及び半導体素子を配置した状態で、発光部及び半導体素子を覆うように保護層を形成し、
次いで、保護層の発光部の上方を除去して凹部を形成した後、保護層の上にクラッド層を成膜し、
次いで、クラッド層について凹部の周壁に沿って環状に残存させた後、保護層の上にコア層を成膜し、
次いで、コア層について光路として機能する部分だけを残存させる、
発光装置の製造方法。
[B-2]保護層を形成する前に、発光部の側壁を覆うように外壁コア層を形成し、
しかる後、発光部及び半導体素子を覆うように保護層を形成し、
次いで、保護層の発光部の上方を除去して凹部を形成した後、保護層の上にクラッド層を成膜し、
次いで、クラッド層について凹部の周壁に沿って環状に残存させた後、保護層の上にコア層を成膜し、
次いで、コア層について光路として機能する部分だけを残存させる、
上記[B-1]に記載の発光装置の製造方法。
≪C.表示装置≫
[C-1]発光装置を含む画素が配置されて成り、
発光装置は、
発光部、
同一基板上に発光部と共に配置された半導体素子、及び、
発光部の上方に形成された光導波路、
を備え、
光導波路は、
発光部の上に光路として形成されたコア層、及び、
コア層の周囲に形成されたクラッド層、
を有する、
表示装置。
[C-2]クラッド層の屈折率は、コア層の屈折率よりも低い、
上記[C-1]に記載の表示装置。
[C-3]発光部の周壁を覆う外壁コア層を有する、
上記[C-2]に記載の表示装置。
[C-4]外壁コア層の屈折率は、発光部及び半導体素子を覆う保護層の屈折率よりも高い、
上記[C-3]に記載の表示装置。
[C-5]外壁コア層は、発光部の上のコア層と同じ材料で形成されている、
上記[C-4]に記載の表示装置。
[C-6]発光部及び半導体素子を覆う保護層の上に成膜された遮光膜を有する、
上記[C-1]乃至上記[C-5]のいずれかに記載の表示装置。
[C-7]半導体素子は、発光部を駆動する駆動ICである、
上記[C-1]乃至上記[C-6]のいずれかに記載の表示装置。
10A・・・第1実施形態に係る発光装置、10B・・・第2実施形態に係る発光装置、11・・・セル基板、12・・・発光部、13・・・駆動IC(半導体素子)、14・・・保護層、15・・・遮光膜、16・・・光導波路、100・・・表示装置、110・・・基板、120・・・画素、121R・・・赤色波長域の光を出射する発光素子、121G・・・緑色波長域の光を出射する発光素子、121B・・・青色波長域の光を出射する発光素子、150・・・画素アレイ部、161・・・コア層、162・・・クラッド層、163・・・外壁コア層

Claims (7)

  1. 周壁を含む発光部、
    同一基板上に発光部と共に配置された半導体素子、
    発光部の上方に形成された光導波路、及び、
    発光部の周壁を覆う外壁コア層、
    を備え、
    光導波路は、
    発光部の上に光路として形成されたコア層、及び、コア層の周囲に形成されたクラッド層、を有し、
    クラッド層の屈折率は、コア層の屈折率よりも低く、
    外壁コア層の屈折率は、発光部及び半導体素子を覆う保護層の屈折率よりも高い、
    発光装置。
  2. 外壁コア層は、発光部の上のコア層と同じ材料で形成されている、
    請求項に記載の発光装置。
  3. 発光部及び半導体素子を覆う保護層の上に成膜された遮光膜を有する、
    請求項1に記載の発光装置。
  4. 半導体素子は、発光部を駆動する駆動ICである、
    請求項1に記載の発光装置。
  5. 同一基板上に、発光部及び半導体素子を配置した状態で、発光部及び半導体素子を覆うように保護層を形成し、
    次いで、保護層の発光部の上方を除去して凹部を形成した後、保護層の上にクラッド層を成膜し、
    次いで、クラッド層について凹部の周壁に沿って環状に残存させた後、保護層の上にコア層を成膜し、
    次いで、コア層について光路として機能する部分だけを残存させる、
    発光装置の製造方法。
  6. 保護層を形成する前に、発光部の側壁を覆うように外壁コア層を形成し、
    しかる後、発光部及び半導体素子を覆うように保護層を形成し、
    次いで、保護層の発光部の上方を除去して凹部を形成した後、保護層の上にクラッド層を成膜し、
    次いで、クラッド層について凹部の周壁に沿って環状に残存させた後、保護層の上にコア層を成膜し、
    次いで、コア層について光路として機能する部分だけを残存させる、
    請求項に記載の発光装置の製造方法。
  7. 発光装置を含む画素が配置されて成り、
    発光装置は、
    周壁を含む発光部、
    同一基板上に発光部と共に配置された半導体素子、
    発光部の上方に形成された光導波路、及び、
    発光部の周壁を覆う外壁コア層、
    を備え、
    光導波路は、
    発光部の上に光路として形成されたコア層、及び、コア層の周囲に形成されたクラッド層、を有し、
    クラッド層の屈折率は、コア層の屈折率よりも低く、
    外壁コア層の屈折率は、発光部及び半導体素子を覆う保護層の屈折率よりも高い、
    表示装置。
JP2020019499A 2020-02-07 2020-02-07 発光装置及び発光装置の製造方法、並びに、表示装置 Active JP7467146B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020019499A JP7467146B2 (ja) 2020-02-07 2020-02-07 発光装置及び発光装置の製造方法、並びに、表示装置
PCT/JP2020/048450 WO2021157248A1 (ja) 2020-02-07 2020-12-24 発光装置及び発光装置の製造方法、並びに、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019499A JP7467146B2 (ja) 2020-02-07 2020-02-07 発光装置及び発光装置の製造方法、並びに、表示装置

Publications (2)

Publication Number Publication Date
JP2021125629A JP2021125629A (ja) 2021-08-30
JP7467146B2 true JP7467146B2 (ja) 2024-04-15

Family

ID=77200164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019499A Active JP7467146B2 (ja) 2020-02-07 2020-02-07 発光装置及び発光装置の製造方法、並びに、表示装置

Country Status (2)

Country Link
JP (1) JP7467146B2 (ja)
WO (1) WO2021157248A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237411A (ja) 2000-02-21 2001-08-31 Sony Corp 光電子集積回路装置
US20030036213A1 (en) 2001-08-16 2003-02-20 Motorola, Inc. Optical switch with multiplexed data and control signals separated by group velocity dispersion
JP2004170668A (ja) 2002-11-20 2004-06-17 Sony Corp 光送受信モジュール、その製造方法、及び光通信システム
JP2006332253A (ja) 2005-05-25 2006-12-07 Ngk Spark Plug Co Ltd 光電変換素子
JP2008205006A (ja) 2007-02-16 2008-09-04 Hitachi Ltd 半導体発光素子、及びそれを用いた光電子集積回路、並びに光電子集積回路の製造方法
JP2017073411A (ja) 2015-10-05 2017-04-13 ソニー株式会社 発光装置
JP2018025795A (ja) 2016-08-05 2018-02-15 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129481A (ja) * 1983-01-17 1984-07-25 Oki Electric Ind Co Ltd 発光受光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237411A (ja) 2000-02-21 2001-08-31 Sony Corp 光電子集積回路装置
US20030036213A1 (en) 2001-08-16 2003-02-20 Motorola, Inc. Optical switch with multiplexed data and control signals separated by group velocity dispersion
JP2004170668A (ja) 2002-11-20 2004-06-17 Sony Corp 光送受信モジュール、その製造方法、及び光通信システム
JP2006332253A (ja) 2005-05-25 2006-12-07 Ngk Spark Plug Co Ltd 光電変換素子
JP2008205006A (ja) 2007-02-16 2008-09-04 Hitachi Ltd 半導体発光素子、及びそれを用いた光電子集積回路、並びに光電子集積回路の製造方法
JP2017073411A (ja) 2015-10-05 2017-04-13 ソニー株式会社 発光装置
JP2018025795A (ja) 2016-08-05 2018-02-15 株式会社半導体エネルギー研究所 表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GOU, Fangwang et al.,Tripling the Optical Efficiency of Color-Converted Micro-LED Displays with Funnel-Tube Array,Crystals,2019年01月14日,Vol.9, No.1,P.39

Also Published As

Publication number Publication date
JP2021125629A (ja) 2021-08-30
WO2021157248A1 (ja) 2021-08-12

Similar Documents

Publication Publication Date Title
US11145701B2 (en) Display device and method for manufacturing the same
US20220376028A1 (en) Display substrate and display device
WO2021244251A1 (zh) 显示基板和显示装置
KR20190087689A (ko) 유기 발광 표시 장치
WO2017169961A1 (ja) 表示装置及び電子機器
CN110752242B (zh) 一种显示面板及显示装置
JP2010073841A (ja) 光学パッケージ素子、表示装置、および電子機器
KR20210138842A (ko) 디스플레이 장치
WO2021258911A1 (zh) 显示基板及显示装置
JP7445483B2 (ja) 表示装置
JP7467146B2 (ja) 発光装置及び発光装置の製造方法、並びに、表示装置
KR20220065139A (ko) 디스플레이 장치
CN113035902A (zh) 显示装置
TWI784612B (zh) 顯示裝置
JP2019197706A (ja) 表示装置
JP7420725B2 (ja) 発光装置および表示装置
US20230268472A1 (en) Display device and manufacturing method thereof
TWI784681B (zh) 微型發光二極體顯示裝置
US12009365B2 (en) Display device
KR20230060601A (ko) 표시 장치 및 그것의 제조 방법
US20230033031A1 (en) Micro light-emitting diode display device and manufacturing method thereof
US20230086071A1 (en) Semiconductor device
KR20230142077A (ko) 표시 장치
CN114093906A (zh) 微型发光二极体显示装置
CN113594196A (zh) 微型发光二极管显示装置及其制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150