JP7463153B2 - Mounting method and mounting device - Google Patents
Mounting method and mounting device Download PDFInfo
- Publication number
- JP7463153B2 JP7463153B2 JP2020051720A JP2020051720A JP7463153B2 JP 7463153 B2 JP7463153 B2 JP 7463153B2 JP 2020051720 A JP2020051720 A JP 2020051720A JP 2020051720 A JP2020051720 A JP 2020051720A JP 7463153 B2 JP7463153 B2 JP 7463153B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- transfer substrate
- transfer
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 119
- 239000000758 substrate Substances 0.000 claims description 215
- 239000004065 semiconductor Substances 0.000 claims description 205
- 230000008569 process Effects 0.000 claims description 81
- 238000007689 inspection Methods 0.000 claims description 60
- 230000008439 repair process Effects 0.000 claims description 29
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 8
- 238000010191 image analysis Methods 0.000 claims description 4
- 238000011179 visual inspection Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001141 propulsive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Description
本発明は、半導体チップを高精度に安定して実装する実装方法および実装装置に関するものである。 The present invention relates to a mounting method and mounting device for mounting semiconductor chips stably and with high precision.
半導体チップは、コスト低減のために小型化し、小型化した半導体チップを高精度に実装するための取組みが行われている。特に、ディスプレイに用いられるLEDはマイクロLEDと呼ばれる50um×50um以下の半導体チップを数umの精度で高速に実装することが求められている。 Semiconductor chips are becoming smaller to reduce costs, and efforts are being made to mount these smaller semiconductor chips with high precision. In particular, LEDs used in displays require semiconductor chips measuring 50 um x 50 um or less, known as micro LEDs, to be mounted quickly and with a precision of a few microns.
特許文献1には、レーザー光源から発生したレーザービームをガルバノミラーで反射させ、転写元基板に複数配列された素子に選択的に照射することにより、照射によって転写元基板から剥離した素子を転写先基板に転写する素子の転写方法が記載されている。この転写方法によって、微小な大きさの素子を高速で転写先基板に転写することが可能であり、これを用いて回路基板に素子を高速で実装することも可能である。
しかしながら、特許文献1記載の転写方法を用いたのみの実装方法では、実装後のリペアに相当な時間を要するおそれがあった。具体的には、回路基板に半導体チップが正常に実装されたか否かを点灯検査で検査した後、異常であった半導体チップは除去し、あらためて正常な半導体チップを実装する(リペアを行う)必要がある。これに対し、たとえば回路基板が4Kテレビ用途のものである場合、半導体チップは2488万個用いられており、不良率が0.1%であったとしても約2.5万個分のリペアを行う必要がある。そうするとリペアだけで数百時間要する計算となり、たとえ実装工程自体は高速で完了したとしてもリペアが起因して生産性に大きく影響するといった問題があった。
However, in a mounting method that only uses the transfer method described in
本発明は、上記問題点を鑑み、生産性良く半導体チップを回路基板に実装することができる実装方法および実装装置を提供することを目的としている。 In view of the above problems, the present invention aims to provide a mounting method and mounting device that can mount semiconductor chips on a circuit board with high productivity.
上記課題を解決するために本発明の実装方法は、キャリア基板に形成された複数の半導体チップを第1の転写基板へ転写する第1の転写工程と、前記第1の転写基板に転写された半導体チップの状態を検査する検査工程と、前記検査工程により正常と判断された半導体チップのみを前記第1の転写基板から第2の転写基板へ転写する第2の転写工程と、前記第2の転写基板に転写された半導体チップを回路基板へ実装する実装工程と、を有することを特徴としている。 To solve the above problem, the mounting method of the present invention is characterized by having a first transfer step of transferring multiple semiconductor chips formed on a carrier substrate to a first transfer substrate, an inspection step of inspecting the state of the semiconductor chips transferred to the first transfer substrate, a second transfer step of transferring only the semiconductor chips determined to be normal by the inspection step from the first transfer substrate to a second transfer substrate, and a mounting step of mounting the semiconductor chips transferred to the second transfer substrate onto a circuit board.
本発明の実装方法では、第2の転写工程では検査工程により正常と判断された半導体チップのみを第1の転写基板から第2の転写基板へ転写することにより、実装後にリペアが必要な半導体チップの数を大幅に減らすことができ、回路基板の生産性を向上することができる。 In the mounting method of the present invention, in the second transfer process, only the semiconductor chips that are determined to be normal in the inspection process are transferred from the first transfer substrate to the second transfer substrate, thereby significantly reducing the number of semiconductor chips that require repair after mounting and improving the productivity of circuit boards.
また、前記実装工程は、前記第2の転写基板ごと半導体チップの回路基板への圧着を行う圧着工程と、前記第2の転写基板と半導体チップとを分離する分離工程と、を有し、前記圧着工程に臨む前記第2の転写基板には前記回路基板に半導体チップが配置されるべき位置に応じて半導体チップが配列されるよう、前記第2の転写工程で半導体チップの転写が選択的に行われると良い。 The mounting process also includes a bonding process for bonding the semiconductor chip together with the second transfer substrate to the circuit board, and a separation process for separating the second transfer substrate from the semiconductor chip. It is preferable that the semiconductor chip is selectively transferred in the second transfer process so that the semiconductor chip is arranged on the second transfer substrate that is subjected to the bonding process according to the position where the semiconductor chip is to be arranged on the circuit board.
こうすることにより、複数の半導体チップを一括して回路基板に実装することが可能である。 This makes it possible to mount multiple semiconductor chips on a circuit board at the same time.
また、前記回路基板に実装された半導体チップの性能を検査する実装後検査工程と、前記実装後検査工程の結果、異常と判断された半導体チップに代わって機能するリペア用半導体チップを前記回路基板に追加もしくは置き換えるリペア工程と、を有し、前記リペア工程では、前記回路基板に前記リペア用半導体チップが配置されるべき位置に応じて半導体チップが配列されるよう、前記第1の転写基板から前記第2の転写基板へ半導体チップを選択的に転写し、前記第2の転写基板ごと半導体チップの回路基板への圧着を行い、半導体チップから前記第2の転写基板を分離すると良い。 The method also includes a post-mounting inspection process for inspecting the performance of the semiconductor chip mounted on the circuit board, and a repair process for adding or replacing a repair semiconductor chip to the circuit board that functions in place of a semiconductor chip determined to be abnormal as a result of the post-mounting inspection process. In the repair process, the semiconductor chip is selectively transferred from the first transfer substrate to the second transfer substrate so that the semiconductor chip is arranged according to the position where the repair semiconductor chip is to be arranged on the circuit board, the semiconductor chip is pressure-bonded to the circuit board together with the second transfer substrate, and the second transfer substrate is separated from the semiconductor chip.
こうすることにより、リペアに要する時間を短縮することが可能である。 This can reduce the time required for repairs.
また、前記検査工程では、画像解析による外観検査によって前記第1の転写基板上の半導体チップの状態の検査が行われると良い。 In addition, in the inspection process, the state of the semiconductor chip on the first transfer substrate may be inspected by visual inspection using image analysis.
こうすることにより、短時間で検査工程を完了させることができる。 This allows the inspection process to be completed in a short amount of time.
また、前記検査工程と前記第2の転写工程の間に、異常と判断された半導体チップを前記第1の転写基板から除去するチップ除去工程をさらに有すると良い。 It is also preferable to further include a chip removal process between the inspection process and the second transfer process, in which a semiconductor chip determined to be abnormal is removed from the first transfer substrate.
こうすることにより、誤って異常チップが第2の転写基板に転写されることを防ぐことができる。 This prevents abnormal chips from being transferred to the second transfer substrate by mistake.
また、上記課題を解決するために本発明の実装装置は、キャリア基板から第1の転写基板への複数の半導体チップの転写および当該第1の転写基板から第2の転写基板への半導体チップの転写を行う転写部と、前記第1の転写基板に転写された半導体チップの状態を検査する検査部と、前記第2の転写基板に転写された半導体チップを回路基板へ実装する実装部と、を有し、前記第2の転写基板には、前記検査部の検査により正常と判断された半導体チップのみが前記第1の転写基板から転写されることを特徴としている。 In order to solve the above problems, the mounting device of the present invention has a transfer unit that transfers multiple semiconductor chips from a carrier substrate to a first transfer substrate and transfers the semiconductor chips from the first transfer substrate to a second transfer substrate, an inspection unit that inspects the state of the semiconductor chips transferred to the first transfer substrate, and a mounting unit that mounts the semiconductor chips transferred to the second transfer substrate onto a circuit board, and is characterized in that only semiconductor chips that are determined to be normal by inspection by the inspection unit are transferred from the first transfer substrate to the second transfer substrate.
本発明の実装装置では、第2の転写基板には検査部の検査により正常と判断された半導体チップのみが第1の転写基板から転写されることにより、実装後にリペアが必要な半導体チップの数を大幅に減らすことができ、回路基板の生産性を向上することができる。 In the mounting device of the present invention, only semiconductor chips that are determined to be normal by the inspection by the inspection unit are transferred from the first transfer substrate to the second transfer substrate, which significantly reduces the number of semiconductor chips that require repair after mounting and improves the productivity of circuit boards.
本発明の実装方法および実装装置により、生産性良く半導体チップを回路基板に実装することができる。 The mounting method and mounting device of the present invention allow semiconductor chips to be mounted on circuit boards with high productivity.
本発明の実装方法を行う実装装置を図1に示す。 Figure 1 shows the mounting device that performs the mounting method of the present invention.
実装装置100は、転写部10、検査部20、および実装部30を有しており、転写部10により第1の転写工程および第2の転写工程が行われ、実装部30により実装工程が行われる。また、第1の転写工程と第2の転写工程の間に、検査部20による半導体チップの検査が行われる。また、各装置間の基板(キャリア基板2、第1の転写基板4a、第2の転写基板4b、回路基板6)の搬送は、1種類以上のロボットハンド40により実施される。
The
転写部10の詳細を図2に示す。
Details of the
転写部10は、レーザ光11を照射するレーザ照射部12、転写基板を保持して少なくともX軸方向、Y軸方向に移動可能な転写基板保持部13、転写基板保持部13の下側にあって転写基板に隙間を有して対向するように被転写基板を保持する被転写基板保持部14、および図示しない制御部を備えている。
The
レーザ照射部12は、エキシマレーザなどのレーザ光11を照射する装置であり、転写部10に固定して設けられる。本実施形態においては、レーザ照射部12はスポット状のレーザ光11を照射し、レーザ光11は、制御部により角度が調節されるガルバノミラー15およびfθレンズ16を介してX軸方向およびY軸方向の照射位置が制御され、転写基板保持部13に保持された転写基板に複数配置されている半導体チップ1に選択的に照射する。レーザ光11が転写基板の半導体チップ1に入射することによって、レーザリフトオフが生じ、転写基板から被転写基板へ半導体チップ1が転写される。
The
なお、本説明では後述の第1の転写工程および第2の転写工程がこの転写部10により実施される。第1の転写工程では、キャリア基板2が転写基板にあたり、第1の転写基板4aが被転写基板にあたる。一方、第2の転写工程では、第1の転写基板4aが転写基板にあたり、第2の転写基板4bが被転写基板にあたる。
In this description, the first and second transfer steps described below are carried out by this
転写基板保持部13は開口を有し、転写基板の外周部近傍を吸着保持する。転写基板保持部13に保持された転写基板へこの開口を介してレーザ照射部12から発せられたレーザ光11を当てることができる。
The transfer
また、転写基板保持部13は図示しない移動機構により、少なくともX軸方向、Y軸方向に関して被転写基板保持部14に対して相対移動する。制御部がこの移動機構を制御し、転写基板保持部13の位置を調節することにより、転写基板に保持された半導体チップ1の被転写基板に対する相対位置を調節することができる。
The transfer
被転写基板保持部14は、上面に平坦面を有し、半導体チップ1の転写工程中、被転写基板を保持する。この被転写基板保持部14の上面には複数の吸引孔が設けられており、吸引力により被転写基板の裏面(半導体チップ1が転写されない方の面)を保持する。
The transferred
なお、本実施形態では、転写基板保持部13のみがX軸方向およびY軸方向に移動することにより転写基板保持部13と被転写基板保持部14とが相対移動する形態をとっているが、被転写基板の寸法が大きく、レーザ光11の照射範囲の直下に被転写基板の全面が位置できない場合には、被転写基板保持部14にもX軸方向およびY軸方向の移動機構が設けられていても良い。
In this embodiment, only the transfer
次に、検査部20の詳細を図3に示す。
Next, details of the
検査部20は、カメラ21と被検査基板保持部22、および図示しない制御部を有しており、被検査基板保持部22に保持された検査対象をカメラ21で撮像し、画像解析による半導体チップ1の外観検査を行う。本実施形態では、検査対象は第1の転写基板4aに転写された複数の半導体チップ1である。
The
第1の転写基板4a上の半導体チップ1は、後述するキャリア基板2における半導体チップ1の形成過程で性能が未達となるものや、第1の転写基板4aへの転写時に割れなどが生じるものがある。半導体チップ1の性能が正常か否かは、半導体チップ1の色や形状を確認することで確度高く判別することができる。
Some of the
カメラ21は、本実施形態ではたとえばCMOSカメラであって、撮像素子を有し、外部から受け取る信号をトリガとして、この撮像素子に結像された光線を電気信号に変換し、デジタル画像を作成する。このカメラ21の撮像方向は鉛直下方向であり、半導体チップ1を上方から撮像する。また、カメラ21は図示しない移動装置に取り付けられており、制御部による制御により移動装置が駆動し、カメラ21がX軸方向およびY軸方向に移動する。
In this embodiment, the
また、検査部20は図示しない照明部を有している。本実施形態では照明部はLED照明であり、移動装置によるカメラ21の移動に同期して発光し、照明部が発光する際にカメラ21が撮像を行うことにより、X軸方向およびY軸方向に複数配列された半導体チップ1の外観を連続して撮像する。
The
次に、実装部30の詳細を図4に示す。
Next, details of the mounting
実装部30は、載置台31、ヘッド32、および2視野光学系33を備え、また、図示しない制御部を備えている。
The mounting
載置台31は、回路基板6を載置して真空吸着により動かないように保持することができ、XYステージによりX、Y軸方向に移動可能に構成されている。 The mounting table 31 can hold the circuit board 6 by vacuum suction and is configured to be movable in the X and Y axis directions by the XY stage.
また、本実施形態では載置台31はヒータ34を有し、制御部によって載置台31の表面の温度(≒載置台31に載置された回路基板6の温度)を制御することが可能である。また、載置台31には図示しない温度計が設けられ、この温度計により計測された載置台31の温度をフィードバックして温度制御を行うことが可能である。
In this embodiment, the mounting table 31 has a
ヘッド32は先端部が略平坦面であり、1以上の吸着穴を有し、実装工程時に第2の転写基板4bの半導体チップ1が転写されていない側の面を吸着保持する。また、ヘッド32はZ軸方向に移動可能であり、載置台31に保持された回路基板6とヘッド32が保持している第2の転写基板4bに転写されている半導体チップ1のバンプとを接触させ、加圧する。また、ヘッド32はヒータ35を有し、制御部によってヘッド32、特に先端部の温度を制御することが可能である。また、ヘッド32には図示しない温度計が設けられ、この温度計により計測されたヘッド32の温度をフィードバックして温度制御を行うことが可能である。
The
また、ヘッド32はθ方向(Z軸方向を回転の中心とする中心方向)に移動可能に構成され、載置台31のX、Y軸方向への移動とヘッド32のZ軸、θ方向の移動と連動させることによって、回路基板6上の所定位置に半導体チップ1を熱圧着し、実装することができる。
The
ここで、本実施形態ではヒータ34およびヒータ35を同時に制御し、実装工程中に載置台31の表面の温度とヘッド32の先端部の温度(≒第2の転写基板4bの温度)が常に等しくなるようにしている。こうすることにより、前述の通り、実装工程中に回路基板6と第2の転写基板4bとが熱膨張したとしても、第2の転写基板4bの半導体チップ1と接触する箇所と回路基板6上で半導体チップ1のバンプが接合されている箇所の箇所との相対位置に変化が生じにくく、高精度な実装を安定して行うことができる。
In this embodiment,
なお、本実施形態においては、ヘッド32がZ軸、θ方向に移動し、載置台31はX、Y軸方向に移動するように構成したが、必ずしもこれに限定されず、装置の都合により適宜変更が可能である。例えば、ヘッド32がX軸、Y軸、θ方向に移動し、載置台31はZ軸方向に移動する構成としてもよい。また、θ方向の移動機構は必要がなければ省略することが可能である。例えば、半導体チップ1及び回路基板6の位置に回転ずれがない場合はθ方向の移動機構は省略できる。
In this embodiment, the
2視野光学系33は、載置台31に回路基板6が載置されている際にヘッド32と回路基板6との間に進入して双方の画像を撮像することができる。撮像された各画像は、制御部で画像処理されてそれぞれの位置ずれを認識する。そして、制御部は、この位置ずれを考慮して、各半導体チップ1が回路基板6上の所定の位置に接触して接合されるように制御することにより、半導体チップ1をX、Y軸方向に高精度に実装する。
When the circuit board 6 is placed on the mounting table 31, the two-view
次に、本発明の実装方法について、図5乃至図8を参照して説明する。図5は、本発明における実装方法の第1の転写工程を説明する図である。図6は、本発明における実装方法の検査工程およびチップ除去工程を説明する図である。図7は、本発明における実装方法の第2の転写工程を説明する図である。図8は、別の実施形態における実装工程を説明する図である。 Next, the mounting method of the present invention will be described with reference to Figs. 5 to 8. Fig. 5 is a diagram for explaining the first transfer step of the mounting method of the present invention. Fig. 6 is a diagram for explaining the inspection step and the chip removal step of the mounting method of the present invention. Fig. 7 is a diagram for explaining the second transfer step of the mounting method of the present invention. Fig. 8 is a diagram for explaining the mounting step in another embodiment.
なお、本発明において、半導体チップのもつ2つの主面のうち、キャリア基板に保持された面を第1の面とし、第1面と反対側の面を第2の面と定義し、第2の面にはバンプが形成されており、回路基板に接合されるものとする。 In the present invention, of the two main surfaces of a semiconductor chip, the surface held by the carrier substrate is defined as the first surface, and the surface opposite the first surface is defined as the second surface, with bumps formed on the second surface, which is to be bonded to the circuit board.
まず、図2に示す転写部10において実施される本発明の実装方法における第1の転写工程について、図5を参照して説明する。
First, the first transfer step in the mounting method of the present invention, which is carried out in the
図5(a)は、キャリア基板2に第1の面が保持されたダイシング後の複数の半導体チップ1を示している。キャリア基板2は図1の奥行き方向にも広がっていて円形又は四角形を有しており、シリコン、ガリウムヒ素、サファイヤ等からなっている。また、半導体チップ1もキャリア基板2の広がりに沿って2次元に複数個(数百個~数万個)が配列されている。マイクロLEDと呼ばれる小型の半導体チップ1では、50um×50um以下のサイズであり、このサイズにダイシング幅を加えたピッチで配列されている。このような小型の半導体チップ1は、高精度(例えば、1um以下の精度)で回路基板6に実装することが求められている。また、半導体チップ1の第2の面にはバンプが形成されている。
Figure 5 (a) shows
図5(b)は、半導体チップ1のキャリア基板2に保持された面である第1の面と反対側の面である第2の面を第1の転写基板4aに貼付ける第1の転写基板貼付け工程を示している。第1の転写基板4aは、まず被転写基板部14に真空吸着により保持されており、半導体チップ1を貼付ける面には粘着層3aが形成されている。この第1の転写基板貼付け工程では、半導体チップ1を保持したキャリア基板2をロボットハンド40で吸着、ハンドリングして、図2に示す被転写基板部14に保持された第1の転写基板4aの粘着層3a上に半導体チップ1の第2の面を貼り付ける。
Figure 5 (b) shows the first transfer substrate attachment process in which the second surface, which is the surface opposite to the first surface held by the
次に、上記の通りキャリア基板2ごと半導体チップ1が貼付けられた第1の転写基板4aに対し、キャリア基板除去工程を実行する。キャリア基板除去工程では、レーザリフトオフによりキャリア基板2が半導体チップ1から剥離され、除去される。具体的には、キャリア基板2を透過させて半導体チップ1の第1の面に図2に示すレーザ照射部12から発したレーザ光11aが照射される。これにより、半導体チップ1であるマイクロLEDのGaN層の一部がGaとNに分解され、サファイヤからなるキャリア基板2から半導体チップ1が剥離する。全ての半導体チップ1にレーザ光11aが照射されたキャリア基板2は、キャリア基板2が真空吸着されたロボットハンド40が第1の転写基板4aから離間することにより、除去される。
Next, a carrier substrate removal process is performed on the first transfer substrate 4a to which the
このように第1の転写基板貼付け工程とキャリア基板除去工程とを経て、図1(c)に示すように半導体チップ1はキャリア基板2から第1の転写基板4aに転写される。本説明では、半導体チップ1をキャリア基板2から第1の転写基板4aに転写する工程を第1の転写工程と呼ぶ。
Through this first transfer substrate attachment process and carrier substrate removal process, the
なお、上記の説明では、第1の転写工程において半導体チップ1の第2の面を第1の転写基板4aに貼付けてからキャリア基板2の除去を行っているが、それに限らず、第1の転写基板4aが半導体チップ1の第2の面から若干離間した位置に準備された状態の下、キャリア基板2にレーザを照射した際にマイクロLEDのGaN層の一部がGaとNに分解することで生じる推進力により半導体チップ1が付勢され、キャリア基板2から第1の転写基板4aへ飛行して第1の転写基板4aへ貼り付くようにしても良い。
In the above description, the second surface of the
また、本実施形態においては、レーザリフトオフにより半導体チップ1からキャリア基板2を剥離させることにより半導体チップ1をキャリア基板2から第1の転写基板4aへ転写するようにしたが、必ずしもこれに限定されず適宜変更が可能である。例えば、キャリア基板2を半導体チップ1が設けられている側と反対側から削り落として除去するようにしてもよい。これは、バックグラインドと呼ばれ、特に赤色LEDの場合にはレーザリフトオフが適用できないのでこのバックグラインドの手法が用いられる。
In addition, in this embodiment, the
続いて、図6(a)に示す検査工程が図3に示す検査部20において実行される。検査工程では、被検査基板保持部に吸着保持された第1の転写基板4a上にX軸方向およびY軸方向に配列されている数百個~数万個の半導体チップ1の上方をカメラ21が移動しながら撮像する。この撮像で得られた画像を検査部20の制御部が画像解析し、個々の半導体チップ1に対して色、形状などの外観検査を行う。この1つの第1の転写基板4aに対する検査工程に要する時間は、第1の転写基板4aが6インチウェーハの場合で約30分である。
Then, the inspection process shown in FIG. 6(a) is carried out in the
また、本実施形態では、検査工程の後、図6(b)に示すチップ除去工程が実施される。このチップ除去工程では、検査工程で異常と判断された半導体チップ1(図6(b)でドットで表した2つの半導体チップ1)にレーザ光11bを照射することにより、半導体チップ1を焼失させ、第1の転写基板4aから除去する。
In addition, in this embodiment, after the inspection process, a chip removal process shown in FIG. 6(b) is carried out. In this chip removal process, the
このチップ除去工程は、転写部10にて実施されても良い。この時のレーザ光11bは、半導体チップ1を焼失させることが必要であるため、上述の第1の転写工程におけるレーザ光11aよりも強いパワーでレーザ照射部12から照射される。
This chip removal process may be performed in the
このようにチップ除去工程で異常の半導体チップ1が除去されることにより、以降の工程で誤って異常の半導体チップ1が転写されることを防ぐことができる。
In this way, by removing the
次に、図2に示す転写部10において、図7(a)乃至(c)に示す第2の転写工程が実行される。第2の転写工程では、図7(a)に示すように粘着層3aおよび半導体チップ1が下を向くように第1の転写基板4aを転写基板保持部13(不図示)が保持し、また、第1の転写基板4aの下方に粘着層3bを有する第2の転写基板4bが位置するよう、被転写基板保持部14が第2の転写基板4bを保持する。
Next, the second transfer process shown in Fig. 7(a) to (c) is carried out in the
そして、転写部10の制御部がガルバノミラー15の角度を調節することによってレーザ光11cを粘着層3aと所定の半導体チップ1の第2の面との界面に第1の転写基板4aを透過して到達させることにより、半導体チップ1がレーザーリフトオフされる。具体的には、レーザ光11の照射により粘着層3aからガスが発生し、このガスの発生によって半導体チップ1が付勢され、第1の転写基板4aから下方へ飛行し、第2の転写基板4bに着弾する。なお、このように第2の転写基板4bに転写された半導体チップ1は、第1の面が第2の転写基板4bと対向し、バンプは表面に露出した状態となる。
Then, the control unit of the
また、この第2の転写工程では第1の転写基板4aにある半導体チップ1を全て連続で転写するのではなく、図7(b)に示すように選択的に半導体チップ1を転写する。第1の転写工程直後の第1の転写基板4a上の半導体チップ1の配列は、第1の転写工程前のキャリア基板2上の半導体チップ1の配列と同等であるが、このように第2の転写工程で半導体チップ1を選択的に転写することにより、任意の配列で第2の転写基板4bへ半導体チップ1を転写することができる。
In addition, in this second transfer process, the
ここで、本実施形態では、後述の実装工程に備え、第2の転写基板4bにおける半導体チップ1の配列は回路基板6に半導体チップ1が配置されるべき位置に応じた配列となっている。さらに具体的には、一度の実装工程で回路基板6に半導体チップ1を実装できる領域内における半導体チップ1のレイアウトと鏡像の関係となるレイアウトで第2の転写基板4bには半導体チップ1が配列されている。
In this embodiment, in preparation for the mounting process described below, the arrangement of the
一方、図7(b)にて第2の転写基板4b上に破線で示すように、第2の転写基板4b上の転写すべき位置に転写可能な半導体チップ1が第1の転写基板4aに存在しない場合がある。その場合は、図7(c)に示すように第1の転写基板4aと第2の転写基板4bとを相対移動させ、その後レーザリフトオフを実施すると良い。なお、どのように第1の転写基板4aと第2の転写基板4bとを相対移動させると最小限の移動回数で所定のレイアウトを第2の転写基板4b上に形成できるか、は、AIを利用して判断させても良い。
On the other hand, as shown by the dashed line on the second transfer substrate 4b in FIG. 7(b), there may be cases where the first transfer substrate 4a does not have a
また、第1の転写基板4aからレーザリフトオフさせるときのレーザ光11cのパワーは、粘着層3aを分解する程度のパワーで足り、第1の転写工程におけるGaN層を分解するためのレーザ光11aのパワーよりも低い。そのため、第2の転写工程においてレーザ光11cの照射によって半導体チップ1が破壊される可能性はこの第1の転写工程においてレーザ光11aの照射によって半導体チップ1が破壊される可能性よりも低く、無視することも可能である。
The power of the
次に、図8(a)乃至(c)に示す実装工程が図4に示す実装部30において実施される。実装工程では、図8(a)に示すように第2の転写基板4bの半導体チップ1が転写されていない側の面を図4に示すヘッド32が保持し、後述する載置台31に載置された回路基板6と第2の転写基板4bに保持された半導体チップ1とを対向させる。
Next, the mounting process shown in Fig. 8(a) to (c) is carried out in the mounting
そして、ヘッド32が回路基板6に接近し、図8(b)に示すように半導体チップ1の第2の面に設けられたバンプと回路基板6とを当接させ、さらに加圧する。
Then, the
なお、本実施形態では、回路基板6の半導体チップ1が当接する面にはACF(異方性導電膜)などの接合材5が設けられており、半導体チップ1が接合材5上に当接した後、接合材5により半導体チップ1が保持される。
In this embodiment, a
また、ヘッド32にはヒータ35が設けられており、半導体チップ1の加圧時にヒータ35が作動して半導体チップ1を50℃以下の比較的低い温度まで加熱することにより、半導体チップ1を通じて接合材5の温度が上昇し、半導体チップ1のバンプ周辺の接合材5の粘着力が増大する。その結果、半導体チップ1が回路基板6の配線に対して位置ズレしない程度に熱圧着される。すなわち、半導体チップ1が回路基板6に仮圧着される。なお、接合材5へ半導体チップ1のバンプを埋め込むだけで半導体チップ1が回路基板6の配線に対して位置ズレしない程度に固定されるならば、仮圧着時に半導体チップ1の加熱はともなわないでも構わない。なお、このように第2の転写基板4bごと半導体チップ1の回路基板6への圧着を行うことを本説明では圧着工程と呼ぶ。
The
そして、ヘッド32が第2の転写基板4bを保持したまま回路基板6から離間することにより、第2の転写基板4bが半導体チップ1から分離される。このように第2の転写基板4bと半導体チップ1とを分離することを、本説明では分離工程と呼ぶ。この分離工程において、半導体チップ1に対する粘着層3bの粘着力が半導体チップ1と回路基板6との結合力より弱ければ、第2の転写基板4bを回路基板6から離間させるだけで第2の転写基板4bと半導体チップ1とを分離することは可能である。この分離工程の後、図示はしていないが上記の仮圧着の時の温度よりも高い温度(150℃程度)への半導体チップ1の加熱をともなう回路基板6への半導体チップ1の圧着、いわゆる本圧着が行われることにより、半導体チップ1のバンプが溶融し、冷却後に強い接合力で半導体チップ1が回路基板6の所定の位置へ実装される。この本圧着が実施されることにより、本発明における一連の実装方法が完了する。
Then, the
また、本実施形態では、図8(b)のように1回の実装工程により複数の半導体チップ1の圧着を同時に行っている。特に半導体チップ1がマイクロLEDの場合、1つの回路基板6に実装される半導体チップ1は数万個にも及ぶ。この場合、たとえば4Kテレビ用パネルでは3840×2160×3個の半導体チップ1が1つのパネルに配列されるが、複数の半導体チップ1をまとめて1つの第2の転写基板4bに転写させ、その第2の転写基板4bをヘッド32が保持し、一括して圧着することにより、実装にかかる時間を大幅に低減することができる。なお、一度に第2の転写基板4bに転写させる半導体チップ1の数は、具体的には80×80個、120×120個などが考えられる。
In this embodiment, as shown in FIG. 8(b),
ここで、本実施形態では、上記の通り分離工程の前の圧着工程では半導体チップ1の回路基板6への仮圧着までを行うにとどめ、別途本圧着を実施しているが、これに代わり、圧着工程で回路基板6への半導体チップ1の本圧着を行っても良い。この場合、分離工程が完了した時点で本発明における一連の実装方法が完了する。このとき、ヘッド32の少なくとも第2の転写基板4bと接触する面(ヘッド32の先端)の熱膨張係数、第2の転写基板4bの熱膨張係数、および回路基板6の半導体チップ1が実装される面の熱膨張係数が同等となるようにすると良い。また、ヘッド32の先端、第2の転写基板4b、回路基板6の半導体チップ1が実装される面の材料が同一であることがさらに好ましい。具体的には、回路基板6の材料がガラスであった場合、ヘッド32の先端の材料および第2の転写基板4bの材料は回路基板6と同様にガラスが用いられる。また、回路基板6の材料が銅であった場合、ヘッド32の先端の材料および第2の転写基板4bの材料はSUS304が用いられる。この場合、銅の熱膨張係数は16.8ppmであり、これに対しSUS304の熱膨張係数は17.3ppmであり、その差は3%程度である。
Here, in this embodiment, as described above, the bonding process before the separation process only involves provisional bonding of the
そして、ヘッド32だけでなく載置台31にもヒータ34が設けられており、熱圧着工程が実施される間、ヘッド32および第2の転写基板4bの温度と回路基板6の半導体チップ1が実装される面の温度とが常に等しくなるようにヒータ34およびヒータ35が制御されている。こうすることにより、実装工程中に回路基板6とヘッド32および第2の転写基板4bとが熱膨張したとしても、第2の転写基板4bの半導体チップ1と接触する箇所と回路基板6上で半導体チップ1のバンプが接合されている箇所との相対位置に変化が生じにくく、高精度な実装を安定して行うことができる。
図9は、点灯検査工程およびリペア工程を説明する図である。 Figure 9 is a diagram explaining the lighting inspection process and the repair process.
半導体チップ1がマイクロLEDである場合、回路基板6への実装が完了した半導体チップ1の発光性能を確認するためには、図9(a)に示すように回路基板6を点灯検査装置41に載置し、全ての半導体チップ1を点灯させ、発光性能を検査する。なお、このように回路基板6に実装された半導体チップ1の性能を検査する工程を、本発明では実装後検査工程と呼ぶ。
When the
実装後検査工程(点灯検査)の結果、図9(a)における右から2番目の半導体チップ1のように点灯しない、もしくは輝度が低い半導体チップ1があれば、図9(b)に示すようにレーザ光11dをその半導体チップ1に照射し、焼失させる。このレーザ光11dのパワーは図6(b)に示すチップ除去工程におけるレーザ光11bのパワーと同等で良く、この工程は転写部10で実施されても構わない。なお、性能が異常な半導体チップ1があったとしても、その半導体チップ1の近傍に新たな半導体チップ1を配置することが可能であれば、その半導体チップ1を焼失させずに残しておいても構わない。
If, as a result of the post-mounting inspection process (lighting inspection), there is a
このように半導体チップ1を焼失させた際、接合材5まで焼失する場合があり、この場合は図9(c)に示すように接合材5を塗布する。そして、図9(d)に示すように半導体チップ1を焼失させた箇所に、性能が異常な半導体チップ1に代わって機能する新たな半導体チップ1であるリペア用半導体チップを実装する。
When the
このようにリペア用半導体チップを実装することを本発明ではリペア工程と呼ぶが、1回のリペアに要する時間は30秒程度である。 In this invention, mounting the repair semiconductor chip in this way is called the repair process, and each repair takes about 30 seconds.
ここで、回路基板6がたとえば4Kテレビ用途のものである場合、半導体チップ1は2488万個用いられている。この半導体チップ1の不良率が0.1%であった場合、約2.5万個分のリペアを行う必要がある。そうすると仮にリペア用半導体チップを1個ずつリペアする場合、リペアだけで約200時間要する計算となり、たとえレーザリフトオフを利用して実装工程自体は高速で完了したとしてもリペアが起因して生産性に大きく影響する。
Here, if the circuit board 6 is for use in a 4K television, for example, 24.88 million
これに対し、本発明の実装方法では検査工程を有している。そして、この検査工程により正常と判断された半導体チップ1のみ、すなわち検査工程における良品率100%の半導体チップ1が第2の転写基板4bに配置され、それが回路基板6に実装されている。その結果、点灯検査における点灯不良チップは検査工程を行わないで実装した場合と比較して格段に少なくなり、実装後にリペアが必要な半導体チップ1の数を大幅に減らすことができ、回路基板6の生産性を向上させることができる。
In contrast, the mounting method of the present invention includes an inspection process. Then, only the
仮に上記の4Kテレビの事例において検査工程を設けることにより点灯不良率が100分の1になったとすると、リペアに必要な時間は約2時間となり、200時間近く短縮することが可能である。従来の実装方法と比較すると、本発明の実装方法では検査工程が追加されているものの、上記の通り検査工程に要する時間は30分程度であるため、本発明の実装方法を用いることにより大幅に時間を短縮して正常点灯率100%の回路基板6を提供することができる。 If, in the above example of a 4K TV, the lighting failure rate were reduced by a factor of 100 by adding an inspection process, the time required for repairs would be approximately 2 hours, a reduction of nearly 200 hours. Compared to conventional mounting methods, the mounting method of the present invention adds an inspection process, but as described above, the time required for the inspection process is approximately 30 minutes. Therefore, by using the mounting method of the present invention, it is possible to significantly reduce time and provide a circuit board 6 with a normal lighting rate of 100%.
また、さらにリペアにあたってさらに本発明の実装方法を利用し、図10に示すように回路基板6上の複数のリペア位置に応じて第2の転写基板4bに第1の転写基板4aから半導体チップ1を選択的に転写させ、この第2の転写基板4bを用いて複数点のリペアを同時に実施することにより、リペアに要する時間をさらに短縮することが可能である。
In addition, when repairing, the mounting method of the present invention can be further utilized to selectively transfer the
以上の実装方法および実装装置により、生産性良く半導体チップを回路基板に実装することが可能である。 The above mounting method and mounting device make it possible to mount semiconductor chips on circuit boards with high productivity.
ここで、本発明の実装方法および実装装置は、以上で説明した形態に限らず本発明の範囲内において他の形態のものであってもよい。たとえば、上記の説明では、第1の転写工程および第2の転写工程は大気圧下で実施されているが、転写部10が図示しない減圧部を備えることにより、減圧環境で実施されても良い。
The mounting method and mounting device of the present invention are not limited to the above-described form, and may be of other forms within the scope of the present invention. For example, in the above description, the first transfer step and the second transfer step are performed under atmospheric pressure, but the
また、上記の説明では、転写部ではレーザーによる半導体チップの転写が行われているが、他の手段が用いられていても良い。たとえば、粘着シートに半導体チップを貼り付けることによって半導体チップの転写が行われていても良い。 In addition, in the above description, the semiconductor chip is transferred by a laser in the transfer section, but other means may be used. For example, the semiconductor chip may be transferred by attaching it to an adhesive sheet.
また、上記の説明では転写部においてレーザーの照射位置をガルバノミラーで制御しているが、これに限らず、たとえばポリゴンミラーなど他の公知技術で制御しても構わない。また、ミラーの反射は利用せず、転写基板と被転写基板の相対移動だけでレーザーの照射位置を制御しても良い。 In the above explanation, the laser irradiation position in the transfer section is controlled by a galvanometer mirror, but this is not limiting and other known techniques such as a polygon mirror may be used for control. Also, the laser irradiation position may be controlled only by the relative movement of the transfer substrate and the transferred substrate without using mirror reflection.
また、上記の説明では第1の転写工程と第2の転写工程とを同一の転写部により実施しているが、それぞれ別の転写部が設けられ、それぞれの転写部で実施されていても良い。 In addition, in the above description, the first transfer process and the second transfer process are performed by the same transfer unit, but separate transfer units may be provided and each may be performed by the respective transfer units.
また、検査部による半導体チップの検査は画像解析による外観検査に限らず、たとえばX線を用いた検査であっても構わない。 In addition, the inspection of semiconductor chips by the inspection unit is not limited to visual inspection using image analysis, but may also be inspection using X-rays, for example.
1 半導体チップ
2 キャリア基板
3a 粘着層
3b 粘着層
4a 第1の転写基板
4b 第2の転写基板
5 接合材
6 回路基板
10 転写部
11 レーザ光
11a レーザ光
11b レーザ光
11c レーザ光
11d レーザ光
12 レーザ照射部
13 転写基板保持部
14 被転写基板保持部
15 ガルバノミラー
16 fθレンズ
20 検査部
21 カメラ
22 被検査基板保持部
30 実装部
31 載置台
32 ヘッド
33 2視野光学系
34 ヒータ
35 ヒータ
40 ロボットハンド
41 点灯検査装置
100 実装装置
REFERENCE SIGNS
Claims (6)
前記第1の転写基板に転写された半導体チップの状態を検査する検査工程と、
前記検査工程により正常と判断された半導体チップのみを前記GaN層の分解に必要なパワーよりも低いパワーのレーザにより前記第1の転写基板から第2の転写基板へ転写する第2の転写工程と、
前記第2の転写基板に転写された半導体チップを回路基板へ実装する実装工程と、
を有することを特徴とする、実装方法。 a first transfer step of transferring a plurality of semiconductor chips formed on a carrier substrate via a GaN layer to a first transfer substrate that adhesively holds the semiconductor chips by an adhesive layer by decomposing or back-grinding the GaN layer with a laser ;
an inspection step of inspecting a state of the semiconductor chip transferred to the first transfer substrate;
a second transfer step of transferring only the semiconductor chips determined to be normal in the inspection step from the first transfer substrate to a second transfer substrate by a laser having a power lower than that required for decomposing the GaN layer;
a mounting step of mounting the semiconductor chip transferred to the second transfer substrate on a circuit board;
A mounting method comprising the steps of:
前記第1の転写基板に転写された半導体チップの状態を検査する検査部と、
前記第2の転写基板に転写された半導体チップを回路基板へ実装する実装部と、
を有し、
前記第2の転写基板には、前記検査部の検査により正常と判断された半導体チップのみが前記第1の転写基板から転写されることを特徴とする、実装装置。 a transfer unit that transfers a plurality of semiconductor chips from a carrier substrate on which semiconductor chips are formed via a GaN layer to a first transfer substrate that adhesively holds the semiconductor chips via an adhesive layer by decomposing or back-grinding the GaN layer using a laser, and transfers the chips from the first transfer substrate to a second transfer substrate using a laser with a power lower than that required for decomposing the GaN layer ;
an inspection unit that inspects a state of the semiconductor chip transferred to the first transfer substrate;
a mounting section that mounts the semiconductor chip transferred to the second transfer substrate onto a circuit board;
having
a semiconductor chip that is determined to be normal by an inspection by the inspection unit and that is transferred from the first transfer substrate to the second transfer substrate;
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020051720A JP7463153B2 (en) | 2020-03-23 | 2020-03-23 | Mounting method and mounting device |
KR1020227025264A KR20220158219A (en) | 2020-03-23 | 2021-03-12 | Mounting method, mounting device, and transfer device |
CN202180022696.6A CN115335974A (en) | 2020-03-23 | 2021-03-12 | Mounting method, mounting apparatus, and transfer apparatus |
PCT/JP2021/010010 WO2021193135A1 (en) | 2020-03-23 | 2021-03-12 | Mounting method, mounting device, and transfer device |
TW110110355A TW202201580A (en) | 2020-03-23 | 2021-03-23 | Mounting method, mounting device, and transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020051720A JP7463153B2 (en) | 2020-03-23 | 2020-03-23 | Mounting method and mounting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021150614A JP2021150614A (en) | 2021-09-27 |
JP7463153B2 true JP7463153B2 (en) | 2024-04-08 |
Family
ID=77849455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020051720A Active JP7463153B2 (en) | 2020-03-23 | 2020-03-23 | Mounting method and mounting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7463153B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023032888A1 (en) * | 2021-09-01 | 2023-03-09 | 東レ株式会社 | Adhesive, substrate having adhesive, circuit board having adhesive layer, layered product, method for producing layered product, and method for producing semiconductor device |
WO2023063358A1 (en) * | 2021-10-14 | 2023-04-20 | 信越化学工業株式会社 | Receptor substrate , method for manufacturing receptor substrate, transfer method, led panel manufacturing method, and stamper |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098354A (en) | 2015-11-20 | 2017-06-01 | 日東電工株式会社 | Method for manufacturing sealed semiconductor element and method for manufacturing semiconductor device |
JP2018506166A (en) | 2015-08-18 | 2018-03-01 | ゴルテック.インク | Pre-exclusion method, manufacturing method, apparatus and electronic apparatus for micro light-emitting diode |
WO2019005818A1 (en) | 2017-06-26 | 2019-01-03 | Tesoro Scientific, Inc. | Light emitting diode (led) mass-transfer apparatus and method of manufacture |
US20190035688A1 (en) | 2017-07-26 | 2019-01-31 | Ultra Display Technology Corp. | Method of batch transferring micro semiconductor structures |
JP2019114659A (en) | 2017-12-22 | 2019-07-11 | 東レエンジニアリング株式会社 | Mounting method and mounting device |
JP2019138949A (en) | 2018-02-06 | 2019-08-22 | 株式会社ブイ・テクノロジー | Method for manufacturing led display |
JP2019175978A (en) | 2018-03-28 | 2019-10-10 | 東レエンジニアリング株式会社 | Transfer board and mounting method using the same and manufacturing method of picture display unit |
JP2020043188A (en) | 2018-09-10 | 2020-03-19 | 東レエンジニアリング株式会社 | Manufacturing method for packaging substrate and packaging substrate |
-
2020
- 2020-03-23 JP JP2020051720A patent/JP7463153B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018506166A (en) | 2015-08-18 | 2018-03-01 | ゴルテック.インク | Pre-exclusion method, manufacturing method, apparatus and electronic apparatus for micro light-emitting diode |
JP2017098354A (en) | 2015-11-20 | 2017-06-01 | 日東電工株式会社 | Method for manufacturing sealed semiconductor element and method for manufacturing semiconductor device |
WO2019005818A1 (en) | 2017-06-26 | 2019-01-03 | Tesoro Scientific, Inc. | Light emitting diode (led) mass-transfer apparatus and method of manufacture |
US20190035688A1 (en) | 2017-07-26 | 2019-01-31 | Ultra Display Technology Corp. | Method of batch transferring micro semiconductor structures |
JP2019114659A (en) | 2017-12-22 | 2019-07-11 | 東レエンジニアリング株式会社 | Mounting method and mounting device |
JP2019138949A (en) | 2018-02-06 | 2019-08-22 | 株式会社ブイ・テクノロジー | Method for manufacturing led display |
JP2019175978A (en) | 2018-03-28 | 2019-10-10 | 東レエンジニアリング株式会社 | Transfer board and mounting method using the same and manufacturing method of picture display unit |
JP2020043188A (en) | 2018-09-10 | 2020-03-19 | 東レエンジニアリング株式会社 | Manufacturing method for packaging substrate and packaging substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2021150614A (en) | 2021-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109791959B (en) | Transfer method, mounting method, transfer device, and mounting device | |
CN111341801B (en) | Light-emitting diode substrate repairing device and method | |
KR20190000582A (en) | Chip mounting apparatus and method using the same | |
JP7463153B2 (en) | Mounting method and mounting device | |
US10984708B1 (en) | Manufacture LED displays using temporary carriers | |
WO2018061896A1 (en) | Transfer method, mounting method, transfer device, and mounting device | |
JP2018032740A (en) | Mounting method and mounting apparatus | |
CN111326454A (en) | Method for manufacturing element array and method for removing specific element | |
WO2021117753A1 (en) | Collection lens height adjusting method, chip transfer method, collection lens height adjusting device, and chip transfer device | |
KR20210091640A (en) | Method of manufacturing display apparatus, display apparatus, and structure for manufacturing display apparatus | |
CN111512423B (en) | Mounting method and mounting device | |
JP6817826B2 (en) | Mounting method and mounting device | |
JP6916104B2 (en) | Mounting method and mounting device | |
JP7152330B2 (en) | Holding device, transfer device and transfer method | |
WO2021193135A1 (en) | Mounting method, mounting device, and transfer device | |
KR102565265B1 (en) | Micro led manufacturing system and micro led manufacturing method | |
CN112313776A (en) | Sapphire substrate for semiconductor element formation, method for manufacturing sapphire substrate for semiconductor element formation, and semiconductor element transfer method | |
WO2021145522A1 (en) | Method of manufacturing display apparatus, display apparatus, and structure for manufacturing display apparatus | |
JP2022121826A (en) | Chip component removing method and chip component removing device | |
KR20220102412A (en) | Method of bonding a die on a base substrate | |
KR102361309B1 (en) | Apparatus and method for removing mini led chip, and system and method for repairing mini led display module using the same | |
KR102458870B1 (en) | Repairing apparatus and method | |
US20230389191A1 (en) | Method of manufacturing an electronic device | |
CN117637584A (en) | Pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7463153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |