JP7457166B2 - デュアルレベル管理 - Google Patents

Description

本開示は、受信回路に関し、詳細には、記憶されたアクセス許可にしたがって読み取り要求又は書き込み要求を処理するように構成された受信回路に関する。

システムオンチップなどのプロセッシングデバイスは、異なる機能を有する複数の異なるコンポーネントを備える。プロセッシングデバイスは、例えば、メモリに記憶されたデータに対する演算を実行するコンピュータ可読命令を実行するように構成された複数の異なるプロセッシング要素を備え得る。

プロセッシング要素に加えて、プロセッシングデバイスは、プロセッシングデバイスが動作できるようにする付加的な要素、例えば、リセットレジスタ、交換回路などを備え得る。プロセッシングデバイスの異なる要素の多くは、プロセッシングデバイスの異なる要素間で制御情報を交換するインターコネクトを介して、プロセッシングデバイスの他の要素によってアクセスされ得る。

プロセッシングデバイスの要素がプロセッシングデバイスの他の要素に関連付けられたストレージに対して読み取り又は書き込みし得るプロセッシングデバイスを設計する場合、セキュリティ面を考慮することが重要である。特に、プロセッシングデバイスの他の要素に対して読み取り要求又は書き込み要求を発行することができるプロセッシングデバイスの特定の要素は、信頼できない第三者ソフトウェア又はファームウェアからの命令を実行したり、そのような命令に応答することであったりすることがある。したがって、プロセッシングデバイスの特定の要素へのアクセスを制限することが望ましい場合がある。

プロセッシングシステムのある要素が１つ又は複数のエンティティからのアクセス要求を受信した場合、セキュリティ上の理由から、この要素へのアクセスを制限することが望ましい場合がある。このアクセス制限は、この要素に対するアクセス許可を信頼できるエンティティに定義させることによって行うことができ、このアクセス許可は、到来する読み取り要求又は書き込み要求がこの要素によってサービスされるか否かを定める。しかしながら、アクセス許可を定義することが特定の信頼できるエンティティにのみ制限される場合、アクセスを制御できる柔軟性が低下し得る。例えば、他の当事者が自らアクセスを制御することによりデバイスにおけるセキュリティ上の利益を行使する能力を制限することになり得る。一方、信頼できないエンティティがアクセス許可を定義することを許可された場合、このことはセキュリティ上のリスクをもたらし得る。

第１の態様によれば、受信回路であって、受信回路が、少なくとも１つの制御バスを介してアクセス可能な複数の要求回路からの複数の読み取り要求又は書き込み要求を受信するように構成された少なくとも１つのインターフェースであって、読み取り要求又は書き込み要求のそれぞれが、受信回路に関連付けられた少なくとも１つのストレージにアクセスするための要求である、少なくとも１つのインターフェースと、複数の許可設定を記憶するように構成された少なくとも１つのレジスタであって、複数の許可設定のそれぞれが、複数の要求回路のうちの１つによる少なくとも１つのストレージへのアクセスが許可されているか否かを示す、少なくとも１つのレジスタと、プロセッシング回路であって、少なくとも１つのインターフェースにおいて受信された、少なくとも１つのストレージにアクセスするための複数の要求のうちの少なくとも１つに応じて、それぞれの要求を発行した要求回路のうちの１つに対してアクセスが許可されていないという許可設定における指示に応じて、読み取り要求又は書き込み要求がサービスされることを阻止し、第１の管理ユニットから受信された、少なくとも１つのレジスタに対する１つ又は複数の書き込み要求に応じて、要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように許可設定を更新し、その後、第２の管理ユニットから受信された、要求回路のうちの１つ又は複数に対するアクセスを許可するように許可設定を更新するための１つ又は複数の書き込み要求に応じて、要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように第１の管理ユニットが許可設定に書き込んでいると判定したことに応じて、要求回路のうちの１つ又は複数に対するアクセスを許可するために許可設定を更新することを阻止するように構成されるプロセッシング回路とを備える、受信回路が提供される。

２つのエンティティ（すなわち、第１の管理ユニット及び第２の管理ユニット）が受信回路に関連付けられたストレージへのアクセスを制御できるようにすることによって、これら２つの異なるエンティティはデバイスに対するセキュリティ上の利益を行使できる。しかしながら、第２の管理ユニット（第１の管理ユニットによって信用されていない場合がある）は、第１の管理ユニットによって課された特定のセキュリティレイヤを削除することが阻止される。各セキュリティレイヤは、異なるエンティティに対してアクセス制限を課すために使用され得る。したがって、受信回路は、安全であり、且つ異なるエンティティが独自のセキュリティ設定を付加することを可能にする柔軟性をもたらす。

いくつかの実施形態では、プロセッシング回路が、第２の管理ユニットから受信された要求回路のうちの１つ又は複数に対するアクセスを阻止するように許可設定を更新するための１つ又は複数の更なる書き込み要求に応じて、アクセスが阻止されていると示すように許可設定の更新を許可するように構成される。

いくつかの実施形態では、許可設定が、複数の第１の許可設定と複数の第２の許可設定とを含み、複数の要求回路のそれぞれが、第１の許可設定のうちの１つ及び第２の許可設定のうちの１つに関連付けられる。

いくつかの実施形態では、プロセッシング回路が、第２の管理ユニットから受信された、少なくとも１つのストレージへの読み取り要求又は書き込み要求のうちの少なくとも１つのそれぞれについて、それぞれの要求が第２の管理ユニットから受信されたと判定されたことに応じて、複数の第２の許可設定とは無関係にそれぞれの要求にサービスするように構成される。

いくつかの実施形態では、プロセッシング回路が、第２の管理ユニットから受信された、少なくとも１つのストレージへの読み取り要求又は書き込み要求のうちの少なくとも１つのそれぞれについて、アクセスが許可されていないという第１の許可設定における指示に応じてそれぞれの要求がサービスされることを阻止するように構成される。

いくつかの実施形態では、それぞれの読み取り要求又は書き込み要求がサービスされることを阻止することが、要求の発信元である要求回路が、第１の許可設定又は第２の許可設定の一方又は両方において、アクセスが許可されていないと示す少なくとも１つの設定に関連付けられていると判定されたことに応じて実行される。

いくつかの実施形態では、プロセッシング回路が、第１の管理ユニットから受信された少なくとも１つのストレージへの読み取り要求又は書き込み要求のうちの少なくとも１つについて、それぞれの要求が第１の管理ユニットから受信されたと判定されたことに応じて、許可設定とは無関係にそれぞれの要求にサービスするように構成される。

いくつかの実施形態では、要求回路のそれぞれが、複数の読み取り要求又は書き込み要求のうちの少なくとも１つを生成するコンピュータ可読命令を実行するように構成された少なくとも１つのプロセッサに関連付けられる。

いくつかの実施形態では、要求回路のそれぞれが、複数の読み取り要求又は書き込み要求のうちの少なくとも１つを生成するように構成された回路に関連付けられ、回路がフィールドプログラマブルゲートアレイ又は特定用途向け集積回路のうちの少なくとも一方を含む。

いくつかの実施形態では、複数の要求回路のうちの少なくとも１つが、第１の管理ユニット又は第２の管理ユニットに属する。

いくつかの実施形態では、プロセッシング回路が、第１の管理ユニット及び第２の管理ユニットからの少なくとも１つのレジスタへの書き込み要求を受信する前に、第３の管理ユニットから第１の管理ユニットの識別子を受信し、少なくとも１つのレジスタにおいて第１の管理ユニットの識別子を記憶し、第１の管理ユニットから受信された、少なくとも１つのレジスタへの１つ又は複数の書き込み要求に応じて、要求における識別子が、少なくとも１つのレジスタにおける第１の管理ユニットの識別子と一致すると判定したことに応じて、１つ又は複数の許可設定を更新するように構成される。

いくつかの実施形態では、第３の管理ユニットが、第１の管理ユニットの識別子を１つ又は複数のヒューズに記憶する。

いくつかの実施形態では、プロセッシング回路が、第１の管理ユニットから、第２の管理ユニットの識別子を受信し、少なくとも１つのレジスタにおいて第２の管理ユニットの識別子を記憶し、その後、第２の管理ユニットから受信された、少なくとも１つのレジスタへの１つ又は複数の更なる書き込み要求に応じて、要求における識別子が、少なくとも１つのレジスタにおける第２の管理ユニットの識別子と一致すると判定したことに応じて、１つ又は複数の許可設定を更新するように構成される。

いくつかの実施形態では、プロセッシング回路が、少なくとも１つのインターフェースにおいて受信された少なくとも１つのストレージにアクセスするための要求の少なくとも１つのそれぞれに応じて、それぞれの要求において示された少なくとも１つのストレージにおける少なくとも１つのアドレスにおいて読み取り要求又は書き込みを実行させるように構成される。

いくつかの実施形態では、少なくとも１つのレジスタが、１つ又は複数のアクセス許可が適用されない少なくとも１つのアドレスの指示を含み、プロセッシング回路が、受信された要求のうちの１つが、アクセス許可が適用されない少なくとも１つのアドレスの指示に一致するアドレスを示すと判定したことに応じて、要求にサービスするように構成される。

いくつかの実施形態では、プロセッシング回路が、第１の管理ユニット及び第２の管理ユニットのうちの少なくとも１つから受信された１つ又は複数の書き込み要求に応じて、１つ又は複数のアクセス許可が適用されない少なくとも１つのアドレスの指示を少なくとも１つのレジスタに書き込むように構成される。

いくつかの実施形態では、少なくとも１つのインターフェースにおいて受信された少なくとも１つのストレージにアクセスするための要求のうちの少なくとも１つのそれぞれに応じて、１つ又は複数の許可設定のいずれかにおける、アクセスが許可されていないという指示に応じて、要求の失敗を示すパケットを、それぞれの要求の発信元の要求回路に送信する。

いくつかの実施形態では、受信回路が、集積回路における使用に適する。

第２の態様によれば、第１の態様の受信回路を備える集積回路であって、集積回路がホストシステムのためのアクセラレータサブシステムとして機能するように構成される、集積回路が提供される。

いくつかの実施形態では、第２の管理ユニットが、ホストシステム上で稼働するハイパーバイザに関連付けられる。

いくつかの実施形態では、集積回路は、データに対する演算を実行するためのコンピュータ可読命令を実行するように構成された複数のプロセッシングユニットであって、複数のプロセッシングユニットのそれぞれが制御レジスタを備え、少なくとも１つのストレージがプロセッシングユニットの制御レジスタを備える、複数のプロセッシングユニットを備える。

第３の態様によれば、受信回路により実施される方法であって、本方法が、複数の要求回路のうちの１つに対して受信回路に関連付けられた少なくとも１つのストレージへのアクセスが許可されているか否かを示す複数の許可設定を記憶することと、第１の管理ユニットから受信された、少なくとも１つのレジスタへの１つ又は複数の書き込み要求に応じて、要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように許可設定を更新することと、その後、第２の管理ユニットから受信された、要求回路のうちの１つ又は複数に対してアクセスを許可するように許可設定を更新するための１つ又は複数の書き込み要求に応じて、要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように第１の管理ユニットが許可設定に書き込んでいると判定したことに応じて、要求回路のうちの１つ又は複数に対するアクセスを許可するための許可設定を更新することを阻止することと、少なくとも１つの制御バスを介してアクセス可能な複数の要求回路から、受信回路に関連付けられた少なくとも１つのストレージにアクセスするための要求である複数の読み取り要求又は書き込み要求を受信することと、受信回路に関連付けられた少なくとも１つのストレージにアクセスするための複数の要求のうちの少なくとも１つのそれぞれに応じて、それぞれの要求を発行した要求回路のうちの１つに対してアクセスが許可されていないという許可設定における指示に応じて、それぞれの読み取り要求又は書き込み要求がサービスされることを阻止することとを含む、方法が提供される。

第４の態様によれば、受信回路のプロセッサに第３の態様による方法を実行させるコンピュータプログラムが提供される。

第５の態様によれば、第４の態様によるコンピュータプログラムを記憶する非一時的コンピュータ可読媒体が提供される。

本発明をよりよく理解するために、また、本発明がどのように実施され得るかを示すために、ここで、添付の図面を例として参照する。

イニシエータとターゲットとの間でパケットを交換するための制御バスを示す。 ネットワークを介して送信するためのデータパケットのヘッダのフィールドを示す。 ターゲットの一例を示す。 ターゲット－イニシエータ基準で定義された２つのレベルを含む１セットのアクセス許可の一例を示す。 レベル１マネージャがアクセス許可に書き込んだか否かをフラグで示している複数セットのアクセス許可の一例を示す。 レベル１マネージャがアクセス許可に書き込んだか否かをフラグで示している複数セットのアクセス許可の更なる例を示す。 制御バスを使用して実施される例示的な方法を示す。 受信回路により実施される例示的な方法を示す。

本明細書で説明される技術は、プロセッシングユニットにより実施され得る。本技術が実施され得る例示的なプロセッシングユニットは、本発明者らによる先の米国特許出願第１５／８８５９２５号明細書に記載されたインテリジェンスプロセッシングユニット（Ｉｎｔｅｌｌｉｇｅｎｃｅ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＩＰＵ）であり、同米国特許出願の内容は参照により組み込まれる。ただし、本明細書で説明される技術は他のタイプのデバイスにも適用され得る。

制御トラフィックを運ぶための制御バスが集積回路（すなわち、チップ）により実施される。図１を参照すると、図１には、例示的な制御バス７００が示されている。制御バス７００は、リングにおいてシングルワード制御トラフィックを運ぶためのデータパスである。制御バス７００はパイプライン化されたデータバスであり、パイプライン化されたデータバスを介して、データパケットが、制御バス７００に印加されるクロックパルスによって決まる速度でパイプラインにおけるステージ間を移動する。リングは複数のノード７１０を備え、トラフィックが、あるノード７１０から次のノード７１０へとリングを周回する流れの方向に通る。リングでは、各ノードの出力ポート７５０が次のノード７１０の入力ポート７６０に接続される。

ノード７１０のうちのいくつかは、バスターゲット７２０に関連付けられたストレージに対する読み取り要求又は書き込み要求を受信するための受信回路７２０（本明細書ではバスターゲット７２０と呼ばれる）への接続部を備える。また、ノードのうちのいくつかは、読み取り要求又は書き込み要求を発行する要求回路７３０（本明細書ではバスイニシエータ７３０と呼ばれる）への接続部を備える。実施形態では、制御バス７００は、最大１６個のバスイニシエータと５１２個のバスターゲットとの間でトラフィックを運ぶ。したがって、ノード７１０は、バスイニシエータ７３０又はバスターゲット７２０を制御バス７００に接続する、制御バス７００におけるブロックである。

バスイニシエータ７３０を組み込んでいるオンチップコンポーネント／デバイスの例としては、ソフトウェア又はファームウェアを実行するオンチッププロセッサ、Ｉ／Ｏポート（例えば、ＰＣＩｅによってＩＰＵに接続された外部プロセッサ上で稼働しているソフトウェアからの要求を受信するＰＣＩ ｅｘｐｒｅｓｓエンドポイント）、チップ上の他のハードウェアユニットと通信するために制御バスを使用するハードウェアユニットが挙げられる。これらのコンポーネントのそれぞれが、それらの要求回路／バスイニシエータ７３０を介して読み取り要求又は書き込み要求を発行することができる。すべてのバスイニシエータ７３０はチップ上にある。バスイニシエータ７３０を組み込んだコンポーネントもまた、バスイニシエータ７３０を介して読み取り要求又は書き込み要求を発行する要求ブロックを組み込んでいる。

バスターゲット７２０を含むオンチップコンポーネント／デバイスの例としては、ハードウェアユニットの動作を制御するパラメータを記憶する制御レジスタを有するハードウェアユニット、オンチップストレージ（例えば、ＳＲＡＭ又は不揮発性メモリ）、オフチップストレージへのブリッジ（ＤＲＡＭメモリコントローラなど）、制御バス通信プロトコルで記述されたパケットを他のプロトコルに変換するための回路が挙げられる。このようなバスターゲット７２０のそれぞれが、読み取られたり書き込まれたりし得るストレージに関連付けられる。すべてのバスターゲット７２０はチップ上にある。バスターゲット７２０を組み込んだコンポーネントのそれぞれもまた、バスターゲット７２０において受信された要求に応じて書き込まれたり読み取られたりし得るストレージを含む受信ブロックを含む。

バスイニシエータ７３０のそれぞれが、バスターゲット７２０に対して要求を発行し、バスターゲット７２０からコンプリーションを受信することができる。各要求は、バスターゲット７２０に関連付けられたストレージ（例えば、アタッチされたアドレス指定可能なエンティティ又は自動生成されたレジスタ）から読み取るコマンド、又はバスターゲット７２０に関連付けられたこのようなストレージに書き込む要求のいずれかである。このような要求を受信したことに応じて、バスターゲット７２０は、コンプリーションを発行することにより応答する。コンプリーションは、読み取り要求又は書き込み要求が成功したか否かを示すステータス更新を提供する。

制御バスノード７１０は、バスイニシエータ７３０及びバスターゲット７２０を制御バス７００に接続する。制御バスノード７１０は、制御バス７００のトランザクションルーティングを処理し、制御バス７００のアクセスプロトコルを管理する。各制御バスノード７１０は、バスイニシエータインターフェース又はバスターゲットインターフェースのいずれかを有し得る。

バスイニシエータ７３０は、制御バス７１０上に要求を発行し、それに応じて関連するコンプリーションを受信する。バスイニシエータ７３０に対して、バスイニシエータ７３０に接続されたノード７１０によるバスアクセスが許可されると、バスイニシエータ７３０は、そのノード７１０を介して制御バス７００上に自身の要求トランザクションを発行し得る。また、バスイニシエータ７３０は、自身が発行した読み取り要求又は書き込み要求に応じて、バスターゲット７２０からコンプリーションを受信する。

また、リングにおいては、要求トークン及びコンプリーショントークンが発行される。これらは、リングを循環し、制御バス７００へのアクセスに関してバスイニシエータ７３０とバスターゲット７２０との調停を可能にするパケットである。任意の時点でリングを循環しているトークンの数は、レギュレータ７４０によって制御される。まずレギュレータ７４０がトークンを発行し、そして、理解されるように、トークンが、バスイニシエータ７３０及びバスターゲット７２０によって、バスイニシエータ７３０及びバスターゲット７２０が要求及びコンプリーションを送信及び受信するときに追加及び削除される。トークンは、バスイニシエータ７３０及びバスターゲット７２０に対して、制御バス７００へのアクセスを許可するために使用される。制御バスレギュレータ７４０は、要求トークン及びコンプリーショントークンをバス７１０上に発行することによって制御バス７１０のアクセスを制御する役割を担う。制御バス７００上で循環している要求トークン及びコンプリーショントークンの数（数はレギュレータ７４０によって設定される）によって、制御バス７００がサポートする未処理のトランザクションの数が決まる。

トークンは、要求トークン及びコンプリーショントークンの形態を取る。要求トークンは、バスイニシエータ７３０に対して、制御バス７００へのアクセスを許可する。コンプリーショントークンは、バスターゲット７２０に対して、制御バス７００へのアクセスを許可する。要求トークンは、発行保留中の要求を有するバスイニシエータ７３０がトークンを受信し、制御バス７００からトークンを削除するまで、制御バス７００に沿って循環する。各要求トークンは識別子（ｉｎｉｔｉｄと呼ばれる）を含む。識別子ｉｎｉｔｉｄは、レギュレータ７４０又はリング内のバスイニシエータ７３０のうちの１つのいずれかを識別する。要求トークンがノード７１０に到着した場合、そのノード７１０のバスイニシエータ７３０が、要求トークンの識別子がそのバスイニシエータ７３０の識別子と一致すること、又は要求トークンの識別子がレギュレータ７４０の識別子と一致することのいずれかを判定したことに応じて、リングから要求トークンを削除する。したがって、要求トークンは、制御バス７００を循環し、要求トークンが、発行保留中の要求を有し、一致する識別子を含むバスイニシエータ７３０へのインターフェースを含むノード７１０に到着したとき、又は要求トークンがレギュレータ７４０の識別子を含む場合には、要求トークンが、発行保留中の要求を有する任意のバスイニシエータ７３０へのインターフェースを含むノード７１０に到着したときのいずれかの場合に削除される。

バスイニシエータ７３０が制御バス７００から要求トークンを削除した場合、バスイニシエータ７３０は、制御バス７００上に要求を発行する。要求は、書き込み要求又は読み取り要求であり得る。書き込み要求は、バスターゲット７２０に関連付けられたストレージに書き込む要求である。読み取り要求は、バスターゲット７２０に関連付けられたストレージから読み取る要求である。

書き込み要求は、ヘッダとペイロードとを含む。これらは、間を空けずに制御バス７００上に送信される。ペイロードは、１つ又は複数のバスターゲット７２０の関連付けられたストレージに書き込むことになっているデータを含む。書き込み要求はユニキャスト又はブロードキャストとすることができる。ユニキャスト書き込み要求は、制御バス７００上の識別された単一のバスターゲット７２０に対して発行される。ブロードキャスト書き込み要求は、制御バス７００上のすべてのバスターゲット７２０に対して発行される。

バスターゲット７２０がユニキャスト書き込み要求を受信した場合、バスターゲット７２０は、書き込み要求を受信したことに応じて、書き込みコンプリーションを発行する。書き込みコンプリーションは、書き込み要求を発行したバスイニシエータ７３０に返される。書き込みコンプリーションは、書き込み要求が成功したか否かの指示を含む。ブロードキャスト書き込み要求の場合、バスターゲット７２０から書き込みコンプリーションは返されない。

読み取り要求はそれぞれ、ペイロードがなくヘッダを含む。読み取り要求はユニキャストである。読み取り要求を受信したバスターゲット７２０は、読み取りコンプリーションを発行することにより応答する。読み取りコンプリーションは、ヘッダとペイロードとを含み、ペイロードは、読み取り要求において示されるアドレスから読み取ったデータを含む。読み取りコンプリーションはまた、読み取り要求が成功したか否かの指示を含む。この指示は、読み取ったコンプリーションパケットのヘッダに含まれる。読み取りコンプリーションが、読み取り要求が成功しなかったという指示を含む場合、読み取りコンプリーションを受信したバスイニシエータ７３０は、ペイロードに含まれるデータを無視する。

図２を参照すると、図２は、制御バス７００上に発行されたパケットのうちの１つのヘッダ８００の一例を示す。ヘッダ８００は、読み取り要求、書き込み要求、読み取りコンプリーション、書き込みコンプリーション、要求トークン、又はコンプリーショントークンのヘッダであり得る。いくつかのこれらのパケットタイプは、特定のフィールドを含まないこともある。例えば、アドレスフィールド８４０は要求トークン及びコンプリーショントークンから省略され得る。

また、バス７００上を循環するパケットのうちのいくつかは、ペイロード（例えば、書き込み要求又は読み取りコンプリーション）を含むが、これらは図２には示していない。ヘッダに沿って振られた数字はヘッダ８００のビットを示す。この例示的なヘッダ８００は３２ビットを含み、０～３のビットにトランザクションタイプ８１０が示され、４～７のビットにバスイニシエータ７３０又はレギュレータ７４０の識別子８２０が示され、８～１６のビットにバスターゲット識別子８３０が示され、１７～３１のビットにアドレスオフセット８４０が示される。これらの数は例に過ぎず、ヘッダ８００におけるビットの数及び様々なフィールドに対するビットの割り当ては、他の例では異なり得る。

ヘッダ８００は、トランザクションタイプの指示８１０を含む。この指示８１０は、パケットが読み取り要求、書き込み要求、読み取りコンプリーション、書き込みコンプリーション、要求トークン、又はコンプリーショントークンのいずれであるかを識別する。

ヘッダ８００は、バスイニシエータ７３０又はレギュレータ７４０のいずれかの識別子８２０を含む。これは、上述のｉｎｉｔｉｄフィールドである。要求パケットでは、識別子８２０は、バスイニシエータ７３０のうちのどれが制御バス７００上に要求パケットを提供したかを示す。コンプリーションパケットでは、識別子８２０は、コンプリーションのための宛先バスイニシエータ７３０を示す。要求トークンパケットの場合、識別子８２０は、レギュレータ７４０又はバスイニシエータ７３０のうちの１つのいずれかの識別子である。識別子８２０がレギュレータ７４０を識別する場合、要求トークンは、任意のバスイニシエータ７３０によって削除／消費され得る。識別子８２０がバスイニシエータ７３０のうちの１つを識別する場合、要求トークンは、識別子８２０によって識別されたバスイニシエータ７３０によってのみ削除／消費され得る。一方、コンプリーショントークンは、任意のバスターゲット７２０によって削除／消費され得る。いくつかの実施形態では、識別子８２０は、コンプリーショントークンパケットに存在しないこともある。他の実施形態では、コンプリーショントークンパケットにおける識別子８２０は、レギュレータ７４０を識別し得る。

ヘッダ８００は、バスターゲット７２０のうちの１つを識別するバスターゲット識別子フィールド８３０を含む。ユニキャスト要求パケットの場合、識別されたバスターゲット７２０は要求の宛先である。識別されたバスターゲット７２０は要求に応答する。ブロードキャスト要求パケットの場合、フィールド８３０は、パケットがブロードキャストパケットであるという指示を含む。

いくつかの場合では、バスターゲット７２０は複数のバスターゲット識別子に関連付けられ、異なるバスターゲット識別子が、バスターゲットに関連付けられた異なるストレージに関連付けられる。例えば、第１のバスターゲット識別子がバスターゲット７２０の管理レジスタに関連付けられることもある一方、第２のバスターゲット識別子が同じバスターゲット７２０に関連付けられた更なるストレージに関連付けられることもある。この場合、フィールド８３０は、特定のバスターゲット７２０に関連付けられたストレージのうちの１つを識別し得る。

コンプリーションパケットの場合、フィールド８３０は、コンプリーションパケットの発信元であるバスターゲット７２０を識別する。この情報は、デバッグの目的で使用され得る。複数のバスターゲット７２０が自身らの状態を単一のコンプリーションパケットに集約する場合（このことは、コンプリーションがブロードキャスト要求に応じて発行される場合に行われる）、フィールド８３０はバスターゲット７２０を識別しない。この場合、フィールド８３０は未定義のままとされる。

ヘッダ８００は、バスターゲットの関連付けられたストレージにあるアドレスを示すアドレスフィールド８４０を含む。このアドレスは、バスターゲット７２０に関連付けられた自動生成されたレジスタにおけるアドレスであり得る。アドレスは、バスターゲット７２０に関連付けられたアドレスウィンドウにおけるアドレスであり得る。要求パケットでは、このアドレスは、読み出し又は書き込みが実行されることになるアドレスを示す。コンプリーションパケットでは、アドレスフィールド８４０は、コンプリーションパケットがそれに応じて発行される対応する要求パケットのアドレスフィールド８４０に存在するのと同じアドレスを含む。

上述のように、バスターゲット７２０及びバスイニシエータ７３０による制御バス７００へのアクセスは、トークンシステムによって制御される。バスイニシエータ７３０は、バスイニシエータ７３０が接続されているノード７１０に到着した要求トークンをバスイニシエータ７３０が消費した場合にのみ、制御バス上に要求を発行し得る。バスターゲット７２０は、バスターゲット７２０が接続されているノード７１０に到着したコンプリーショントークンをバスターゲット７２０が消費した場合にのみ、制御バス７００上にコンプリーションを発行し得る。レギュレータ７４０は、トークンを発行し、ひいては、複数のトランザクションが同時に制御バス上で循環し得る程度を制御する役割を担う。

制御バス７００のトランザクションのライフサイクルは、２つの主なフェーズに分かれる。これらのフェーズとは、要求フェーズ及びコンプリーションフェーズである。

要求フェーズにおいて、バスイニシエータ７３０が保留中の要求を有する場合、バスイニシエータ７３０は、バスイニシエータ７３０が接続されたノード７１０に要求トークンが到着するのを待機する。要求トークンが接続されたノード７１０において受信されたとき、要求の識別子８２０がバスイニシエータ７３０自身又はレギュレータ７４０のいずれかを識別した場合、そのように判定したことに応じて、バスイニシエータ７３０は、要求トークンを消費し、トークンを保留中の要求に置き換える。制御バス７００のノード７１０のうちのいくつかは、アタッチされたバスイニシエータ７３０へのインターフェースを含む。このようなノード７１０のそれぞれにおけるインターフェースは、要求トークンにおけるイニシエータ識別子８２０を調べ、適切な識別子が存在すると判定されると、要求トークンをバスイニシエータ７３０に提供する。判定を行うインターフェースは、バスイニシエータ７３０自体のプロセッシングロジックの一部であってもよいし、ノード７１０の別個の回路であってもよい。

制御バス７００のノード７１０のうちのいくつかは、アタッチされたバスターゲット７２０へのインターフェースを含む。このようなノード７１０のそれぞれにおけるインターフェースは、要求パケットにおけるターゲット識別子８２０を調べ、要求パケットがアタッチされたバスターゲット７２０の識別子と一致する識別子を含む場合、要求パケットをバスターゲット７２０に提供する。判定を行うインターフェースは、バスターゲット７２０自体のプロセッシングロジックの一部であってもよいし、ノード７４０の別個の回路であってもよい。

バスターゲット７２０のそれぞれは、読み取り要求又は書き込み要求が制御バス７００上でバスイニシエータ７３０から受信されるバッファを含む。各バスターゲット７２０におけるバッファは、制御バス７００上のすべてのバスイニシエータ７３０からの要求を記憶し得るために十分に大きい。例えば、制御バス７００が１６個のイニシエータをサポートする場合、各バスターゲット７２０におけるバッファは少なくとも１６個の要求を記憶することができる。バスターゲット７２０のプロセッシングロジックは、バッファに記憶された要求を順番に処理し、対応するコンプリーションを制御バス７００上に発行させる。制御バス７００上のすべてのバスイニシエータ７２０から要求のためのバッファリング空間を設けることにより、各要求は、対応するバスターゲット７２０に到達すると削除される。

バスターゲット７２０のうちのいくつかは、低速バスターゲットとして構成される。低速バスターゲットは、自身に向けられた要求を受信すると、その要求を消費し、その要求に基づいて機能し、その要求を制御バス７００上で要求トークンに置き換える。

バスターゲット７２０のうちのいくつかは、高速バスターゲットとして構成される。高速バスターゲットは、要求を受信すると、その要求に基づいて機能するが（すなわち、自身の識別されたストレージアドレスへの読み取り又は書き込みによって）、その要求を制御バス上に循環させたままにするバスターゲット７２０である。換言すれば、要求を処理するバスターゲット７２０は要求を消費しない。代わりに、要求は、その要求を発行したバスイニシエータ７３０によって消費される。このバスイニシエータ７３０は要求を要求トークンに置き換え、その後、この要求トークンは制御バス７００上を循環する。バスターゲット７２０を高速バスターゲットとして構成することには、少なくとも２つの利点がある。第１に、複数のバスターゲット７２０によって処理されることになる要求は、ここではそのようなバスターゲット７２０のうちの最初のバスターゲット７２０によって消費されないため、この動作モードは、ブロードキャスト要求に関して有効に機能する。代わりに、要求は、要求が遭遇する最初のバスターゲット７２０によって消費されることなしに、複数のバスターゲット７２０のすべてに伝播する。第２に、バスイニシエータ７３０による要求トークンの再生成は、リング７００沿いの次のバスイニシエータ７３０が制御バス７００に最優先でアクセスし、結果として、より公平なバスアクセス方式がもたらされることを意味する。

要求フェーズに続いて、コンプリーションフェーズが実行される。コンプリーションフェーズにおいて、要求の受信及び処理に続いて、バスターゲット７２０がコンプリーションパケットを制御バス７００上に発行し、コンプリーションパケットは、対応する要求の発信元であるバスイニシエータ７３０によって消費される。保留中のコンプリーションを有するバスターゲット７２０は、バスターゲット７２０が接続されたノード７１０にコンプリーショントークンが到着した場合、バスターゲット７２０のコンプリーションを発行する。

バスターゲット７２０が制御バス７００から読み取り要求又は書き込み要求を受信した場合、読み取り要求又は書き込み要求がサービスされるか否かは、記憶されたアクセス許可が、要求の発信元であるバスイニシエータ７３０がそのバスターゲットにアクセスできることを示すか否かによって決まる。換言すれば、アクセス許可はバスイニシエータ－バスターゲット基準で定義される。これらのアクセス許可は、バスターゲット７２０の管理レジスタに保持された管理状態の一部である。

バスターゲット７２０及びバスイニシエータ７３０のそれぞれが、プロセッシングロジックと、上述のような動作を実行するためのストレージとを備える。プロセッシングロジックは、動作を実行するためにターゲット７２０又はイニシエータ７３０のメモリに記憶されたコンピュータ可読命令を実行するように構成されたプロセッシングロジックを含み得る。プロセッシングロジックは、代替的又は追加的に、フィールドプログラマブルゲートアレイ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ、ＦＰＧＡ）又は特定用途向け回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｃｉｒｃｕｉｔ、ＡＳＩＣ）を含み得る。

図３を参照すると、図３は、例示的なバスターゲット７２０を示す。バスターゲット７２０は、制御バス７００から受信された書き込み要求に応じて書き込まれ得るバスターゲット管理レジスタ９１０を備える。バスターゲットの管理レジスタ９１０に書き込む要求は、管理要求と呼ばれ得る。バスターゲット管理レジスタ９１０は、各バスイニシエータ７３０についてアクセス許可を記憶する。これらのアクセス許可は、後で詳述する第１の管理ユニット及び第２の管理ユニット（レベル１マネージャ及びレベル２マネージャとも呼ばれ得る）と呼ばれる選択されたユニットによって管理レジスタ９１０に書き込まれ得る。各管理ユニットは、アクセス許可を定義するためにターゲット管理状態への書き込み要求を発行するためのバスイニシエータ７３０を備える。

加えて、各バスターゲット７２０は、少なくとも１つのノード管理レジスタ９４０を備える。ノード管理レジスタ９４０は、バスターゲット７２０におけるすべてのノード管理レジスタ９４０に対して共通の状態のセットを書き込む専用のノード管理ブロードキャスト書き込み要求を介して書き込まれ得る。このブロードキャスト書き込みは、本明細書ではレベル０マネージャと呼ばれる更なる管理ユニットによって行われ、これについては後で詳述する。

少なくとも１つのバスターゲット管理レジスタ９１０に加えて、バスターゲット７２０は、バスターゲット７２０が属するコンポーネントの受信ブロック９５０の一部である付加的なストレージ９２０に関連付けられる。付加的なストレージ９２０は、アドレス指定可能なウィンドウを介してアクセス可能な自動生成されたレジスタ及び／又はストレージを含み得る。この付加的なストレージ９２０は、更なるバスを介してアドレス指定可能なチップ２のタイル４上に制御レジスタを含み得る。この付加的なストレージ９２０は、ＰＣＩリンクを介してアクセス可能なホストストレージなどのオフチップストレージへのアクセスを可能にし得る。この場合、付加的なストレージ９２０は、メモリに書き込まれたデータをホストストレージに提供するホストディスパッチャのメモリである。

バスターゲット７２０は、要求ポートとコンプリーションポートとを備えるインターフェースを介して制御バス７１０に接続する。要求ポートは、制御バス７００からの読み取り要求及び書き込み要求を受信し、これらの要求は、要求バッファ９６０にバッファリングされた後、プロセッシングロジック９３０に渡される。コンプリーションポートは、コンプリーションバッファ９７０から制御バス７００上にコンプリーションを送信する。プロセッシングロジック９３０は、ハードウェア又はソフトウェアにより実現された機能を実行し得る。プロセッシングロジック９３０は、ＡＳＩＣ、ＦＰＧＡ、又はバスターゲット７２０の少なくとも１つのメモリに記憶されたコンピュータ可読命令を実行するように構成された少なくとも１つのプロセッサのうちの１つ又は複数を備え得る。

プロセッシングロジック９３０は、バスターゲット７２０において受信された読み取り／書き込み要求に存在するバスイニシエータ識別子を調べ、読み取り／書き込み要求で識別されたバスイニシエータ７３０に関連付けられた記憶されたアクセス許可をレジスタ９１０において調べることにより、要求がサービスされるべきか否かを判定する。読み取り／書き込み要求において識別されたバスイニシエータ７３０が、記憶されたアクセス許可がバスターゲット７２０に関連付けられたストレージ９２０にアクセスできることを示す場合、バスターゲット７２０は、読み取り／書き込みの実行を可能にすることにより要求にサービスすると決定する。その次に、プロセッシングロジック９３０は、コンプリーションパケットを制御バス７００上に送信させる。読み取り／書き込み要求において識別されたバスイニシエータ７３０が、バスターゲット７２０に関連付けられたストレージ９２０へのアクセスが許可されないとアクセス許可が示す場合、バスターゲット７２０は、要求にサービスしない。この場合、バスターゲット７２０は、要求を送信したバスイニシエータ７３０に対して、要求が成功裏に実行されなかったことを示すコンプリーションパケットを返す。このコンプリーションパケットは、プロセッシングロジック９３０によってコンプリーションポートを介して送信される。コンプリーションパケットは、コンプリーションバッファ９７０でバッファリングされた後、コンプリーションポートを介して送信される。

バスターゲット管理レジスタ９１０は管理状態情報を記憶する。すべてのバスターゲット７２０が、管理空間に存在するレジスタ９１０を含む。バスターゲット管理状態に含まれる情報のタイプは、バスターゲット７２０のそれぞれにおいて同じである。しかしながら、バスターゲット管理状態は、バスターゲットごとに異なる設定でプログラムされ得る。バスターゲット管理状態は、各バスイニシエータ７３０について各バスターゲット７２０において定義されているアクセス許可を含む。バスターゲット管理状態は、バスターゲット７２０を介してアクセス可能なストレージの特定のアドレスのうち、ホワイトリストに登録されたアドレス、すなわち、アクセス許可がこれらのアドレスに適用されず、バスイニシエータ７３０のいずれからも読み取り及び書き込みできるアドレスの指示を含み得る。

更なる管理状態（ノード管理状態と呼ばれる）が、バスターゲット７２０のレジスタ９４０に記憶される。ノード管理状態は、すべてのバスターゲット７２０について同じ設定でプログラムされる。このことは、バスイニシエータ７３０のうちの１つ又は複数がバスターゲット７２０に対して１つ又は複数のブロードキャスト書き込み要求を発行することによって達成され得る。ノード管理状態は、レベル１マネージャの識別情報を含む。ノード管理状態は、レベル２マネージャの識別情報を含む。ノード管理状態は、システムヒューズボックスから配信される、レベル１マネージャの識別情報を含むヒューズ状態設定を含む。

各バスイニシエータ７３０は、プログラム可能ではないハードウェアにおいて割り当てられた一意イニシエータＩＤを有する。すべてのバスターゲット７２０におけるノード管理レジスタ９４０は、レベル２マネージャのバスイニシエータ７３０のイニシエータＩＤを定義する。このことは、プログラム可能に設定され得るが、レベル１マネージャによって発行される書き込み要求によってのみ可能である。レベル２マネージャのバスイニシエータ７３０のＩＤは、すべてのターゲット７２０の各レジスタ９４０において同じでなければならないため、レベル１マネージャは、バス７００上のすべてのバスターゲット７２０に対してブロードキャスト書き込みを用いて、このＩＤを書き込む。

各バスターゲット７２０はまた、ストレージ９２０に関連付けられる。バスターゲット管理レジスタ９１０とは異なり、関連付けられたストレージ９２０は異なる形態を取ることがあり、バスターゲット７２０によって異なる。したがって、（バスターゲット７２０間でレジスタ９１０において保持された状態が異なっていても）各バスターゲットについて同じであるバスターゲット管理レジスタ９１０とは異なり、関連付けられたストレージ９２０のコンポーネントは各バスターゲット７２０で異なる。

バスターゲット７２０が、読み取り／書き込み要求を受信した場合、バスターゲット７２０は、要求に含まれるバスターゲット識別子８３０に基づいて、レジスタ９１０に向けられた読み取り／書き込み要求と、ストレージ９２０に向けられた読み取り／書き込み要求とを区別する。各バスターゲット７２０は、２つの異なる識別子に関連付けられる。これらの識別子のうちの１つ目は、レジスタ９１０に関連付けられた識別子である一方、これらの識別子のうちの２つ目は、関連付けられたストレージ９２０に関連付けられた識別子である。プロセッシングロジック９３０は、バスターゲット識別子８３０を調べ、このバスターゲット識別子８３０に依存して読み取り／書き込み要求が処理されるべきレジスタ９１０及びストレージ９２０のうちの一方を選択する。

レジスタ９１０に記憶されたアクセス許可は、プロセッシングロジック９３０によって、ストレージ９２０に対して読み取り又は書き込みを行う受信された要求をどのように処理するかを決定するために使用される。プロセッシングロジック９３０は、読み取り要求又は書き込み要求を受信し、要求に含まれるバスイニシエータ識別子を調べる。プロセッシングロジック９３０は、そのバスイニシエータ７３０に対するアクセス許可をバスターゲット管理レジスタ９１０で調べるためにバスイニシエータ識別子を使用する。バスイニシエータ７３０の関連付けられた許可設定に基づいて、バスイニシエータ７３０が関連付けられたストレージ９２０にアクセスできると判定した場合、プロセッシングロジック９３０は、要求を満足させる。この場合、ストレージ９２０への読み取り／書き込みが実行される。一方、バスイニシエータ７３０の関連付けられた許可設定に基づいて、バスイニシエータ７３０が関連付けられたストレージ９２０にアクセスできないと判定した場合、プロセッシングロジック９３０は、書き込み要求又は読み取り要求がサービスされるのを阻止する。

実施形態では、レジスタ９１０に記憶されたアクセス許可設定のセットは、アクセス許可の２つのサブセットを含む。それらの間において、アクセス許可のサブセットは、第１のコンポーネント（本明細書ではレベル１管理ユニットと呼ばれる）と第２のコンポーネント（本明細書ではレベル２管理ユニットと呼ばれる）とによって定義される。レベル１管理ユニット又はレベル２管理ユニットのいずれかが、アクセス許可のサブセットのいずれかに書き込むことができる。しかしながら、レベル２管理ユニットは、レベル１マネージャによってアクセスを阻止するように設定されているアクセス許可設定を更新できない。

アクセス許可設定の各サブセットは、各バスイニシエータ７３０に関連付けられた設定を含む。所与のバスイニシエータ７３０において、そのバスイニシエータ７３０のアクセス許可設定のいずれかが、アクセスが許可されていないという指示を含む場合、バスイニシエータ７３０から受信された読み取り要求又は書き込み要求はサービスされない（レベル１管理ユニット及びレベル２管理ユニットにはこの規則に対する例外が適用される）。しかしながら、レベル１管理ユニットからのストレージ９２０に対する読み取り要求又は書き込み要求は、常にサービスされる。レベル２管理ユニットからのストレージ９２０に対する読み取り要求又は書き込み要求は、レベル２マネージャについてはアクセスが許可されないとレベル１許可設定が示すのではない限りサービスされる。このように、レベル１設定は、レベル２マネージャによるアクセスも阻止し得るため、レベル２設定よりも優先される。

図４を参照すると、図４は、アクセス許可の設定に関する様々な可能性を示す。表１１００に示すように、各バスイニシエータ７３０は、アクセス許可の各レベルに１つずつ、２つ異なる設定に関連付けられる。バスイニシエータ１の場合、レベル１アクセス許可とレベル２アクセス許可との両方が、設定１１００を記憶する特定のバスターゲット７２０に対してアクセスが許可されることを（０ｂによって）示す。したがって、バスイニシエータ１によって発行され、バスターゲット７２０において受信された要求は、バスターゲット７２０によってサービスされる、すなわち、読み取り又は書き込みが実行される。

バスイニシエータ２の場合、レベル１アクセス許可設定は、設定１１００を記憶する特定のバスターゲット７２０に対してアクセスが許可されることを（０ｂによって）示す。しかしながら、レベル２アクセス許可設定は、特定のバスターゲット７２０に対してアクセスが許可されないことを（１ｂによって）示す。したがって、（バスイニシエータ２がレベル１マネージャ又はレベル２マネージャに属さないと仮定して）バスイニシエータ２によって発行され、バスターゲット７２０において受信された要求は、バスターゲット７２０によってサービスされない、すなわち、読み取り又は書き込みが実行されない。

同様に、バスイニシエータ３の場合、レベル２アクセス許可設定は、設定１１００を記憶する特定のバスターゲット７２０に対してアクセスが許可されることを（０ｂによって）示す。しかしながら、レベル１アクセス許可設定は、特定のバスターゲット７２０に対してアクセスが許可されないことを（１ｂによって）示す。したがって、（バスイニシエータ３がレベル１マネージャの一部ではないと仮定して）バスイニシエータ３によって発行され、バスターゲット７２０において受信された要求は、バスターゲット７２０によってサービスされない、すなわち、読み取り又は書き込みが実行されない。

バスイニシエータ４の場合、レベル１アクセス許可設定とレベル２アクセス許可設定との両方が、アクセスが許可されないことを示すため、（バスイニシエータ４がレベル１マネージャに属さないと仮定して）バスイニシエータ４からの要求は、バスターゲット７２０によってサービスされない、すなわち、読み取り又は書き込みが実行されない。

したがって、２レイヤのセキュリティが有効になっており、これにより、レベル２管理ユニットが、レベル２管理ユニット自身に適用されるレベル１セキュリティ要件に加えて、レベル２管理ユニット独自のセキュリティ要件を追加できる。つまり、いかなるバスイニシエータ７３０（レベル１マネージャ及びレベル２マネージャのもの以外）によってなされた要求に対しても、管理ユニットのいずれかから配信された設定によってアクセスがブロックされ得る。

次に、レベル１管理ユニット及びレベル２管理ユニットが許可設定をどのように構成するかを説明する。再び図１及び図３を参照する。上述のように、バスターゲット管理レジスタ９１０は、関連するバスターゲット７２０に関して、アクセス許可設定を含む管理状態を記憶する。この管理状態は、関連するバスターゲット７２０のバスターゲット管理レジスタ９１０に関連付けられたバスターゲット識別子を伴う書き込み要求を制御バス７００上に発行する管理ユニットによって書き込まれ得る。管理ユニットのものとは異なる他のバスイニシエータ７３０は、管理状態に書き込むことができない。

バスイニシエータ７３０のうちの１つは、第３の管理ユニットに属する（レベル０マネージャと呼ばれる）。レベル０マネージャは、製造時に設定され、変更できない特定の状態を含む。レベル０マネージャはシステムヒューズボックスである。レベル０マネージャは、システム内のノード７１０及びバスターゲット７２０にレベル０マネージャの状態を配信するために、書き込み要求を制御バス７００上に発行するように構成される。書き込み要求は、バスイニシエータ識別子８２０として、レベル０マネージャの識別子を含む。各バスターゲット７２０は、自身のバスターゲット管理レジスタ９１０に対する受信された書き込み要求におけるバスイニシエータ識別子８２０がレベル０マネージャの識別子と一致すると判定したことに応じて、ノード管理レジスタ９４０における自身の状態を更新する。

レベル０マネージャが配信する状態はレベル１マネージャの識別子を含み、レベル１マネージャの識別子は、各バスターゲット７２０のバスターゲット管理レジスタ９１０に記憶される。そうすると、レベル１マネージャは、バスターゲット７２０によってレベル１マネージャとして認識されるため、バスターゲット管理レジスタ９１０における特定の状態を更新するための書き込み要求を発行し得る。レベル１マネージャは、ターゲット７２０のそれぞれのバスターゲット管理レジスタ９１０にレベル２マネージャの識別子を書き込むための書き込み要求を（レベル１マネージャ自身の要求回路を介して）発行し得る。ターゲット７２０へのレベル２マネージャの識別子の書き込みは、更なるバスアクティビティが行われることが許可される前に実行される。レベル２マネージャの識別子がターゲット７２０に配信されると、レベル２マネージャは、バスターゲット７２０によってレベル２マネージャとして認識されるため、バスターゲット管理レジスタ９１０における特定の状態を更新するための書き込み要求を（レベル２マネージャ自身の要求回路を介して）発行し得る。

レベル１マネージャは、バスターゲット管理レジスタ９１０に保持されたレベル１許可設定又はレベル２許可設定を更新し得る。レベル２マネージャもまた、バスターゲット管理レジスタ９１０に保持されたレベル１許可設定又はレベル２許可設定を更新し得る。レジスタ９１０に保持されたレベル１許可設定又はレベル２許可設定を更新するための、到来する書き込み要求がバスターゲット７２０において受信されると、プロセッシングロジック９３０は、書き込み要求に含まれるバスイニシエータ識別子８２０を識別する。バスイニシエータ識別子８２０がレジスタ９１０に記憶されたレベル１マネージャの識別子と一致した場合、プロセッシングロジック９３０は、書き込み要求にしたがって、レジスタ９１０におけるレベル１許可設定又はレベル２許可設定を更新させる。

レベル２マネージャもまた、レジスタ９１０に保持されたレベル１許可設定及びレベル２の許可設定を更新し得るが、それは、それらの許可設定が、アクセスを阻止するようにレベル１マネージャによって書き込まれていないことが条件である。換言すれば、レベル２マネージャはセキュリティレイヤを追加し得るが、レベル１マネージャによって追加されたセキュリティレイヤを削除することはできない。

レベル１マネージャがアクセス許可を削除した場合（すなわち、所与のバスイニシエータ７３０に対するアクセスが許可されないと示すように許可設定を変更した場合）、レベル２マネージャは、その後そのアクセスを再び有効にすることはできない。換言すれば、レベル２マネージャは、アクセスが許可されていないと示すようにレベル１マネージャによって設定されているアクセス許可設定を変更できない。このことは、レジスタ９１０に保持されたレベル１許可設定又はレベル２許可設定を更新するための、到来する書き込み要求がバスターゲット７２０において受信された場合、プロセッシングロジック９３０が、書き込み要求に含まれる識別子８２０から要求を送信したバスイニシエータ７３０を識別し、レジスタ９１０における記憶された指示をチェックして、レベル１マネージャがアクセスを阻止するようにターゲットのアクセス許可設定に書き込んだか否かを判定することによって実施され得る。バスイニシエータ識別子８２０がレジスタ９１０に記憶されたレベル２マネージャのバスイニシエータ７３０の識別子と一致し、レベル１マネージャがアクセスを阻止するように許可設定を設定していない場合、プロセッシングロジック９３０は、書き込み要求にしたがって、レジスタ９１０における許可設定を更新させる。バスイニシエータ識別子８２０が、レジスタ９１０に記憶されたレベル２マネージャ又はレベル１マネージャのいずれの識別子とも一致しない場合、プロセッシングロジック９３０は、要求にしたがって許可設定を更新することはせず、要求を送信したバスイニシエータ７３０に要求が失敗したことを示すコンプリーションを返す。バスイニシエータ識別子８２０が、レジスタ９１０に記憶されたレベル２マネージャの識別子と一致しないが、記憶された指示が、レベル１マネージャがアクセスを阻止するように許可設定を設定したことを示す場合、プロセッシングロジック９３０は、要求にしたがって許可設定を更新することはせず、要求を送信したバスイニシエータ７３０に要求が失敗したことを示すコンプリーションを返す。

システムが起動すると、レベル１マネージャは、まず、レベル１アクセス許可設定を定義するようにターゲット管理レジスタ９１０に書き込む。その後、レベル２マネージャは、レベル２アクセス許可設定を定義するようにターゲット管理レジスタ９１０に書き込む。したがって、レベル１マネージャは、まず、アクセス許可の第１のレイヤを定義する。次いで、レベル２マネージャは、レベル２マネージャ独自のレイヤアクセス許可を追加する。アクセス許可のレイヤのいずれかがバスイニシエータ７３０によるアクセスを阻止する場合、プロセッシングロジック９３０は、そのバスイニシエータ７３０がストレージ９２０に対して読み取り又は書き込みアクセスできないように阻止する。

アクセス許可の設定は、システム１０００の特定のソフトウェアエンティティが、チップ２のバスターゲットに関連付けられたストレージ９２０に対して読み取り又は書き込みアクセスできるようにすることを阻止するのに役立つ。このソフトウェアは信頼できない第三者ソフトウェアであり得、これにはアクセスを制限することが役立つ。

次に、デュアルレベル管理システムの適用例を提示する。

本例では、オンチッププロセッサがレベル１マネージャであり、ホスト９３上で稼働するハイパーバイザがレベル２マネージャである。信頼されたシステムハイパーバイザは、各バスターゲット７２０に関連付けられたストレージ９２０及び各バスターゲット７２０のバスターゲット管理レジスタ９１０にアクセスできる。換言すれば、レベル１アクセス許可は、レベル２マネージャに対してアクセスを阻止するようには設定されていない。しかしながら、ハイパーバイザは、レベル２マネージャとして、ホスト上で稼働するユーザ仮想マシンのアクセスを制限するためにレベル２アクセス許可を追加する自由を有する。これにより、不正な又は悪意のあるユーザプロセスによって、他のユーザのシステムの可用性が損なわれたり、他のユーザに属するデータが流出したりすることが阻止される。オンチッププロセッサは、オペレータのポリシーなど、必要な場合にレベル１アクセス許可を設定することは依然として自由である。オペレータは、例えば、特定のバスイニシエータ７３０（例えば、システムサービス外のもの）によるアクセスからオンチッププロセッサを排除するように決定することもできる。

第１の管理ユニット及び第２の管理ユニットによって行われるデュアルレベルの制御が、２セットのアクセス許可を有することにより実施されることを説明してきた。しかしながら、実施形態は、２セットのアクセス許可を使用することに限定されず、単一セットのアクセス許可のみを使用することもできる。図５を参照すると、図５は、このような場合のアクセス許可設定１３００のセットを示す。アクセス許可設定の一部として、第１の管理ユニットによってアクセスが阻止されているか否かを示すフラグが記憶される。

図５では、（イニシエータ１に対する）第１のアクセス許可設定と（イニシエータ３に対する）第３のアクセス許可設定との両方が、第１の管理ユニットがアクセス許可設定を変更していない場合を示している。第１の管理ユニットは、アクセスが許可されていないと示すようには関連するアクセス許可設定を変更していないため、フラグは、アクセス許可が第２の管理ユニットによって変更され得ると示す。この場合、設定は、第２の管理ユニットによって変更され得る。（イニシエータ２に対する）第２のアクセス許可設定は、アクセスが許可されると示すように第１の管理ユニットがアクセス許可設定を変更した場合を示す。第１の管理ユニットは、アクセスが許可されていないと示すようには関連するアクセス許可設定を変更していないため、フラグは、アクセス許可が第２の管理ユニットによって変更され得ると示す。この場合、第２の管理ユニットはアクセス許可設定を変更し得る。（イニシエータ４に対する）第４のアクセス許可設定は、アクセスが許可されないと示すように第１の管理ユニットがアクセス許可設定を変更した場合を示す。第１の管理ユニットは、アクセスが許可されていないと示すように関連するアクセス許可設定を変更したため、フラグは、アクセス許可が第２の管理ユニットによって変更できないと示す。この場合、第２の管理ユニットはアクセス許可設定を変更できない。

図５に示す表では、５番目の列は、設定が適用されるそれぞれのイニシエータ７３０に対してアクセスが許可されるか否かを示す。

図６を参照すると、図６は、バスターゲット７２０に記憶され得る許可設定１２００のセットの更なる例を示す。許可設定１２００のセットは、バスイニシエータ７３０のセットのそれぞれについてのレベル１許可設定及びレベル２許可設定と、各設定に関連付けられて、その設定が第１の管理ユニットによって設定されているか否かを示すフラグとを含む。

図６では、イニシエータ１及びイニシエータ３に関連付けられたレベル１アクセス許可設定の場合、レベル１管理ユニットは、アクセスを阻止するようにはこれらの設定に書き込んでいない。したがって、第２の管理ユニットはこれらの設定のどれでも変更し得る。イニシエータ４に関連付けられたレベル１アクセス許可設定の場合、第１の管理ユニットは、アクセスを阻止するようにこの設定に書き込んでいる。したがって、第２の管理ユニットはこの設定を変更できない。イニシエータ１、イニシエータ３、及びイニシエータ４に関連付けられたレベル２アクセス許可設定の場合、第１の管理ユニットは、アクセスを阻止するようにはこれらの設定に書き込みをしていない。したがって、第２の管理ユニットはこれらの設定のどれでも変更し得る。イニシエータ２に関連付けられたレベル２アクセス許可設定の場合、第１の管理ユニットは、アクセスを阻止するようにこの設定に書き込んでいる。したがって、第２の管理ユニットはこの設定を変更できない。

上述のように、特定のホワイトリストに登録されたアドレスがターゲット管理レジスタ９１０に定義され得る。ホワイトリストに登録されたアドレスの設定は、アクセス許可設定に関して上で述べたのと同様の規則にしたがう。第１の管理ユニットと第２の管理ユニットとは両方ともホワイトリストに登録されたアドレスのセットを定義し得る。しかしながら、第２の管理ユニットは、第１の管理ユニットによってアクセスが阻止されているストレージにおいてアドレスをホワイトリストに登録することはできない。プロセッシングロジック９３０は、このアドレスを含むストレージ９２０へのアクセスが第１の管理ユニットによって阻止されていると判定したことに応じて、ホワイトリストに登録されたアドレスを書き込むための書き込み要求がサービスされることを阻止する。

図７を参照すると、図７は、本出願の実施形態による方法７００を示す。方法７００のステップが順々に行われるように示されているが、ステップが実行される時間は重複していてもよいことを理解されたい。

Ｓ７１０において、複数の要求回路のそれぞれが、読み取り要求又は書き込み要求のうちの少なくとも１つを、複数の受信回路のうちの少なくとも１つに送達するために制御バス上にディスパッチする。

Ｓ７２０において、制御バスは、要求のうちの少なくともいくつかを、これらの要求が受信回路のうちの少なくとも１つによってサービスされるまで伝播させる。

Ｓ７３０において、複数の受信回路のそれぞれが、要求回路によってディスパッチされた読み取り要求又は書き込み要求のうちの１つ又は複数を受信する。

Ｓ７４０において、受信回路のそれぞれが、それぞれの受信回路に関連付けられたストレージへの読み取りアクセス又は書き込みアクセスのうちの少なくとも１つを提供することによって、要求のうちの１つ又は複数にサービスする。

図８を参照すると、図８は、本出願の実施形態による方法８００を示す。これらのステップの順序は、実施形態に応じて、図８に示す順序から変更されてもよいことを理解されたい。

Ｓ８１０において、複数の許可設定が、受信回路の少なくとも１つのレジスタに記憶される。

Ｓ８２０において、受信回路のインターフェースが、第１の管理ユニットからの１つ又は複数の書き込み要求を受信し、これらの１つ又は複数の書き込み要求に応じて、要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように許可設定を更新する。

Ｓ８３０において、受信回路のインターフェースが、第２の管理ユニットからの１つ又は複数の書き込み要求を受信し、書き込み要求が、要求回路のうちの１つ又は複数に対してアクセスを可能にするように要求する。（Ｓ８２０において実行されたように）第１の管理ユニットが、要求回路のうちのそれらの１つ又は複数に対してアクセスが許可されていないと示すように許可設定に書き込んでいると判定したことに応じて、要求回路のうちの１つ又は複数に対してアクセスを可能にするための許可設定の更新が阻止される。

Ｓ８４０において、受信回路のインターフェースが、少なくとも１つの制御バスを介してアクセス可能な複数の要求回路からの複数の読み取り要求又は書き込み要求を受信する。読み取り要求又は書き込み要求のそれぞれが、受信回路に関連付けられた少なくとも１つのストレージにアクセスするための要求である。

Ｓ８５０において、読み取り要求又は書き込み要求が、それぞれの要求を発行した要求回路のうちの１つに対してアクセスが許可されていないという許可設定における指示に応じて、サービスされることが阻止される。

上記の実施形態は単なる例として説明されたに過ぎないことを理解されたい。

Claims (23)

1. 受信回路であって、前記受信回路が、
   少なくとも１つの制御バスを介してアクセス可能な複数の要求回路からの複数の読み取り要求又は書き込み要求を受信するように構成された少なくとも１つのインターフェースであって、前記読み取り要求又は書き込み要求のそれぞれが、前記受信回路に関連付けられた少なくとも１つのストレージにアクセスするための要求である、少なくとも１つのインターフェースと、
   複数の許可設定を記憶するように構成された少なくとも１つのレジスタであって、前記複数の許可設定のそれぞれが、前記複数の要求回路のうちの１つによる前記少なくとも１つのストレージへのアクセスが許可されているか否かを示す、少なくとも１つのレジスタと、
   プロセッシング回路であって、
   前記少なくとも１つのインターフェースにおいて受信された、前記少なくとも１つのストレージにアクセスするための前記複数の要求のうちの少なくとも１つに応じて、それぞれの要求を発行した前記要求回路のうちの１つに対してアクセスが許可されていないという前記許可設定における指示に応じて、読み取り要求又は書き込み要求がサービスされることを阻止し、
   第１の管理ユニットから受信された、少なくとも１つのレジスタに対する１つ又は複数の書き込み要求に応じて、前記要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように前記許可設定を更新し、
   その後、第２の管理ユニットから受信された、前記要求回路のうちの１つ又は複数に対するアクセスを許可するように前記許可設定を更新するための１つ又は複数の書き込み要求に応じて、前記要求回路のうちの前記１つ又は複数に対してアクセスが許可されていないと示すように前記第１の管理ユニットが前記許可設定に書き込んでいると判定したことに応じて、前記要求回路のうちの１つ又は複数に対するアクセスを許可するために前記許可設定を更新することを阻止する、
   ように構成されるプロセッシング回路と、
   を備える、受信回路。
2. 前記プロセッシング回路が、前記第２の管理ユニットから受信された前記要求回路のうちの１つ又は複数に対してアクセスを阻止するように前記許可設定を更新するための１つ又は複数の更なる書き込み要求に応じて、アクセスが阻止されていると示すように前記許可設定の更新を許可するように構成される、請求項１に記載の受信。
3. 前記許可設定が、複数の第１の許可設定と複数の第２の許可設定とを含み、前記複数の要求回路のそれぞれが、前記第１の許可設定のうちの１つ及び前記第２の許可設定のうちの１つに関連付けられる、請求項１又は２に記載の受信回路。
4. 前記プロセッシング回路が、前記第２の管理ユニットから受信された、少なくとも１つのストレージへの前記読み取り要求又は書き込み要求のうちの少なくとも１つについて、それぞれの要求が前記第２の管理ユニットから受信されたと判定されたことに応じて、前記複数の第２の許可設定とは無関係にそれぞれの要求にサービスするように構成される、請求項１～３のいずれか一項に記載の受信回路。
5. 前記プロセッシング回路が、前記第２の管理ユニットから受信された、少なくとも１つのストレージへの前記読み取り要求又は書き込み要求のうちの少なくとも１つについて、アクセスが許可されていないという前記第１の許可設定における指示に応じてそれぞれの要求がサービスされることを阻止するように構成される、請求項３又は４に記載の受信回路。
6. それぞれの読み取り要求又は書き込み要求がサービスされることを阻止することが、前記要求の発信元である前記要求回路が、前記第１の許可設定又は前記第２の許可設定の一方又は両方において、アクセスが許可されていないと示す少なくとも１つの設定に関連付けられていると判定されたことに応じて実行される、請求項３～５のいずれか一項に記載の受信回路。
7. 前記プロセッシング回路が、前記第１の管理ユニットから受信された少なくとも１つのストレージへの前記読み取り要求又は書き込み要求のうちの少なくとも１つについて、それぞれの要求が前記第１の管理ユニットから受信されたと判定されたことに応じて、前記許可設定とは無関係にそれぞれの要求にサービスするように構成される、請求項１～６のいずれか一項に記載の受信回路。
8. 前記要求回路のそれぞれが、前記複数の読み取り要求又は書き込み要求のうちの少なくとも１つを生成するコンピュータ可読命令を実行するように構成された少なくとも１つのプロセッサに関連付けられる、請求項１～７のいずれか一項に記載の受信回路。
9. 前記要求回路のそれぞれが、前記複数の読み取り要求又は書き込み要求のうちの少なくとも１つを生成するように構成された回路に関連付けられ、前記回路がフィールドプログラマブルゲートアレイ又は特定用途向け集積回路のうちの少なくとも一方を含む、請求項１～８のいずれか一項に記載の受信回路。
10. 前記複数の要求回路のうちの少なくとも１つが、前記第１の管理ユニット又は前記第２の管理ユニットに関連付けられる、請求項１～９のいずれか一項に記載の受信回路。
11. 前記プロセッシング回路が、
    前記第１の管理ユニット及び前記第２の管理ユニットからの前記少なくとも１つのレジスタへの書き込み要求を受信する前に、第３の管理ユニットから前記第１の管理ユニットの識別子を受信し、
    前記少なくとも１つのレジスタにおいて前記第１の管理ユニットの識別子を記憶し、
    前記第１の管理ユニットから受信された、少なくとも１つのレジスタへの１つ又は複数の書き込み要求に応じて、前記要求における識別子が、少なくとも１つのレジスタにおける前記第１の管理ユニットの前記識別子と一致すると判定したことに応じて、前記１つ又は複数の許可設定を更新するように構成される、請求項１～１０のいずれか一項に記載の受信回路。
12. 前記第３の管理ユニットが、前記第１の管理ユニットの前記識別子を１つ又は複数のヒューズに記憶する、請求項１１に記載の受信回路。
13. 前記プロセッシング回路が、
    前記第１の管理ユニットから、前記第２の管理ユニットの識別子を受信し、
    少なくとも１つのレジスタにおいて前記第２の管理ユニットの前記識別子を記憶し、
    その後、前記第２の管理ユニットから受信された少なくとも１つのレジスタへの１つ又は複数の更なる書き込み要求に応じて、前記要求における識別子が、少なくとも１つのレジスタにおける前記第２の管理ユニットの前記識別子と一致すると判定したことに応じて、前記１つ又は複数の許可設定を更新するように構成される、請求項１１又は１２に記載の受信回路。
14. 前記プロセッシング回路が、少なくとも１つのインターフェースにおいて受信された少なくとも１つのストレージにアクセスするための前記要求の少なくとも１つのそれぞれに応じて、それぞれの要求において示された少なくとも１つのストレージにおける少なくとも１つのアドレスにおいて読み取り要求又は書き込みを実行させるように構成される、請求項１～１３のいずれか一項に記載の受信回路。
15. 少なくとも１つのレジスタが、１つ又は複数のアクセス許可が適用されない少なくとも１つのアドレスの指示を含み、前記プロセッシング回路が、受信された要求のうちの１つが、前記アクセス許可が適用されない少なくとも１つのアドレスの前記指示に一致するアドレスを示すと判定したことに応じて、前記要求にサービスするように構成される、請求項１～１４のいずれか一項に記載の受信回路。
16. 前記プロセッシング回路が、前記第１の管理ユニット及び前記第２の管理ユニットのうちの少なくとも１つから受信された１つ又は複数の書き込み要求に応じて、１つ又は複数のアクセス許可が適用されない少なくとも１つのアドレスの指示を少なくとも１つのレジスタに書き込むように構成される、請求項１５に記載の受信回路。
17. 少なくとも１つのインターフェースにおいて受信された少なくとも１つのストレージにアクセスするための前記要求のうちの少なくとも１つのそれぞれに応じて、１つ又は複数の許可設定のいずれかにおける、アクセスが許可されていないという指示に応じて、前記要求の失敗を示すパケットを、それぞれの要求の発信元の要求回路に送信する、請求項１～１６のいずれか一項に記載の受信回路。
18. 前記受信回路が、集積回路における使用に適する、請求項１～１７のいずれか一項に記載の受信回路。
19. 前記集積回路が、ホストシステムのためのアクセラレータサブシステムとして機能するように構成される、請求項１８に記載の前記受信回路を備える集積回路。
20. 前記第２の管理ユニットが、前記ホストシステム上で稼働するハイパーバイザに関連付けられる、請求項１９に記載の集積回路。
21. データに対する演算を実行するためのコンピュータ可読命令を実行するように構成された複数のプロセッシングユニットであって、複数のプロセッシングユニットのそれぞれが制御レジスタを備え、少なくとも１つのストレージが前記プロセッシングユニットの前記制御レジスタを備える、複数のプロセッシングユニットを備える、請求項１９又は２０に記載の集積回路。
22. 受信回路により実施される方法であって、前記方法が、
    複数の要求回路のうちの１つに対して受信回路に関連付けられた少なくとも１つのストレージへのアクセスが許可されているか否かを示す複数の許可設定を少なくとも１つのレジスタに記憶することと、
    第１の管理ユニットから受信された、前記少なくとも１つのレジスタへの１つ又は複数の書き込み要求に応じて、前記要求回路のうちの１つ又は複数に対してアクセスが許可されていないことを示すように前記許可設定を更新することと、
    その後、第２の管理ユニットから受信された、前記要求回路のうちの１つ又は複数に対してアクセスを許可するように前記許可設定を更新するための１つ又は複数の書き込み要求に応じて、前記要求回路のうちの１つ又は複数に対してアクセスが許可されていないと示すように前記第１の管理ユニットが前記許可設定に書き込んでいると判定したことに応じて、前記要求回路のうちの１つ又は複数に対するアクセスを許可するための前記許可設定を更新することを阻止することと、
    少なくとも１つの制御バスを介してアクセス可能な複数の要求回路から、前記受信回路に関連付けられた少なくとも１つのストレージにアクセスするための要求である複数の読み取り要求又は書き込み要求を受信することと、
    前記受信回路に関連付けられた少なくとも１つのストレージにアクセスするための複数の要求のうちの少なくとも１つのそれぞれに応じて、それぞれの要求を発行した前記要求回路のうちの１つに対してアクセスが許可されていないという前記許可設定における指示に応じて、それぞれの読み取り要求又は書き込み要求がサービスされることを阻止することと、
    を含む、方法。
23. 受信回路のプロセッサに請求項２２に記載の方法を実行させる、コンピュータプログラム。