JP7456830B2 - circuit module - Google Patents
circuit module Download PDFInfo
- Publication number
- JP7456830B2 JP7456830B2 JP2020060436A JP2020060436A JP7456830B2 JP 7456830 B2 JP7456830 B2 JP 7456830B2 JP 2020060436 A JP2020060436 A JP 2020060436A JP 2020060436 A JP2020060436 A JP 2020060436A JP 7456830 B2 JP7456830 B2 JP 7456830B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shield part
- sealing body
- shield
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007789 sealing Methods 0.000 claims description 58
- 239000004020 conductor Substances 0.000 claims description 38
- 238000000638 solvent extraction Methods 0.000 claims 2
- 238000000034 method Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、実装部品が回路基板に実装され、封止された回路モジュールに関する。 The present invention relates to a circuit module in which components are mounted on a circuit board and sealed.
近年、デジタル回路とアナログ回路とが混在して実装された回路基板が広く用いられている。このような回路基板において、アナログ回路の信号はそれぞれの周波数成分が時々刻々と連続的に変化しており、これを忠実にデジタル回路部あるいは外部部品に伝送する必要がある。一方、デジタル回路はアナログ回路に比べ信号レベルが高く、かつパルスのため高調波成分が多い。したがって、アナログ回路は、デジタル回路からの信号が混入するのを防止する必要がある。そのため、デジタル回路とアナログ回路とを分離して実装した回路基板が広く用いられている。 In recent years, circuit boards on which digital circuits and analog circuits are mixedly mounted have been widely used. In such a circuit board, each frequency component of the analog circuit signal changes continuously from time to time, and it is necessary to faithfully transmit this to the digital circuit section or external components. On the other hand, digital circuits have higher signal levels than analog circuits, and because they are pulses, there are many harmonic components. Therefore, it is necessary to prevent analog circuits from being mixed with signals from digital circuits. Therefore, circuit boards on which digital circuits and analog circuits are mounted separately are widely used.
回路モジュール内外の電磁波に起因する障害(電磁障害)を防止するため、金属ケースによる電磁シールドを形成する構成、あるいは、実装部品を被覆する封止体上に電磁シールドを形成する構成が採用される。金属ケースによる電磁シールドを形成する場合、基板表面に金属ケース装着のためのハンダ付けランドが必要になるため、回路モジュールの小型化には支障があった。一方、実装部品を被覆する封止体上に電磁シールドを形成する場合、実装部品間の電磁障害を防止するため、実装部品間を隔てるように内部シールドを配設した回路モジュールも開発されている。また、実装部品は上述のように封止体によって被覆されているため、封止体を部分的に除去してトレンチ(溝)を形成し、当該トレンチ内に導電体を形成することにより上記内部シールドとすることができる。 In order to prevent interference (electromagnetic interference) caused by electromagnetic waves inside and outside the circuit module, a configuration is adopted in which an electromagnetic shield is formed by a metal case, or an electromagnetic shield is formed on a sealing body that covers the mounted components. . When forming an electromagnetic shield using a metal case, a soldering land for attaching the metal case is required on the surface of the board, which poses an obstacle to miniaturizing the circuit module. On the other hand, in order to prevent electromagnetic interference between mounted components when an electromagnetic shield is formed on the sealing body that covers the mounted components, circuit modules have also been developed in which an internal shield is provided to separate the mounted components. . In addition, since the mounted component is covered with the sealing body as described above, the sealing body is partially removed to form a trench, and a conductor is formed in the trench, thereby making the inside of the above-mentioned Can be used as a shield.
例えば、複数の実装部品を被覆する封止体に、回路基板内部までトレンチが形成され、当該トレンチ内に導電体が形成された回路モジュールが知られている(例えば特許文献1参照)。また、実装部品を被覆する封止体上に、回路基板表層配線層までのトレンチが形成され、当該トレンチ内に導電体が形成された回路モジュールが知られている(例えば特許文献2参照)。 For example, a circuit module is known in which a trench is formed in a sealed body that covers a plurality of mounted components and extends to the inside of a circuit board, and a conductor is formed in the trench (see, for example, Patent Document 1). Further, a circuit module is known in which a trench extending to a surface wiring layer of a circuit board is formed on a sealing body that covers a mounted component, and a conductor is formed in the trench (for example, see Patent Document 2).
しかしながら、上述した構成の回路モジュールでは、デジタル回路部の電磁シールドとアナログ回路部の電磁シールドが電気的に結合しているため、電磁シールドを介してアナログ回路へデジタル回路からの信号が混入するおそれがある。 However, in the circuit module configured as described above, the electromagnetic shield of the digital circuit section and the electromagnetic shield of the analog circuit section are electrically coupled, so there is a risk that signals from the digital circuit will mix into the analog circuit via the electromagnetic shield. There is.
以上のような事情に鑑み、本発明の目的は、基板上の複数の回路領域間における信号の混入を防ぐことができる回路モジュールを提供することにある。 In view of the above circumstances, an object of the present invention is to provide a circuit module that can prevent signals from being mixed between a plurality of circuit areas on a substrate.
本発明の一形態に係る回路モジュールは、回路基板と、複数の電子部品と、封止体と、第1シールドと、第2シールドとを具備する。
前記回路基板は、部品実装面と、第1の導体パターンと、第2の導体パターンとを有する。前記部品実装面は、第1の回路領域と第2の回路領域とを有する。前記第1の導体パターンは、前記部品実装面に設けられ、前記第1の回路領域を区画する。前記第2の導体パターンは、前記部品実装面に設けられ、前記第2の回路領域を区画する。
前記複数の電子部品は、前記第1の回路領域および前記第2の回路領域に搭載される。
前記封止体は、前記第1の回路領域および前記第2の回路領域に設けられ、前記複数の実装部品を被覆する。
前記第1シールドは、導電性材料で構成される。前記第1シールドは、第1の外部シールド部と、第1の内部シールド部とを有する。前記第1の外部シールド部は、前記封止体の天面に設けられる。前記第1の内部シールド部は、前記第1の外部シールド部を前記第1の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置される。
前記第2シールドは、導電性材料で構成され、前記第1シールドと電気的に分離される。前記第2シールドは、第2の外部シールド部と、第2の内部シールド部とを有する。前記第2の外部シールド部は、前記封止体の天面に設けられる。前記第2の内部シールド部は、前記第2の外部シールド部を前記第2の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置される。
A circuit module according to one embodiment of the present invention includes a circuit board, a plurality of electronic components, a sealing body, a first shield, and a second shield.
The circuit board has a component mounting surface, a first conductive pattern, and a second conductive pattern. The component mounting surface has a first circuit area and a second circuit area. The first conductor pattern is provided on the component mounting surface and defines the first circuit area. The second conductor pattern is provided on the component mounting surface and defines the second circuit area.
The plurality of electronic components are mounted in the first circuit area and the second circuit area.
The sealing body is provided in the first circuit area and the second circuit area, and covers the plurality of mounted components.
The first shield is made of a conductive material. The first shield has a first outer shield part and a first inner shield part. The first external shield portion is provided on the top surface of the sealing body. The first inner shield portion connects the first outer shield portion to the first conductor pattern, and at least a portion thereof is disposed inside the sealing body.
The second shield is made of a conductive material and is electrically isolated from the first shield. The second shield has a second outer shield portion and a second inner shield portion. The second external shield portion is provided on the top surface of the sealing body. The second internal shield part connects the second external shield part to the second conductor pattern, and is at least partially disposed inside the sealing body.
前記回路基板は、前記第1の導体パターンに接続される第1のグランド配線と、前記第2の導体パターンに接続され前記第1のグランド配線と電気的に分離された第2のグランド配線と、をさらに有してもよい。 The circuit board includes a first ground wiring connected to the first conductive pattern, and a second ground wiring connected to the second conductive pattern and electrically separated from the first ground wiring. , may further include.
前記第1の内部シールド部は、前記第1の外部シールド部から前記部品実装面に向かって垂下する少なくとも4側面を有する筒形状に形成されてもよい。同様に、前記第2の内部シールド部は、前記第2の外部シールド部から前記部品実装面に向かって垂下する少なくとも4側面を有する筒形状に形成されてもよい。 The first internal shield portion may be formed in a cylindrical shape having at least four side surfaces that hang down from the first external shield portion toward the component mounting surface. Similarly, the second internal shield portion may be formed in a cylindrical shape having at least four side surfaces that hang down from the second external shield portion toward the component mounting surface.
前記第1の内部シールド部および前記第2の内部シールド部の少なくとも4側面は、前記封止体で被覆されてもよい。 At least four sides of the first internal shield part and the second internal shield part may be covered with the sealing body.
前記第1の外部シールド部は、前記第1の内部シールド部よりも前記第1の回路領域の外側に向かって延びる延長部を有してもよい。同様に、前記第2の外部シールド部は、前記第2の内部シールド部よりも前記第2の回路領域の外側に向かって延びる延長部を有してもよい。 The first outer shield part may have an extension part extending further outward of the first circuit area than the first inner shield part. Similarly, the second outer shield part may have an extension part that extends further outside the second circuit area than the second inner shield part.
前記封止体は、前記天面に設けられ前記第1の外部シールド部と前記第2の外部シールド部とを相互に分離する溝部を有してもよい。 The sealing body may have a groove provided on the top surface and separating the first external shield part and the second external shield part from each other.
前記溝部は、前記天面から前記部品実装面に到達する深さで形成されてもよい。 The groove portion may be formed with a depth that reaches the component mounting surface from the top surface.
前記第1の回路領域にはデジタル回路が形成され、前記第2の回路領域にはアナログ回路が形成されてもよい。 A digital circuit may be formed in the first circuit area, and an analog circuit may be formed in the second circuit area.
本発明によれば、基板上の複数の回路領域間における信号の混入を防ぐことができる。 According to the present invention, it is possible to prevent signals from being mixed between a plurality of circuit areas on a substrate.
本発明の実施形態に係る回路モジュールについて説明する。 A circuit module according to an embodiment of the present invention will be described.
<第1の実施形態>
図1は、本発明の一実施形態に係る回路モジュール100を示す斜視図である。図2は、回路モジュール100の平面図である。図3は、図2におけるA-A線断面図である。
各図において、X軸方向、Y軸方向及びZ軸方向は互いに直交する方向を示し、Z軸方向は回路モジュールの厚み方向(上下方向)に相当する。
以下、図1~図3を参照して、回路モジュール100の構成について説明する。
<First embodiment>
FIG. 1 is a perspective view showing a
In each figure, the X-axis direction, Y-axis direction, and Z-axis direction indicate directions perpendicular to each other, and the Z-axis direction corresponds to the thickness direction (vertical direction) of the circuit module.
The configuration of the
[回路モジュールの構成]
本実施形態の回路モジュール100は、回路基板10と、複数の実装部品(21,22)と、封止体30と、第1シールド41と、第2シールド42とを備える。
[Circuit module configuration]
The
回路モジュール100は、回路基板10の部品実装面B上に第1の実装部品21および第2の実装部品22が実装され、それらを被覆するように封止体30と第1および第2シールド41,42が形成される。複数の実装部品は、第1および第2の実装部品21に限られず、3つ以上であってもよい。回路モジュール100の大きさや形状は特に限定されないが、例えば、数十mm角で厚さ数mmの直方体形状であるものとすることができる。
The
(回路基板)
回路基板10は、多層配線基板である。回路基板10の配線層を構成する材料は、典型的には銅箔等の金属箔で構成される。各層の配線層は、それぞれ所定形状の配線パターンで構成される。回路基板10の絶縁層を構成する材料は、典型的にはガラスエポキシ系材料が適用されるが、これに限定されず、例えば絶縁性セラミック材料等も採用可能である。
(circuit board)
The
回路基板10の表面(図1において上面)は、第1および第2の実装部品21,22が実装される部品実装面Bを形成する。部品実装面Bは、第1の回路領域B1と、第2の回路領域B2とを有する(図2参照)。図3に示すように、第1の回路領域B1には第1の実装部品21が搭載される複数のランド部111が設けられ、第2の回路領域B2には第2の実装部品21が搭載される複数のランド部112が設けられる。ランド部111,112は、図3において回路基板10の最上層に位置する配線パターンの一部として形成される。
The front surface (upper surface in FIG. 1) of the
一方、回路基板10の裏面(図1において下面)には図示しないマザーボードに電気的に接続される複数の外部接続端子113が設けられる。外部接続端子113は、図3において回路基板10の最下層に位置する配線パターンの一部として形成される。さらに、回路基板10の内部には、表面のランド部111,112と裏面の外部接続端子113との間を電気的に接続する複数の配線層114が形成される。
On the other hand, a plurality of
第1の回路領域B1および第2の回路領域B2は、それぞれが独立した電気回路の一部を構成する。電気回路は、アナログ回路であってもよいし、デジタル回路であってもよい。本実施形態では、第1の回路領域B1がデジタル回路の少なくとも一部を構成しており、第2の回路領域B2はアナログ回路の少なくとも一部を構成している。 The first circuit area B1 and the second circuit area B2 each constitute a part of an independent electric circuit. The electric circuit may be an analog circuit or a digital circuit. In this embodiment, the first circuit area B1 constitutes at least a part of the digital circuit, and the second circuit area B2 constitutes at least a part of the analog circuit.
部品実装面Bには、第1の回路領域B1を区画する第1の導体パターン121と、第2の回路領域B2を区画する第2の導体パターン122が形成される。第1および第2の導体パターン121,122は、互いに独立した配線パターンであり、それぞれ矩形の枠形状に形成される。
On the component mounting surface B, a
図2に示すように、第1および第2のシールド41、42は、X軸方向に間隔をおいて配置される。第1および第2のシールド41、42の形状や大きさは互いに同一とされるが、勿論これに限られない。第1および第2の導体パターン121、122は、それぞれシールド41、42の内部シールド部412、422と接続される。第1の実装部品21が搭載されるランド部111は、第1の導体パターン121で囲まれる領域の内側に設けられ、第2の実装部品22が搭載されるランド部112は、第2の導体パターン122で囲まれる領域の内側に設けられる(図3参照)。なお、回路領域が3つ以上ある場合、これに対応するように導体パターンも3つ以上設けられる。
As shown in FIG. 2, the first and
図3に示すように、回路基板10には、第1の導体パターン121と接続される第1のグランド配線131と、第2の導体パターン122と接続される第2のグランド配線132が形成される。第1および第2のグランド配線131,132の形成位置は特に限定されず、例えば、第1のグランド配線131は回路基板10の一方側(図3において左側)の内層部に形成され、第2のグランド配線132は回路基板10の他方側(図3において右側)の内層部に形成される。
As shown in FIG. 3, a
第1および第2のグランド配線131,132は互いに電気的に分離されており、それぞれ独立したグランドラインを形成して、複数の外部接続端子113のうちグランド(GND)接続用の外部接続端子113に接続される。グランド接続用の外部接続端子113は、各グランドラインに対応する2つの端子であってもよいし、各グランドラインに共通の1つの端子であってもよい。グランドラインの位置も特に限定されず、回路基板10の内部に形成されてもよいし、回路基板10の側面部に形成されてもよい。
The first and
(実装部品)
第1及び第2の実装部品21,22は、いずれも、回路基板10の部品実装面Bに実装された電子部品等であり、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。本実施形態において、第1の実装部品21は、第1の回路領域B1に形成されるデジタル回路の一部を構成する電子部品であり、第2の実装部品22は、第2の回路領域B2に形成されるアナログ回路の一部を構成する電子部品である。
(Mounting parts)
The first and second
(封止体)
封止体30は、回路基板10の部品実装面B上に形成され、第1の実装部品21および第2の実装部品22を被覆する。封止体30は、絶縁性の合成樹脂材料からなる封止材で形成される。当該封止材には、具体的には、エポキシ樹脂等の熱硬化性樹脂が適用可能であり、強度や熱膨張係数を調整する目的でシリカやアルミナ、ガラス繊維等のフィラーが添加されてもよい。封止体30の形成により、回路モジュール100の強度が向上するため、外力に対する折損や実装部品21,22の破損を防止できる。また、封止体30で部品実装面Bが封止されるため、回路領域B1,B2への水分や埃などの付着を防止でき、これにより回路モジュール100の安定した動作を確保することができる。
(sealed body)
The sealing
封止体30は、回路基板10と同一の幅(X軸方向の大きさ)および長さ(Y軸方向の大きさ)の直方体形状に形成される。封止体30の厚み(Z軸方向の大きさ)は特に限定されず、少なくとも第1および第2の実装部品21,22を被覆できる厚みであればよい。封止体30の天面301は、部品実装面Bと平行な平面で形成される。
The sealing
(第1シールドおよび第2シールド)
第1シールド41は、外部シールド部411(第1の外部シールド部)と、内部シールド部412(第1の内部シールド部)とを有する。外部シールド部411および内部シールド部412は、導電性材料で構成されており、第1の実装部品21を含む第1の回路領域B1の全領域を立体的に包囲するように形成される。
(1st shield and 2nd shield)
The
外部シールド部411は、封止体30の天面301に設けられ、特に、第1の回路領域B1にZ軸方向に対向する天面301の領域に形成される。内部シールド部412は、外部シールド部411を第1の導体パターン121に接続するように封止体30の内部に配置される。本実施形態において内部シールド部412は、外部シールド部411から部品実装面Bに向かって垂下する少なくとも4側面を有する筒形状に形成されることで、第1の回路領域B1が内部シールド部412によって包囲される。筒形状は、4側面を有する4角筒形状の他に、5側面を有する5角形などの多角筒形状、4角筒形状の一部を切り欠いたL字形状の6側面の筒形状やコの字形状の8側面の筒形状でもよい。これより、回路モジュールの形状や部品配置で設計の自由度が増すことになり、小型化や小型化に伴う材料費を削減することができる。
The
第2シールド42は、外部シールド部421(第2の外部シールド部)と、内部シールド部422(第2の内部シールド部)とを有する。外部シールド部421および内部シールド部422は、導電性材料で構成されており、第2の実装部品22を含む第2の回路領域B2の全領域を立体的に包囲するように形成される。第2シールド42は、第1シールド41とは電気的に分離されている。
The
外部シールド部421は、封止体30の天面301に設けられ、特に、第2の回路領域B2にZ軸方向に対向する天面301の領域に形成される。内部シールド部422は、外部シールド部421を第2の導体パターン122に接続するように封止体30の内部に配置される。本実施形態において内部シールド部422は、外部シールド部421から部品実装面Bに向かって垂下する少なくとも4側面を有する筒形状に形成されることで、第2の回路領域B2が内部シールド部422によって包囲される。
The
第1シールド41および第2シールド42を構成する導電材料としては、典型的には、導電ペーストの硬化物等の導電性樹脂材料が用いられる。導電ペーストとしては、エポキシ樹脂などの熱硬化性樹脂材料にAgやCu等の導電性粒子を含有した複合材料を用いることができる。導電性材料は、導電ペースト以外にも、スパッタ法や真空蒸着法等で形成された金属膜であってもよい。
As the conductive material constituting the
外部シールド部411,421は、後述するように、封止体30の天面301に導電性樹脂材料からなる導体層を形成した後、封止体30の天面301に溝部302を形成することにより、互いに分離される。溝部302は、Y軸方向に平行に直線的に形成され、その深さは、外部シールド部411,421を形成する上記導体層の厚みより大きければよい。溝部302のX軸方向に沿った幅も特に限定されず、第1シールド41の内部シールド部412と第2シールド42の内部シールド部422との間の距離よりも小さければよい。溝部302のZ軸方向に沿った深さは、封止体30の厚みの半分以下の大きさに形成される。これにより、封止体30の抗折強度を維持することができる。なお、溝部302は、図示するような角溝形状である場合に限られず、丸溝、V字溝などの他の形状であってもよい。
The
内部シールド部412,422は、後述するように、封止体30にその厚み方向に貫通する直線的なトレンチを形成し、このトレンチ内を導電性樹脂材料で埋め込むことにより形成される。内部シールド部412を形成するトレンチは、第1の導体パターン121に対応する矩形環状に形成され、内部シールド部422を形成するトレンチは、第2の導体パターン122に対応する矩形環状に形成される。トレンチの形成方法は特に限定されず、典型的には、レーザー加工法によって形成される。
The
本実施形態では、内部シールド部412,422の少なくとも4側面のすべてが封止体30の内部に配置される。つまり、内部シールド部412,422は、回路モジュール100の外部へ露出しておらず、各側面が封止体30により被覆される。これにより、内部シールド部412,422の経時変化による劣化を抑えることができるとともに、回路モジュール100のハンドリング時における封止体30からの剥離から内部シールド部412,422を保護することができる。
In this embodiment, at least all four sides of the
さらに本実施形態では、図3に示すように、外部シールド部411は、内部シールド部412よりも第1の回路領域B1の外側に向かって延びる延長部411aを有する。延長部411aは、外部シールド部411と内部シールド部412との接続領域から封止体30の天面301の周縁部に到達する長さにわたって形成される。
Furthermore, in this embodiment, as shown in FIG. 3, the
同様に、外部シールド部421は、内部シールド部422よりも第2の回路領域B2の外側に向かって延びる延長部421aを有する。延長部421aは、外部シールド部421と内部シールド部422との接続領域から封止体30の天面301の周縁部に到達する長さにわたって形成される。
Similarly, the
外部シールド部411,421が延長部411a,421aを有することにより、例えば、回路モジュール100のハンドリング時(例えば、搬送時あるいはマザーボードへの実装時など)において封止体30の上面周縁部に外部機器などの何等かの接触物が接触したとしても、これら延長部411a,421aを当該接触部と接触させることができるため、外部シールド部411,421と内部シールド部412,422との接続領域が上記接触部との接触摩擦等によって分離されることを極力防ぐことができる。
Since the
以上のように構成される本実施形態の回路モジュール100によれば、第1の回路領域B1を被覆する第1シールド41と第2の回路領域B2を被覆する第2シールド42が相互に電気的に分離されているため、第1の回路領域B1および第2の回路領域B2の相互間における信号の混入を抑えることができる。これにより、第1の回路領域B1と第2の回路領域B2との間における電気的なクロストークを防ぐことができるため、回路モジュール100の動作の信頼性を高めることができる。
According to the
特に、デジタル回路とアナログ回路とが混載された本実施形態の回路モジュール100においては、デジタル回路を形成する第1の回路領域B1からアナログ回路を形成する第2の回路領域B2への信号の混入を防ぐことができるため、第2の回路領域B2における信号処理精度を高めることができる。
In particular, in the
また、本実施形態によれば、第1シールド41に接続される第1の導体パターン121と第2シールド42に接続される第2の導体パターン122がそれぞれ電気的に分離された第1のグランド配線131および第2のグランド配線132に接続されているため、グランドラインを介しての第1および第2の回路領域B1、B2間での信号の混入を防ぐことができる。
Further, according to the present embodiment, the
[回路モジュールの製造方法]
続いて、図4および図5を参照して、本実施形態の回路モジュール100の製造方法について説明する。
[Circuit module manufacturing method]
Next, a method for manufacturing the
まず、図4(a)に示すように、回路基板10A上の第1の回路領域B1および第2の回路領域B2上に、第1の実装部品21および第2の実装部品22をそれぞれ実装する。本実施形態では、回路基板10Aは複数個の回路基板10の集合体である集合基板であり、最終工程において個々の製品サイズに個片化されることで回路モジュール100が作製される。第1および第2の実装部品21,22の実装方法は特に限定されず、典型的には、リフローはんだ付け法が採用される。
First, as shown in FIG. 4(a), the first mounted
続いて図4(b)に示すように、回路基板10の部品実装面B上に第1の実装部品21および第2の実装部品22を被覆する封止体30を形成する。封止体30の形成方法は特に限定されず、例えばスクリーン印刷法、真空印刷法、トランスファー成形法等が採用可能である。
Next, as shown in FIG. 4(b), a sealing
続いて図4(c)に示すように、封止体30の所定位置に、内部シールド部412,422を形成するためのトレンチCを形成する。トレンチCは、封止体30の天面301に向けて回路基板10に対して垂直な方向にレーザー光を照射することで形成される。レーザー光の波長は、封止体30を構成する材料が吸収性を有する帯域であれば特に限定されず、例えば、YAGレーザー等の赤外レーザーが用いられる。トレンチCは、第1および第2の導体パターン121,122の直上位置に、これら導体パターン121,122の表面に達する深さで形成される。本実施形態では、レーザー光の走査により、トレンチCは、導体パターン121,122の形状に対応する矩形の環状に形成される。
Subsequently, as shown in FIG. 4C, trenches C for forming
次に、図5(a)に示すように、封止体30の天面301に導電性材料を塗布することで封止体30の天面301およびトレンチCの内部に外部シールド部411,421および内部シールド部412,422をそれぞれ形成する。外部シールド部411,421および内部シールド部412,422の形成方法は特に限定されず、例えば、真空印刷法が用いられる。
Next, as shown in FIG. 5A, by applying a conductive material to the
続いて、図5(b)に示すように、封止体30の天面301に溝部302を形成することで、外部シールド部411と外部シールド部421とを分離する。これにより、相互に分離された第1シールド41および第2シールド42が形成される。最後に図5(c)に示すように、分割ラインDに沿って回路基板10Aを切断し、製品サイズに個片化する。切断方法は特に限定されず、典型的にはダイサーが用いられる。以上のようにして本実施形態の回路モジュール100が作製される。
Subsequently, as shown in FIG. 5B, a
<第2の実施形態>
続いて、本発明の第2の実施形態について説明する。
図6は、本実施形態に係る回路モジュール200の斜視図、図7は、回路モジュール200の側断面図である。
以下、第1の実施形態と異なる構成について主に説明し、第1の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
<Second embodiment>
Next, a second embodiment of the present invention will be described.
FIG. 6 is a perspective view of the
Hereinafter, configurations that are different from those in the first embodiment will be mainly described, and configurations similar to those in the first embodiment will be denoted by the same reference numerals, and the description thereof will be omitted or simplified.
本実施形態の回路モジュール200は、第1シールド41と第2シールド42の外部シールド部411,421を分断する溝部303の深さが第1の実施形態と異なる。本実施形態において溝部303は、封止体30の天面301から回路基板10の部品実装面Bに到達する深さで形成される。
The
以上のように構成される本実施形態の回路モジュール200においても、上述の第1の実施形態と同様の作用効果を得ることができる。本実施形態の回路モジュール200によれば、溝部303が部品実装面Bに到達する深さで形成されているため、第1の回路領域B1を封止する封止体30のブロックと、第2の回路領域B2を封止する封止体30のブロックとの間を機械的に分離することができる。これにより、マザーボードへの回路モジュール200のリフロー実装時において、回路基板10と封止体30との間の熱膨張率差に起因する回路モジュール200の反りを緩和でき、マザーボードに対する回路モジュール200の実装信頼性を高めることができる。
The
なお、溝部303の深さは、上述のように部品実装面Bに達する深さとされる場合に限られず、例えば、封止体30の厚みの半分以上の深さであってもよい。この場合、上述した熱膨張率差に起因する回路モジュール200の反りを軽減しつつ、回路モジュール200の抗折強度の低下を抑制できる。
Note that the depth of the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。 Although the embodiments of the present invention have been described above, it goes without saying that the present invention is not limited to the above-described embodiments and can be modified in various ways.
例えば以上の実施形態では、回路基板10としてガラスエポキシ基板等の配線基板で構成されたが、回路基板10が金属コアを含む基板であってもよい。この場合、回路基板は、金属コアにキャビティを形成し、当該キャビティにICや受動部品等を内蔵した部品内蔵基板として構成されてもよい。これにより、強度および放熱性の高い回路モジュールが得られるとともに、部品の高密度実装化を図ることができる。
For example, in the above embodiments, the
10,10A…回路基板
21…第1の実装部品
22…第2の実装部品
30…封止体
41…第1シールド
42…第2シールド
100…回路モジュール
121…第1の導体パターン
122…第2の導体パターン
131…第1のグランド配線
132…第2のグランド配線
200…回路モジュール
301…天面
302,303…溝部
411…外部シールド部(第1の外部シールド部)
411a,421a…延長部
412…内部シールド部(第1の内部シールド部)
421…外部シールド部(第2の外部シールド部)
422…内部シールド部(第2の内部シールド部)
REFERENCE SIGNS
411a, 421a...
421...External shield part (second external shield part)
422...Inner shield part (second inner shield part)
Claims (7)
前記第1の回路領域および前記第2の回路領域に搭載された複数の実装部品と、
前記第1の回路領域および前記第2の回路領域に設けられ前記複数の実装部品を被覆する封止体と、
前記封止体の天面に設けられた第1の外部シールド部と、前記第1の外部シールド部を前記第1の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置された第1の内部シールド部とを有する、導電性材料で構成された第1シールドと、
前記封止体の天面に設けられた第2の外部シールド部と、前記第2の外部シールド部を前記第2の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置された第2の内部シールド部とを有し、導電性材料で構成され、前記第1シールドと電気的に分離された第2シールドと
を具備し、
前記回路基板は、前記第1の導体パターンに接続される第1のグランド配線と、前記第2の導体パターンに接続され前記第1のグランド配線と電気的に分離された第2のグランド配線と、をさらに有する
回路モジュール。 a circuit board having a component mounting surface having a first circuit region and a second circuit region, a first conductor pattern provided on the component mounting surface and partitioning the first circuit region, and a second conductor pattern provided on the component mounting surface and partitioning the second circuit region;
a plurality of mounted components mounted on the first circuit area and the second circuit area;
a sealing body provided in the first circuit region and the second circuit region and covering the plurality of mounted components;
a first shield made of a conductive material, the first shield having a first external shield part provided on a top surface of the sealing body, and a first internal shield part connecting the first external shield part to the first conductor pattern and at least a portion of which is disposed inside the sealing body;
a second external shield part provided on a top surface of the sealing body, and a second internal shield part connecting the second external shield part to the second conductor pattern and at least a portion of which is disposed inside the sealing body, the second shield being made of a conductive material and electrically isolated from the first shield ;
The circuit board further includes a first ground wiring connected to the first conductor pattern, and a second ground wiring connected to the second conductor pattern and electrically separated from the first ground wiring.
Circuit module.
前記第1の内部シールド部は、前記第1の外部シールド部から前記部品実装面に向かって垂下する少なくとも4側面を有する筒形状に形成され、
前記第2の内部シールド部は、前記第2の外部シールド部から前記部品実装面に向かって垂下する少なくとも4側面を有する筒形状に形成される
回路モジュール。 The circuit module according to claim 1 ,
The first internal shield part is formed in a cylindrical shape having at least four side surfaces that hang down from the first external shield part toward the component mounting surface,
The second internal shield part is formed in a cylindrical shape having at least four side surfaces that hang down from the second external shield part toward the component mounting surface.
前記第1の内部シールド部および前記第2の内部シールド部の少なくとも4側面は、前記封止体で被覆される
回路モジュール。 The circuit module according to claim 2 ,
At least four sides of the first internal shield part and the second internal shield part are covered with the sealing body. A circuit module.
前記第1の外部シールド部は、前記第1の内部シールド部よりも前記第1の回路領域の外側に向かって延びる延長部を有し、
前記第2の外部シールド部は、前記第2の内部シールド部よりも前記第2の回路領域の外側に向かって延びる延長部を有する
回路モジュール。 The circuit module according to any one of claims 1 to 3 ,
The first external shield part has an extension part that extends further to the outside of the first circuit area than the first internal shield part,
The second external shield part has an extension part extending further to the outside of the second circuit area than the second inner shield part.
前記封止体は、前記天面に設けられ前記第1の外部シールド部と前記第2の外部シールド部とを相互に分離する溝部を有する
回路モジュール。 The circuit module according to any one of claims 1 to 4 ,
The said sealing body has a groove part provided in the said top surface and which isolate|separates a said 1st external shield part and a said 2nd external shield part from each other. Circuit module.
前記溝部は、前記天面から前記部品実装面に到達する深さで形成される
回路モジュール。 The circuit module according to claim 5 ,
The groove portion is formed with a depth that reaches the component mounting surface from the top surface.
前記第1の回路領域にはデジタル回路が形成され、前記第2の回路領域にはアナログ回路が形成される
回路モジュール。 The circuit module according to any one of claims 1 to 6 ,
A circuit module in which a digital circuit is formed in the first circuit area, and an analog circuit is formed in the second circuit area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020060436A JP7456830B2 (en) | 2020-03-30 | 2020-03-30 | circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020060436A JP7456830B2 (en) | 2020-03-30 | 2020-03-30 | circuit module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158325A JP2021158325A (en) | 2021-10-07 |
JP7456830B2 true JP7456830B2 (en) | 2024-03-27 |
Family
ID=77918808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020060436A Active JP7456830B2 (en) | 2020-03-30 | 2020-03-30 | circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7456830B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095607A (en) | 2002-08-29 | 2004-03-25 | Matsushita Electric Ind Co Ltd | Module component |
JP2005317935A (en) | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Module parts and its manufacturing method |
WO2010106599A1 (en) | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | Circuit module and electronic device |
-
2020
- 2020-03-30 JP JP2020060436A patent/JP7456830B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095607A (en) | 2002-08-29 | 2004-03-25 | Matsushita Electric Ind Co Ltd | Module component |
JP2005317935A (en) | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Module parts and its manufacturing method |
WO2010106599A1 (en) | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | Circuit module and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2021158325A (en) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6806166B2 (en) | High frequency module | |
US9055682B2 (en) | Circuit module | |
US10916496B2 (en) | Circuit module | |
JP4650244B2 (en) | Circuit module and manufacturing method thereof | |
KR102408079B1 (en) | high frequency module | |
WO2019098316A1 (en) | High-frequency module | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
JP5517379B1 (en) | Circuit module | |
US6449168B1 (en) | Circuit board and a method for manufacturing the same | |
JP7334774B2 (en) | high frequency module | |
US20120104570A1 (en) | Semiconductor package module | |
US20180240757A1 (en) | EMI Shielded Integrated Circuit Packages And Methods Of Making The Same | |
JP5750528B1 (en) | Circuit board with built-in components | |
JPWO2019138895A1 (en) | Module with built-in parts and its manufacturing method | |
JP7151906B2 (en) | ELECTRONIC COMPONENT MODULE AND METHOD FOR MANUFACTURING ELECTRONIC COMPONENT MODULE | |
US20220320008A1 (en) | Module | |
JP7456830B2 (en) | circuit module | |
KR101141443B1 (en) | Method for manufacturing semiconductor package | |
JP2707996B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
KR102505198B1 (en) | Electronic component module and manufacturing mehthod therof | |
JP6725378B2 (en) | Antenna module | |
JP2013110299A (en) | Composite module | |
JPWO2019181760A1 (en) | High frequency module | |
WO2022044504A1 (en) | Circuit module and submodule manufacturing method | |
KR102262073B1 (en) | Wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7456830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |