JP7453509B2 - Printed wiring board and printed wiring board manufacturing method - Google Patents
Printed wiring board and printed wiring board manufacturing method Download PDFInfo
- Publication number
- JP7453509B2 JP7453509B2 JP2020004151A JP2020004151A JP7453509B2 JP 7453509 B2 JP7453509 B2 JP 7453509B2 JP 2020004151 A JP2020004151 A JP 2020004151A JP 2020004151 A JP2020004151 A JP 2020004151A JP 7453509 B2 JP7453509 B2 JP 7453509B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating substrate
- glass plate
- opening
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 83
- 239000004020 conductor Substances 0.000 claims description 60
- 239000011521 glass Substances 0.000 claims description 53
- 239000011347 resin Substances 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 8
- 238000007772 electroless plating Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005422 blasting Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 fluoroglass Substances 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、ガラス板をコア基板に有するプリント配線板、及び、プリント配線板の製造方法に関する。 The present invention relates to a printed wiring board having a glass plate as a core substrate, and a method for manufacturing the printed wiring board.
特許文献1は、大判のガラス板上に絶縁層、導体層を形成し、スルーホールでガラス板の両面を接続し、回路基板を形成した後に、大判のガラス板を個片に切断するプリント配線板の製造方法を開示している。 Patent Document 1 discloses printed wiring in which an insulating layer and a conductive layer are formed on a large glass plate, both sides of the glass plate are connected using through holes to form a circuit board, and then the large glass plate is cut into individual pieces. Discloses a method for manufacturing a board.
[特許文献1の課題]
特許文献1では、ガラス板上に絶縁層、導体層を形成するため、配線の位置精度を高めることが難しいと考えられる。配線の位置精度を高めるために、絶縁基板の中央に開口を設け、開口内にガラス板を収容することで、絶縁基板に設けたアライメントマークを用いてガラス板上に絶縁層、導体層を形成することが考えられる。しかしながら、この方法は、ガラス板の周囲に枠状の絶縁基板が配置されるため、ガラス板と絶縁基板との熱膨張率の違いで反りが生じる恐れがあると考えられる。
[Issue of Patent Document 1]
In Patent Document 1, since an insulating layer and a conductive layer are formed on a glass plate, it is considered difficult to improve the positional accuracy of wiring. In order to improve the positioning accuracy of the wiring, an opening is created in the center of the insulating substrate and a glass plate is housed in the opening. By using alignment marks provided on the insulating substrate, an insulating layer and a conductive layer are formed on the glass plate. It is possible to do so. However, in this method, since a frame-shaped insulating substrate is placed around the glass plate, there is a possibility that warping may occur due to the difference in coefficient of thermal expansion between the glass plate and the insulating substrate.
本発明に係るプリント配線板は、絶縁基板の矩形の開口にガラス板を収容して成るコア基板と、前記コア基板上に形成された樹脂絶縁層と導体層とから成るビルドアップ層と、を有する。そして、前記絶縁基板は、前記開口の周囲の枠状に形成され、前記絶縁基板の前記開口の角部に枠状の絶縁基板を4分離する4本のスリットが設けられ、
前記ガラス板と前記開口の間、及び、前記4本のスリット内は樹脂が充填されている。
The printed wiring board according to the present invention includes a core substrate formed by accommodating a glass plate in a rectangular opening of an insulating substrate, and a build-up layer formed on the core substrate and formed from a resin insulating layer and a conductor layer. have The insulating substrate is formed in a frame shape around the opening, and four slits are provided at corners of the opening of the insulating substrate to divide the frame-shaped insulating substrate into four parts ,
The space between the glass plate and the opening and the inside of the four slits are filled with resin.
本発明に係るプリント配線板は、絶縁基板の矩形の開口にガラス板を収容して成るコア基板と、前記コア基板上に形成された樹脂絶縁層と導体層とから成るビルドアップ層と、を有する。本発明に係るプリント配線板の製造方法では、大判の絶縁基板に矩形の開口と、前記開口の角部にスリットを設けることと、前記開口にガラス板を収容することと、前記ガラス板と前記開口の間、及び、前記4本のスリット内に樹脂を充填することと、前記大判の絶縁基板を、前記スリットの端部に沿って裁断し小判の絶縁基板にし、前記スリットによって小判の絶縁基板を4分離すること、を有する。
The printed wiring board according to the present invention includes a core substrate formed by accommodating a glass plate in a rectangular opening of an insulating substrate, and a build-up layer formed on the core substrate and formed from a resin insulating layer and a conductor layer. have In the method for manufacturing a printed wiring board according to the present invention, a rectangular opening is provided in a large insulating substrate, a slit is provided at a corner of the opening, a glass plate is accommodated in the opening, and the glass plate and the Filling resin between the openings and in the four slits, cutting the large insulating substrate along the edges of the slits to make an oval insulating substrate, and cutting the large insulating substrate into an oval insulating substrate by the slits. It has 4 separations.
[実施形態の効果]
本発明の実施形態のプリント配線板、プリント配線板の製造方法によれば、絶縁基板の開口にガラス板を収容して導体層が形成されるため、絶縁基板のアライメントマークを用いることで、配線の位置精度を高めることができる。絶縁基板の開口の角部に枠状の絶縁基板を4分離する4本のスリットが設けられている。絶縁基板が枠状では無く、分離した4本の棒状であるため、ガラス板と絶縁基板との熱膨張率の違っていても、絶縁基板に生じる応力が4分割され、絶縁基板からの応力でプリント配線板に反りを生じさせることが無い。
[Effects of embodiment]
According to the printed wiring board and the method for manufacturing a printed wiring board according to the embodiment of the present invention, since a conductor layer is formed by housing a glass plate in an opening of an insulating substrate, wiring position accuracy can be improved. Four slits are provided at the corners of the opening of the insulating substrate to divide the frame-shaped insulating substrate into four sections. Since the insulating substrate is not in the shape of a frame but in the shape of four separate rods, even if the thermal expansion coefficients of the glass plate and the insulating substrate are different, the stress generated on the insulating substrate is divided into four, and the stress from the insulating substrate is divided into four parts. There is no possibility of warping the printed wiring board.
[第1実施形態]
図1(A)は第1実施形態のプリント配線板10の断面図である。図1(B)はプリント配線板10の平面図であり、図1(A)は図1(B)のA1-A1断面に相当する。プリント配線板10は、第1面FFと第1面FFと反対側の第2面SSとを有するコア基板30とコア基板の第1面FF上に形成されている第1ビルドアップ層55Fとコア基板の第2面SS上に形成されている第2ビルドアップ層55Sとを有する。
[First embodiment]
FIG. 1(A) is a cross-sectional view of a printed
コア基板30は、図1(B)中に示される開口22aを有する枠状の絶縁基板22と、絶縁基板22の開口22a内に収容され、コア基板の第1面FFと同方向の第1面Fと第1面Fと反対側の第2面Sとを有するガラス板20と、図1(A)中に示される絶縁基板22及びガラス板20の第1面F上の第1絶縁層28Fと、絶縁基板22及びガラス板20の第2面S上の第2絶縁層28Sと、第1絶縁層28F上に形成されている第1導体層34Fと、第2絶縁層28S上に形成されている第2導体層34Sと、第1導体層34Fと第2導体層34Sとを接続するスルーホール導体36とを有する。スルーホール導体36は、ガラス板20に形成された貫通孔25内に充填された第1絶縁層28F、第2絶縁層28S由来の樹脂28内に形成された貫通孔26内に形成されている。絶縁基板22には導体層を形成するためのアライメントマーク24が形成されている。
The
第1ビルドアップ層55Fは、コア基板30の第1面Fと第1導体層34F上に形成されている第1樹脂絶縁層50Fと、第1樹脂絶縁層50F上に形成されている第3導体層58Fと、を有する。第1ビルドアップ層55Fは、さらに、第1樹脂絶縁層50Fを貫通する第1ビア導体60Fを有する。第1ビア導体60Fは、第1導体層34Fと第3導体層58Fとを接続する。
The
第1樹脂絶縁層50Fと第3導体層58F上に開口72Fを有する第1ソルダーレジスト層70Fが形成される。開口72Fから露出する第3導体層58Fに、電子部品を搭載するための第1半田バンプ76Fが形成される。
A first
第2ビルドアップ層55Sは、コア基板30の第2面Sと第2導体層34S上に形成されている第2樹脂絶縁層50Sと、第2樹脂絶縁層50Sの上に形成されている第4導体層58Sと、を有する。第2ビルドアップ層55Sは、さらに、第2樹脂絶縁層50Sを貫通する第2ビア導体60Sを有する。第2ビア導体60Sは、第2導体層34Sと第4導体層58Sとを接続する
The
第2樹脂絶縁層50Sと第4導体層58S上に開口72Sを有する第2ソルダーレジスト層70Sが形成される。開口72Sから露出する第4導体層58Sに、マザーボード等の回路基板と接続するための第2半田バンプ76Sが形成される。
A second solder resist layer 70S having an opening 72S is formed on the second
第1実施形態のプリント配線板10は、絶縁基板22の開口22aにガラス板20を収容して第1導体層34F、第2導体層34S、第3導体層58F、第4導体層58Sが形成されるため、絶縁基板22の第1面F側のアライメントマーク24(及び、図示しない第2面側のアライメントマーク)を用いることで、第1導体層34F、第2導体層34S、第3導体層58F、第4導体層58Sの位置精度を高くすることができる。
In the printed
第1実施形態のプリント配線板10では、図1(B)に示されるように、絶縁基板22の開口22aの角部に枠状の絶縁基板を4分離する4本のスリット22bが設けられている。図1(A)に示されるように、絶縁基板22の開口22aとガラス板20との間には、第1絶縁層28F、第2絶縁層28S由来の樹脂28が充填されている。同様に、スリット22b内には、第1絶縁層28F、第2絶縁層28S由来の樹脂28が充填されている。第1実施形態のプリント配線板10では、絶縁基板22が枠状では無く、分離した4本の棒状の絶縁基板(子片)22zから成るため、ガラス板と絶縁基板との熱膨張率の違っていても、絶縁基板22に生じる応力が4分割され、絶縁基板22からの応力でプリント配線板10に反りを生じさせることが無い。
In the printed
[第1実施形態のプリント配線板の製造方法]
図2に示される大判の絶縁基板122が準備され、矩形の開口22aと、開口22aの開口の角部にスリット22bが形成される。図2中の開口22aの断面が図3(A)中に示される。ガラス板20が準備され、絶縁基板122の開口22a内に収容される(図3(B))。ガラス板20は、純粋二酸化珪素(約100%のSiO2)、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス、フルオロガラス、リン酸ガラス、又は、カルコゲンガラスから成る。予めブラスト加工等により、ガラス板の表面、裏面がRa(平均粗度)=100nm程度に荒らされる。
[Method for manufacturing printed wiring board of first embodiment]
A large-sized
絶縁基板122の図示しないアライメントマークを基準としてガラス板20にスルーホール形成用の貫通孔25が形成される(図3(C))。以降の導体層形成にも計測されたアライメントマークの位置が用いられる。絶縁基板122、ガラス板20の第1面F上に第1絶縁層28Fが、第2面S上に第2絶縁層28Sが形成され、図1(B)中に示される絶縁基板22の開口22aとガラス板20との間、4本のスリット22b内、貫通孔25内に、第1絶縁層28F、第2絶縁層28S由来の樹脂28が充填される。そして、第1絶縁層28F、ガラス板20の貫通孔25内の樹脂28、第2絶縁層28Sにスルーホール用の貫通孔26が形成される(図3(D))。上述されたように、ガラス板の表面、裏面が荒らされているため、ガラス板20と第1絶縁層28F、第2絶縁層28Sとの密着性は高い。
A through
無電解めっきにより第1絶縁層28F、第2絶縁層28Sの表面、貫通孔26内に無電解めっき膜32が形成される(図3(E))。無電解めっき膜32上に所定パターンのめっきレジスト40が形成され、電解めっきにより、めっきレジスト40から露出する無電解めっき膜32上に電解めっき膜38が形成されると共に、貫通孔26内に電解めっき膜が充填されスルーホール導体36が形成される(図3(F))。めっきレジストが除去され、電解めっき膜38から露出する無電解めっき膜32が除去され、第1導体層34F、第2導体層34Sが形成され、コア基板30が完成する(図3(G))。コア基板30は、ガラス板20の第1面Fと同方向の第1面FFを、ガラス板20の第2面Sと同方向の第2面SSを有する。
An
コア基板30の第1面FF上に第1樹脂絶縁層50Fが、第2面SS上に第2樹脂絶縁層50Sが形成される(図4(A))。第1樹脂絶縁層50Fに、第1導体層34Fに至る開口51Fが形成され、第2樹脂絶縁層50Sに、第2導体層34Sに至る開口51Sが形成される(図4(B))。無電解めっきにより第1樹脂絶縁層50F、第2樹脂絶縁層50Sの表面、開口51F、51S内に無電解めっき膜52が形成され、所定のめっきレジスト(図示されず)が形成され、めっきレジストから露出する無電解めっき膜52上に電解めっき膜56が形成され、開口51F内に第1ビア導体60Fが、開口51S内に第2ビア導体60Sが形成される。めっきレジストが剥離され、電解めっき膜56から露出する無電解めっき膜52が除去され、第3導体層58F、第4導体層58Sが形成される(図4(C))。
A first
第3導体層58Fと第1樹脂絶縁層50F上に第1開口72Fを有する第1ソルダーレジスト層70Fが形成される。第4導体層58Sと第2樹脂絶縁層50S上に第2開口72Sを有する第2ソルダーレジスト層70Sが形成される。図2中に示されるスリット22bの端部に沿った裁断線22cによって大判の絶縁基板122が切り分けられ、個片(小判)の絶縁基板22にされる(図4(D))。この際に、図1(B)に示されるように、スリット22bによって小判の絶縁基板22は4分離され、4個の棒状の絶縁基板(子片)22zがスリット22b内の樹脂28によって接続される状態となる。。第1ソルダーレジスト層70Fの第1開口72Fに第1半田バンプ76Fが形成され、第2ソルダーレジスト層70Sの第2開口72Sに第2半田バンプ76Sが形成される(図1(A))。
A first solder resist
第1実施形態のプリント配線板の製造方法では、絶縁基板22が、分離した4本の棒状の絶縁基板(子片)22zから構成されため、ガラス板と絶縁基板との熱膨張率の違っていても、絶縁基板22に生じる応力が4分割され、絶縁基板22からの応力でプリント配線板10に反りを生じさせることが無い。
In the printed wiring board manufacturing method of the first embodiment, the insulating
[第2実施形態]
図6は第2実施形態のプリント配線板の断面図である。
第2実施形態のプリント配線板10では、コア基板30がガラス板20とガラス板20の第1面Fに形成された第1導体層34Fと、第2面Sに形成された第2導体層34Sと、第1導体層34F、第2導体層34Sを接続するスルーホール導体36から成る。絶縁基板22の開口22aとガラス板20との間、及び、図示しないスリット内は、第1樹脂絶縁層50F、第2樹脂絶縁層50S由来の樹脂50で充填されている。
[Second embodiment]
FIG. 6 is a sectional view of the printed wiring board of the second embodiment.
In the printed
[第2実施形態のプリント配線板の製造方法]
図5(A)に示されるガラス板20が用意される。ブラスト加工等により、ガラス板20の第1面F、第2面SがRa(平均粗度)=100nm程度に荒らされる。ガラス板20にスルーホール用の貫通孔26が形成される(図5(B))。無電解めっきによりガラス板20の表面、貫通孔26内に無電解めっき膜32が形成される。無電解めっき膜32上に所定パターンのめっきレジスト40が形成され、電解めっきにより、めっきレジスト40から露出する無電解めっき膜32上に電解めっき膜38が形成されると共に、貫通孔26内に電解めっき膜が充填されスルーホール導体36が形成される(図5(C))。めっきレジストが除去され、電解めっき膜38から露出する無電解めっき膜32が除去され、第1導体層34F、第2導体層34Sが形成される(図5(D))。図2を参照し上述された第1実施形態と同様に、開口22a及び開口の4角にスリットの設けられた絶縁基板22の開口22a内に図5(D)に示されるガラス板20が収容される(図5(E))。この際、絶縁基板22に設けられた図示されないアライメントマークを基準にガラス板20の位置合わせが行われる。以降の工程は第1実施形態と同様である。
[Method for manufacturing printed wiring board of second embodiment]
A
20 ガラス板
22 絶縁基板
22a 開口
22b スリット
30 コア基板
34F 第1導体層
34S 第2導体層
36 スルーホール導体
20
Claims (3)
前記絶縁基板は、前記開口の周囲の枠状に形成され、
前記絶縁基板の前記開口の角部に枠状の絶縁基板を4分離する4本のスリットが設けられ、
前記ガラス板と前記開口の間、及び、前記4本のスリット内は樹脂が充填されている。 A printed wiring board having a core substrate formed by accommodating a glass plate in a rectangular opening of an insulating substrate, and a build-up layer formed on the core substrate and formed of a resin insulating layer and a conductor layer,
The insulating substrate is formed in a frame shape around the opening,
Four slits are provided at the corners of the opening of the insulating substrate, dividing the frame-shaped insulating substrate into four parts ,
The space between the glass plate and the opening and the inside of the four slits are filled with resin.
前記樹脂は、前記絶縁基板及び前記ガラス板の上層の樹脂絶縁層の由来である。 The printed wiring board according to claim 1 ,
The resin is the origin of the resin insulating layer on the insulating substrate and the glass plate.
大判の絶縁基板に矩形の開口と、前記開口の角部にスリットを設けることと、
前記開口にガラス板を収容することと、
前記ガラス板と前記開口の間、及び、前記4本のスリット内に樹脂を充填することと、
前記大判の絶縁基板を、前記スリットの端部に沿って裁断し小判の絶縁基板にし、前記スリットによって小判の絶縁基板を4分離すること、を有する。 A method for manufacturing a printed wiring board comprising: a core substrate having a glass plate accommodated in a rectangular opening of the insulating substrate; and a build-up layer formed on the core substrate comprising a resin insulating layer and a conductor layer. hand,
Providing a rectangular opening in a large insulating substrate and a slit at a corner of the opening;
accommodating a glass plate in the opening;
filling a resin between the glass plate and the opening and into the four slits;
The large- sized insulating substrate is cut along the edge of the slit to form a small-sized insulating substrate, and the small-sized insulating substrate is divided into four parts by the slit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020004151A JP7453509B2 (en) | 2020-01-15 | 2020-01-15 | Printed wiring board and printed wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020004151A JP7453509B2 (en) | 2020-01-15 | 2020-01-15 | Printed wiring board and printed wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021111735A JP2021111735A (en) | 2021-08-02 |
JP7453509B2 true JP7453509B2 (en) | 2024-03-21 |
Family
ID=77060230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020004151A Active JP7453509B2 (en) | 2020-01-15 | 2020-01-15 | Printed wiring board and printed wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7453509B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114187A (en) | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | Wiring substrate and method of manufacturing the wiring substrate |
JP2014022465A (en) | 2012-07-13 | 2014-02-03 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2014107433A (en) | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | Multiple piece forming substrate |
JP2014127701A (en) | 2012-12-27 | 2014-07-07 | Ibiden Co Ltd | Wiring board and method of manufacturing the same |
JP2015095654A (en) | 2013-11-11 | 2015-05-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and method of manufacturing the same |
JP2018133549A (en) | 2017-01-17 | 2018-08-23 | 京セラ株式会社 | Aggregate substrate and manufacturing method thereof |
JP2019192722A (en) | 2018-04-23 | 2019-10-31 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
-
2020
- 2020-01-15 JP JP2020004151A patent/JP7453509B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114187A (en) | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | Wiring substrate and method of manufacturing the wiring substrate |
JP2014022465A (en) | 2012-07-13 | 2014-02-03 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2014107433A (en) | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | Multiple piece forming substrate |
JP2014127701A (en) | 2012-12-27 | 2014-07-07 | Ibiden Co Ltd | Wiring board and method of manufacturing the same |
JP2015095654A (en) | 2013-11-11 | 2015-05-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and method of manufacturing the same |
JP2018133549A (en) | 2017-01-17 | 2018-08-23 | 京セラ株式会社 | Aggregate substrate and manufacturing method thereof |
JP2019192722A (en) | 2018-04-23 | 2019-10-31 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2021111735A (en) | 2021-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8893380B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
US7935891B2 (en) | Wiring board manufacturing method | |
US20080115349A1 (en) | Method of manufacturing a component-embedded printed circuit board | |
US20120234587A1 (en) | Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20100126765A1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
WO2006082784A1 (en) | Multilayer printed wiring board | |
JP2014131037A (en) | Circuit board and method of manufacturing the same | |
TWI734945B (en) | Composite substrate structure and manufacturing method thereof | |
JP2001320150A (en) | Wiring board by stamper and manufacturing method thereof | |
EP1635625B1 (en) | Substrate manufacturing method and circuit board | |
KR20100077055A (en) | Multilayer printed wiring board | |
JP7453509B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP2009231635A (en) | Wiring board and its manufacturing method, semiconductor device, and its manufacturing method | |
JP5660462B2 (en) | Printed wiring board | |
KR101582547B1 (en) | Semiconductor package for embedding semiconductor chip and the method for manufacturing the same | |
CN110113877A (en) | A kind of method of laser cutting method production metal base circuit board | |
JP6724775B2 (en) | Wiring board individualization method and package board | |
JP2019192722A (en) | Printed wiring board and printed wiring board manufacturing method | |
CN111315109B (en) | Composite substrate structure and manufacturing method thereof | |
KR20150028031A (en) | Printed circuit board | |
KR100704911B1 (en) | Electronic chip embedded pcb and method of the same | |
JP3699383B2 (en) | Wiring board manufacturing method | |
JP2002237669A (en) | Method of forming recognition mark to substrate for kgd | |
CN221466576U (en) | Package carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7453509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |