JP2018133549A - Aggregate substrate and manufacturing method thereof - Google Patents
Aggregate substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018133549A JP2018133549A JP2017060523A JP2017060523A JP2018133549A JP 2018133549 A JP2018133549 A JP 2018133549A JP 2017060523 A JP2017060523 A JP 2017060523A JP 2017060523 A JP2017060523 A JP 2017060523A JP 2018133549 A JP2018133549 A JP 2018133549A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connection
- board
- connection portion
- collective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本開示は、縦横の並びに位置する複数の製品領域および製品領域を囲繞する捨て代領域を有する集合基板およびその製造方法に関するものである。 The present disclosure relates to a collective substrate having a plurality of product regions that are arranged vertically and laterally, and a disposal margin region that surrounds the product regions, and a method for manufacturing the same.
従来、半導体素子等の電子部品が実装された配線基板として、補強材を含むコア基板の両面に絶縁層と配線導体とを備える基板がある。現在、このような配線基板にかわり、例えばコア基板を持たない薄型の配線基板の開発が行われている。薄型の配線基板は、携帯型の通信機器やゲーム機器等に用いられている。なお、薄型の配線基板は、縦横の並びに配置された製品領域と、製品領域を囲繞する捨て代領域とが一体的に形成された集合基板に電子部品を実装した後に、集合基板を個片に切断する方法で製作されている(特許文献1を参照)。 Conventionally, as a wiring board on which electronic components such as semiconductor elements are mounted, there is a board that includes an insulating layer and a wiring conductor on both surfaces of a core substrate including a reinforcing material. Currently, instead of such a wiring substrate, for example, a thin wiring substrate having no core substrate is being developed. Thin wiring boards are used in portable communication devices, game machines, and the like. Note that a thin wiring board is obtained by mounting an electronic component on a collective board in which product areas arranged vertically and horizontally and a disposal area surrounding the product area are integrally formed, and then the collective boards are separated into pieces. It is manufactured by a method of cutting (see Patent Document 1).
集合基板は、薄型化が要求されている。それに伴って、集合基板の剛性が低下してしまい、電子部品の実装に伴う外圧によって変形や損傷が生じることがある。その結果、電子部品が集合基板に安定的に実装できない場合がある。 The aggregate substrate is required to be thin. Along with this, the rigidity of the collective substrate decreases, and deformation or damage may occur due to external pressure accompanying mounting of electronic components. As a result, the electronic component may not be stably mounted on the collective substrate.
本開示の集合基板は、縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに製品領域を囲繞しており基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板と、各々の第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板とを具備し、第1接続部と第2接続部とが互いに対向し合い接合材料により接合されていることを特徴とするものである。 The collective board of the present disclosure is disposed in the vertical and horizontal directions, and includes a plurality of product areas having a component mounting surface and a board connection surface, and a disposal that surrounds the product area and includes a plurality of first connection portions on the board connection surface side. A first substrate having a surrogate region, and a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each first connection portion, the first connection portion and the second connection portion Are opposed to each other and bonded by a bonding material.
本開示の集合基板の製造方法は、縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに製品領域を囲繞しており基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板を準備する工程と、各々の第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板を準備する工程と、第1接続部を、各々対応する第2接続部の上に接合材料を介して重ね、接合材料で第1接続部と第2接続部とを互いに接合する工程とを含むことを特徴とするものである。 A method of manufacturing a collective substrate according to the present disclosure includes a plurality of product regions having a component mounting surface and a substrate connection surface positioned vertically and horizontally, and surrounding the product region and a plurality of first connection portions on the substrate connection surface side. Preparing a first substrate having a disposal margin region including: a step of preparing a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each first connection portion; 1 connection part is piled up on a 2nd connection part corresponding to each via a joining material, and the process of joining together the 1st connection part and the 2nd connection part with joining material is characterized by the above-mentioned. is there.
本開示の集合基板およびその製造方法によれば、電子部品を安定的に実装することが可能な集合基板およびその製造方法を提供することができる。 According to the collective substrate and the manufacturing method thereof of the present disclosure, it is possible to provide the collective substrate capable of stably mounting electronic components and the manufacturing method thereof.
次に、図1を基にして本開示の実施形態に係る集合基板Aについて説明する。図1(a)は、本開示の集合基板Aの実施形態例を示す上面図である。図1(b)は、第1基板10の実施形態例を示す下面図である。図1(c)は、図1(a)に示すX−X間を通る断面図である。
Next, the collective substrate A according to the embodiment of the present disclosure will be described with reference to FIG. FIG. 1A is a top view illustrating an exemplary embodiment of the aggregate substrate A of the present disclosure. FIG. 1B is a bottom view showing an example embodiment of the
集合基板Aは、第1基板10と、第2基板20と、を備えている。第1基板10と第2基板20とは、接合材料30により接合されている。第1基板10は、個片の配線基板になる複数の領域(後述)を含む部分である。第2基板20は、集合基板Aとしての機械的な強度を確保する部分である。接合材料30は、第1基板10と第2基板20とを互いに接合させる部分である。
The collective substrate A includes a
第1基板10は、絶縁層11、配線導体層12およびソルダーレジスト層13を備えている。絶縁層11は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁材料から成り、2層に積層されている。配線導体層12は、例えば銅めっきや銅箔等の良導電性材料から成り、積層された絶縁層11同士の間および絶縁層11の最表面に位置している。ソルダーレジスト層13は、例えばエポキシ樹脂やポリイミド樹脂等の絶縁材料から成り、絶縁層11の表面に位置している。ソルダーレジスト層13は、主に配線導体層12を外部環境から保護するためのものであり、例えば接合材料30として半田を用いる場合に、半田を溶融する時の熱から配線導体層12を保護するために設けられる。第1基板10の厚みは、100μm以下であっても構わない。上面視において、第1基板10は、長方形状をしており、角を面取り(R面)してもよい。
The
また、第1基板10は、複数の製品領域14および捨て代領域15を有している。製品領域14は、縦横の並びに位置している。個々の製品領域14の形状は、四角形状をしている。少なくとも製品領域14には配線導体層12が配置されている。各々の製品領域14の上面は、半導体素子等の電子部品(図示せず)が実装される部品実装面14aである。電子部品は、部品実装面14aにおける配線導体層12と、例えば半田を介して電気的に接続される。製品領域14の下面は、外部の電気基板が接続される基板接続面14bである。外部の電気基板は、基板接続面14bにおける配線導体層12と、例えば半田を介して電気的に接続される。
The
捨て代領域15は、製品領域14を囲繞するように位置しており、隣接する製品領域14同士をつないでいる。捨て代領域15にも配線導体層12が配置されていてもよい。捨て代領域15の配線導体層12は、例えば、隣り合う製品領域14の配線導体層12同士を互いに電気的に接続する機能を有する。このような場合には、複数の製品領域14の配線導体層12を互いに電気的に接続させて、電気的な検査または電気めっき等の作業等を一括して行うことができる。捨て代領域15は、各々の製品領域14を個片に分割するための切断領域を含んでおり、切断後は廃棄される。
The
なお、複数の第1接続部16が、捨て代領域15における基板接続面14b側の面に形成されている。第1接続部16は、例えば銅めっきや銅箔等の金属から成る。第1接続部16は、表面を金めっきで被覆されていても構わない。
A plurality of
第2基板20は、例えば銅、ステンレスまたはアルミ等の金属板やガラス板、補強用のガラス繊維に樹脂を含浸させた平板状の樹脂板である。第2基板20は、第1基板10よりも剛性等の機械的な強度が大きい。そのため、第2基板20は、例えば、第1基板10よりも機械的な強度が大きい材料からなる。または、第2基板20は、第1基板10よりも厚い。第2基板20は、上面(第1基板10の基板接続面14bおよび捨て代領域15の下面に対向する面)に第2接続部17を備えている。第2接続部17も第1接続部16と同様に、例えば銅めっきや銅箔等の金属から成る。第2接続部17の配置は、第1接続部16の配置に対応している。つまり、上面視において第1接続部16と第2接続部17とが、重畳する状態に位置している。第2接続部17の面積は、第1接続部16の面積より大きくても構わない。これにより、第1基板10と第2基板20との間の位置調整代として機能させることができる。第2基板20の縦横の外径寸法は、第1基板10の縦横の外径寸法よりも大きくても構わない。つまり、上面視において第1基板10の外周縁が、第2基板20の外周縁内に収まるように配置されている状態を指す。このような配置をとることで、第1基板10が、外部と接触することを回避し易くなる。第2基板20の厚みは、50〜300μm程度であっても構わない。
The
接合材料30は、例えば半田、エポキシ樹脂等から成る。接合材料30は、互いに対向し合う各々の第1接続部16と第2接続部17との間に介在して両者を接続している。これにより、第1基板10と第2基板20とが互いに接合されて集合基板Aが構成されている。
The
上記のように、第1基板10と第2基板20とは、第1基板10の捨て代領域15において互いに接合材料30を介して接合されている。そのため、後述するように捨て代領域15において集合基板Aが切断されれば(捨て代領域15がなくなれば)、第1基板10と第2基板20とは互いに別々になる。
As described above, the
ソルダーレジスト層13は、絶縁層11の両最表面における製品領域14および捨て代領域15に位置している。ソルダーレジスト層13は、配線導体層12の一部および第1接続部16を露出させる開口部を有している。ソルダーレジスト層13の厚みは、5〜50μm程度であっても構わない。開口部の形状は、円形状、四角形状、長円形状であっても構わない。また、接合材料30の容積は、第1接続部16を露出させる開口部の容積より小さくても構わない。
The solder resist
なお、集合基板Aは、電子部品が実装された後に、捨て代領域15における切断領域で切断して個片に分割され、各々が製品領域14を備えた配線基板(配線基板に電子部品が実装された個々の電子装置)になる。集合基板Aの分割の詳細については後述する。
In addition, after the electronic component is mounted, the collective substrate A is cut into cutting pieces in the cutting
上述のように、本例の集合基板Aは、第1基板10と第2基板20とが接合材料30により接合されている。これにより、第1基板10の薄型化により低下した剛性を第2基板20により補うことが可能になる。その結果、第1基板10が電子部品の実装に伴う外圧を受けた場合でも、第1基板10の変形や損傷を抑制できる。これにより、電子部品を安定的に実装することが可能な集合基板Aを提供することができる。
As described above, in the collective substrate A of this example, the
分割後の個片の製品領域(配線基板)は、第2基板20を含んでいないため、薄型化された配線基板を提供することができる。この配線基板は、電子部品が実装された後に第2基板20が分離したものであるため、大きな力が加わる可能性は小さい。そのため、配線基板の変形等の可能性は効果的に低減され、電子部品が安定して実装された電子装置とすることができる。
Since the divided product area (wiring board) does not include the
上記の構成に加えて、集合基板Aは、捨て代領域15における切断領域に切断位置を示すマークがあっても構わない。
In addition to the above configuration, the collective substrate A may have a mark indicating a cutting position in a cutting area in the discard
次に、本開示の集合基板の製造方法の一態様を、図3を用いて説明する。なお、図1と同じ部材については、同じ符号を付すとともに詳細な説明は省略する。 Next, an aspect of the method for manufacturing a collective substrate of the present disclosure will be described with reference to FIG. In addition, about the same member as FIG. 1, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.
まず、図3(a)に示すように、第1基板10および第2基板20を準備する。第1基板10は、例えば次のように形成される。まず、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を硬化させた絶縁層11を準備する。熱硬化性樹脂内には、酸化ケイ素等の絶縁粒子を分散させておいても構わない。次に、絶縁層11における各々の製品領域14に該当する領域に複数の貫通孔を形成する。貫通孔は、ドリル加工、レーザー加工またはブラスト加工等により形成される。次に、セミアディティブ法等のめっき加工により、絶縁層11の上下表面および貫通孔内に配線導体層12を一体的に形成する。これにより、上下表面の配線導体層12同士が貫通孔を介して電気的に接続される。このとき、第1接続部16が、絶縁層11の下側の捨て代領域15に該当する領域に同時に形成される。次に、絶縁層11の上側に絶縁層11と配線導体層12とを同様の方法で順次形成することで第1基板10が形成される。
First, as shown in FIG. 3A, a
第2基板20は、例えば次のように形成される。まず、平板状の金属板を準備する。次に、平板状の金属板を上面視において第1基板10と同じ外径寸法に裁断する。次に、金属板の上面にめっき加工や蒸着加工により第2接続部17を形成することで第2基板20が形成される。
For example, the
次に、図3(b)に示すように、第2接続部17の表面に接合材料30を被着する。接合材料30は、例えばスクリーン印刷法やディスペンサーによる塗布法により第2接続部17の表面に被着される。
Next, as shown in FIG. 3B, a
最後に、図3(c)に示すように、第1接続部16と第2接続部17とが、接合材料30を介して互いに対向する状態に第1基板10を第2基板20に載置して両者を接合させる。接合材料30が半田の場合は、接合材料30を介して重ね合わされた第1基板10と第2基板20とを、加熱処理により半田を溶融後に硬化させて両者を接合する。なお、第1基板10が第2基板20に精度よく載置されるためには、第2基板20にアライメントマーク19を設けるとともに、第1基板10の捨て代領域15にアライメントホール18を設けておいても構わない。そして、上面視においてアライメントホール18内にアライメントマーク19が収まるように位置合わせをしながら第1基板10を第2基板20に載置すれば良い。これにより、第1基板10と第2基板20との位置精度が向上する。この場合、一部のアライメントマーク19またはアライメントホール18の上面における形状を他と異ならせて、第1基板10および第2基板20の上下左右の合せ位置を確認できるようにしてもよい。
Finally, as shown in FIG. 3C, the
上述のように、本例の集合基板Aの製造方法によれば、第1基板10の薄型化により低下した剛性が、第2基板20と接合されることにより補われる。その結果、第1基板10が、電子部品の実装の際に外圧を受けた場合でも、第1基板10が変形したり損傷したりすることを抑制することができる。これにより、電子部品を安定して実装することが可能な集合基板Aを提供することができる。なお、集合基板Aは、電子部品が実装された後、各々の製品領域14の周辺の捨て代領域15に含まれる切断領域で切断される。これにより、複数の配線基板が同時に形成される。このとき、接合材料30は、全て捨て代領域15内にのみ配設されているため、接合材料30が、各々の配線基板に残留することはない。
As described above, according to the method for manufacturing the collective substrate A of the present example, the rigidity reduced by the thinning of the
上記の工程に対して、さらにソルダーレジスト層13を形成する工程が含まれていてもよい。ソルダーレジスト層13は、第1接続部16を露出させる開口部を有するものとして形成する。ソルダーレジスト層13は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを絶縁層11の最表面に貼着するとともに、第1接続部16を露出させる開口を有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。この場合、接合材料30として半田を用いるようにすれば、エポキシ樹脂に比べて接合強度の向上という点で効果がある。
The process of forming the soldering resist
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、第1接続部16が、第1基板10の外周部および中央部における捨て代領域15にのみ位置している場合を示したが、図2に示すように、第1接続部16が、互いに隣接する各々の製品領域14同士の周辺における捨て代領域15に位置していても構わない。このようにすることで、実装時の外圧に対する第1基板10の耐性が増加して、第1基板10の変形や損傷がより抑制される。
Note that the present disclosure is not limited to the above-described exemplary embodiment, and various modifications can be made without departing from the gist of the present disclosure. For example, in the example of the above-described embodiment, the case where the
ただし、第1基板10(集合基板A)の上面視における一定の面積当たりに配置できる製品領域14の個数を多くする上では、図1に示す形態の方が有利である。この場合には、複数の配線基板および電子装置としての生産性および経済性を向上させる効果を得ることができる。これらの形態の選択は、製作しようとする集合基板Aの用途、実装される電子部品の種類、配線導体層12の配置形態および単価(コスト)等に応じて、適宜設定することができる。
However, the form shown in FIG. 1 is more advantageous in increasing the number of
さらに、図4に第1基板10を下面側から見た平面図で示すように、捨て代領域15にスリット21を設けても構わない。スリット21が設けられた部分では、第1基板10が比較的変形しやすい。これにより、例えば第1基板10と第2基板20とを半田により接合する際に熱応力が生じた場合でも、熱応力をスリット21により吸収緩和して第1基板10に反りが発生することをさらに有効に防止することができる。
Further, as shown in a plan view of the
図4に示す例において、スリット21は、第1基板10を厚み方向に貫通している。スリット21は、例えば図4に示す例では、上面視で細長い長円形状であり、長辺が製品領域14の外周辺と平行である。なお、スリット21が設けられている場合でも、スリット21の幅(上面視においてスリット21に隣り合う製品領域14の外周辺に直交する方向の寸法)が比較的小さいため第1基板10の剛性は、スリット21がない場合と同じ程度に確保できる。
In the example shown in FIG. 4, the
図4に示す例では、スリット21は、互いに隣り合う製品領域14の外周辺間の中間部分に設けられている。この場合のスリット21は、第1接続部16および第2接続部17と直線状に並んでいる。集合基板Aが製品領域14の間で切断されるときに、スリット21も除去される。そのため、個片の配線基板の側面にスリットの跡が残りにくい。
In the example shown in FIG. 4, the
このようなスリット21は、各製品領域14の各外周辺に沿った長方形状であっても構わない。スリット21の幅は、例えば、隣り合う製品領域14の間の距離(捨て代領域15の幅)に対して10〜30%程度である。また、スリット21の長さ(上面視における長辺の長さ)は、例えば、隣接する製品領域14の外周辺の長さに対して50〜120%程度に設定して構わない。
Such a
スリット21は、各種の切削加工で形成する。切削加工としては、ルーター加工およびレーザー加工等があげられる。なお、スリット21は、切断領域に完全に含まれるか、切断領域から完全に外れるように形成しておいても構わない。これにより、集合基板Aを切断するときに、切断刃の逃げを防止して精度良く切断することができる。
The
すなわち、スリット21を含む集合基板Aの製造方法は、上記の各工程に加えて、例えばルーター加工またはレーザー加工等の加工法によってスリット21を形成する工程を含んでいる。この加工は、第1基板10の捨て代領域15に、製品領域14の外周辺に沿って施す。また、この加工は、第1基板10を厚み方向に貫通させるように行う。
That is, the manufacturing method of the aggregate substrate A including the
また、図5または図6に示すように、第1基板10における第1接続部16および第2基板20における第2接続部17の両方、あるいはいずれか一方に貫通孔22を設けても構わない。貫通孔22内には、接合材料30が注入されており第1基板10と第2基板20とを接合している。このような貫通孔22内に接合材料30を収容することで、接合材料30が製品領域14内にはみ出してしまうことを抑制できる。また、第1基板10と第2基板20との間の隙間を低減できるため、集合基板Aを分割する際の切断性が向上する。
Further, as shown in FIG. 5 or FIG. 6, a through-
図5に示す例の場合には、貫通孔22が第1基板10および第2基板20を貫通している。つまり、貫通孔22が、集合基板Aを厚み方向に貫通している。このときには、貫通孔22の内容量が大きくなるため、接合材料30を多く注入できることから、第1基板10と第2基板20とを強固に接合することが容易になる。
In the example shown in FIG. 5, the through
図6に示す例の場合には、貫通孔22が第2接続部17において第2基板20を貫通している。貫通孔22は、第1基板には延びていない。つまり、第1接続部16と第2接続部17とが対向し合う部分が貫通孔22の底部分になる。このときには、接合材料30が貫通孔22の底部分でとどまるため、接合材料30の注入が容易になる。
In the case of the example shown in FIG. 6, the through
なお、複数の貫通孔22は、第1基板10および第2基板20の両方を貫通しているものと、例えば第2基板20等の一方のみを貫通しているものとが混在していても構わない。このときには、第1基板10および第2基板の接合性と、接合材料30の注入性とのバランス調整を図ることが容易になる。
Note that the plurality of through
また、複数の貫通孔22の配置は、等間隔でなくてもよい。例えば図5および図6に示す例のように、平面視で縦横の第1接続部16(または第2接続部17)が交差し合う部分(角部分)の近くで貫通孔22の隣接間隔が比較的狭くなっていてもよい。このような角部分は、中央部分に比べて集合基板Aを切断するときに、切断刃から受ける力が大きい。このため、角部分に貫通孔22を密に配置することで接合強度を向上させて切断時に加わる力への耐性を持たせることができる。
Further, the arrangement of the plurality of through
さらに、複数の貫通孔22の平面視における大きさは、互いに同じである必要はなく、互いに異なっていてもよい。接合強度が必要な個所には、大きな貫通孔22を配置することで大きな接合強度を効果的に付与できる。ただし、形とサイズが揃っていれば、生産性の点では有利である。
Further, the sizes of the plurality of through
貫通孔22を含む集合基板Aの製造方法は、上記の各工程に加えて、例えばドリル加工等によって貫通孔22を形成する工程を含んでいる。この加工は、第1基板10の第1接続部16、および第2基板20の第2接続部17の両方もしくはいずれか一方に施される。なお、貫通孔22は、接合材料30を収容するだけではなく、例えば第1基板10と第2基板20とを互いに対向する状態に載置する場合のアライメントマークとして活用することも可能である。第1基板10および第2基板20の両方に貫通孔22が形成される場合は、上面視において両基板の貫通孔22同士を重畳させることで両基板を精度よく載置できる。また、例えば第2基板にのみ貫通孔22が形成される場合には、貫通孔22と第1接続部16とを重畳させればよい。
The manufacturing method of the aggregate substrate A including the through
貫通孔22は、製品領域14の角部に近接する位置に形成しておくと、集合基板Aを切断するときに製品領域14の角部の振動を抑えて、角部が欠損することを抑制することに有効である。
If the through
10 第1基板
13 ソルダーレジスト層
14 製品領域
14a 部品実装面
14b 基板接続面
15 捨て代領域
16 第1接続部
17 第2接続部
20 第2基板
30 接合材料
A 集合基板
DESCRIPTION OF
Claims (8)
各々の前記第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板と、を具備し、
前記第1接続部と前記第2接続部とが互いに対向し合い接合材料により接合されていることを特徴とする集合基板。 A plurality of product regions having a component mounting surface and a board connection surface that are vertically and horizontally arranged, and a disposal area that surrounds the product region and includes a plurality of first connection portions on the substrate connection surface side. 1 substrate,
A second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each of the first connection portions,
The collective substrate, wherein the first connection portion and the second connection portion face each other and are bonded by a bonding material.
各々の前記第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板を準備する工程と、
前記第1接続部を、各々対応する前記第2接続部の上に接合材料を介して重ね、該接合材料で前記第1接続部と前記第2接続部とを互いに接合する工程と、
を含むことを特徴とする集合基板の製造方法。 A plurality of product regions having a component mounting surface and a board connection surface that are vertically and horizontally arranged, and a disposal area that surrounds the product region and includes a plurality of first connection portions on the substrate connection surface side. Preparing one substrate;
Preparing a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each of the first connection portions;
Superposing the first connection portions on the corresponding second connection portions via a bonding material, and bonding the first connection portions and the second connection portions to each other with the bonding materials;
A method for manufacturing an aggregate substrate, comprising:
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005696 | 2017-01-17 | ||
JP2017005696 | 2017-01-17 | ||
JP2017024581 | 2017-02-14 | ||
JP2017024581 | 2017-02-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133549A true JP2018133549A (en) | 2018-08-23 |
JP6835642B2 JP6835642B2 (en) | 2021-02-24 |
Family
ID=63248700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017060523A Active JP6835642B2 (en) | 2017-01-17 | 2017-03-27 | Assembly board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6835642B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7453509B2 (en) | 2020-01-15 | 2024-03-21 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256141A (en) * | 1988-04-06 | 1989-10-12 | Fujitsu Ltd | Soldering method |
JPH118330A (en) * | 1997-06-16 | 1999-01-12 | Citizen Watch Co Ltd | Manufacture of semiconductor package |
JP2009289848A (en) * | 2008-05-28 | 2009-12-10 | Ngk Spark Plug Co Ltd | Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board |
JP2014107433A (en) * | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | Multiple piece forming substrate |
-
2017
- 2017-03-27 JP JP2017060523A patent/JP6835642B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256141A (en) * | 1988-04-06 | 1989-10-12 | Fujitsu Ltd | Soldering method |
JPH118330A (en) * | 1997-06-16 | 1999-01-12 | Citizen Watch Co Ltd | Manufacture of semiconductor package |
JP2009289848A (en) * | 2008-05-28 | 2009-12-10 | Ngk Spark Plug Co Ltd | Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board |
JP2014107433A (en) * | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | Multiple piece forming substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7453509B2 (en) | 2020-01-15 | 2024-03-21 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6835642B2 (en) | 2021-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9723729B2 (en) | Printed wiring board | |
JP6621708B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6408540B2 (en) | Wireless module and wireless module manufacturing method | |
US8314344B2 (en) | Wiring board and manufacturing method of the same | |
JP6314070B2 (en) | Fingerprint recognition semiconductor device, method for manufacturing fingerprint recognition semiconductor device, and semiconductor device | |
KR20160036514A (en) | Composite wiring substrate and mounting structure thereof | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
US10674604B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2009032823A (en) | Electronic component-embedded board and method of manufacturing the same | |
US9980371B2 (en) | Printed wiring board | |
US20170245365A1 (en) | Printed wiring board and method for manufacturing the same | |
JP2013106033A (en) | Semiconductor package and method of manufacturing the same | |
US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
JP2013239660A (en) | Semiconductor device and method of manufacturing the same | |
JP2017050310A (en) | Electronic component device and manufacturing method thereof | |
US20160113110A1 (en) | Printed wiring board | |
US20090178836A1 (en) | Wiring board for semiconductor device | |
JP2018201248A (en) | Wireless module | |
JP2017028228A (en) | Multichip module and manufacturing method thereof | |
JP6835642B2 (en) | Assembly board and its manufacturing method | |
US20160295692A1 (en) | Printed wiring board and method for manufacturing the same | |
JP5426567B2 (en) | Printed circuit board, manufacturing method thereof, and panel for manufacturing printed circuit board | |
JP2017143096A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
JP4086657B2 (en) | Multilayer semiconductor device | |
JP7283909B2 (en) | Wiring board and mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6835642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |