JP2018133549A - Aggregate substrate and manufacturing method thereof - Google Patents

Aggregate substrate and manufacturing method thereof Download PDF

Info

Publication number
JP2018133549A
JP2018133549A JP2017060523A JP2017060523A JP2018133549A JP 2018133549 A JP2018133549 A JP 2018133549A JP 2017060523 A JP2017060523 A JP 2017060523A JP 2017060523 A JP2017060523 A JP 2017060523A JP 2018133549 A JP2018133549 A JP 2018133549A
Authority
JP
Japan
Prior art keywords
substrate
connection
board
connection portion
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017060523A
Other languages
Japanese (ja)
Other versions
JP6835642B2 (en
Inventor
和重 鳥山
Kazushige Toriyama
和重 鳥山
馨 荒木
Kaoru Araki
馨 荒木
知治 土田
Tomoharu Tsuchida
知治 土田
哲也 古川
Tetsuya Furukawa
哲也 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2018133549A publication Critical patent/JP2018133549A/en
Application granted granted Critical
Publication of JP6835642B2 publication Critical patent/JP6835642B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an aggregate substrate capable of stably mounting electronic components by suppressing deformation and damage of an aggregate substrate, and a manufacturing method thereof.SOLUTION: An aggregate substrate includes a first substrate 10 that includes a plurality of product regions 14 positioned in rows and columns and having a component mounting surface 14a and a board connecting surface 14b, a discarding region 15 surrounding the product region 14 and including a plurality of first connecting portions 16 on the board connecting surface 14b side, and a second substrate 20 having a surface including second connecting portions 17 arranged corresponding to the arrangement of the respective first connecting portions 16, and the first connecting portion 16 and the second connecting portion 17 are opposed to each other and joined by a joining material 30.SELECTED DRAWING: Figure 1

Description

本開示は、縦横の並びに位置する複数の製品領域および製品領域を囲繞する捨て代領域を有する集合基板およびその製造方法に関するものである。   The present disclosure relates to a collective substrate having a plurality of product regions that are arranged vertically and laterally, and a disposal margin region that surrounds the product regions, and a method for manufacturing the same.

従来、半導体素子等の電子部品が実装された配線基板として、補強材を含むコア基板の両面に絶縁層と配線導体とを備える基板がある。現在、このような配線基板にかわり、例えばコア基板を持たない薄型の配線基板の開発が行われている。薄型の配線基板は、携帯型の通信機器やゲーム機器等に用いられている。なお、薄型の配線基板は、縦横の並びに配置された製品領域と、製品領域を囲繞する捨て代領域とが一体的に形成された集合基板に電子部品を実装した後に、集合基板を個片に切断する方法で製作されている(特許文献1を参照)。   Conventionally, as a wiring board on which electronic components such as semiconductor elements are mounted, there is a board that includes an insulating layer and a wiring conductor on both surfaces of a core substrate including a reinforcing material. Currently, instead of such a wiring substrate, for example, a thin wiring substrate having no core substrate is being developed. Thin wiring boards are used in portable communication devices, game machines, and the like. Note that a thin wiring board is obtained by mounting an electronic component on a collective board in which product areas arranged vertically and horizontally and a disposal area surrounding the product area are integrally formed, and then the collective boards are separated into pieces. It is manufactured by a method of cutting (see Patent Document 1).

特開2014−181379号公報JP 2014-181379 A

集合基板は、薄型化が要求されている。それに伴って、集合基板の剛性が低下してしまい、電子部品の実装に伴う外圧によって変形や損傷が生じることがある。その結果、電子部品が集合基板に安定的に実装できない場合がある。   The aggregate substrate is required to be thin. Along with this, the rigidity of the collective substrate decreases, and deformation or damage may occur due to external pressure accompanying mounting of electronic components. As a result, the electronic component may not be stably mounted on the collective substrate.

本開示の集合基板は、縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに製品領域を囲繞しており基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板と、各々の第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板とを具備し、第1接続部と第2接続部とが互いに対向し合い接合材料により接合されていることを特徴とするものである。   The collective board of the present disclosure is disposed in the vertical and horizontal directions, and includes a plurality of product areas having a component mounting surface and a board connection surface, and a disposal that surrounds the product area and includes a plurality of first connection portions on the board connection surface side. A first substrate having a surrogate region, and a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each first connection portion, the first connection portion and the second connection portion Are opposed to each other and bonded by a bonding material.

本開示の集合基板の製造方法は、縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに製品領域を囲繞しており基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板を準備する工程と、各々の第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板を準備する工程と、第1接続部を、各々対応する第2接続部の上に接合材料を介して重ね、接合材料で第1接続部と第2接続部とを互いに接合する工程とを含むことを特徴とするものである。   A method of manufacturing a collective substrate according to the present disclosure includes a plurality of product regions having a component mounting surface and a substrate connection surface positioned vertically and horizontally, and surrounding the product region and a plurality of first connection portions on the substrate connection surface side. Preparing a first substrate having a disposal margin region including: a step of preparing a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each first connection portion; 1 connection part is piled up on a 2nd connection part corresponding to each via a joining material, and the process of joining together the 1st connection part and the 2nd connection part with joining material is characterized by the above-mentioned. is there.

本開示の集合基板およびその製造方法によれば、電子部品を安定的に実装することが可能な集合基板およびその製造方法を提供することができる。   According to the collective substrate and the manufacturing method thereof of the present disclosure, it is possible to provide the collective substrate capable of stably mounting electronic components and the manufacturing method thereof.

図1(a)〜(c)は、本開示の集合基板の第1の実施形態例を示す概略平面図および断面図である。1A to 1C are a schematic plan view and a cross-sectional view illustrating a first embodiment of an aggregate substrate of the present disclosure. 図2は、本開示の集合基板の第2の実施形態例を示す概略平面図である。FIG. 2 is a schematic plan view illustrating a second embodiment of the collective substrate of the present disclosure. 図3(a)〜(c)は、本開示の集合基板の製造方法の実施形態例を示す概略断面図である。3A to 3C are schematic cross-sectional views illustrating an embodiment example of a method for manufacturing an aggregate substrate of the present disclosure. 図4は、本開示の集合基板の第3の実施形態例を示す概略平面図である。FIG. 4 is a schematic plan view illustrating a third embodiment of the collective substrate of the present disclosure. 図5(a)〜(c)は、本開示の集合基板の第4の実施形態例を示す概略平面図および断面図である。5A to 5C are a schematic plan view and a cross-sectional view illustrating a fourth embodiment of the collective substrate of the present disclosure. 図6(a)〜(c)は、本開示の集合基板の第5の実施形態例を示す概略平面図および断面図である。6A to 6C are a schematic plan view and a cross-sectional view illustrating a fifth embodiment of the collective substrate of the present disclosure.

次に、図1を基にして本開示の実施形態に係る集合基板Aについて説明する。図1(a)は、本開示の集合基板Aの実施形態例を示す上面図である。図1(b)は、第1基板10の実施形態例を示す下面図である。図1(c)は、図1(a)に示すX−X間を通る断面図である。   Next, the collective substrate A according to the embodiment of the present disclosure will be described with reference to FIG. FIG. 1A is a top view illustrating an exemplary embodiment of the aggregate substrate A of the present disclosure. FIG. 1B is a bottom view showing an example embodiment of the first substrate 10. FIG.1 (c) is sectional drawing which passes between XX shown to Fig.1 (a).

集合基板Aは、第1基板10と、第2基板20と、を備えている。第1基板10と第2基板20とは、接合材料30により接合されている。第1基板10は、個片の配線基板になる複数の領域(後述)を含む部分である。第2基板20は、集合基板Aとしての機械的な強度を確保する部分である。接合材料30は、第1基板10と第2基板20とを互いに接合させる部分である。   The collective substrate A includes a first substrate 10 and a second substrate 20. The first substrate 10 and the second substrate 20 are bonded by a bonding material 30. The first substrate 10 is a portion including a plurality of regions (described later) that become individual wiring boards. The second substrate 20 is a part that ensures mechanical strength as the collective substrate A. The bonding material 30 is a part for bonding the first substrate 10 and the second substrate 20 to each other.

第1基板10は、絶縁層11、配線導体層12およびソルダーレジスト層13を備えている。絶縁層11は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁材料から成り、2層に積層されている。配線導体層12は、例えば銅めっきや銅箔等の良導電性材料から成り、積層された絶縁層11同士の間および絶縁層11の最表面に位置している。ソルダーレジスト層13は、例えばエポキシ樹脂やポリイミド樹脂等の絶縁材料から成り、絶縁層11の表面に位置している。ソルダーレジスト層13は、主に配線導体層12を外部環境から保護するためのものであり、例えば接合材料30として半田を用いる場合に、半田を溶融する時の熱から配線導体層12を保護するために設けられる。第1基板10の厚みは、100μm以下であっても構わない。上面視において、第1基板10は、長方形状をしており、角を面取り(R面)してもよい。   The first substrate 10 includes an insulating layer 11, a wiring conductor layer 12, and a solder resist layer 13. The insulating layer 11 is made of an insulating material such as an epoxy resin or a bismaleimide triazine resin, and is laminated in two layers. The wiring conductor layer 12 is made of a highly conductive material such as copper plating or copper foil, and is located between the laminated insulating layers 11 and on the outermost surface of the insulating layer 11. The solder resist layer 13 is made of an insulating material such as an epoxy resin or a polyimide resin, and is located on the surface of the insulating layer 11. The solder resist layer 13 is mainly for protecting the wiring conductor layer 12 from the external environment. For example, when using solder as the bonding material 30, the solder resist layer 13 protects the wiring conductor layer 12 from heat generated when the solder is melted. Provided for. The thickness of the first substrate 10 may be 100 μm or less. When viewed from above, the first substrate 10 has a rectangular shape, and the corners may be chamfered (R surface).

また、第1基板10は、複数の製品領域14および捨て代領域15を有している。製品領域14は、縦横の並びに位置している。個々の製品領域14の形状は、四角形状をしている。少なくとも製品領域14には配線導体層12が配置されている。各々の製品領域14の上面は、半導体素子等の電子部品(図示せず)が実装される部品実装面14aである。電子部品は、部品実装面14aにおける配線導体層12と、例えば半田を介して電気的に接続される。製品領域14の下面は、外部の電気基板が接続される基板接続面14bである。外部の電気基板は、基板接続面14bにおける配線導体層12と、例えば半田を介して電気的に接続される。   The first substrate 10 has a plurality of product areas 14 and a margin area 15. The product area 14 is arranged vertically and horizontally. The shape of each product region 14 is a square shape. The wiring conductor layer 12 is disposed at least in the product region 14. The upper surface of each product region 14 is a component mounting surface 14a on which an electronic component (not shown) such as a semiconductor element is mounted. The electronic component is electrically connected to the wiring conductor layer 12 on the component mounting surface 14a via, for example, solder. The lower surface of the product area 14 is a board connection surface 14b to which an external electric board is connected. The external electric board is electrically connected to the wiring conductor layer 12 on the board connection surface 14b via, for example, solder.

捨て代領域15は、製品領域14を囲繞するように位置しており、隣接する製品領域14同士をつないでいる。捨て代領域15にも配線導体層12が配置されていてもよい。捨て代領域15の配線導体層12は、例えば、隣り合う製品領域14の配線導体層12同士を互いに電気的に接続する機能を有する。このような場合には、複数の製品領域14の配線導体層12を互いに電気的に接続させて、電気的な検査または電気めっき等の作業等を一括して行うことができる。捨て代領域15は、各々の製品領域14を個片に分割するための切断領域を含んでおり、切断後は廃棄される。   The disposal allowance area 15 is located so as to surround the product area 14 and connects adjacent product areas 14 to each other. The wiring conductor layer 12 may also be disposed in the disposal margin region 15. For example, the wiring conductor layer 12 in the disposal margin region 15 has a function of electrically connecting the wiring conductor layers 12 in the adjacent product regions 14 to each other. In such a case, the wiring conductor layers 12 of the plurality of product regions 14 are electrically connected to each other, and operations such as electrical inspection or electroplating can be performed collectively. The disposal allowance area 15 includes a cutting area for dividing each product area 14 into pieces, and is discarded after cutting.

なお、複数の第1接続部16が、捨て代領域15における基板接続面14b側の面に形成されている。第1接続部16は、例えば銅めっきや銅箔等の金属から成る。第1接続部16は、表面を金めっきで被覆されていても構わない。   A plurality of first connection portions 16 are formed on the substrate connection surface 14 b side surface in the disposal margin region 15. The 1st connection part 16 consists of metals, such as copper plating and copper foil, for example. The surface of the first connection portion 16 may be covered with gold plating.

第2基板20は、例えば銅、ステンレスまたはアルミ等の金属板やガラス板、補強用のガラス繊維に樹脂を含浸させた平板状の樹脂板である。第2基板20は、第1基板10よりも剛性等の機械的な強度が大きい。そのため、第2基板20は、例えば、第1基板10よりも機械的な強度が大きい材料からなる。または、第2基板20は、第1基板10よりも厚い。第2基板20は、上面(第1基板10の基板接続面14bおよび捨て代領域15の下面に対向する面)に第2接続部17を備えている。第2接続部17も第1接続部16と同様に、例えば銅めっきや銅箔等の金属から成る。第2接続部17の配置は、第1接続部16の配置に対応している。つまり、上面視において第1接続部16と第2接続部17とが、重畳する状態に位置している。第2接続部17の面積は、第1接続部16の面積より大きくても構わない。これにより、第1基板10と第2基板20との間の位置調整代として機能させることができる。第2基板20の縦横の外径寸法は、第1基板10の縦横の外径寸法よりも大きくても構わない。つまり、上面視において第1基板10の外周縁が、第2基板20の外周縁内に収まるように配置されている状態を指す。このような配置をとることで、第1基板10が、外部と接触することを回避し易くなる。第2基板20の厚みは、50〜300μm程度であっても構わない。   The second substrate 20 is, for example, a metal plate such as copper, stainless steel or aluminum, a glass plate, or a flat resin plate in which a glass fiber for reinforcement is impregnated with a resin. The second substrate 20 has higher mechanical strength such as rigidity than the first substrate 10. Therefore, the second substrate 20 is made of a material having a mechanical strength higher than that of the first substrate 10, for example. Alternatively, the second substrate 20 is thicker than the first substrate 10. The second substrate 20 includes the second connection portion 17 on the upper surface (the surface facing the substrate connection surface 14b of the first substrate 10 and the lower surface of the disposal margin region 15). Similarly to the first connection portion 16, the second connection portion 17 is also made of metal such as copper plating or copper foil. The arrangement of the second connection portion 17 corresponds to the arrangement of the first connection portion 16. In other words, the first connection portion 16 and the second connection portion 17 are positioned so as to overlap each other when viewed from above. The area of the second connection part 17 may be larger than the area of the first connection part 16. Thereby, it can function as a position adjustment allowance between the first substrate 10 and the second substrate 20. The vertical and horizontal outer diameter dimensions of the second substrate 20 may be larger than the vertical and horizontal outer diameter dimensions of the first substrate 10. That is, it refers to a state where the outer peripheral edge of the first substrate 10 is disposed so as to be within the outer peripheral edge of the second substrate 20 in a top view. By taking such an arrangement, it is easy to avoid the first substrate 10 from coming into contact with the outside. The thickness of the second substrate 20 may be about 50 to 300 μm.

接合材料30は、例えば半田、エポキシ樹脂等から成る。接合材料30は、互いに対向し合う各々の第1接続部16と第2接続部17との間に介在して両者を接続している。これにより、第1基板10と第2基板20とが互いに接合されて集合基板Aが構成されている。   The bonding material 30 is made of, for example, solder, epoxy resin, or the like. The bonding material 30 is interposed between the first connection portion 16 and the second connection portion 17 that face each other, and connects the two. As a result, the first substrate 10 and the second substrate 20 are joined together to form the collective substrate A.

上記のように、第1基板10と第2基板20とは、第1基板10の捨て代領域15において互いに接合材料30を介して接合されている。そのため、後述するように捨て代領域15において集合基板Aが切断されれば(捨て代領域15がなくなれば)、第1基板10と第2基板20とは互いに別々になる。   As described above, the first substrate 10 and the second substrate 20 are bonded to each other via the bonding material 30 in the discard margin region 15 of the first substrate 10. Therefore, as will be described later, if the collective substrate A is cut in the discard margin region 15 (if the discard margin region 15 is eliminated), the first substrate 10 and the second substrate 20 are separated from each other.

ソルダーレジスト層13は、絶縁層11の両最表面における製品領域14および捨て代領域15に位置している。ソルダーレジスト層13は、配線導体層12の一部および第1接続部16を露出させる開口部を有している。ソルダーレジスト層13の厚みは、5〜50μm程度であっても構わない。開口部の形状は、円形状、四角形状、長円形状であっても構わない。また、接合材料30の容積は、第1接続部16を露出させる開口部の容積より小さくても構わない。   The solder resist layer 13 is located in the product region 14 and the disposal margin region 15 on both outermost surfaces of the insulating layer 11. The solder resist layer 13 has an opening that exposes a part of the wiring conductor layer 12 and the first connection portion 16. The thickness of the solder resist layer 13 may be about 5 to 50 μm. The shape of the opening may be circular, square, or oval. The volume of the bonding material 30 may be smaller than the volume of the opening that exposes the first connection portion 16.

なお、集合基板Aは、電子部品が実装された後に、捨て代領域15における切断領域で切断して個片に分割され、各々が製品領域14を備えた配線基板(配線基板に電子部品が実装された個々の電子装置)になる。集合基板Aの分割の詳細については後述する。   In addition, after the electronic component is mounted, the collective substrate A is cut into cutting pieces in the cutting area 15 and divided into individual pieces, each of which is a wiring board having a product region 14 (the electronic component is mounted on the wiring board). Individual electronic devices). Details of the division of the aggregate substrate A will be described later.

上述のように、本例の集合基板Aは、第1基板10と第2基板20とが接合材料30により接合されている。これにより、第1基板10の薄型化により低下した剛性を第2基板20により補うことが可能になる。その結果、第1基板10が電子部品の実装に伴う外圧を受けた場合でも、第1基板10の変形や損傷を抑制できる。これにより、電子部品を安定的に実装することが可能な集合基板Aを提供することができる。   As described above, in the collective substrate A of this example, the first substrate 10 and the second substrate 20 are bonded by the bonding material 30. As a result, the second substrate 20 can compensate for the rigidity that has decreased due to the thinning of the first substrate 10. As a result, even when the first substrate 10 is subjected to an external pressure accompanying the mounting of the electronic component, deformation and damage of the first substrate 10 can be suppressed. Thereby, it is possible to provide the collective substrate A capable of stably mounting electronic components.

分割後の個片の製品領域(配線基板)は、第2基板20を含んでいないため、薄型化された配線基板を提供することができる。この配線基板は、電子部品が実装された後に第2基板20が分離したものであるため、大きな力が加わる可能性は小さい。そのため、配線基板の変形等の可能性は効果的に低減され、電子部品が安定して実装された電子装置とすることができる。   Since the divided product area (wiring board) does not include the second board 20, a thin wiring board can be provided. Since this wiring board is one in which the second board 20 is separated after the electronic components are mounted, the possibility that a large force is applied is small. Therefore, the possibility of deformation of the wiring board is effectively reduced, and an electronic device in which electronic components are stably mounted can be obtained.

上記の構成に加えて、集合基板Aは、捨て代領域15における切断領域に切断位置を示すマークがあっても構わない。   In addition to the above configuration, the collective substrate A may have a mark indicating a cutting position in a cutting area in the discard margin area 15.

次に、本開示の集合基板の製造方法の一態様を、図3を用いて説明する。なお、図1と同じ部材については、同じ符号を付すとともに詳細な説明は省略する。   Next, an aspect of the method for manufacturing a collective substrate of the present disclosure will be described with reference to FIG. In addition, about the same member as FIG. 1, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

まず、図3(a)に示すように、第1基板10および第2基板20を準備する。第1基板10は、例えば次のように形成される。まず、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を硬化させた絶縁層11を準備する。熱硬化性樹脂内には、酸化ケイ素等の絶縁粒子を分散させておいても構わない。次に、絶縁層11における各々の製品領域14に該当する領域に複数の貫通孔を形成する。貫通孔は、ドリル加工、レーザー加工またはブラスト加工等により形成される。次に、セミアディティブ法等のめっき加工により、絶縁層11の上下表面および貫通孔内に配線導体層12を一体的に形成する。これにより、上下表面の配線導体層12同士が貫通孔を介して電気的に接続される。このとき、第1接続部16が、絶縁層11の下側の捨て代領域15に該当する領域に同時に形成される。次に、絶縁層11の上側に絶縁層11と配線導体層12とを同様の方法で順次形成することで第1基板10が形成される。   First, as shown in FIG. 3A, a first substrate 10 and a second substrate 20 are prepared. The first substrate 10 is formed as follows, for example. First, an insulating layer 11 obtained by curing a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin is prepared. Insulating particles such as silicon oxide may be dispersed in the thermosetting resin. Next, a plurality of through holes are formed in regions corresponding to the product regions 14 in the insulating layer 11. The through hole is formed by drilling, laser processing, blasting, or the like. Next, the wiring conductor layer 12 is integrally formed on the upper and lower surfaces of the insulating layer 11 and in the through holes by plating such as a semi-additive method. Thereby, the wiring conductor layers 12 on the upper and lower surfaces are electrically connected through the through holes. At this time, the first connection portion 16 is simultaneously formed in a region corresponding to the discard margin region 15 below the insulating layer 11. Next, the first substrate 10 is formed by sequentially forming the insulating layer 11 and the wiring conductor layer 12 on the upper side of the insulating layer 11 by the same method.

第2基板20は、例えば次のように形成される。まず、平板状の金属板を準備する。次に、平板状の金属板を上面視において第1基板10と同じ外径寸法に裁断する。次に、金属板の上面にめっき加工や蒸着加工により第2接続部17を形成することで第2基板20が形成される。   For example, the second substrate 20 is formed as follows. First, a flat metal plate is prepared. Next, the flat metal plate is cut into the same outer diameter as that of the first substrate 10 in a top view. Next, the second substrate 20 is formed by forming the second connection portion 17 on the upper surface of the metal plate by plating or vapor deposition.

次に、図3(b)に示すように、第2接続部17の表面に接合材料30を被着する。接合材料30は、例えばスクリーン印刷法やディスペンサーによる塗布法により第2接続部17の表面に被着される。   Next, as shown in FIG. 3B, a bonding material 30 is applied to the surface of the second connection portion 17. The bonding material 30 is attached to the surface of the second connection portion 17 by, for example, a screen printing method or a coating method using a dispenser.

最後に、図3(c)に示すように、第1接続部16と第2接続部17とが、接合材料30を介して互いに対向する状態に第1基板10を第2基板20に載置して両者を接合させる。接合材料30が半田の場合は、接合材料30を介して重ね合わされた第1基板10と第2基板20とを、加熱処理により半田を溶融後に硬化させて両者を接合する。なお、第1基板10が第2基板20に精度よく載置されるためには、第2基板20にアライメントマーク19を設けるとともに、第1基板10の捨て代領域15にアライメントホール18を設けておいても構わない。そして、上面視においてアライメントホール18内にアライメントマーク19が収まるように位置合わせをしながら第1基板10を第2基板20に載置すれば良い。これにより、第1基板10と第2基板20との位置精度が向上する。この場合、一部のアライメントマーク19またはアライメントホール18の上面における形状を他と異ならせて、第1基板10および第2基板20の上下左右の合せ位置を確認できるようにしてもよい。   Finally, as shown in FIG. 3C, the first substrate 10 is placed on the second substrate 20 such that the first connection portion 16 and the second connection portion 17 face each other with the bonding material 30 interposed therebetween. To join them together. When the bonding material 30 is solder, the first substrate 10 and the second substrate 20 overlapped with each other through the bonding material 30 are cured after the solder is melted by heat treatment and bonded to each other. In order to place the first substrate 10 on the second substrate 20 with high accuracy, the alignment mark 19 is provided on the second substrate 20, and the alignment hole 18 is provided in the disposal margin region 15 of the first substrate 10. It does not matter. Then, the first substrate 10 may be placed on the second substrate 20 while being aligned so that the alignment mark 19 is accommodated in the alignment hole 18 in a top view. Thereby, the positional accuracy of the first substrate 10 and the second substrate 20 is improved. In this case, the shape of the upper surface of some of the alignment marks 19 or the alignment holes 18 may be different from the others so that the vertical and horizontal alignment positions of the first substrate 10 and the second substrate 20 can be confirmed.

上述のように、本例の集合基板Aの製造方法によれば、第1基板10の薄型化により低下した剛性が、第2基板20と接合されることにより補われる。その結果、第1基板10が、電子部品の実装の際に外圧を受けた場合でも、第1基板10が変形したり損傷したりすることを抑制することができる。これにより、電子部品を安定して実装することが可能な集合基板Aを提供することができる。なお、集合基板Aは、電子部品が実装された後、各々の製品領域14の周辺の捨て代領域15に含まれる切断領域で切断される。これにより、複数の配線基板が同時に形成される。このとき、接合材料30は、全て捨て代領域15内にのみ配設されているため、接合材料30が、各々の配線基板に残留することはない。   As described above, according to the method for manufacturing the collective substrate A of the present example, the rigidity reduced by the thinning of the first substrate 10 is compensated by being joined to the second substrate 20. As a result, even when the first substrate 10 receives an external pressure when mounting the electronic component, the first substrate 10 can be prevented from being deformed or damaged. Thereby, it is possible to provide a collective substrate A capable of stably mounting electronic components. In addition, after the electronic component is mounted, the collective board A is cut at a cutting area included in the disposal margin area 15 around each product area 14. Thereby, a plurality of wiring boards are formed simultaneously. At this time, since all of the bonding material 30 is disposed only in the disposal allowance region 15, the bonding material 30 does not remain on each wiring board.

上記の工程に対して、さらにソルダーレジスト層13を形成する工程が含まれていてもよい。ソルダーレジスト層13は、第1接続部16を露出させる開口部を有するものとして形成する。ソルダーレジスト層13は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを絶縁層11の最表面に貼着するとともに、第1接続部16を露出させる開口を有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。この場合、接合材料30として半田を用いるようにすれば、エポキシ樹脂に比べて接合強度の向上という点で効果がある。   The process of forming the soldering resist layer 13 may be further included with respect to said process. The solder resist layer 13 is formed to have an opening that exposes the first connection portion 16. The solder resist layer 13 is exposed to a pattern having an opening that exposes the first connection portion 16 while affixing a photosensitive thermosetting resin film such as an acrylic-modified epoxy resin to the outermost surface of the insulating layer 11. And after development, it is formed by UV curing and heat curing. In this case, if solder is used as the bonding material 30, there is an effect in that the bonding strength is improved as compared with the epoxy resin.

なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、第1接続部16が、第1基板10の外周部および中央部における捨て代領域15にのみ位置している場合を示したが、図2に示すように、第1接続部16が、互いに隣接する各々の製品領域14同士の周辺における捨て代領域15に位置していても構わない。このようにすることで、実装時の外圧に対する第1基板10の耐性が増加して、第1基板10の変形や損傷がより抑制される。   Note that the present disclosure is not limited to the above-described exemplary embodiment, and various modifications can be made without departing from the gist of the present disclosure. For example, in the example of the above-described embodiment, the case where the first connection portion 16 is located only in the disposal margin region 15 in the outer peripheral portion and the central portion of the first substrate 10 is shown, but as shown in FIG. In addition, the first connecting portion 16 may be positioned in the margin area 15 around each of the product areas 14 adjacent to each other. By doing in this way, the tolerance of the 1st substrate 10 to the external pressure at the time of mounting increases, and deformation and damage of the 1st substrate 10 are controlled more.

ただし、第1基板10(集合基板A)の上面視における一定の面積当たりに配置できる製品領域14の個数を多くする上では、図1に示す形態の方が有利である。この場合には、複数の配線基板および電子装置としての生産性および経済性を向上させる効果を得ることができる。これらの形態の選択は、製作しようとする集合基板Aの用途、実装される電子部品の種類、配線導体層12の配置形態および単価(コスト)等に応じて、適宜設定することができる。   However, the form shown in FIG. 1 is more advantageous in increasing the number of product regions 14 that can be arranged per certain area in the top view of the first substrate 10 (the collective substrate A). In this case, it is possible to obtain an effect of improving productivity and economy as a plurality of wiring boards and electronic devices. The selection of these forms can be appropriately set according to the use of the assembly board A to be manufactured, the type of electronic component to be mounted, the arrangement form of the wiring conductor layer 12, the unit price (cost), and the like.

さらに、図4に第1基板10を下面側から見た平面図で示すように、捨て代領域15にスリット21を設けても構わない。スリット21が設けられた部分では、第1基板10が比較的変形しやすい。これにより、例えば第1基板10と第2基板20とを半田により接合する際に熱応力が生じた場合でも、熱応力をスリット21により吸収緩和して第1基板10に反りが発生することをさらに有効に防止することができる。   Further, as shown in a plan view of the first substrate 10 viewed from the lower surface side in FIG. 4, a slit 21 may be provided in the disposal margin region 15. In the portion where the slit 21 is provided, the first substrate 10 is relatively easily deformed. Thereby, for example, even when a thermal stress is generated when the first substrate 10 and the second substrate 20 are joined by solder, the thermal stress is absorbed and relaxed by the slits 21 and the first substrate 10 is warped. Further, it can be effectively prevented.

図4に示す例において、スリット21は、第1基板10を厚み方向に貫通している。スリット21は、例えば図4に示す例では、上面視で細長い長円形状であり、長辺が製品領域14の外周辺と平行である。なお、スリット21が設けられている場合でも、スリット21の幅(上面視においてスリット21に隣り合う製品領域14の外周辺に直交する方向の寸法)が比較的小さいため第1基板10の剛性は、スリット21がない場合と同じ程度に確保できる。   In the example shown in FIG. 4, the slit 21 penetrates the first substrate 10 in the thickness direction. For example, in the example shown in FIG. 4, the slit 21 has an elongated oval shape in a top view, and the long side is parallel to the outer periphery of the product region 14. Even when the slits 21 are provided, the width of the slits 21 (the dimension in the direction orthogonal to the outer periphery of the product region 14 adjacent to the slits 21 in a top view) is relatively small, so that the rigidity of the first substrate 10 is It can be ensured to the same extent as when there is no slit 21.

図4に示す例では、スリット21は、互いに隣り合う製品領域14の外周辺間の中間部分に設けられている。この場合のスリット21は、第1接続部16および第2接続部17と直線状に並んでいる。集合基板Aが製品領域14の間で切断されるときに、スリット21も除去される。そのため、個片の配線基板の側面にスリットの跡が残りにくい。   In the example shown in FIG. 4, the slit 21 is provided at an intermediate portion between the outer peripheries of the adjacent product regions 14. In this case, the slit 21 is arranged in a straight line with the first connection portion 16 and the second connection portion 17. When the aggregate substrate A is cut between the product regions 14, the slits 21 are also removed. Therefore, it is difficult for the traces of the slits to remain on the side surfaces of the individual wiring boards.

このようなスリット21は、各製品領域14の各外周辺に沿った長方形状であっても構わない。スリット21の幅は、例えば、隣り合う製品領域14の間の距離(捨て代領域15の幅)に対して10〜30%程度である。また、スリット21の長さ(上面視における長辺の長さ)は、例えば、隣接する製品領域14の外周辺の長さに対して50〜120%程度に設定して構わない。   Such a slit 21 may have a rectangular shape along each outer periphery of each product region 14. The width of the slit 21 is, for example, about 10 to 30% with respect to the distance between adjacent product regions 14 (the width of the discard margin region 15). Further, the length of the slit 21 (the length of the long side in the top view) may be set to, for example, about 50 to 120% with respect to the outer peripheral length of the adjacent product region 14.

スリット21は、各種の切削加工で形成する。切削加工としては、ルーター加工およびレーザー加工等があげられる。なお、スリット21は、切断領域に完全に含まれるか、切断領域から完全に外れるように形成しておいても構わない。これにより、集合基板Aを切断するときに、切断刃の逃げを防止して精度良く切断することができる。   The slit 21 is formed by various cutting processes. Examples of the cutting processing include router processing and laser processing. Note that the slit 21 may be formed so as to be completely included in the cutting region or completely removed from the cutting region. Thereby, when cutting the collective substrate A, the escape of the cutting blade can be prevented and cutting can be performed with high accuracy.

すなわち、スリット21を含む集合基板Aの製造方法は、上記の各工程に加えて、例えばルーター加工またはレーザー加工等の加工法によってスリット21を形成する工程を含んでいる。この加工は、第1基板10の捨て代領域15に、製品領域14の外周辺に沿って施す。また、この加工は、第1基板10を厚み方向に貫通させるように行う。   That is, the manufacturing method of the aggregate substrate A including the slits 21 includes a step of forming the slits 21 by a processing method such as router processing or laser processing in addition to the above-described steps. This processing is performed along the outer periphery of the product region 14 in the disposal margin region 15 of the first substrate 10. Further, this processing is performed so as to penetrate the first substrate 10 in the thickness direction.

また、図5または図6に示すように、第1基板10における第1接続部16および第2基板20における第2接続部17の両方、あるいはいずれか一方に貫通孔22を設けても構わない。貫通孔22内には、接合材料30が注入されており第1基板10と第2基板20とを接合している。このような貫通孔22内に接合材料30を収容することで、接合材料30が製品領域14内にはみ出してしまうことを抑制できる。また、第1基板10と第2基板20との間の隙間を低減できるため、集合基板Aを分割する際の切断性が向上する。   Further, as shown in FIG. 5 or FIG. 6, a through-hole 22 may be provided in both or one of the first connection portion 16 in the first substrate 10 and the second connection portion 17 in the second substrate 20. . A bonding material 30 is injected into the through hole 22 to bond the first substrate 10 and the second substrate 20 together. By accommodating the bonding material 30 in such a through hole 22, it is possible to suppress the bonding material 30 from protruding into the product region 14. Moreover, since the clearance gap between the 1st board | substrate 10 and the 2nd board | substrate 20 can be reduced, the cutting property at the time of dividing | segmenting the aggregate substrate A improves.

図5に示す例の場合には、貫通孔22が第1基板10および第2基板20を貫通している。つまり、貫通孔22が、集合基板Aを厚み方向に貫通している。このときには、貫通孔22の内容量が大きくなるため、接合材料30を多く注入できることから、第1基板10と第2基板20とを強固に接合することが容易になる。   In the example shown in FIG. 5, the through hole 22 penetrates the first substrate 10 and the second substrate 20. That is, the through hole 22 penetrates the collective substrate A in the thickness direction. At this time, since the internal capacity of the through hole 22 is increased, a large amount of the bonding material 30 can be injected, so that it is easy to strongly bond the first substrate 10 and the second substrate 20.

図6に示す例の場合には、貫通孔22が第2接続部17において第2基板20を貫通している。貫通孔22は、第1基板には延びていない。つまり、第1接続部16と第2接続部17とが対向し合う部分が貫通孔22の底部分になる。このときには、接合材料30が貫通孔22の底部分でとどまるため、接合材料30の注入が容易になる。   In the case of the example shown in FIG. 6, the through hole 22 penetrates the second substrate 20 at the second connection portion 17. The through hole 22 does not extend to the first substrate. That is, the portion where the first connection portion 16 and the second connection portion 17 face each other is the bottom portion of the through hole 22. At this time, since the bonding material 30 stays at the bottom of the through hole 22, the bonding material 30 can be easily injected.

なお、複数の貫通孔22は、第1基板10および第2基板20の両方を貫通しているものと、例えば第2基板20等の一方のみを貫通しているものとが混在していても構わない。このときには、第1基板10および第2基板の接合性と、接合材料30の注入性とのバランス調整を図ることが容易になる。   Note that the plurality of through holes 22 may be a mixture of those that penetrate both the first substrate 10 and the second substrate 20 and those that penetrate only one of the second substrate 20 and the like, for example. I do not care. At this time, it is easy to adjust the balance between the bondability of the first substrate 10 and the second substrate and the injection property of the bonding material 30.

また、複数の貫通孔22の配置は、等間隔でなくてもよい。例えば図5および図6に示す例のように、平面視で縦横の第1接続部16(または第2接続部17)が交差し合う部分(角部分)の近くで貫通孔22の隣接間隔が比較的狭くなっていてもよい。このような角部分は、中央部分に比べて集合基板Aを切断するときに、切断刃から受ける力が大きい。このため、角部分に貫通孔22を密に配置することで接合強度を向上させて切断時に加わる力への耐性を持たせることができる。   Further, the arrangement of the plurality of through holes 22 may not be equal. For example, as in the example shown in FIGS. 5 and 6, the adjacent interval between the through holes 22 is close to a portion (corner portion) where the first and second first connecting portions 16 (or second connecting portions 17) intersect each other in plan view. It may be relatively narrow. Such a corner portion receives a greater force from the cutting blade when cutting the aggregate substrate A than the center portion. For this reason, by arranging the through holes 22 closely in the corner portions, the bonding strength can be improved and resistance to the force applied during cutting can be provided.

さらに、複数の貫通孔22の平面視における大きさは、互いに同じである必要はなく、互いに異なっていてもよい。接合強度が必要な個所には、大きな貫通孔22を配置することで大きな接合強度を効果的に付与できる。ただし、形とサイズが揃っていれば、生産性の点では有利である。   Further, the sizes of the plurality of through holes 22 in plan view need not be the same as each other, and may be different from each other. A large bonding strength can be effectively imparted by arranging a large through-hole 22 at a place where the bonding strength is required. However, having the same shape and size is advantageous in terms of productivity.

貫通孔22を含む集合基板Aの製造方法は、上記の各工程に加えて、例えばドリル加工等によって貫通孔22を形成する工程を含んでいる。この加工は、第1基板10の第1接続部16、および第2基板20の第2接続部17の両方もしくはいずれか一方に施される。なお、貫通孔22は、接合材料30を収容するだけではなく、例えば第1基板10と第2基板20とを互いに対向する状態に載置する場合のアライメントマークとして活用することも可能である。第1基板10および第2基板20の両方に貫通孔22が形成される場合は、上面視において両基板の貫通孔22同士を重畳させることで両基板を精度よく載置できる。また、例えば第2基板にのみ貫通孔22が形成される場合には、貫通孔22と第1接続部16とを重畳させればよい。   The manufacturing method of the aggregate substrate A including the through holes 22 includes a step of forming the through holes 22 by, for example, drilling in addition to the above steps. This processing is performed on both or one of the first connection portion 16 of the first substrate 10 and the second connection portion 17 of the second substrate 20. The through hole 22 not only accommodates the bonding material 30 but can also be used as an alignment mark when, for example, the first substrate 10 and the second substrate 20 are placed facing each other. When the through holes 22 are formed in both the first substrate 10 and the second substrate 20, the two substrates can be placed with high accuracy by overlapping the through holes 22 of the both substrates in a top view. For example, when the through hole 22 is formed only in the second substrate, the through hole 22 and the first connecting portion 16 may be overlapped.

貫通孔22は、製品領域14の角部に近接する位置に形成しておくと、集合基板Aを切断するときに製品領域14の角部の振動を抑えて、角部が欠損することを抑制することに有効である。   If the through holes 22 are formed at positions close to the corners of the product region 14, vibration of the corners of the product region 14 is suppressed when cutting the collective substrate A, and the corners are prevented from being lost. It is effective to do.

10 第1基板
13 ソルダーレジスト層
14 製品領域
14a 部品実装面
14b 基板接続面
15 捨て代領域
16 第1接続部
17 第2接続部
20 第2基板
30 接合材料
A 集合基板
DESCRIPTION OF SYMBOLS 10 1st board | substrate 13 Solder resist layer 14 Product area | region 14a Component mounting surface 14b Board | substrate connection surface 15 Discard allowance area | region 16 1st connection part 17 2nd connection part 20 2nd board | substrate 30 Joining material A Collective board

Claims (8)

縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに前記製品領域を囲繞しており前記基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板と、
各々の前記第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板と、を具備し、
前記第1接続部と前記第2接続部とが互いに対向し合い接合材料により接合されていることを特徴とする集合基板。
A plurality of product regions having a component mounting surface and a board connection surface that are vertically and horizontally arranged, and a disposal area that surrounds the product region and includes a plurality of first connection portions on the substrate connection surface side. 1 substrate,
A second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each of the first connection portions,
The collective substrate, wherein the first connection portion and the second connection portion face each other and are bonded by a bonding material.
前記第1基板は、前記基板接続面側に前記第1接続部を露出させる開口部を備えるソルダーレジスト層を有しているとともに、前記接合材料が半田であることを特徴とする請求項1に記載の集合基板。   The said 1st board | substrate has a soldering resist layer provided with the opening part which exposes the said 1st connection part on the said board | substrate connection surface side, The said joining material is solder, The soldering material is characterized by the above-mentioned. The collective board described. 前記第1基板は、前記捨て代領域に、前記製品領域の外周辺に沿ったスリットを有していることを特徴とする請求項1または2に記載の集合基板。   3. The collective substrate according to claim 1, wherein the first substrate has a slit along the outer periphery of the product region in the discard margin region. 前記第1基板における第1接続部および前記第2基板における第2接続部の少なくとも一方に、貫通孔を有していることを特徴とする請求項1乃至3のいずれかに記載の集合基板。   4. The collective substrate according to claim 1, wherein a through-hole is provided in at least one of the first connection portion in the first substrate and the second connection portion in the second substrate. 縦横の並びに位置しており部品実装面および基板接続面を有する複数の製品領域、ならびに前記製品領域を囲繞しており前記基板接続面側に複数の第1接続部を含む捨て代領域を備える第1基板を準備する工程と、
各々の前記第1接続部の配置に対応して配置された第2接続部を含む表面を有する第2基板を準備する工程と、
前記第1接続部を、各々対応する前記第2接続部の上に接合材料を介して重ね、該接合材料で前記第1接続部と前記第2接続部とを互いに接合する工程と、
を含むことを特徴とする集合基板の製造方法。
A plurality of product regions having a component mounting surface and a board connection surface that are vertically and horizontally arranged, and a disposal area that surrounds the product region and includes a plurality of first connection portions on the substrate connection surface side. Preparing one substrate;
Preparing a second substrate having a surface including a second connection portion arranged corresponding to the arrangement of each of the first connection portions;
Superposing the first connection portions on the corresponding second connection portions via a bonding material, and bonding the first connection portions and the second connection portions to each other with the bonding materials;
A method for manufacturing an aggregate substrate, comprising:
前記第1基板は、前記基板接続面側に前記第1接続部を露出させる開口部を備えるソルダーレジスト層を設ける工程をさらに含み、前記接合材料として半田を用いることを特徴とする請求項5に記載の集合基板の製造方法。   The said 1st board | substrate further includes the process of providing the soldering resist layer provided with the opening part which exposes the said 1st connection part on the said board | substrate connection surface side, Solder is used as the said bonding material, The manufacturing method of the collective substrate as described. 前記捨て代領域に、前記製品領域の外周辺に沿ってスリットを形成する工程をさらに含んでいることを特徴とする請求項5または6に記載の集合基板の製造方法。   The method for manufacturing a collective substrate according to claim 5, further comprising a step of forming a slit in the discard margin area along an outer periphery of the product area. 前記第1基板における第1接続部および前記第2基板における第2接続部の少なくとも一方に、貫通孔を形成する工程をさらに含んでいることを特徴とする請求項5乃至7のいずれかに記載の集合基板の製造方法。   8. The method according to claim 5, further comprising a step of forming a through hole in at least one of the first connection portion in the first substrate and the second connection portion in the second substrate. Method for manufacturing a collective substrate.
JP2017060523A 2017-01-17 2017-03-27 Assembly board and its manufacturing method Active JP6835642B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017005696 2017-01-17
JP2017005696 2017-01-17
JP2017024581 2017-02-14
JP2017024581 2017-02-14

Publications (2)

Publication Number Publication Date
JP2018133549A true JP2018133549A (en) 2018-08-23
JP6835642B2 JP6835642B2 (en) 2021-02-24

Family

ID=63248700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017060523A Active JP6835642B2 (en) 2017-01-17 2017-03-27 Assembly board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6835642B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453509B2 (en) 2020-01-15 2024-03-21 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256141A (en) * 1988-04-06 1989-10-12 Fujitsu Ltd Soldering method
JPH118330A (en) * 1997-06-16 1999-01-12 Citizen Watch Co Ltd Manufacture of semiconductor package
JP2009289848A (en) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
JP2014107433A (en) * 2012-11-28 2014-06-09 Ibiden Co Ltd Multiple piece forming substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256141A (en) * 1988-04-06 1989-10-12 Fujitsu Ltd Soldering method
JPH118330A (en) * 1997-06-16 1999-01-12 Citizen Watch Co Ltd Manufacture of semiconductor package
JP2009289848A (en) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
JP2014107433A (en) * 2012-11-28 2014-06-09 Ibiden Co Ltd Multiple piece forming substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453509B2 (en) 2020-01-15 2024-03-21 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method

Also Published As

Publication number Publication date
JP6835642B2 (en) 2021-02-24

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
JP6621708B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6408540B2 (en) Wireless module and wireless module manufacturing method
US8314344B2 (en) Wiring board and manufacturing method of the same
JP6314070B2 (en) Fingerprint recognition semiconductor device, method for manufacturing fingerprint recognition semiconductor device, and semiconductor device
KR20160036514A (en) Composite wiring substrate and mounting structure thereof
JP2006173232A (en) Semiconductor apparatus and its manufacturing method
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP2009032823A (en) Electronic component-embedded board and method of manufacturing the same
US9980371B2 (en) Printed wiring board
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
JP2013106033A (en) Semiconductor package and method of manufacturing the same
US20150319842A1 (en) Circuit board and method for manufacturing the same
JP2013239660A (en) Semiconductor device and method of manufacturing the same
JP2017050310A (en) Electronic component device and manufacturing method thereof
US20160113110A1 (en) Printed wiring board
US20090178836A1 (en) Wiring board for semiconductor device
JP2018201248A (en) Wireless module
JP2017028228A (en) Multichip module and manufacturing method thereof
JP6835642B2 (en) Assembly board and its manufacturing method
US20160295692A1 (en) Printed wiring board and method for manufacturing the same
JP5426567B2 (en) Printed circuit board, manufacturing method thereof, and panel for manufacturing printed circuit board
JP2017143096A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP4086657B2 (en) Multilayer semiconductor device
JP7283909B2 (en) Wiring board and mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210204

R150 Certificate of patent or registration of utility model

Ref document number: 6835642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150