JP7448872B1 - Dc-dcコンバータおよび制御方法 - Google Patents
Dc-dcコンバータおよび制御方法 Download PDFInfo
- Publication number
- JP7448872B1 JP7448872B1 JP2023161550A JP2023161550A JP7448872B1 JP 7448872 B1 JP7448872 B1 JP 7448872B1 JP 2023161550 A JP2023161550 A JP 2023161550A JP 2023161550 A JP2023161550 A JP 2023161550A JP 7448872 B1 JP7448872 B1 JP 7448872B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase difference
- inter
- switching
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 47
- 229910052742 iron Inorganic materials 0.000 claims description 23
- 230000004907 flux Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 18
- 238000004364 calculation method Methods 0.000 description 15
- 238000004804 winding Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101100207507 Streptomyces coelicolor (strain ATCC BAA-471 / A3(2) / M145) tri2 gene Proteins 0.000 description 2
- 101150066742 TRI1 gene Proteins 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012733 comparative method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
また、本開示の一態様に係る制御方法は、複数のスイッチング素子を含み、第1端子対の間に2つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第2端子対の間に2つのレグを有したブリッジ回路と、トランスを有し、前記2つのブリッジ回路の間に接続される変換部と、を備えたDC-DCコンバータにおいて、前記2つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、前記トランスについての換算電圧として表した、前記第1端子対および前記第2端子対における端子間電圧のうち、より大きくない方の端子間電圧を第1電圧Vsmallと称し、より小さくない方の端子間電圧を第2電圧Vlargeと称したとき、前記第1端子対側から前記第2端子対側へと送電する電力または電流に応じて、前記第1電圧側における前記ブリッジ回路と、前記第2電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φBを決定するステップと、前記第1電圧の前記第2電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第1電圧側の前記ブリッジ回路における前記2つのレグ間での第1レグ間位相差を決定するステップと、前記第1レグ間位相差に前記比を乗じて、前記第2電圧側の前記ブリッジ回路における前記2つのレグ間での第2レグ間位相差を決定するステップと、を含み、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第1レグ間位相差と前記第2レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第1レグ間位相差は、第1関係式(1)および第2関係式(2)を満たす範囲において第3関係式(3)を最小とするφlargeの値とする。
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
1次側ブリッジ回路10は、第1端子対13に接続されている。第1端子対13の電圧、すなわち、端子13aから端子13bに向けた電圧は電圧V1である。なお、第1端子対13には、電源または負荷が接続されていてもよい。また、端子13bに流れ込む電流は電流I1である。
図2は、制御部40の動作を示すブロック図である。制御部40は、ブロック図に従って各スイッチング素子S1~S8を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
符号41において、制御部40は、目標電流Irefと、現在の出力電流Ioutとを比較する。なお、目標電流Irefおよび出力電流Ioutは、2次側ブリッジ回路20の電流I2の目標値と現在値であり、1次側から2次側への送電を正とする。つまり、制御部40は、符号41では出力電流Ioutの目標電流Irefに対する偏差を求めている。
トランスTrの巻線比nは、1次巻線の巻き数n1と2次巻線の巻き数n2とでもって、以下の式(4)により表せる。
n=n1/n2 (4)
そのため、トランスTrについての1次側の換算電圧として表した、第1端子対13の電圧はV1であり、第2端子対23の電圧はnV2である。符号43において、制御部40は、数2に示すように、これらの電圧の大小を比較して、電圧がより大きくない方をVsmallとし、電圧がより小さくない方をVlargeと呼称する。
V1≧n×V2の場合、Vsmall=n×V2、Vlarge=V1
V1<n×V2の場合、Vsmall=V1、Vlarge=n×V2
(第1レグ間位相差φlarge)
符号44において、制御部40は、VsmallおよびVlargeを用いて、以下の第1関係式(5)を導出する。
φlarge≦(Vlarge/Vsmall)×(π-|φB|) (5)
符号45において、制御部40は、VsmallおよびVlargeを用いて、以下の第2関係式(6)を導出する。
φlarge≦(Vlarge/(Vlarge-Vsmall))×|φB| (6)
符号46において、制御部40は、以下の第3関係式(7-1)を導出する。第3関係式(7-1)における各項の具体的な内容については後述する。
Wloss(φlarge)=Wfe+Wsw+Wcon (7-1)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
符号47において、制御部40は、第1関係式(5)および第2関係式(6)を満たす範囲内で第3関係式(7-1)を最小とするφlargeを算出し、第1レグ間位相差φlargeとする。
dWloss/dφlarge=0 (7-2)
ただし、第1関係式(5)および第2関係式(6)を満たす範囲内に、第3関係式(7-1)が極小点を有しない場合もある。換言すれば、第1関係式(5)および第2関係式(6)を満たす範囲内において、損失が単調減少している場合もある。この場合には、制御部40は、上記の第3関係式(7-1)を用いてφlargeを算出すればよい。
符号48において、制御部40は、第1レグ間位相差φlargeに、第1電圧Vsmallに対する第2電圧Vlargeの比(Vlarge/Vsmall)を乗算することで、第2レグ間位相差φsmallを求める。
符号49において、制御部40は、決定されたブリッジ間位相差φB、第1レグ間位相差φlarge、および第2レグ間位相差φsmallに従って、各スイッチング素子S1~S8のスイッチングを制御する。このとき、各スイッチング素子S1~S8のデューティは、例えば0.5として固定する。なお、制御部40は、各スイッチング素子S1~S8についての所要のスイッチングの位相差を生じさせるために、三角波と位相差に応じた値の大小を比較してスイッチングのタイミングを決定する、いわゆる三角波比較法を用いてもよい。
図2に示したブロック図に基づいて制御を行う場合、DC-DCコンバータ1の動作について、電力の送電方向と、1次側と2次側との電圧差と、の二種類の観点で区分することができる。電力の送電方向では、上述したように、1次側から2次側へと送電する場合を「力行」と称し、2次側から1次側へと送電する場合を「回生」と称する。2次側交流電圧Vac2が、1次側交流電圧Vac1に対して遅れ位相の場合では、力行となる。逆に、1次側交流電圧Vac1が、2次側交流電圧Vac2に対して遅れ位相の場合では、回生となる。
・1次側交流電圧Vac1および2次側交流電圧Vac2
・1次側交流電流Iac1および2次側交流電流Iac2
・トランスTrにおける磁束密度
・DC-DCコンバータ1の出力電力
を示す。
・スイッチング素子S1に印加される電圧および流れる電流
・スイッチング素子S3に印加される電圧および流れる電流
・スイッチング素子S5に印加される電圧および流れる電流
・スイッチング素子S7に印加される電圧および流れる電流
を示す。スイッチング素子S2、S4、S6、およびS8のオンオフは、それぞれスイッチング素子S1、S3、S5、およびS7のオンオフの逆位相である。各スイッチング素子S1~S8の動作には、実際には短絡を防止するためのデッドタイムを設けるが、簡素化のためにここではデッドタイムを省略して記載している。また、図5において、電流Iswは、スイッチング時の電流の一例を示す。
一般に、鉄損Wfeは、以下の式(8)で記述される。
Wfe=Kh×f×Bβ+Ke×B2×f2 (8)
Kh:ヒステリシス損失係数
β:シュタインメッツ定数
Ke:渦電流損失係数
f:周波数
B:磁束密度
式(8)において、第1項はヒステリシス損に対応し、第2項は渦電流損に対応する。ここで、式(8)における最大磁束密度Bは、以下の式(9)により計算される。
スイッチング損Wswは、スイッチング素子S1~S8のそれぞれにおける導通の開始時および終了時に発生する。スイッチング損Wswは、各スイッチング素子S1~S8における、1回あたりのスイッチング損失-遮断電流特性、および各スイッチング素子S1~S8における導通の開始時または終了時の電流条件に基づいて算出した、各スイッチング素子S1~S8におけるスイッチング損失を総合して導出される。具体的には、スイッチング損Wswは、後述する電流計算式により算出される、スイッチング素子S1~S8における導通の開始時および終了時、すなわちターンオンおよびターンオフに係る電流条件を元に、スイッチング素子S1~S8のデータシートを参照して導出できる。
導通損Wconは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される。具体的には、導通損Wconは、後述する電流計算式から算出した、1次側交流電流Iacの電流実効値Irms、並びに、スイッチング素子S1~S8のうち電流が流れる経路上の素子の抵抗値およびトランスTrの巻線抵抗値の合計値Rを用いて以下の式(10)により計算できる。
Wcon=R×Irms2 (10)
図1に示した例においては、スイッチング素子S1,S4,S6,S7の組と、スイッチング素子S2,S3,S5,S8の組とに、交互に電流が流れる。
DC-DCコンバータ1の動作モードには、四角モードおよび三角モードが存在する。四角モードは、1次側交流電流Iac1および2次側交流電流Iac2の波形と、電流値がゼロの直線とがなす形状が、四角形となっている動作モードである。四角モードは、主にDC-DCコンバータ1の出力を高出力としている場合の動作モードである。三角モードは、1次側交流電流Iac1および2次側交流電流Iac2の波形と、電流値がゼロの直線とがなす形状が、三角形となっている動作モードである。三角モードは、主にDC-DCコンバータ1の出力を低出力としている場合の動作モードである。
図8は、DC-DCコンバータ1が四角モードで動作している場合における電流計算式について説明するための図である。図8において、符号801は、横軸を時間、縦軸を1次側交流電圧Vac1および2次側交流電圧Vac2とするグラフである。また、図8において、符号802は、横軸を時間、縦軸を1次側交流電流Iac1および2次側交流電流Iac2とするグラフである。また、図8において、φL1は、1次側交流電圧Vac1の立ち上がりから立ち下がりまでの期間を示し、φL2は、2次側交流電圧Vac2の立ち上がりから立ち下がりまでの期間を示す。
I1=(V1/L)×t (12-1)
式(10-1)におけるtは、第1区間sq1の開始時刻をt=0とする経過時間を位相で示したものである。
I2=(V1/L)×φB+((V1-V2)/L)×t (12-2)
また、図8に示すように、1次側交流電圧Vac1の立ち下がりから2次側交流電圧Vac2の立ち下がりまでの区間を第3区間sq3とする。このとき、第3区間sq3における電流I3は、以下の式(12-3)で表される。
I3=(V1/L)×φB+((V1-V2)/L)×(φL1-φB)-(V2/L)×t (12-3)
また、第1レグ間位相差φlargeと第2レグ間位相差φsmallとの関係は、以下の式(13)で表される。
φlarge=(Vlarge/Vsmall)×φsmall (13)
V1およびV2を比較し、大きい方をVlarge、小さい方をVsmallとする。また、Vlargeのパルス幅をφsmall、Vsmallのパルス幅をφlargeとする。このとき、出力電力Psqは、1周期の時間をTとして、以下の式(14-1)で表される。
図9は、DC-DCコンバータ1が三角モードで動作している場合における電流計算式について説明するための図である。図9において、符号901は、横軸を時間、縦軸を1次側交流電圧Vac1および2次側交流電圧Vac2とするグラフである。また、図9において、符号902は、横軸を時間、縦軸を1次側交流電流Iac1および2次側交流電流Iac2とするグラフである。また、図9におけるφL1およびφL2は、図8におけるφL1およびφL2と同じである。
I1=(V1/L)×t (15-1)
また、図9に示すように、2次側交流電圧Vac2の立ち上がりから1次側交流電圧Vac1および2次側交流電圧Vac2の立ち下がりまでの区間を第2区間tri2とする。このとき、第2区間tri2における電流I2は、以下の式(15-2)で表される。
I2=(V1/L)×φB+((V1-V2)/L)×t (15-2)
第1レグ間位相差φlargeと第2レグ間位相差φsmallとの関係は、上述した式(13)に加えて、以下の式(16)によって表される。
φB=((Vlarge-Vsmall)/Vlarge)×φlarge (14)
DC-DCコンバータ1が三角モードで動作している場合、式(16)のとおり、φBをφlargeで書き換えることができる。これにより、DC-DCコンバータ1が三角モードで動作している場合の電流計算式、さらにはスイッチング損Wswおよび導通損Wconを、φlargeの式として表現できる。
図10は、実施例および従来例の効率を比較したグラフである。図10において、横軸は出力電力の定格値に対する比率を示し、縦軸は効率を示す。図10において、グラフ1001は実施例の効率を示し、グラフ1002は比較例の効率を示す。
本開示の態様1に係るDC-DCコンバータは、複数のスイッチング素子を含み、第1端子対の間に2つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第2端子対の間に2つのレグを有したブリッジ回路と、トランスを有し、前記2つのブリッジ回路の間に接続される変換部と、前記2つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたDC-DCコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第1端子対および前記第2端子対における端子間電圧のうち、より大きくない方の端子間電圧を第1電圧Vsmallと称し、より小さくない方の端子間電圧を第2電圧Vlargeと称したとき、前記第1端子対側から前記第2端子対側へと送電する電力または電流に応じて、前記第1電圧側における前記ブリッジ回路と、前記第2電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φBを決定し、前記第1電圧の前記第2電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第1電圧側の前記ブリッジ回路における前記2つのレグ間での第1レグ間位相差を決定し、前記第1レグ間位相差に前記比を乗じて、前記第2電圧側の前記ブリッジ回路における前記2つのレグ間での第2レグ間位相差を決定し、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第1レグ間位相差と前記第2レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第1レグ間位相差は、第1関係式(1)および第2関係式(2)を満たす範囲において第3関係式(3)を最小とするφlargeの値とする。
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
本開示の態様2に係るDC-DCコンバータは、態様1において、前記第3関係式(3)における鉄損Wfeは、以下の式(4)により表される。
Wfe=Kh×f×Bβ+Ke×B2×f2 (4)
Kh:ヒステリシス損失係数
β:シュタインメッツ定数
Ke:渦電流損失係数
f:周波数
B:磁束密度
本開示の態様3に係るDC-DCコンバータは、態様1または2において、前記第3関係式(3)におけるスイッチング損Wswは、前記各スイッチング素子における、1回あたりのスイッチング損失-遮断電流特性、および前記各スイッチング素子における導通の開始時または終了時の電流条件に基づいて算出した、前記各スイッチング素子におけるスイッチング損失を総合して導出される。
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。
10 1次側ブリッジ回路
11 第1レグ
12 第2レグ
13 第1端子対
20 2次側ブリッジ回路
21 第3レグ
22 第4レグ
23 第2端子対
30 変換部
40 制御部
S1~S8 スイッチング素子
Tr トランス
Claims (6)
- 複数のスイッチング素子を含み、第1端子対の間に2つのレグを有したブリッジ回路と、
複数のスイッチング素子を含み、第2端子対の間に2つのレグを有したブリッジ回路と、
トランスを有し、前記2つのブリッジ回路の間に接続される変換部と、
前記2つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたDC-DCコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第1端子対および前記第2端子対における端子間電圧のうち、より大きくない方の端子間電圧を第1電圧Vsmallと称し、より小さくない方の端子間電圧を第2電圧Vlargeと称したとき、
前記第1端子対側から前記第2端子対側へと送電する電力または電流に応じて、前記第1電圧側における前記ブリッジ回路と、前記第2電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φBを決定し、
前記第1電圧の前記第2電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第1電圧側の前記ブリッジ回路における前記2つのレグ間での第1レグ間位相差を決定し、
前記第1レグ間位相差に前記比を乗じて、前記第2電圧側の前記ブリッジ回路における前記2つのレグ間での第2レグ間位相差を決定し、
前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第1レグ間位相差と前記第2レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、
前記第1レグ間位相差は、第1関係式(1)および第2関係式(2)を満たす範囲において第3関係式(3)を最小とするφlargeの値とする、DC-DCコンバータ。
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損 - 前記第3関係式(3)における鉄損Wfeは、以下の式(4)により表される、請求項1に記載のDC-DCコンバータ。
Wfe=Kh×f×Bβ+Ke×B2×f2 (4)
Kh:ヒステリシス損失係数
β:シュタインメッツ定数
Ke:渦電流損失係数
f:周波数
B:磁束密度 - 前記第3関係式(3)におけるスイッチング損Wswは、前記各スイッチング素子における、1回あたりのスイッチング損失-遮断電流特性、および前記各スイッチング素子における導通の開始時または終了時の電流条件に基づいて算出した、前記各スイッチング素子におけるスイッチング損失を総合して導出される、請求項1に記載のDC-DCコンバータ。
- 前記第3関係式(3)における導通損Wconは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される、請求項1に記載のDC-DCコンバータ。
- 前記制御部は、前記ブリッジ間位相差φBを、前記第1端子対側から前記第2端子対側へと送電する電力または電流を参照したフィードバック制御により決定する、請求項1に記載のDC-DCコンバータ。
- 複数のスイッチング素子を含み、第1端子対の間に2つのレグを有したブリッジ回路と、
複数のスイッチング素子を含み、第2端子対の間に2つのレグを有したブリッジ回路と、
トランスを有し、前記2つのブリッジ回路の間に接続される変換部と、を備えたDC-DCコンバータにおいて、前記2つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、
前記トランスについての換算電圧として表した、前記第1端子対および前記第2端子対における端子間電圧のうち、より大きくない方の端子間電圧を第1電圧Vsmallと称し、より小さくない方の端子間電圧を第2電圧Vlargeと称したとき、
前記第1端子対側から前記第2端子対側へと送電する電力または電流に応じて、前記第1電圧側における前記ブリッジ回路と、前記第2電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φBを決定するステップと、
前記第1電圧の前記第2電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第1電圧側の前記ブリッジ回路における前記2つのレグ間での第1レグ間位相差を決定するステップと、
前記第1レグ間位相差に前記比を乗じて、前記第2電圧側の前記ブリッジ回路における前記2つのレグ間での第2レグ間位相差を決定するステップと、を含み、
前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第1レグ間位相差と前記第2レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、
前記第1レグ間位相差は、第1関係式(1)および第2関係式(2)を満たす範囲において第3関係式(3)を最小とするφlargeの値とする、制御方法。
φlarge≦(Vlarge/Vsmall)×(π-φB) (1)
φlarge≦(Vlarge/(Vlarge-Vsmall))×φB (2)
Wloss(φlarge)=Wfe+Wsw+Wcon (3)
Wfe:鉄損
Wsw:スイッチング損
Wcon:導通損
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023161550A JP7448872B1 (ja) | 2023-09-25 | 2023-09-25 | Dc-dcコンバータおよび制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023161550A JP7448872B1 (ja) | 2023-09-25 | 2023-09-25 | Dc-dcコンバータおよび制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7448872B1 true JP7448872B1 (ja) | 2024-03-13 |
Family
ID=90183605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023161550A Active JP7448872B1 (ja) | 2023-09-25 | 2023-09-25 | Dc-dcコンバータおよび制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7448872B1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120014138A1 (en) | 2010-07-16 | 2012-01-19 | Khai Doan The Ngo | Pulse width modulated resonant power conversion |
JP2020005331A (ja) | 2018-06-25 | 2020-01-09 | ダイヤモンド電機株式会社 | Dc−dcコンバータ |
US20200228017A1 (en) | 2019-01-16 | 2020-07-16 | Delta Electronics (Shanghai) Co., Ltd | Dc/dc converter and control method thereof |
JP2022043627A (ja) | 2020-09-04 | 2022-03-16 | 株式会社明電舎 | 双方向絶縁型dc/dcコンバータとその制御方法 |
JP2022080081A (ja) | 2020-11-17 | 2022-05-27 | 新電元工業株式会社 | スイッチング電源装置、その制御装置及び制御方法 |
-
2023
- 2023-09-25 JP JP2023161550A patent/JP7448872B1/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120014138A1 (en) | 2010-07-16 | 2012-01-19 | Khai Doan The Ngo | Pulse width modulated resonant power conversion |
JP2020005331A (ja) | 2018-06-25 | 2020-01-09 | ダイヤモンド電機株式会社 | Dc−dcコンバータ |
US20200228017A1 (en) | 2019-01-16 | 2020-07-16 | Delta Electronics (Shanghai) Co., Ltd | Dc/dc converter and control method thereof |
JP2022043627A (ja) | 2020-09-04 | 2022-03-16 | 株式会社明電舎 | 双方向絶縁型dc/dcコンバータとその制御方法 |
JP2022080081A (ja) | 2020-11-17 | 2022-05-27 | 新電元工業株式会社 | スイッチング電源装置、その制御装置及び制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6722353B2 (ja) | Dc/dcコンバータ | |
CN103516196B (zh) | 开关电源装置 | |
US8842450B2 (en) | Power converter using multiple phase-shifting quasi-resonant converters | |
Shen et al. | A modified dual active bridge converter with hybrid phase-shift control for wide input voltage range | |
Krismer et al. | A comparative evaluation of isolated bi-directional DC/DC converters with wide input and output voltage range | |
US9660536B2 (en) | Switching power supply device performs power transmission by using resonance phenomenon | |
Chen et al. | The optimization of asymmetric half bridge converter | |
WO2017049179A1 (en) | Converters with hold-up operation | |
CN110707930B (zh) | Dc/dc变换器 | |
KR20180004675A (ko) | 보조 lc 공진 회로를 갖는 양방향 컨버터 및 그 구동 방법 | |
US20130063185A1 (en) | Apparatus and Method for Pulse Width Modulation Control for Switching Power Converters | |
KR102009351B1 (ko) | 2개의 변압기 구조를 사용해 균형있는 2차측 전류를 갖는 고효율 llc 공진 컨버터 | |
JP2002101655A (ja) | スイッチング電源装置 | |
JP2019118234A (ja) | 絶縁型の双方向dc/dcコンバータおよびその制御方法 | |
CN114583972B (zh) | 谐振变换器及其控制方法、装置、电源设备 | |
US11296607B2 (en) | DC-DC converter | |
US20220278609A1 (en) | Dual-capacitor resonant circuit for use with quasi-resonant zero-current-switching dc-dc converters | |
Nachankar et al. | Design of electric vehicle battery charger with reduced switching frequency variation | |
JP7448872B1 (ja) | Dc-dcコンバータおよび制御方法 | |
Han et al. | A new full-bridge converter with phase-shifted coupled inductor rectifier | |
JP7315886B1 (ja) | Dc-dcコンバータ | |
Choi et al. | Switching modulation method for current-fed dual-active-bridge converter to improve power conversion efficiency | |
JP2014068491A (ja) | 共振型dc/dcコンバータ | |
CN114930703A (zh) | 直流电力转换器 | |
KR102220335B1 (ko) | 변압기 2차측 전압 파이크를 감소시키는 dc/dc컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231027 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20231027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7448872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |